• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 2項進歩性  H02M
管理番号 1111228
異議申立番号 異議2003-73745  
総通号数 63 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 1999-10-15 
種別 異議の決定 
異議申立日 2003-12-26 
確定日 2005-01-12 
異議申立件数 1 
事件の表示 特許第3447471号「スイッチング電源、及びそのスイッチング電源を用いたサージ電圧吸収方法」の請求項1ないし3に係る特許に対する特許異議の申立てについて、次のとおり決定する。 
結論 特許第3447471号の請求項1ないし3に係る特許を取り消す。 
理由 第1.手続きの経緯

特許出願 平成 8年 6月 3日
特許権設定登録 平成15年 7月 4日
特許異議申立て(申立人:雨山範子、請求項1、2、3に係る特許に対して)
平成15年12月26日
取消理由通知 平成16年 7月22日
特許異議意見書 平成16年 9月27日

第2.本件発明
特許第3447471号の請求項1ないし3に係る発明は、特許請求の範囲の請求項1ないし3に記載された次のとおりのものである(以下、本件発明1ないし3という。)。

【請求項1】一次巻線と、該一次巻線と磁気結合した二次巻線と、前記一次巻線と直列接続された半導体スイッチング素子と、スナバ回路と、一次側平滑回路とを有し、
前記一次側平滑回路により、前記一次巻線と半導体スイッチング素子とが直列接続された回路に平滑された電圧を印加し、
前記半導体スイッチング素子をスイッチング動作させて前記一次巻線に断続的に電流を流し、前記トランス内の二次巻線に電圧を誘起し、
前記半導体スイッチング素子が遮断状態にあるときに二次側に電力を供給するように構成されたフライバック型のスイッチング電源であって、
前記スナバ回路は、サージ電圧吸収用コンデンサと、MOSFET素子と、補助巻線とを有し、
前記サージ電圧吸収用コンデンサと前記MOSFET素子とが直列接続された回路が前記一次巻線と並列接続され、
前記補助巻線の一端は前記半導体スイッチング素子と前記一次巻線とが接続されたところに接続され、他端は前記MOSFET素子のゲート端子に接続され、
前記補助巻線と前記一次巻線との間の磁気結合により、前記補助巻線の両端には、前記半導体スイッチング素子が導通状態から遮断状態に転じたときに、前記MOSFET素子が導通して第三象限動作をする電圧が誘起されるように構成され、
前記スナバ回路には、前記MOSFET素子を所定期間導通状態に置いた後、遮断状態にする遮断回路が設けられ、
前記半導体スイッチング素子には、該半導体スイッチング素子を、前記MOSFET素子が遮断状態になった後、導通状態にさせる遅延回路が接続され、
前記MOSFET素子のゲート端子とソース端子との間にはツェナーダイオードが接続され、該ツェナーダイオードによって、前記ゲート端子と前記ソース端子の間にツェナー電圧以上の電圧が印加されないように構成されたスイッチング電源。

【請求項2】請求項1記載のスイッチング電源を用いたサージ電圧吸収方法であって、
前記MOSFET素子の第三象限動作により、一次側リーケージインダクタンスに蓄積されたエネルギーを前記二次巻線に移行させて前記一次巻線に生じるサージ電圧を吸収するサージ電圧吸収方法。

【請求項3】前記二次巻線に移行された前記エネルギーが二次側で消費しきれなかった場合、前記半導体スイッチング素子が導通状態のときに、前記一次側平滑回路内の平滑コンデンサを充電させる請求項2記載のサージ電圧吸収方法。

第3.特許異議申立てについての判断

1.申立の理由の概要

(1)申立人雨宮範子は、証拠として甲第1〜3号証を提示して、本件請求項1〜3に係る発明は、甲第1〜3に記載された発明に基づいて当業者が容易に想到できたものであるから、特許法第29条第2項の規定により特許を受けることができず、本件請求項1〜3に係る特許を取り消すべきと主張している。

2.当審の判断

(1)取消理由通知書について
当審が平成16年7月22日付けで通知した取消理由通知書にて引用した刊行物は以下のとおりである。

刊行物1:特開平5-316730号公報(申立人雨山範子の提出した甲 第1号証)
刊行物2:特開平4-101663号公報(申立人雨山範子の提出した甲第2号証)
刊行物3:特開平5-83934号公報
刊行物4:実願平5-16031号(実開平6-70491号)のCD-ROM
刊行物5:特開平7-170734号公報
刊行物6:特開平4-322162号公報
刊行物7:特開平2-273073号公報
刊行物8:「電子技術」1989年6月号、日刊工業新聞社刊、第42頁-第44頁(申立人雨山範子の提出した甲第3号証)

また取消し理由の概要は、本件の請求項1ないし3に係る発明は、上記刊行物1ないし8記載の発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。よって、請求項1ないし3に係る発明の特許は、特許法第29条第2項の規定に違反してされたものである、というものである。

(2)特許法第29条第2項の規定に適合しているかどうかについて

ア.刊行物
(ア)刊行物1:特開平5-316730号公報(申立人の提出した甲第1号証)

A.刊行物1には、以下の記載がある。
(a)「【発明が解決しようとする課題】
しかしながら、図13に示すC・Rスナバ回路においては、抵抗Rの発熱損失が大きいという問題があり、発熱損失を抑えるため抵抗Rの抵抗値を小さくすると起動不良になりやすいため、結局抵抗値をそれ程小さくすることはできず、容量の小さいスイッチング電源装置にしか適用できない。
また、図14に示すC・R・Dスナバ回路においては、抵抗Rの発熱損失が大きいという問題の他、次のような問題がある。
すなわち、スイッチング素子SW1のオンオフにより、トランスTには図示を省略した電源から断続的に繰り返し電圧が印加されることになるが、スイッチング素子SW1がオフとなって電圧Vが印加されたとき図15に示すようにサージングを生じようとする。この電圧立ち上がり時のリンギング成分はノイズとなる。この電圧立ち上がり時のリンギング成分をC・R・Dスナバ回路で小さく抑えようとするものであるが、電圧上昇方向については効果はあるものの、下降上昇方向については効果はなく、図16に示すような波形にしかならない。つまり、サージ(リンギング)電圧の片方向の吸収である為、ノイズ吸収効果が少ない。 また、従来のC・Rスナバ回路やC・R・Dスナバ回路を用いたスイッチング電源装置には、次のような問題もある。
たとえば、図17に、C・R・Dスナバ回路を用いたスイッチング電源装置のより詳しい回路構成を示すが、このような回路では、回路や素子に電圧が残っているうちにスイッチング素子SW1がオンして、スイッチング素子SW1で電力消費されることとなる。そのため、図18に図17に示した回路の実動作スイッチング波形を示すように(VDSはスイッチング素子SW1の印加電圧、ID はスイッチング素子SW1を流れる電流)、スイッチング素子SW1がオンしたとき、回路や素子に残っていた電荷により急激に電流が流れ、スイッチング損失となる(図18におけるSL1部分)。また、前述の如く、ノイズの発生、およびノイズを吸収するためのスナバ回路での発熱損失もある(図18におけるSL2部分)。これをより分かりやすく模式的に示すと図19のようになる。このようなスイッチング損失SL1やSL2は、周波数が高くなりスイッチングの繰り返しが増えるほど増大する。
本発明は、上記のような従来技術における問題点に着目し、部分共振方式にて、発熱損失、発生ノイズを小さく抑え、全体としてスイッチング損失を小さく抑えることができ、しかも回路が簡単で、低コストを実現でき、実設計に使用できるスイッチング電源装置の回路構成を提供することを目的とする。」(段落【0006】-【0009】)

(b)「このスイッチング電源装置の回路は、第2のスイッチング素子に電界効果トランジスタ(以下、FETという。)を使用し、第2のスイッチング素子のオン-オフ制御をスイッチングトランスからの直接制御で、フライバック電圧発生時にオンとなるように極性およびゲート電圧を設定し、第2のスイッチング素子のソースゲート間に直接印加することで簡単に構成できる。つまり、従来のリンギングチョーク方式のスイッチング電源装置でスナバ回路を単純にサージング吸収用コンデンサをFETでオン-オフ制御する回路に置き換えた回路で簡単に構成できる。」(段落【0011】)

(c)「【実施例】 以下に、本発明の望ましい実施例を図面を参照して説明する。 図1は、本発明の一実施例に係るスイッチング電源装置の回路を示しており、図2は、その要部を示している。図1において、トランス1の一次側には、電圧のサージング吸収用コンデンサ2(C)と、該トランスの一次側に電圧を断続的に印加するためにオンオフを繰り返す第1のスイッチング素子3(SW1)とが設けられている。スイッチング素子3(SW1)は、トランス1のフォワード電圧を利用して制御回路4によりオンオフ制御される。5は、トランス1の二次側を示しており、一次側の電圧印加のオンオフ制御により誘起される、ある周波数の電圧が負荷に印加される。
サージング吸収用コンデンサ2(C)と第1のスイッチング素子3(SW1)との間には、トランス1の一次側に接続され、該トランス1の一次側におけるフライバック電圧発生時にのみオンとなる第2のスイッチング素子6(SW2)が、サージング吸収用コンデンサ2(C)に対し直列に接続されている。この第2のスイッチング素子6(SW2)は、ダイオードを内蔵した、FETから構成されている。図1のトランス1一次側の要部は、図2に示す通りである。
図1のスイッチング電源装置回路の実動作を観測した結果、図3に示すようなスイッチング波形となった。VDSは、第1のスイッチング素子3(SW1)の印加電圧、ID は、第1のスイッチング素子3(SW1)を流れる電流を示している。このスイッチング波形および回路動作について、以下に説明する。なお、第1のスイッチング素子3(SW1)と第2のスイッチング素子6(SW2)が同時にオンするとスイッチング素子の破壊につながるおそれがあるが、第1のスイッチング素子3(SW1)はトランス1のフォワード電圧発生時にオンとなり、第2のスイッチング素子6(SW2)はフライバック電圧発生時にのみオンとなるので、両スイッチング素子が同時にオンとなることはない。」(段落【0014】-【0016】)

(d)「次に、回路動作および得られる波形について、図4ないし図12を参照して説明する。
図4は、図1の回路を、説明のためより模式的に示したものである。まず、電源7から入力電圧VINを印加すると第1のスイッチング素子3(SW1)がオンし、電流I1 が流れ、トランス1(T)に磁気エネルギを蓄える。この時、第2のスイッチング素子6(SW2)はオフ状態にある。つまり、トランス1の巻線NP2よりの第2のスイッチング素子6(SW2)用の制御電圧VGSは逆バイアス電圧印加の状態にある。
次に制御回路4により第1のスイッチング素子3(SW1)がオフとされる。蓄えられた磁気エネルギは、フライバック電圧発生となり、トランス1の二次側の巻線NS1より電流I2 として二次側へ放出される。
このフライバック電圧発生時に、第2のスイッチング素子6(SW2)がオンとされる。その制御回路は、NP2のフライバック電圧発生時にオンとなるように極性およびゲート電圧を設定し、第2のスイッチング素子6(SW2)のソースゲート間に直接印加することで簡単に構成できる。第1のスイッチング素子3(SW1)がオフした瞬時に発生するサージ電圧(フライバック電圧+サージ電圧)は、第2のスイッチング素子6(SW2)の内蔵ダイオードを通してサージング吸収用コンデンサ2(C)に充電され急瞬な電圧の立ち上がりを吸収する。また、図5に従来のスナバ回路、図6に本実施例の回路を比較して示すように、本実施例では第2のスイッチング素子6(SW2)オンにより、電流方向が両方向に導通状態になるので、電圧上昇、下降両方向に対して、コンデンサ2(C)の充放電が可能となる。その結果、図7に従来のスナバ回路によるサージ(リンギング)電圧波形(電圧上昇方向についてのみあるレベルでカットされたもの)、図8に本実施例の回路によるサージ(リンギング)電圧波形を比較して示すように、本実施例ではVDSのリンギング波形は、電圧上昇、下降両方向に小さく抑えられる。したがって、ノイズが小さく抑えられる。また、本発明の回路では、本質的に抵抗Rを必要としないので、抵抗Rによる発熱損失がなく、極めて発熱損失の低い、したがって高周波であっても小型化、高効率化を容易に達成できるスイッチング電源装置が得られる。
蓄えられたエネルギーが放出され続けるとフライバック電圧は低下し、NP2に発生しているフライバック電圧も低下し、やがて第2のスイッチング素子6(SW2)がオフとなる。この時、図9に示すように、第2のスイッチング素子6(SW2)の寄生容量によりコンデンサ2(C)に充電された電荷がNP1に戻ろうとするので、NP1は、コンデンサ2(C)を充電した時とは逆の電圧となり、VDS＜VINの状態から更にVDSは0Vまで低下し、第1のスイッチング素子3(SW1)の寄生容量に蓄積された電荷が引抜かれる。いわゆるコイルLとコンデンサCの共振現象が生じる。図10、11に示すように、コンデンサ2(C)とNP1との間で、コンデンサ2(C)を充電するときのNP1の電圧極性(図10)と、コンデンサ2(C)から放電するときのNP1の電圧極性(図11)とが互いに逆極性となる。
上記電荷引抜き現象、つまりVDSを低下させる作用が更に進むと、VDSは、0Vよりも低下し、第1のスイッチング素子3(SW1)内蔵ダイオードのVFをこえると、このダイオードを通して電流が流れる。図3の電流ID 波形において、マイナス電流部分(A)が生じるのはこの作用のためである。したがって、第1のスイッチング素子3(SW1)の印加電圧VDSは、確実に0Vに低下する。」(段落【0017】-【0021】)

(e)「以上説明したように、本発明のスイッチング電源装置によるときは、フライバック電圧発生時にのみオンとなる第2のスイッチング素子をサージング吸収用コンデンサに対し直列に接続し、抵抗を不要とするとともにサージング電圧を両方向に吸収できるようにしたので、抵抗による発熱損失がなく、全体としても発熱損失の極めて小さい、かつ、低ノイズの回路を構成できる。したがって、高周波であっても、小型、高効率、低ノイズのスイッチング電源装置を得ることができる。
また、第1のスイッチング素子の印加電圧を確実に0Vに低下させた後、第1のスイッチング素子をオンとして電流を流すことができるので、この部分でのスイッチング損失を無くすこともでき、極めてスイッチング損失の小さい高効率のスイッチング電源装置を実現できる。そして、本発明のスイッチング電源装置は、高周波になるほど、その効果を発揮することができる。
さらに、抵抗が不要で、かつ、従来のスナバ回路の代わりにサージング吸収用コンデンサに対し直列にFETからなる第2のスイッチング素子を接続するだけの簡単な回路構成でよく、スイッチング電源装置の一層の小型化、低コスト化をはかることができる。」(段落【0024】-【0026】)
B.また、刊行物1において、上記記載及び図1ないし19に記載された事項、並びに技術常識を考慮すると以下のことが言える。
(a)トランスの一次側の巻線NP1及び二次側の巻線NS1、並びに一次側の巻線NP1及び巻線NP2とがそれぞれ磁気結合していることは自明な構成である。
(b)トランス1の一次側の巻線NP1に断続的に繰り返し電圧を印加し、フライバック電圧を利用して、トランス1の二次側の巻線NS1へ電力を供給する構成であるから、刊行物に記載のスイッチング電源装置は、フライバック型のスイッチング電源装置であると言える。
(c)サージング吸収用コンデンサ2(C)と第2のスイッチング素子6(SW2)とトランス1の巻線NP2から構成される回路は、従来技術におけるC・Rスナバ回路又はC・R・Dスナバ回路に替わり設けられたもので、サージング電圧を吸収できるものであるから、スナバ回路と呼べるものである。
(d)上記A(b)(d)の記載によると、第2のスイッチング素子6(SW2)は電界効果トランジスタからなり、第1のスイッチング素子3(SW1)がオンの時は、巻線NP2よりの制御用電圧VGSは逆バイアス電圧印加の状態で第2のスイッチング素子6(SW2)はオフであり、第1のスイッチング素子3(SW1)がオフとなってフライバック電圧が発生した時は、第2のスイッチング素子6(SW2)がオンとなるよう、極性およびゲート電圧が適切に設定された上で、NP2のフライバック電圧が第2のスイッチング素子6(SW2)のソースゲート間に直接印加される回路構成であることが分かる。これら構成によって、電界効果トランジスタからなる第2のスイッチング素子6(SW2)のオンによって電流が両方向導通の状態となり、さらに本願出願時に電界効果トランジスタの第三象限での動作態様は、当業者間で広く知られた技術的事項であることをも加味すると、刊行物記載の電界効果トランジスタからなる第2のスイッチング素子6(SW2)は、第1のスイッチング素子3がオン(導通状態)からオフ(遮断状態)に転じたとき、オン(導通)して第三象限動作をしていると言える。
(e)刊行物1に記載のものは、「スイッチング電源装置」の名称を使用しているが、スイッチング電源装置内の回路にて、サージング電圧を吸収していることから、スイッチング電源装置を用いたサージング電圧吸収方法に関するものであるといえる。

C.以上から、刊行物1には次のとおりの発明が記載されていると認められる。

「一次側の巻線NP1と、該一次側の巻線NP1と磁気結合した二次側の巻線NS1と、前記一次側の巻線NP1と直列接続された第1のスイッチング素子3(SW1)と、スナバ回路と、電源7とを有し、
前記電源7により、前記一次側の巻線NP1と第1のスイッチング素子3(SW1)とが直列接続された回路に入力電圧VINを印加し、
前記第1のスイッチング素子3(SW1)をスイッチング動作させて前記一次側の巻線NP1に断続的に電流を流し、トランス内の二次側の巻線NS1に電圧を誘起し、
前記第1のスイッチング素子3(SW1)が遮断状態にあるときに二次側に電力を供給するように構成されたフライバック型のスイッチング電源装置であって、
前記スナバ回路は、サージング吸収用コンデンサと、電界効果トランジスタからなる第2のスイッチング素子6(SW2)と、巻線NP2とを有し、
前記サージング吸収用コンデンサと前記電界効果トランジスタからなる第2のスイッチング素子6(SW2)とが直列接続された回路が前記一次側の巻線NP1と並列接続され、
前記巻線NP2の一端は前記第1のスイッチング素子3(SW1)と前記一次側の巻線NP1とが接続されたところに接続され、他端は前記電界効果トランジスタからなる第2のスイッチング素子6(SW2)のゲート端子に接続され、
前記巻線NP2と前記一次側の巻線NP1との間の磁気結合により、前記NP2の両端には、前記第1のスイッチング素子3(SW1)が導通状態から遮断状態に転じたときに、前記電界効果トランジスタからなる第2のスイッチング素子6(SW2)が導通して第三象限動作をする電圧が誘起されるように構成され、
前記第1のスイッチング素子3(SW1)はトランス1のフォワード電圧発生時にオンとなり、前記電界効果トランジスタからなる第2のスイッチング素子6(SW2)はフライバック電圧発生時にのみオンとなるようにし、電界効果トランジスタからなる第2のスイッチング素子6(SW2)が遮断状態になった後、第1のスイッチング素子3(SW1)が導通状態になるよう構成されたスイッチング電源装置。」(以下「刊行物1記載の第1発明」という)
「第1発明のスイッチング電源装置を用いたサージング電圧吸収方法であって、前記電界効果トランジスタからなる第2のスイッチング素子6(SW2)の第三象限動作により、前記一次側の巻線NP1に生じるサージング電圧を吸収するサージ電圧吸収方法。」(以下「刊行物1記載の第2発明」という)

(イ)刊行物2:特開平4-101663号公報(申立人の提出した甲第2号証)

A.刊行物2には、以下の記載がある。
(a)「〔産業上の利用分野〕
本発明はスイッチングレギュレータに関し、特にスイッチング動作時に伴なってトランス巻線に生じるスパイク状の電圧上昇を吸収する回路を設けてあるスイッチングレギュレータに関する。
〔従来の技術〕
従来のこの種のスイッチングレギュレータでは、第9図に例示するように、変換用のトランスTの一次巻線NPの両端間に、スイッチ回路1がオンからオフへ状態変化した時に生じるスパイク状電圧を吸収するためのスナバ回路4を接続している。・・(略)・・ICが増加しベース電流がQ1の飽和を保つことが不可能になるとQ1は飽和からはずれVCが増加しトランジスタQ1は急速にオフ状態に切替り、電流ICが流れなくなる(第10図中の時刻t2)。この時、電流ICの急速な減少により生じるトランスTのもれインダクタンスの起電力のための、スナバ回路4が無い場合、トランジスタQ1のコレクタの電圧VCは、第10図に破線で示したように、急峻なスパイク状電圧となる。第9図では、スナバ回路4のダイオードD4がオン状態になり、抵抗R4およびコンデンサC4でこのスパイク状電圧を吸収できる(第10図の電圧VCの実線波形)。
トランジスタQ1がオフ状態になると、トランスTの蓄積エネルギーは、二次巻線NSに接続した整流回路3のダイオードD3をオンにして電流IDとして出力される。このエネルギーがほぼ無くなると、ダイオードD3はオフになり(第10図中の時刻t3)、再びトランジスタQ1のオン動作に移行して、スイッチング動作を継続する。」(第2頁左上欄第10行-右下欄第7行)

(b)「上述した従来のスイッチングレギュレータでは、変換用トランスの一次巻線にスナバ回路を接続して、スイッチング動作に伴なって発生するスパイク状電圧上昇を吸収しているが、吸収した電気エネルギーはスナバ回路内の抵抗で消散し熱エネルギーになってしまうので、スイッチレギュレータの電力変換効率を低下させ、特にスイッチング周波数が高い場合には、スナバ回路での損失が増大し変換効率を著しく低下させる。
本発明の目的は、上述の難点を除去し抵抗による熱消散を無くして変換効率を向上したスイッチングレギュレータを提供することにある。」(第2頁右下欄第9行-第20行)

(c)「スイッチ回路1がオン動作し始めてからオフになるまで、すなわち第5図中の時刻t1から時刻t2までの動作は、従来回路の場合と同じなので、説明を省略する。スイッチ回路1がオンからオフに切替ると(時刻t2)、電圧VCが上昇してダイオードD61がオン状態になり、これに応じてコンデンサC6に充電電流が流れるので、電流IC6が瞬間的に増大する。一方、時刻t2に於て二次巻線NSにIDが流れ始める為この電流によりベース巻線NBにスイッチ回路5のトランジスタQ5をオフからオンに切替える向きに電圧が誘起される。この時、コンデンサC6はダイオードD62を介して入力帰線に接続した形になるが、入力帰線の方が高電位なので、ダイオードD62がオン状態になりコンデンサC6の電荷の余剰分を放電させる。この放電電荷は、入力コンデンサC0に充電されて、電力供給に再利用されると共にトランスTを介して2次側へもエネルギーを送る形になる。
このように、スイッチ回路1がオンからオフに切替った時のスパイク状電圧上昇を、コンデンサC6に充電することにより吸収し、すぐコンデンサC0へ放電し、転送しているので、従来回路の場合のように吸収した電気エネルギーを熱消散させずに済み、電力変換効率の低下を招来しない。」(第3頁左下欄第2行-右下欄第5行)

(d)「第4図は本発明の第1の発明の第4の実施例の回路図である。充放電用のコンデンサC6は、一端を入力電圧のホット側に接続し、他端をダイオードD7を介してスイッチ回路1の一次巻線NPとの接続端に接続してある。ダイオードD7の両端にはMOS形のトランジスタQ7のソースおよびドレインを接続し、トランジスタQ7のゲートソース間には一次巻線NPの中間タップ電圧を与えている。
スイッチ回路1がオンからオフに切替り一次巻線NPのスパイク状電圧上昇が生じると、ダイオードD7がオンしてコンデンサC6に充電させて、スパイク状電圧を吸収する。次いでトランジスタQ7がオンになりコンデンサC6を放電させてトランスTを介して2次側へエネルギーを転送する。尚ダイオードD7はMOSトランジスタQ7内部の寄生ダイオードで代用しても良い。また第4図は第3図のトランジスタをMOS型トランジスタに置替えたが第1図,第2図の実施例でも同様にMOS型トランジスタに置替えても良い。
第2ないし第4の実施例のいずれも、第1の実施例と同様、スイッチング動作中に生じるスパイク状電圧を一旦コンデンサC6に充電し、次いでこれを電源入力側に放電すると共に2次側へエネルギーを転送させるので、従来回路のような電気エネルギーの熱消散が無く、電力変換効率の低下を防止できる。」(第4頁左上欄第13行-右上欄第19行)

B.また、刊行物2において、上記記載及び図1-10に記載された事項、並びに技術常識を考慮すると以下のことが言える。
(a)上記各記載及び図面の回路構成から、刊行物2に記載のスイッチング電源は、フライバック型のスイッチング電源であると言える。
(b)入力コンデンサC0を介した後、直流電圧Vinがスイッチングレギュレータの一次側に供給されているところ、技術常識を参酌すれば、該入力コンデンサC0が電源電圧の平滑化を図っていることは明らかであり、刊行物2に記載のスイッチングレギュレータは一次側平滑回路を備えていると言える。
(c)上記A(a)の記載及び図9、10から、刊行物2に記載の従来技術は、トランジスタQ1がオフ状態に切替った時に発生する急激なスパイク状電圧は、電流Icの急速な減少により生じるトランスTのもれインダクタンスの起電力により生じるもので、該スパイク状電圧をC・R・Dスナバ回路で吸収するスイッチングレギュレータである。そして刊行物の第4図記載のスイッチングレギュレータは、従来のC・R・Dスナバ回路に替え、充放電用コンデンサC6、MOS形トランジスタQ7、ダイオードD7及び、MOS形トランジスタQ7のゲートソース間に中間タップ電圧を与える一次巻線部から構成された回路を採用し、もれインダクタンスに起因したスパイク状電圧を吸収できるようにしたものであるから、当該回路はスナバ回路と呼べるものである。
(d)一次巻線Nｐ及び二次巻線Nｓ、並びに一次巻線Nｐ及び中間タップ電圧を与える一次巻線部がそれぞれ磁気結合していることは自明な構成である。
(e)刊行物2に記載のものは、「スイッチングレギュレータ」の名称を使用しているが、スイッチングレギュレータ内の回路で急激なスパイク状電圧を吸収しており、さらにスイッチング回路の技術分野において、急激なスパイク状電圧とサージ電圧(サージ又はサージングは、そもそも電流・電圧の急激な増大を意味する。)は、ほぼ同義の意味で用いられることから、刊行物に記載のものは、スイッチングレギュレータを用いたサージ電圧吸収方法に関するものであるといえる。

C.以上から、刊行物2には次のとおりの発明が記載されていると認められる。
「一次巻線Nｐと、該一次巻線Nｐと磁気結合した二次巻線Nｓと、前記一次巻線Nｐと直列接続されたスイッチ回路1と、スナバ回路と、一次側平滑回路とを有し、
前記一次側平滑回路により、前記一次巻線Nｐとスイッチ回路1とが直列接続された回路に平滑された電圧を印加し、
前記スイッチ回路1をスイッチング動作させて前記一次巻線Nｐに断続的に電流を流し、トランスT内の二次巻線Nｓに電圧を誘起し、
前記スイッチ回路1が遮断状態にあるときに二次側に電力を供給するように構成されたフライバック型のスイッチング電源であって、
前記スナバ回路は、コンデンサ6と、ダイオード7と、MOSトランジスタQ7と、中間タップ電圧を与える一次巻線部とを有し、
前記コンデンサ6と前記MOSトランジスタQ7とが直列接続された回路が前記一次巻線Nｐと並列接続され、
前記中間タップ電圧を与える一次巻線部の一端は前記スイッチ回路と前記一次巻線Nｐとが接続されたところに接続され、他端は前記MOSトランジスタQ7のゲート端子に接続され、
前記スイッチ回路1が導通状態から遮断状態に転じたときに、ダイオード7を介してサージ電圧をコンデンサ6へ吸収し、前記中間タップ電圧を与える一次巻線部と前記一次巻線Nｐとの間の磁気結合により、前記中間タップ電圧を与える一次巻線部の両端には、前記MOSトランジスタ7が導通する電圧が誘起されるように構成されたスイッチングレギュレータ。」(以下、「刊行物2記載の第1発明」という)
「第1発明のスイッチングレギュレータを用いたサージ電圧吸収方法であって、ダイオードD7及びMOS形トランジスタQ7の動作により、トランスの一次側もれインダクタンスに蓄積されたエネルギーを、入力コンデンサC0に充電すると共にトランスの二次側へもエネルギーを移行させて一次巻線に生じるサージ電圧を吸収するサージ電圧吸収方法」(以下、「刊行物2記載の第2発明」という)

(ウ)刊行物3:特開平5-83934号公報

A.刊行物3には、以下の記載がある。
(a)「【産業上の利用分野】 本発明は、スイッチング素子の過電流保護回路を備えたスイッチング電源に関するものである。」(段落【0001】)
(b)「以下図面を参照しながら、従来の電源回路の一例について説明する。図3に従来の電源回路の一例として回生制御型電源の構成を示す。図3において、1は電源回路に電源電圧を供給する入力端子、2は入力端子1から供給された電源電圧を平滑するコンデンサ、3はエネルギー回生用コンデンサ、4はスイッチングトランス、5は1次巻線、6はハイサイド側バイアス巻線、7はハイサイド側スイッチング素子、8はスイッチング素子7に寄生的に内蔵されているボディダイオード、9はスイッチング素子7のゲート抵抗器、10はスイッチング素子7に流れる電流を電圧として検出する抵抗器、11は電流検出抵抗器10によって検出された電圧がある値に達するとオンしスイッチング素子7のゲート電圧をグラウンドレベルに引き下げる過電流保護トランジスタ、12はバイアス巻線6から与えられた電圧を整流して正電圧のみスイッチング素子7のゲートに加える整流ダイオード、13はスイッチング素子7の逆耐圧保護ダイオード、14はスイッチング素子7のオン期間を決めるコンデンサ、15はコンデンサ14の充電電圧がある電圧になるとオンし電流を流すトランジスタ、16はトランジスタ15がオンすることによりオンし、スイッチング素子7のゲート電圧をグラウンドレベルに引き下げスイッチング素子7をオフさせるトランジスタ、17はトランジスタ15の逆耐圧保護ダイオード、18はオンすることにより電流を流しコンデンサ14を充電させるトランジスタ、19はローサイド側バイアス巻線、20はスイッチング素子7と逆位相でオン・オフするスイッチング素子、21はスイッチング素子20に寄生的に内蔵されているボディダイオード、22はスイッチング素子20を決められたオン期間でオン動作させ、スイッチング素子20のオフ期間を前述のバイアス巻線19の誘起電圧の極性が反転するまで持続するようにオフ動作させ、このオン・オフの繰り返しにより発振を続ける同期発振回路、23は2次巻線、24は2次側整流ダイオード、25は2次側平滑コンデンサ、26は2次側電圧出力である。」(段落【0003】)
(c)「次に図4を参照して動作説明を行う。図4において(a)は同期発振回路22の駆動パルス電圧波形VGS1、(b)はスイッチング素子20を流れる電流波形ID2、(c)はスイッチング素子7の両端電圧波形VDS2、(d)はハイサイド側バイアス巻線の両端電圧波形VHI、(e)はトランジスタ15のベース電圧波形VBE15、(f)はスイッチング素子7の駆動パルス電圧波形VGS2、(g)はスイッチング素子7を流れる電流波形ID2、(h)はトランジスタ11のベース電圧波形VBE11、(i)はトランジスタ16のベース電圧波形VBE16、(j)は1次巻線5を流れる1次電流IP、(k)は2次巻線23を流れる2次電流ISを示している。同期発振回路22により決められたオン期間で動作するスイッチング素子20のオン期間に1次巻線5を介して流れる1次電流により、トランス4に磁束が発生しエネルギーが蓄積される。このときトランス4の1次巻線5に誘起電圧が発生するが、スイッチング素子7のボディダイオード8を逆バイアスする方向に電圧が印加されるように構成されると共に、バイアス巻線6にはダイオード12を逆バイアスする方向に誘起電圧が発生するように構成されているので、スイッチング素子7はオフするようになっている。同時に2次巻線23にも2次側整流ダイオード24を逆バイアスする方向に誘起電圧が発生するので、このときには2次電流は流れない。同期発振回路22のオフ信号でスイッチング素子20がオフすると、1次巻線5にフライバック電圧が発生すると同時に、2次巻線23にもフライバック電圧が発生し、2次側整流ダイオード24を順バイアスする方向に電圧が印加されるため、トランス4に蓄積されたエネルギーが2次巻線23を介して2次電流として放出され、平滑コンデンサ25によって平滑され電源電圧26として供給される。このとき1次側バイアス巻線6にもフライバック電圧が発生し、スイッチング素子7はゲート抵抗器9を介してフライバック電圧が供給されるためオンし1次電流が流れ、コンデンサ3に蓄積される。トランス4に蓄積されたエネルギーがすべて放出され1次電流がゼロになると、すでにオンしているスイッチング素子7を介してコンデンサ3の両端電圧が前記1次巻線5に印加されるため、コンデンサ3より逆方向に電流が流れ、トランス4には前記とは逆方向の磁束が発生しエネルギーが蓄積される。この状態ではトランス4の各巻線に発生する誘起電圧の極性は変化しないので、バイアス巻線19のフライバック電圧も変化せず同期発振回路22はスイッチング素子20のオフ期間を接続させる。この間トランジスタ18がオンしてコンデンサ14に充電電流が流れ、トランジスタ15のベース電圧VBE15は下降して行く。ベース電圧VBE15がある値に達するとトランジスタ15がオンして電流が流れ、トランジスタ16がオンする。トランジスタ16がオンすることにより、スイッチング素子7の駆動パルスがグラウンドレベルに引き下げられスイッチング素子7はオフする。スイッチング素子7がオフするとトランス4の各巻線に発生する誘起電圧は極性が反転し、2次巻線23に発生する誘起電圧は2次側整流ダイオードを逆バイアスするので2次電流は流れなくなる。1次巻線5に発生する誘起電圧はスイッチング素子20の接続端を負電圧に、電源電圧1の接続端を正電圧にする方向に発生するため、ボディダイオード21を介して平滑コンデンサ2を充電する方向に1次電流が流れ、オフ期間中にトランス4に蓄積されたエネルギーを電源電圧1の電源にエネルギー回生する。このときバイアス巻線19に発生する誘起電圧も反転するため、同期発振回路22はスイッチング素子20をオンさせる。オフ期間中にトランス4に蓄積されたエネルギーがすべて放出され1次電流がゼロになると、すでにオンしているスイッチング素子20を介して電源電圧1より前記とは逆方向に放電するように1次電流が流れてトランス4に磁束が発生しエネルギーが蓄積される。この状態ではトランス4の各巻線に発生する誘起電圧の極性は変化せず、同期発振回路22によりスイッチング素子20はオン状態を持続する。同期発振回路22により決められたオン期間で動作するスイッチング素子7がオフすると、トランス4に蓄積されたエネルギーは2次巻線23を介して2次電流として放出される。これらの動作を繰り返すことで電源電圧26は連続的に供給される。」(段落【0004】)

B.また、刊行物3において、上記記載及び図3,4に記載された事項、並びに技術常識を考慮すると以下のことが言える。
(a)上記各記載及び図面の回路構成から、刊行物3に記載のスイッチング電源は、フライバック型のスイッチング電源であると言える。
(b)電源電圧を供給する入力端子、及び入力端子1から供給された電源電圧を平滑するコンデンサ2が設けられ、スイッチング電源の1次側に平滑された電圧が供給されることからは、刊行物3に記載のスイッチング電源は、一次側平滑回路を備えていると言える。
(c)1次巻線5及び2次巻線23、並びに1次巻線5及びハイサイド側バイアス巻線6がそれぞれ磁気結合していることは自明な構成である。
(d)上記A(c)の記載によれば、スイッチング素子20がオフしてフライバック電圧が発生したとき、ハイサイド側バイアス巻線6にもフライバック電圧が発生し、スイッチング素子7がオンして1次電流が流れ、コンデンサ3に蓄積される。このコンデンサ3に蓄積されるエネルギーは、2次巻線23へ移行するはずのエネルギーの内、移行できなかったエネルギーであると言える。そしてトランス4のエネルギーがすべて放出されると、すでにオンしているスイッチング素子7を介してコンデンサ3の両端電圧が1次巻線5に印加されて、逆方向に電流が流れトランス4には逆方向の磁束が発生しエネルギーが蓄積される。そしてスイッチング素子7がオフするとトランス4の各巻線に発生する誘起電圧は極性が反転し、1次巻線5に発生する誘起電圧はスイッチング素子20の接続端を負電圧に、電源電圧1の接続端を正電圧にする方向に発生するため、ボディダイオード21を介して平滑コンデンサ2を充電する方向に1次電流が流れ、オフ期間中にトランス4に蓄積されたエネルギーを電源電圧1の電源にエネルギー回生する。そして「このときバイアス巻線19に発生する誘起電圧も反転するため、同期発振回路22はスイッチング素子20をオンさせる。」との記載、及び図4の記載によれば、前記エネルギー回生はスイッチング素子20がオンの時に行われ、さらに上記各記載には、コンデンサ3に蓄積されたエネルギーがトランス4二次側の巻線23で消費するとの記載がないこと、及び図4(g)などの記載を併せて参酌すれば、二次側で消費していないエネルギーを、スイッチング素子20のオン期間に平滑コンデンサ2を充電してエネルギーを回生していると言える。
そしてエネルギー回生用のコンデンサ3、スイッチング素子7、ハイサイド側バイアス巻線6は、エネルギー回生回路と言うことができる。
(e)上記記載A(c)の「この間トランジスタ18がオンしてコンデンサ14に充電電流が流れ、トランジスタ15のベース電圧VBE15は下降して行く。ベース電圧VBE15がある値に達するとトランジスタ15がオンして電流が流れ、トランジスタ16がオンする。トランジスタ16がオンすることにより、スイッチング素子7の駆動パルスがグラウンドレベルに引き下げられスイッチング素子7はオフする。」との記載から、刊行物3に記載のスイッチング電源は、スイッチング素子7を所定期間導通させた後、遮断状態にする遮断回路を備えていると言える。
(f)上記各記載及び図3、4の記載によれば、スイッチング素子7がMOSFET素子であることは明らかであり、スイッチング素子7がオンしている間は、スイッチング素子7には両方向に電流が流れていること、及び技術常識を参酌すれば、MOSFET素子であるスイッチング素子7は第三象限動作をしていると言える。
(g)刊行物3に記載のものは、「スイッチング電源」に関するものであるが、スイッチング電源内の回路にて、2次側で消費しないエネルギーを回収し、1次側平滑コンデンサへ充電しエネルギーを回生していることから、スイッチング電源を用いたエネルギー回生方法に関するものであるといえる。

C.以上から、刊行物3には次のとおりの発明が記載されていると認められる。
「一次巻線5と、該一次巻線と磁気結合した二次巻線23と、前記一次巻線と直列接続されたスイッチング素子20と、エネルギー回生回路と、一次側平滑回路とを有し、
前記一次側平滑回路により、前記一次巻線とスイッチング素子20とが直列接続された回路に平滑された電圧を印加し、
前記スイッチング素子20をスイッチング動作させて前記一次巻線5に断続的に電流を流し、トランス4内の二次巻線23に電圧を誘起し、
前記スイッチング素子20が遮断状態にあるときに二次側に電力を供給するように構成されたフライバック型のスイッチング電源であって、
前記エネルギー回生回路は、エネルギー回生用コンデンサ3と、MOSFET素子7と、ハイサイド側バイアス巻線6とを有し、
前記エネルギー回生用コンデンサと前記MOSFET素子7とが直列接続された回路が前記一次巻線5と並列接続され、
前記ハイサイド側バイアス巻線6の一端は前記スイッチング素子20と前記一次巻線5とが接続されたところに接続され、他端は前記MOSFET素子7のゲート端子に接続され、
前記ハイサイド側バイアス巻線6と前記一次巻線5との間の磁気結合により、前記ハイサイド側バイアス巻線6の両端には、前記スイッチング素子20が導通状態から遮断状態に転じたときに、前記MOSFET素子7が導通して第三象限動作をする電圧が誘起されるように構成され、
前記エネルギー回生回路には、前記MOSFET素子7を所定期間導通状態に置いた後、遮断状態にする遮断回路が設けられたスイッチング電源。」(以下、「刊行物3記載の第1発明」という)
「第1発明のスイッチング電源を用いたエネルギー回生方法であって、MOSFET素子7の第三象限動作により、二次側で消費していないエネルギーを、スイッチング素子20が導通状態のときに、一次側平滑回路内の平滑コンデンサ2を充電させるエネルギー回生方法。」(以下、「刊行物3記載の第2発明」という)

イ.対比・判断

(ア)本件発明1について
(A-1)
本件発明1と刊行物1記載の第1発明とを対比すると、後者の「一次側の巻線NP1」「二次側の巻線NS1」「第1のスイッチング素子3(SW1)」「サージング吸収用コンデンサ」「電界効果トランジスタからなる第2のスイッチング素子6(SW2)」「巻線NP2」「スイッチング電源装置」は、それぞれ前者の「一次巻線」「二次巻線」「半導体スイッチング素子」「サージ電圧吸収用コンデンサ」「MOSFET素子」「補助巻線」「スイッチング電源」に相当する。また、後者の「電源7」も、本件発明1の「一次側平滑回路」も、トランスの1次巻線とスイッチング素子とが直列接続された回路に対して電圧を入力・印加するものであり、故に両者は、トランスの一次側に入力電圧を印加する「一次側電源」であると言える。

したがって、両者は
[一致点]
「一次巻線と、該一次巻線と磁気結合した二次巻線と、前記一次巻線と直列接続された半導体スイッチング素子と、スナバ回路と、一次側電源とを有し、
前記一次側電源により、前記一次巻線と半導体スイッチング素子とが直列接続された回路に電圧を印加し、
前記半導体スイッチング素子をスイッチング動作させて前記一次巻線に断続的に電流を流し、前記トランス内の二次巻線に電圧を誘起し、
前記半導体スイッチング素子が遮断状態にあるときに二次側に電力を供給するように構成されたフライバック型のスイッチング電源であって、
前記スナバ回路は、サージ電圧吸収用コンデンサと、MOSFET素子と、補助巻線とを有し、
前記サージ電圧吸収用コンデンサと前記MOSFET素子とが直列接続された回路が前記一次巻線と並列接続され、
前記補助巻線の一端は前記半導体スイッチング素子と前記一次巻線とが接続されたところに接続され、他端は前記MOSFET素子のゲート端子に接続され、
前記補助巻線と前記一次巻線との間の磁気結合により、前記補助巻線の両端には、前記半導体スイッチング素子が導通状態から遮断状態に転じたときに、前記MOSFET素子が導通して第三象限動作をする電圧が誘起されるように構成され、
前記半導体スイッチング素子を、前記MOSFET素子が遮断状態になった後、導通状態になるよう構成されたスイッチング電源。」
である点で一致し、以下の点で相違する。

[相違点1]
前者の「一次側電源」は「一次側平滑回路」であり、「一次巻線と半導体スイッチング素子とが直列接続された回路」に平滑された電圧を印加しているのに対し、後者の「一次側電源」は、平滑回路であるかどうか不明である点。
[相違点2]
前者の「スナバ回路」には、「MOSFET素子を所定期間導通状態に置いた後、遮断状態にする遮断回路」が設けられ、これによりMOSFET素子と半導体スイッチング素子との同時導通による貫通電流が流れることを防止し、また「半導体スイッチング素子」には、「半導体スイッチング素子を、前記MOSFET素子が遮断状態になった後、導通状態にさせる遅延回路」が接続され、これによりMOSFET素子と半導体スイッチング素子との同時導通による貫通電流が流れることを防止しているのに対し、後者には「遮断回路」も「遅延回路」も備えておらず、トランスの一次側巻線のフォワード電圧及びフライバック電圧の発生タイミングを利用して、スイッチング素子の同時導通を防止している点。
[相違点3]
前者の「MOSFET素子」における「ゲート端子とソース端子との間」には、「ツェナーダイオード」が接続されており、「該ツェナーダイオードによって、前記ゲート端子と前記ソース端子の間にツェナー電圧以上の電圧が印加されないように構成」されているのに対し、後者には、「ツェナーダイオード」が接続されていない点。

(A-2)
上記相違点1について検討する。
スイッチング電源の入力電源として安定した電源が望まれるところ、スイッチング電源の入力側に平滑コンデンサを含む平滑回路を設けることは、刊行物2及び3に記載されているとおり、常套手段である。
したがって、刊行物1記載の第1発明の一次側電源を、一次側平滑回路とすることに格別の困難性は認められない。

(A-3)
上記相違点2について検討する。
上記ア(ウ)に示したとおり、刊行物3には、本件発明1の「遮断回路」と同等の機能を有する、MOSFET素子7を所定期間導通状態に置いた後、遮断状態にする「遮断回路」が記載されている。
また、フライバック型スイッチング電源において、一次巻線に直列に接続されたメインの半導体スイッチング素子を駆動するための信号を遅延させるような時定数回路を配設することは、以下に示すとおり従来周知の技術(以下、「周知技術1」という)である。

刊行物4(実願平5-16031号(実開平6-70491号)のCD-ROM)には、「ドレイン電圧Vdsが落ちる途中で、変圧器Tの駆動巻線N3 の誘起電圧は、主スイッチング素子Sを駆動すべく立ち上がるが、時定数回路18により遅延されるため、ドレイン電圧Vdsが零になってはじめて、主スイッチング素子Sが駆動される。こうして主スイッチング素子Sがオンし、ドレイン電流Id が増加し始める。」(段落【0016】、及び図1など)との記載がある。
刊行物5(特開平7-170734号公報)には、「コンデンサC4はタ-ンオンのタイミングを遅らせるために接続されている。これにより第1のスイッチ素子S1の電圧がリンギングにより確実に零ボルトに下った時点で第1のスイッチ素子S1はタ-ンオンする。」(段落【0022】、及び図3)との記載がある。
刊行物6(特開平4-322162号公報)には、「時定数回路60は、トランスTの駆動巻線N3とFET1のゲートとの間に設けられ、抵抗RgとFET1のゲート入力容量Cgとで構成され、FET1のドレイン電圧(両端電圧)が零のタイミングで、そのFET1をオンさせるように設定されている。」(段落【0013】、及び図1)との記載がある。

スイッチング素子を2つ直列に接続した回路を、電源などに並列に接続した回路において、該2つのスイッチング素子が2つ同時に導通状態になると貫通電流が流れてしまい、その大電流によりスイッチング素子が破壊してしまうことは当業者にとって自明とも呼べる課題であり、それを防ぐため、同時オンを防止する措置を回路上に施すことは、スイッチング電源の技術分野に限らず、広く電気回路の技術分野において、当業者が当然行う設計事項である。そして、同時オン防止を刊行物1記載の第1発明の如く、回路を構成する回路定数の設定により行うか、直列接続された2つのスイッチング素子の内、あるスイッチング素子のオン終了タイミングを他方のスイッチング素子のオン開始タイミングより早める回路を設けて同時オンの防止をするか、又は、あるスイッチング素子のオン開始タイミングを他方のオン終了タイミングより遅くする回路を設けて同時オンの防止をするかは、当業者が適宜選択し得る設計事項に過ぎず、また、より確実に同時オンを防止するために、これら同時オン防止技術の内、複数の技術を組み合わせることも当業者が適宜決定すべき事項に過ぎない(なお、本件特許明細書の発明の詳細な説明には、遮断回路のみを設けた実施例、及び遅延回路のみを設けた実施例の記載はあるが、遮断回路及び遅延回路を同時に備えた実施例は記載されていない。)。
そして刊行物1記載の第1発明、刊行物3記載の第1発明、及び上記周知技術1ともにスイッチング電源に係るもので同一の技術分野に属するものであるから、刊行物1記載の第1発明に、刊行物3記載の第1発明及び周知技術1から把握される技術的事項を適用できないとする特段の事由も見当たらない。
したがって、刊行物1記載の第1発明の同時オン防止技術に替え、刊行物3記載の第1発明の遮断回路、及び周知技術1の遅延回路を採用し、確実に同時オンを防止するべく上記相違点に係る本件発明1の構成とすることに格別の困難性は認められない。

(A-4)
上記相違点3について検討する。
スイッチング電源の技術分野に限らず、FETゲート保護を図るためツェナーダイオードを配設することは、以下に示すとおり従来周知の技術(以下、「周知技術2」という)である。

刊行物6(特開平4-322162号公報)には、「なお、ゲート入力容量Cgと並列に接続されているツェナーダイオードZDは、駆動巻線N3に発生した逆電流を放電させるループを形成すると共に、FET1のゲートを保護するものである。」(段落【0013】、及び図1)との記載がある。
刊行物7(特開平2-273073号公報)には、「一対の背中合せのツェナーダイオードZ18AとZ18BがFETQ1のゲート保護を与える。」(第4頁右上欄第16行-第18行、及び図1)との記載がある。
刊行物8(「電子技術」1989年6月号、日刊工業新聞社刊、第42頁-第44頁(申立人雨山範子の提出した甲第3号証))には、「●回路でのゲート保護対策 ゲート耐圧は通常±20〜30Vだから図5のように15V程度のツェナーダイオードを付加すると有効である。」(第44頁及び図5)

したがって、刊行物1記載の第1発明におけるFET素子にゲート保護を図るため、ツェナーダイオードを設け、上記相違点に係る本件発明1の構成とすることに格別の困難性は認められない。
また、第1巻線と直列に接続された主スイッチング素子ではなく、スナバ回路におけるFET素子にツェナーダイオードを設けたことによる格別の作用効果、すなわちFET素子のゲート保護が図られるという以上の作用効果を奏するとも認められない。

(A-5)
したがって本件発明1は、刊行物1記載の第1発明、刊行物3記載の第1発明、並びに周知技術1及び2から、当業者が容易になし得たものと認められる。
また、本件発明1を全体として検討しても、刊行物1記載の第1発明、刊行物3記載の第1発明、並びに周知技術1及び2から予測される以上の格別の効果を奏するとも認められない。

(イ)本件発明2について
(A-1)
本件発明2は、本件発明1を引用するものであって、本件発明1の「スイッチング電源」を用いた「サージ電圧吸収方法」である。
本件発明2と刊行物1記載の第2発明とを対比すると、両者は前記(ア)本件発明1について、の一致点、及び「MOSFET素子の第三象限動作により」「一次巻線に生じるサージ電圧を吸収するサージ電圧吸収方法」という一致点を有し、前記(ア)の相違点1ないし3の他、以下に示す相違点4を有するものと認められる。

[相違点4]
本件発明2において、サージ電圧の発生は一次側リーケージインダクタンスに起因するものであり、本件発明2は「一次側リーケージインダクタンスに蓄積されたエネルギーを前記二次巻線に移行させて」いるのに対し、刊行物1記載の第2発明において、サージ電圧の発生が一次側リーケージインダクタンスに起因しているかどうかは不明であり、蓄積されたエネルギーを二次巻線に移行させているかどうかも不明である点。

(A-2)
上記相違点1ないし3は(ア)本件発明1について、における同旨の理由により当業者が容易になし得ることと認められる。

(A-3)
上記相違点4について検討する。
刊行物2記載の第2発明は、一次側リーケージインダクタンスに蓄積されたエネルギーを、入力コンデンサに充電すると共に二次巻線へエネルギーを移行させて一次巻線に生じるサージ電圧を吸収する方法であり(刊行物2記載の第2発明の「もれインダクタンス」が、本件発明2の「リーケージインダクタンス」に相当することは明らかである。)、少なくとも一次側リーケージインダクタンスに蓄積されたエネルギーを二次巻線へエネルギーを移行させる構成を備えているから、刊行物2には、本件発明2の相違点4に係る発明特定事項が記載されている。そのためのフライバック型スイッチング電源(刊行物2記載の第1発明)の基本的な回路構成及び動作態様は、刊行物1記載の第1発明とほぼ共通であるから、刊行物1記載の第2発明に、刊行物2記載の第2発明を適用できないとする理由は見当たらない。
したがって、刊行物1記載第2発明に、刊行物2記載の第2発明を適用し、上記相違点に係る本件発明2の構成とすることに格別の困難性は認められない。

(A-4)
したがって本件発明2は、刊行物1ないし3記載の発明、並びに上記周知技術1,2に基づき、当業者が容易になし得たものと認められる。
また、本件発明2を全体として検討しても、各刊行物記載の発明および各周知技術から予測される以上の格別の効果を奏するとも認められない。

(ウ)本件発明3について
(A-1)
本件発明3は、本件発明2を引用するものであって、本件発明2の「サージ電圧吸収方法」をより具体的に「前記二次巻線に移行された前記エネルギーが二次側で消費しきれなかった場合、前記半導体スイッチング素子が導通状態のときに、前記一次側平滑回路内の平滑コンデンサを充電させる」と規定したものである。
本件発明3と刊行物1記載の第2発明とを対比すると、両者は前記(ア)本件発明1について、の一致点、及び前記(イ)本件発明2について、の一致点を有し、前記(ア)の相違点1ないし3、及び前記(イ)の相違点4のほか、以下に示す相違点5を有するものと認められる。

[相違点5]
本件発明3が「前記二次巻線に移行された前記エネルギーが二次側で消費しきれなかった場合、前記半導体スイッチング素子が導通状態のときに、前記一次側平滑回路内の平滑コンデンサを充電させる」ものであるのに対し、刊行物1記載の第2発明はそのような構成を備えているか不明である点。

(A-2)
上記相違点1ないし3は(ア)本件発明1について、における同旨の理由により、上記相違点4は(イ)本件発明2について、における同旨の理由により、当業者が容易になし得たものと認められる。

(A-3)
上記相違点5について検討する。
刊行物3記載の第2発明には、二次側で消費できなかったエネルギーを、一次巻線に直列に接続されたスイッチング素子が導通状態のときに、一次側回路内の平滑コンデンサを充電させる方法が記載されている。そして、一次側リーケージインダクタンスに蓄積されたエネルギーを二次側へ移行するとともに電源入力側のコンデンサに充電可能であることは、刊行物2に記載されているとおりであり、さらに二次側に接続された負荷が、例えば軽負荷で二次側での消費エネルギーが少ない場合は、二次側へエネルギーを移行しても十分に消費できず、その分のエネルギーが電源入力側に充電されることは当業者の予測の範囲内である。
そして、刊行物1記載の第2発明、刊行物2記載の第2発明、及び刊行物3記載の第3発明はエネルギー吸収・回生方法に係るものであり、そのためのフライバック型スイッチング電源の基本的な回路構成及び動作態様は、ほぼ全て共通であるから、刊行物1記載の第2発明に、刊行物2記載の第2発明及び刊行物3記載の第2発明を適用できないとする理由は見当たらない。
したがって、刊行物1記載の第2発明に、刊行物2記載の第2発明及び刊行物3記載の第3発明を適用し、上記相違点に係る本件発明3の構成とすることに格別の困難性は認められない。

(A-4)
したがって本件発明3は、刊行物1ないし3記載の発明、並びに周知技術1,2に基づき、当業者が容易になし得たものと認められる。
また、本件発明3を全体として検討しても、刊行物記載の各発明及び各周知技術から予測される以上の格別の効果を奏するとも認められない。

ウ.むすび
よって、本件発明1ないし3は、特許法第29条第2項の規定に違反してされたものである。

3.むすび
以上のとおりであるから、請求項1ないし3に係る発明の特許は、特許法第113条第1項第2号に該当し、取り消されるべきものである。
よって、結論のとおり決定する。
 
異議決定日 2004-11-24 
出願番号 特願平8-162315
審決分類 P 1 651・ 121- Z (H02M)
最終処分 取消  
前審関与審査官 米山 毅  
特許庁審判長 三友 英二
特許庁審判官 佐々木 芳枝
安池 一貴
登録日 2003-07-04 
登録番号 特許第3447471号(P3447471)
権利者 新電元工業株式会社 株式会社岡部新電元
発明の名称 スイッチング電源、及びそのスイッチング電源を用いたサージ電圧吸収方法  
代理人 石島 茂男  
代理人 石島 茂男  
代理人 阿部 英樹  
代理人 阿部 英樹  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ