• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 1項3号刊行物記載  G09G
審判 全部申し立て 2項進歩性  G09G
管理番号 1112893
異議申立番号 異議2003-71511  
総通号数 64 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 1999-04-23 
種別 異議の決定 
異議申立日 2003-06-09 
確定日 2004-12-20 
異議申立件数 1 
訂正明細書 有 
事件の表示 特許第3354457号「アクティブマトリクスパネル及び表示装置」の請求項1から6までに係る特許に対する特許異議の申立てについて、次のとおり決定する。 
結論 訂正を認める。 特許第3354457号の請求項1に係る特許を維持する。 
理由 第1 手続の経緯
本件は、平成9年9月30日に特許出願(特願平9-266712号)され、平成14年9月27日に特許権の設定登録がされ、同年12月9日にその特許掲載公報が発行された特許第3354457号(以下「本件特許」という。)につき、その請求項1から6まで(訂正前)に係る特許に対して平成15年6月9日に古川京子により特許異議の申立てがされたものであり、当審において平成16年9月22日付けで取消理由を通知(同年10月1日発送)したところ、同年11月30日に訂正請求書及び特許異議意見書が提出されたものである。

第2 訂正について
1 訂正の内容
本件特許明細書を、訂正請求書に添付した訂正明細書のとおりに、以下のように訂正する。
(1)訂正事項1
特許請求の範囲を次のように訂正する。
「【請求項1】マトリクス状に配列された画素電極及び薄膜トランジスタと、該薄膜トランジスタに行列接続されたデータ線及び走査線と、該データ線にビデオ信号を供給するデータ線駆動回路とを備え、前記データ線駆動回路を、外部から入力される複数系列のカラービデオ信号をパネル内に導入しR、G及びBを1系列とした複数系列のカラービデオ信号ラインと、該複数系列のカラービデオ信号ラインの各ラインを前記データ線の各々に接続するための複数のスイッチング素子と、該複数のスイッチング素子を開閉制御する駆動パルスを順次発生する駆動パルス発生回路とより構成し、前記カラービデオ信号のRGB1系列毎に前記スイッチング素子に互いに重なってかつ異なるタイミングで順次オンする前記駆動パルスを印加するアクティブマトリクスパネルと、カラービデオ信号をサンプルホールドするRGB1系列のサンプルホールド回路と、該RGB1系列のサンプルホールド回路の出力を複数系列の出力に分岐して出力する外部出力ラインとを有し、前記外部出力ラインからの信号を前記複数系列のカラービデオ信号ラインに入力することを特徴とした表示装置。」
(2)訂正事項2
本件特許の発明の名称を「表示装置」と訂正する。
(3)訂正事項3
本件特許明細書の段落【0004】5行の記載を「のアンプからの3本の出力をパネル内の3本のカラービデオ信号ライン1R、」と訂正する。
2 訂正の適否
(1)訂正事項1は、特許請求の範囲の請求項1から4まで及び請求項6を削除し、請求項5を請求項1とするとともに、この訂正後の請求項1中の「パネル内に導入する複数系列」を「パネル内に導入しR、G及びBを1系列とした複数系列」と訂正し、「カラービデオ信号の各系列」を「カラービデオ信号のRGB1系列」と訂正し、「1系列のサンプルホールド回路」(2箇所)を「RGB1系列のサンプルホールド回路」と訂正するものであるから、特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とするものである。
そして、本件特許明細書の段落【0019】には「RGB1系列」との記載がされているから、訂正事項1は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、実質上特許請求の範囲を拡張し、又は変更するものでもない。
(2)訂正事項2は、特許請求の範囲の記載と発明の名称との整合をとるためのものであり、明りょうでない記載の釈明を目的とするものである。
そして、訂正事項2は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、実質上特許請求の範囲を拡張し、又は変更するものでもない。
(3)訂正事項3は、段落【0004】中の「アンプからのの」という記載を「アンプからの」と訂正するものであり、誤記の訂正を目的とするものである。
そして、訂正事項3は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、実質上特許請求の範囲を拡張し、又は変更するものでもない。
(4)したがって、上記訂正は、平成15年法律第47号による改正前の特許法120条の4第3項において準用する特許法126条2項及び3項の規定に適合するので、これを認める。

第3 特許異議の申立ての理由
1 本件特許の請求項1(訂正前)に係る発明は、甲第1号証(国際公開WO97/08677号の再公表特許公報、平成9年3月6日国際公開)、甲第2号証(特開平5-297345号公報)、甲第3号証(特開平5-323278号公報)、甲第4号証(特開平7-191631号公報)のいずれかに記載された発明であるか、又は当業者が甲第1号証から甲第4号証までのいずれかに記載された発明に基いて容易に発明をすることができたものであるから、特許法29条1項又は2項の規定により特許を受けることができない。
2 本件特許の請求項2(訂正前)に係る発明は、甲第1号証、甲第2号証、甲第3号証のいずれかに記載された発明であるか、又は当業者が甲第1号証から甲第3号証までのいずれかに記載された発明に基いて容易に発明をすることができたものであるから、特許法29条1項又は2項の規定により特許を受けることができない。
3 本件特許の請求項3(訂正前)に係る発明は、甲第4号証に記載された発明であるか、又は当業者が甲第4号証に記載された発明に基いて容易に発明をすることができたものであるから、特許法29条1項又は2項の規定により特許を受けることができない。
4 本件特許の請求項4(訂正前)に係る発明は、甲第1号証に記載された発明であるか、又は当業者が甲第1号証に記載された発明に基いて容易に発明をすることができたものであるから、特許法29条1項又は2項の規定により特許を受けることができない。
5 本件特許の請求項5(訂正前)に係る発明は、当業者が甲第4号証に記載された発明に基いて容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。
6 本件特許の請求項6(訂正前)に係る発明は、甲第1号証に記載された発明であるか、又は当業者が甲第1号証に記載された発明に基いて容易に発明をすることができたものであるから、特許法29条1項又は2項の規定により特許を受けることができない。
7 本件特許の請求項1から6まで(訂正前)には「系列」なる用語が用いられているが、本件特許明細書と平成14年6月21日付けの意見書とで「系列」の定義が異なっており、「系列」の意味が一義的でなく、本件特許の請求項に係る発明が不明りょうであり、本件特許は、特許法36条に規定する要件を満たしていない特許出願に対してされたものである。

第4 本件特許の請求項に係る発明
上記のように訂正が認められるから、本件特許の請求項に係る発明(以下「本件発明」という。)は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項1に記載された以下のとおりのものである。
「【請求項1】マトリクス状に配列された画素電極及び薄膜トランジスタと、該薄膜トランジスタに行列接続されたデータ線及び走査線と、該データ線にビデオ信号を供給するデータ線駆動回路とを備え、前記データ線駆動回路を、外部から入力される複数系列のカラービデオ信号をパネル内に導入しR、G及びBを1系列とした複数系列のカラービデオ信号ラインと、該複数系列のカラービデオ信号ラインの各ラインを前記データ線の各々に接続するための複数のスイッチング素子と、該複数のスイッチング素子を開閉制御する駆動パルスを順次発生する駆動パルス発生回路とより構成し、前記カラービデオ信号のRGB1系列毎に前記スイッチング素子に互いに重なってかつ異なるタイミングで順次オンする前記駆動パルスを印加するアクティブマトリクスパネルと、カラービデオ信号をサンプルホールドするRGB1系列のサンプルホールド回路と、該RGB1系列のサンプルホールド回路の出力を複数系列の出力に分岐して出力する外部出力ラインとを有し、前記外部出力ラインからの信号を前記複数系列のカラービデオ信号ラインに入力することを特徴とした表示装置。」

第5 甲第4号証に記載された発明
甲第4号証には、図面とともに、「【0018】図中、1は画素密度が1024×768の赤色用のアクティブマトリクス型液晶表示パネルであり、21〜24、2383〜2388、2767〜2772、21023、21024はデータ電圧を供給するための1024本のデータ線の一部を示しており、アクティブマトリクス型液晶表示パネル1は、より詳しくは、図28にその一部分を示すように構成されている。【0019】図28中、31、32、3768はゲート電圧を供給するためのゲート線、41-1〜41-4、42-1〜42-4、4768-1〜4768-4は画素、51-1〜51-4、52-1〜52-4、5768-1〜5768-4は画素41-1〜41-4、42-1〜42-4、4768-1〜4768-4の液晶容量である。【0020】また、61-1〜61-4、62-1〜62-4、6768-1〜6768-4は画素41-1〜41-4、42-1〜42-4、4768-1〜4768-4ごとに設けられている画素電極、7は全画素に共通に設けられている共通電極である。【0021】また、81-1〜81-4、82-1〜82-4、8768-1〜8768-4はスイッチング素子として動作して画素電極61-1〜61-4、62-1〜62-4、6768-1〜6768-4にデータ電圧を供給する薄膜トランジスタ(Thin Film Transistor. 以下、TFTという)である。」、「【0115】ここに、図5は赤色用のアクティブマトリクス型液晶表示パネル及びその周辺回路部分を示しており、緑色用及び青色用のアクティブマトリクス型液晶表示パネル及びその周辺回路部分も同様に構成されている。」、「【0128】このデータドライバIC561は、より詳しくは、図7にその一部分を示すように構成されている。【0129】図7中、サンプリングパルス発生回路57において、61はスタートパルスSIをシフトレジスタ用クロックパルスCLKに同期させてシフトする直列入力・並直列出力型のシフトレジスタである。【0130】また、621、622、623、624、62192はシフトレジスタ61から出力されるスタートパルスSIをシフトしてなるパルスQ1、Q2、Q3、Q4、Q192をレベルシフトしてサンプリングパルスSP1、SP2、SP3、SP4、SP192を生成するレベルシフタである。【0131】また、63は分割赤色アナログ映像信号RA1を伝送する分割赤色アナログ映像信号線、64は分割赤色アナログ映像信号RA3を伝送する分割赤色アナログ映像信号線である。【0132】また、サンプルホールド回路群58において、651、652、653、654、65192はサンプルホールド回路であり、661、662、663、664、66192はサンプリングパルスSP1、SP2、SP3、SP4、SP192により導通、非導通が制御されるサンプリング用のスイッチ素子、671、672、673、674、67192はホールド用のコンデンサである。」、「【0166】そして、これらサンプリングパルスSP1、SP2・・・SP192が順にスイッチ素子661、662・・・66192に供給され、分割赤色アナログ映像信号RA1、RA3が1/2周期ずらして繰り返してサンプルホールドされ、水平ライン上、1番目、3番目・・・383番目の画素の赤色アナログ映像信号電圧がコンデンサ671、672・・・67192にサンプルホールドされる。」、「【0183】この結果、データドライバIC561においては、コンデンサ711、712・・・71192にホールドされた水平ライン上、1番目、3番目・・・383番目の画素の赤色アナログ映像信号電圧がデータ電圧として、オペアンプ721、722・・・72192を介してデータ線21、23・・・2383に出力される。」等の記載がされている。

第6 当審の判断
1 特許異議の申立の理由1から4まで及び理由6について
上記のように、訂正前の請求項1から4まで及び請求項6は訂正により存在しないものとなった。
2 特許異議の申立の理由5について
本件発明と甲第4号証に記載された発明とを対比すると、甲第4号証に記載された発明は本件発明の「カラービデオ信号をサンプルホールドするRGB1系列のサンプルホールド回路と、該RGB1系列のサンプルホールド回路の出力を複数系列の出力に分岐して出力する外部出力ラインとを有し、前記外部出力ラインからの信号を前記複数系列のカラービデオ信号ラインに入力する」点を備えていない。そして、本件発明は、この点により本件特許明細書記載の格別の作用効果を奏するものである。
特許異議申立人は、当業者であれば甲第4号証の図8の回路に基づいて赤色ビデオ信号RAをサンプルホールドして複数の出力RA1からRA4に分岐して出力する程度のことは容易に想到できたものであると主張するが、何ら証拠を示しておらず、本件特許の「カラービデオ信号をサンプルホールドするRGB1系列のサンプルホールド回路」だけでなく「該RGB1系列のサンプルホールド回路の出力を複数系列の出力に分岐して出力する外部出力ライン」をも有し、「前記外部出力ラインからの信号を前記複数系列のカラービデオ信号ラインに入力する」という上記の点が容易に想到し得たものであるというべき根拠は見出せない。
したがって、本件発明についての特許が特許法29条2項の規定に違反してされたものであるということはできないから、特許異議の申立の理由5は、根拠がない。
3 特許異議の申立の理由7について
上記のように、訂正により本件特許の請求項1には「R、G及びBを1系列」とすることが記載され、これにより「系列」の意味は明確となった。
したがって、本件特許が特許法36条に規定する要件を満たしていない特許出願に対してされたものであるとすることはできず、特許異議の申立の理由7は、根拠がない。

第7 むすび
以上のとおりであるから、特許異議の申立ての理由及び証拠によっては本件発明についての特許を取り消すことはできない。
また、他に本件発明についての特許を取り消すべき理由を発見しない。
よって、結論のとおり決定する。
 
発明の名称 (54)【発明の名称】
表示装置
(57)【特許請求の範囲】
【請求項1】 マトリクス状に配列された画素電極及び薄膜トランジスタと、該薄膜トランジスタに行列接続されたデータ線及び走査線と、該データ線にビデオ信号を供給するデータ線駆動回路とを備え、前記データ線駆動回路を、外部から入力される複数系列のカラービデオ信号をパネル内に導入しR、G及びBを1系列とした複数系列のカラービデオ信号ラインと、該複数系列のカラービデオ信号ラインの各ラインを前記データ線の各々に接続するための複数のスイッチング素子と、該複数のスイッチング素子を開閉制御する駆動パルスを順次発生する駆動パルス発生回路とより構成し、前記カラービデオ信号のRGB1系列毎に前記スイッチング素子に互いに重なってかつ異なるタイミングで順次オンする前記駆動パルスを印加するアクティブマトリクスパネルと、カラービデオ信号をサンプルホールドするRGB1系列のサンプルホールド回路と、該RGB1系列のサンプルホールド回路の出力を複数系列の出力に分岐して出力する外部出力ラインとを有し、前記外部出力ラインからの信号を前記複数系列のカラービデオ信号ラインに入力することを特徴とした表示装置。」にある。
【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は、データ線駆動回路を内蔵するアクティブマトリクスパネル、及びそのパネルを使用した表示装置に関する。
【0002】
【従来の技術】
多結晶シリコンを薄膜トランジスタ(以下、TFTという)のチャンネルに用いたアクティブマトリクスパネルにおいては、画素電極及びこれに対応して設けられた画素用TFTがマトリクス状に配列され、この画素用TFTに複数のデータ線及び走査線が行列配置されている。そして、データ線及び走査線に各々データ信号及び走査信号を供給する駆動回路は、画素TFTが形成されている同一のアクティブマトリクスパネルに内蔵されている。
【0003】
このような内蔵型のデータ線駆動回路の従来例を、図7及び図8に示す。
図7に示すデータ線駆動回路1は、RGBのカラービデオ信号1系列を入力する構成であり、RGBのカラービデオ信号1系列をパネル内に導入するための3本のカラービデオ信号ライン1R,1G,1Bと、データ線D1,D4,D7,・・・をカラービデオ信号ライン1Rに接続するためのスイッチング素子11,21,31,・・・と、データ線D2,D5,D8,・・・をカラービデオ信号ライン1Gに接続するためのスイッチング素子12,22,32,・・・と、データ線D3,D6,D9,・・・をカラービデオ信号ライン1Bに接続するためのスイッチング素子13,23,33,・・・と、クロック信号CLKに応じて順次駆動パルスPA1,PA2,PA3,・・・を発生するシフトレジスタ4にて構成された駆動パルス発生回路とより成る。そして、シフトレジスタ4の初段の駆動パルスPA1がスイッチング素子11,12,13に印加され、次段の駆動パルスPA2がスイッチング素子21,22,23に印加され、以下同様に、RGBに対応する3個のスイッチング素子に同一の駆動パルスが印加されている。
【0004】
パネル外部には、図9に示すようにRGBの各カラービデオ信号を順次サンプリングして所定期間ホールド信号を同時に出力するRGB1系列のサンプルホールド回路100と、RGBのサンプルホールドされた各信号を増幅し、1水平期間及び1垂直期間毎に反転して出力する反転アンプ200が設けられており、このアンプからの3本の出力をパネル内の3本のカラービデオ信号ライン1R,1G,1Bに入力するようにしている。
【0005】
従って、駆動パルスPA1がHレベルになることにより、1系列のRGB3ドットに対応するスイッチング素子11,12,13が同時にオンして、3本のカラービデオ信号ライン1R,1G,1Bに入力されたビデオ信号が同時にデータ線D1,D2,D3に供給される。以下同様に、駆動パルスPA2,PA3,・・・が順次Hレベルになると、RGB3ドットづつ同時にビデオ信号がデータ線に供給される。
【0006】
ここで、ビデオ信号ライン1R,1G,1Bには、様々な寄生容量やライン抵抗が存在するのでビデオ信号に遅延が生ずる。図7の3ドット対応方式の回路では、各ビデオ信号ラインに3ドットおきに新たなビデオ信号が外部のサンプルホールド回路から入力されるので、たとえば3ドット前のビデオ信号が黒レベルで3ドット後のビデオ信号が白レベルである場合、ビデオ信号の遅延量が大きいと、3ドット後の白レベルに黒レベルの一部が混入して中間レベルのゴーストが発生することがある。
【0007】
このようなゴーストは、通常の映像信号を表示する場合はあまり問題にならないが、グラフィック表示をする場合には極めて目立ってしまう。そこで、このゴーストを防止するために、図8に示す回路が使用されることがある。
図8に示すデータ線駆動回路2は、RGBのカラービデオ信号2系列を入力する構成であり、RGBのカラービデオ信号2系列をパネル内に導入するための6本のカラービデオ信号ライン1R,1G,1B,2R,2G,2Bと、データ線D1,D7,・・・をカラービデオ信号ライン1Rに接続するためのスイッチング素子11,31,・・・と、データ線D2,D8,・・・をカラービデオ信号ライン1Gに接続するためのスイッチング素子12,32,・・・と、データ線D3,D9,・・・をカラービデオ信号ライン1Bに接続するためのスイッチング素子13,33,・・・と、データ線D4,D10,・・・をカラービデオ信号ライン2Rに接続するためのスイッチング素子21,41,・・・と、データ線D5,D11,・・・をカラービデオ信号ライン2Gに接続するためのスイッチング素子22,42,・・・と、データ線D6,D12,・・・をカラービデオ信号ライン2Bに接続するためのスイッチング素子23,43,・・・と、クロック信号CLKに応じて順次駆動パルスPB1,PB2,PB3,・・・を発生するシフトレジスタ5にて構成された駆動パルス発生回路とより成る。そして、シフトレジスタ5の初段の駆動パルスPB1がスイッチング素子11,12,13,21,22,23に印加され、次段の駆動パルスPB2がスイッチング素子31,32,33,41,42,43に印加され、以下同様に、2系列のRGBに対応する6個のスイッチング素子に同一の駆動パルスが印加されている。
【0008】
グラフィック表示の場合、入力されるビデオ信号は8ビット/1ドットのデジタル信号であり、パネル外部には、図10に示すようにRGBのカラービデオ信号を1系列毎に順次サンプリングして6ドット分のホールド信号を所定期間同時に出力するRGB2系列のサンプルホールド回路300と、このサンプルホールド回路300からの6ドット分のデジタル信号をDA変換するDA変換器400と、変換された6ドット分のアナログ信号を増幅し、1水平期間及び1垂直期間毎に反転して出力する反転アンプ500が設けられており、このアンプからの6本の出力をパネル内の6本のカラービデオ信号ライン1R,1G,1B,2R,2G,2Bに入力するようにしている。
【0009】
従って、駆動パルスPB1がHレベルになることにより、2系列のRGB6ドットに対応するスイッチング素子11,12,13,21,22,23が同時にオンして、6本のカラービデオ信号ライン1R,1G,1B,2R,2G,2Bに入力されたビデオ信号が同時にデータ線D1,D2,D3,D4,D5,D6に供給される。以下同様に、駆動パルスPB2,PB3,・・・が順次Hレベルになると、RGB6ドットづつ同時にビデオ信号がデータ線に供給される。
【0010】
この構成では、各ビデオ信号ラインに6ドットおきに新たなビデオ信号が外部のサンプルホールド回路から入力されるので、たとえ6ドット前のビデオ信号が黒レベルで6ドット後のビデオ信号が白レベルであって、ビデオ信号の遅延量がある程度大きくても、6ドット後の白レベルに黒レベルの一部が混入することはなくなり、ゴーストの発生は防止される。よって、このような6ドット対応方式の構成は、グラフィックを表示する際には最適となる。
【0011】
【発明が解決しようとする課題】
上述したように、図7の3ドット方式の従来回路はゴーストが発生するためグラフィック表示には不向きであるが、通常のアナログ映像信号表示では問題にならず、しかも外部のサンプルホールド回路が1系列で済むのでコスト的に有利である。一方、図8の6ドット方式の回路はゴーストの発生を防止できるためグラフィック表示には適しているが、外部のサンプルホールド回路が複数系列必要となるため通常のアナログ映像信号表示を行うにはコスト的に好ましくない。従って、通常のアナログ映像信号表示には図7の回路を使用し、グラフィック表示は図8の回路を使用することが最適となる。
【0012】
しかしながら、図7と図8の回路は、単に外部のサンプルホールド回路の構成が異なるだけでなく、パネルに内蔵されているデータ線駆動回路の構成が異なるため、通常のアナログ映像信号表示用とグラフィック表示用に別々にパネルを用意しなくてはならない。つまり、パネルの設計が2通り必要となり、設計コストが増大すると共に、2通りパネルを製造することによる製造コストの増加も引き起こす。
【0013】
そこで、本発明は、アクティブマトリクスパネルを3ドット対応方式と6ドット対応方式の双方に適用可能とすることにより、通常のアナログ映像信号用にもグラフィック表示用にも兼用できるアクティブマトリクスパネルを提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明は、マトリクス状に配列された画素電極及び薄膜トランジスタと、該薄膜トランジスタに行列接続されたデータ線及び走査線と、該データ線にビデオ信号を供給するデータ線駆動回路とを備え、前記データ線駆動回路を、外部から入力される複数系列のカラービデオ信号をパネル内に導入する複数系列のカラービデオ信号ラインと、該複数系列のカラービデオ信号ラインの各ラインを前記データ線の各々に接続するための複数のスイッチング素子と、該複数のスイッチング素子を開閉制御する駆動パルスを順次発生する駆動パルス発生回路とより構成すると共に、前記カラービデオ信号の各系列毎に前記スイッチング素子に異なる前記駆動パルスを印加することを特徴とする。
【0015】
【発明の実施の形態】
図1は、本発明の第1の実施形態としてのアクティブマトリクスパネルを示す回路図である。図1において、10は画素部であり、複数本の走査線S1,S2,・・・と複数本のデータ線D1,D2,・・・が直交するように配置され、その交点近傍にTFT101,102,・・・が形成されている。各TFTのゲート電極は走査線に接続され、ドレイン電極がデータ線に接続されている。一方、TFT101,102,・・・の各ソース電極は、マトリクス状に配置された画素電極111,112,・・・に接続され、対向電極COMとの間に液晶が封入されている。
【0016】
このパネルには、画素部と共に走査線駆動回路及びデータ線駆動回路3が内蔵されており、走査線S1,S2,・・・には、図示しない走査線駆動回路から走査線信号が供給されている。
また、データ線駆動回路3は、RGBのカラービデオ信号2系列をパネル内に導入するための6本のカラービデオ信号ライン1R,1G,1B,2R,2G,2Bと、データ線D1,D7,・・・をカラービデオ信号ライン1Rに接続するためのスイッチング素子11,31,・・・と、データ線D2,D8,・・・をカラービデオ信号ライン1Gに接続するためのスイッチング素子12,32,・・・と、データ線D3,D9,・・・をカラービデオ信号ライン1Bに接続するためのスイッチング素子13,33,・・・と、データ線D4,D10,・・・をカラービデオ信号ライン2Rに接続するためのスイッチング素子21,41,・・・と、データ線D5,D11,・・・をカラービデオ信号ライン2Gに接続するためのスイッチング素子22,42,・・・と、データ線D6,D12,・・・をカラービデオ信号ライン2Bに接続するためのスイッチング素子23,43,・・・と、クロック信号CLKに応じて順次駆動パルスPC1,PC2,PC3,・・・を発生する1系列のシフトレジスタ60にて構成された駆動パルス発生回路6とより成る。そして、シフトレジスタ60の初段の駆動パルスPC1がスイッチング素子11,12,13に印加され、次段の駆動パルスPC2がスイッチング素子21,22,23に印加され、以下同様に、スイッチング素子3個毎にシフトレジスタの異なる段からの駆動パルスが印加されている。
【0017】
つまり、第1系列のビデオ信号ライン1R,1G,1Bに接続された各3個毎のスイッチング素子には、シフトレジスタ60の奇数段からの駆動パルスPC1,PC3,・・・が印加され、第2列のビデオ信号ライン2R,2G,2Bに接続された各3個毎のスイッチング素子には、シフトレジスタ60の偶数段からの駆動パルスPC2,PC4,・・・が印加されている。
【0018】
ここで、シフトレジスタ60は、クロック信号CLKの立ち上がりに応じて動作するラッチ回路と、立ち下がりで動作するラッチ回路が交互に接続されて構成されており、初段の入力端子にはクロック信号CLKの約1周期分Hレベルとなるスタート信号STHが入力されている。クロック信号CLKは、各画素の液晶に対する書き込みタイミングを決定するもので、ドットクロックに同期しドットクロック周期の6倍の周期に設定されている。
【0019】
そこで、まず、このパネルを3ドット対応方式に適用する場合について説明する。
この場合、パネル外部には図5に示すように、RGBの各カラービデオ信号を順次サンプリングして所定期間ホールド信号を同時に出力するRGB1系列のサンプルホールド回路100と、RGBのサンプルホールドされた各信号を増幅し、1水平期間及び1垂直期間毎に反転して出力する反転アンプ200とを設けると共に、このアンプからの1系列3本の出力を2系列6本の出力に分岐させてパネルに導出する外部カラービデオ信号ライン210を設けている。そして、外部カラービデオ信号ライン210からの6本の出力を、パネル内の6本のカラービデオ信号ライン1R,1G,1B,2R,2G,2Bに入力するようにしている。
【0020】
サンプルホールド回路100では、サンプルホールド回路101,102,103で、入力されるアナログのカラー信号R,G,Bを、各々、図2a,b,cに示すサンプルクロックCKR,CKG,CKBに従ってクロック信号CLKの1/3期間づつ順次ずれたタイミングでサンプルホールドし、更に、サンプルホールド回路104,105においてサンプルホールド回路101,102の出力を図2cに示す同一のタイミングで更にサンプルホールドする。
【0021】
よって、パネル内の第1系列のカラービデオ信号ライン1R,1B,1Gには、図2jに示すように、1画素を構成するR,G,B3ドットのビデオ信号VR1,VG1,VB1が同時に入力され、これらはクロック信号CLKの半周期期間保持され、以降半周期毎に新たなビデオ信号が入力される。また、外部ビデオ信号ライン210は単に同一のビデオ信号を分岐しているにすぎないので、パネル内の第2系列のカラービデオ信号ライン2R,2B,2Gにも、図2kに示すように、VR1,VG1,VB1と全く同一のビデオ信号VR2,VG2,VB2が入力される。
【0022】
一方、シフトレジスタ60では、図2eに示すようなスタート信号STHが入力されると、クロック信号CLKの立ち上がりで初段からの駆動パルスPC1は図2fに示すようにHレベルになり、クロック信号の1周期の間Hレベルを維持する。また、クロック信号CLKの立ち下がりで次段からの駆動パルスPC2は図2gに示すようにHレベルになり、クロック信号の1周期の間Hレベルを維持する。以下同様に、図2h,iに示すように、クロック信号CLKの半周期毎に1周期期間Hレベルとなる駆動パルスPC3,PC4,・・・が順次出力される。そして、上述したように、これらの駆動パルスのうち、奇数段からの駆動パルスPC1,PC3,・・・は、第1系列のビデオ信号ライン1R,1G,1Bに接続された各3個毎のスイッチング素子に印加され、偶数段からの駆動パルスPC2,PC4,・・・は、第2列のビデオ信号ライン2R,2G,2Bに接続された各3個毎のスイッチング素子に印加されている。
【0023】
従って、駆動パルスPC1がHレベルであるT1期間では、3個のスイッチング素子11,12,13がオンして第1系列のビデオ信号ライン1R,1G,1Bからの3ドットのビデオ信号O1がデータ線D1,D2,D3に供給され、PC2がHレベルである次のT2期間では、3個のスイッチング素子21,22,23がオンして第2系列のビデオ信号ライン2R,2G,2Bからの3ドットのビデオ信号O2がデータ線D4,D5,D6に供給される。以下同様に、駆動パルスPC3,PC4,・・・が順次Hレベルになると、第1系列と第2系列のビデオ信号が3ドットづつ交互に対応するデータ線に供給される。ここで、パネル内には2系列のビデオ信号ラインが設けられているものの、第1系列と第2系列のビデオ信号ラインには同一の画素のビデオ信号が入力されているため、各々のビデオ信号ラインには3ドット毎に新たなビデオ信号が入力される。つまり、3ドット対応方式での駆動が実現される。
【0024】
次に、6ドット対応方式に適用する場合について説明する。
ここでは、グラフィック表示に採用するため、入力されるビデオ信号は8ビット/1ドットのデジタル信号であって1画素に対応する3ドットのRGBビデオ信号は同時に供給されるものとする。
この場合、パネル外部には図6に示すように、RGBのカラービデオ信号を1系列毎に順次サンプリングして3ドット分のホールド信号を異なるタイミングで出力するRGB2系列のサンプルホールド回路600と、このサンプルホールド回路600からの6ドット分のデジタル信号をDA変換するDA変換器400と、変換された6ドット分のアナログ信号を増幅し、1水平期間及び1垂直期間毎に反転して出力する反転アンプ500が設けられており、このアンプからの6本の出力をパネル内の6本のカラービデオ信号ライン1R,1G,1B,2R,2G,2Bに入力するようにしている。
【0025】
このサンプルホールド回路600は、入力デジタルビデオ信号をサンプルクロックCK1に応じてサンプルホールドする3ドット分のDフリップフロップ601,602,603と、入力デジタルビデオ信号をサンプルクロックCK2に応じてサンプルホールドする3ドット分のDフリップフロップ604,605,606とより成り、図2l,nに示すように、サンプルクロックCK1はクロック信号CLKと同一の信号であり、サンプルクロックCK2はクロック信号CLKの反転信号である。よって、パネル内の第1系列のカラービデオ信号ライン1R,1B,1Gには、図2mに示すように、サンプルクロックCK1の立ち上がりに応じて1画素を構成するR,G,B3ドットのビデオ信号VR1,VG1,VB1が同時に入力され、これらはクロック信号CLKの1周期期間保持され、以降1周期毎に新たなビデオ信号が入力される。また、パネル内の第2系列のカラービデオ信号ライン2R,2B,2Gには、図2ｏに示すように、サンプルクロックCK2の立ち上がりに応じて1画素を構成するR,G,B3ドットのビデオ信号VR2,VG2,VB2が同時に入力され、これらはクロック信号CLKの1周期期間保持され、以降1周期毎に新たなビデオ信号が入力される。
【0026】
従って、駆動パルスPC1がHレベルであるT1期間では、3個のスイッチング素子11,12,13がオンして第1系列のビデオ信号ライン1R,1G,1Bからの3ドットのビデオ信号O1がデータ線D1,D2,D3に供給され、PC2がHレベルである次のT2期間では、3個のスイッチング素子21,22,23がオンして第2系列のビデオ信号ライン2R,2G,2Bからの3ドットのビデオ信号O2がデータ線D4,D5,D6に供給される。以下同様に、駆動パルスPC3,PC4,・・・が順次Hレベルになると、第1系列と第2系列のビデオ信号が3ドットづつ交互に対応するデータ線に供給される。
【0027】
ここで、サンプリング回路600では、1画素(RGB3ドット)おきに異なるタイミングでサンプリングを行っているため、図5の回路の場合と異なり、パネル内の第1系列と第2系列のビデオ信号ラインには異なる画素のビデオ信号が入力されている。このため、各々のビデオ信号ラインには6ドット毎にしか新たなビデオ信号が入力されない。つまり、6ドット対応方式での駆動が実現でき、この方式によれば最適なグラフィック表示が可能となる。
【0028】
ところで、図1の回路構成では、駆動パルス発生回路6を1系列のシフトレジスタ60で構成したため、シフトレジスタ60を高速のクロック信号CLKで動作させる必要がある。このような高速のクロックで動作させることが困難な場合には、駆動パルス発生回路6を複数系列のシフトレジスタで構成することもできる。
【0029】
図3は、駆動パルス発生回路6を2系列のシフトレジスタ61及び62で構成した例を示し、各々のシフトレジスタの構成はシフトレジスタ60と全く同一であり、印加するクロック信号CK1,CK2の周波数とスタート信号STHの周波数は1/2である。更に、シフトレジスタ61について、ある段の出力とその1つ後段の出力との論理積をとるANDゲート63,65,・・・を設け、これらの出力を第1系列のビデオ信号ライン1R,1G,1Bに接続されたスイッチング素子用の駆動パルスPC1,PC3,・・・としている。また、同様に、シフトレジスタ62についても、ある段の出力とその1つ後段の出力との論理積をとるANDゲート64,66,・・・を設け、これらの出力を第2系列のビデオ信号ライン2R,2G,2Bに接続されたスイッチング素子用の駆動パルスPC2,PC4,・・・としている。
【0030】
このように構成されているので、図4dに示すようにスタート信号STHが入力されると、第1系列のシフトレジスタ61の各段からは図4e〜gに示すようにパルス幅がクロック信号CK1の1周期分、即ちクロック信号CLKの2周期分の出力PD1,PD2,PD3,・・・がクロック信号CLKの立ち上がりに同期して順次出力される。また、第2系列のシフトレジスタ62の各段からは図4h〜jに示すようにパルス幅がクロック信号CK2の1周期分、即ちクロック信号CLKの2周期分の出力PE1,PE2,PE3,・・・がクロック信号CLKの立ち下がりに同期して順次出力される。
【0031】
よって、ANDゲート62,63,64,・・・からは、図4k,l,m,nに示すように、図2f,g,h,iと全く同一の駆動パルスPC1,PC2,PC3,・・・が出力される。つまり、図3に示した2系列のシフトレジスタ61,62より成る駆動パルス発生回路は、動作周波数が1/2で済み、且つ図1に示した1系列のシフトレジスタ60と全く同一の働きをする。
【0032】
尚、以上においては、2系列のビデオ信号ラインを有する回路構成について説明したが、3系列以上のビデオ信号ラインを設けてもよい。
【0033】
【発明の効果】
本発明によれば、同一のアクティブマトリクスパネルを通常のアナログ映像表示用にも、グラフィック表示用にも兼用することが可能となり、設計の無駄を省くことができる。また、駆動パルスを発生するシフトレジスタを複数系列設けることにより動作周波数を下げることができる。
【図面の簡単な説明】
【図1】
本発明の実施形態を示す回路図である。
【図2】
実施形態の回路動作を説明するためのタイミングチャートである。
【図3】
本発明の他の実施形態の要部を示す回路図である。
【図4】
他の実施形態の回路動作を説明するためのタイミングチャートである。
【図5】
本発明の実施形態における外部回路を示す回路図である。
【図6】
本発明の実施形態における他の外部回路を示す回路図である。
【図7】
アナログ映像表示用の従来例を示す回路図である。
【図8】
グラフィック表示用の従来例を示す回路図である。
【図9】
図7の回路に接続する外部回路を示す回路図である。
【図10】
図8の回路に接続する外部回路を示す回路図である。
【符号の説明】
1、2、3 データ線駆動回路
1R、1G、1B、2R、2G、2B ビデオ信号ライン
11、12、13、21、22、23 スイッチング素子
31、32、33、 スイッチング素子
4、5、60、61、62 シフトレジスタ
6 駆動パルス発生回路
63、64、65、66、67 ANDゲート
100、300、600 サンプリングホールド回路
 
訂正の要旨 審決(決定)の【理由】欄参照。
異議決定日 2004-12-09 
出願番号 特願平9-266712
審決分類 P 1 651・ 121- YA (G09G)
P 1 651・ 113- YA (G09G)
最終処分 維持  
前審関与審査官 濱本 禎広  
特許庁審判長 瀧 廣往
特許庁審判官 山川 雅也
三輪 学
登録日 2002-09-27 
登録番号 特許第3354457号(P3354457)
権利者 三洋電機株式会社
発明の名称 表示装置  
代理人 芝野 正雅  
代理人 芝野 正雅  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ