• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て (特120条の4,3項)(平成8年1月1日以降)  H01L
審判 全部申し立て 2項進歩性  H01L
管理番号 1122940
異議申立番号 異議2003-70994  
総通号数 70 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 2000-11-02 
種別 異議の決定 
異議申立日 2003-04-15 
確定日 2005-07-13 
異議申立件数
事件の表示 特許第3336571号「電気光学装置」の請求項1、2に係る特許に対する特許異議の申立てについて、次のとおり決定する。 
結論 特許第3336571号の請求項1、2に係る特許を取り消す。 
理由 第1 手続の経緯
本件特許第3336571号の請求項1、2に係る発明についての出願は、平成2年12月25日に出願された特願平2-418366号の一部を平成8年1月27日に新たな特許出願とした特願平8-32980号の一部を平成12年3月13日に新たな特許出願としたものであり、平成14年8月9日にその発明についての特許権の設定登録がなされ、その後、その特許について、特許異議申立人山枡幸文より特許異議の申立てがなされ、平成15年11月26日付けで取消理由が通知され、その指定期間内である平成16年2月6日に訂正請求がなされ、その後、平成16年11月16日付けで訂正拒絶理由が通知され、その指定期間内である平成16年12月21日に意見書が提出され、その後、平成17年3月18日付けで審尋がなされ、平成17年5月18日に回答書が提出されたものである。

第2 訂正の適否について

1.訂正の内容
(1)訂正事項1
発明の名称の「電気光学装置」を、「ディスプレイ」と訂正する。
(2)訂正事項2
特許請求の範囲の請求項1の
「同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
前記画素部分及び前記アナログスイッチアレーは、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし、
前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下の半導体層を含み、
前記Pチャネル型薄膜トランジスタの半導体層は、ホ-ル移動度が10〜200cm2/VSecであり、かつ前記Nチャネル型薄膜トランジスタの半導体層は、電子移動度が15〜300cm2 /VSecであり、
前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するICとTAB法により接続されていることを特徴とするディスプレイ。」を、
「同一絶縁表面上に画素部分、第1の周辺回路の一部であるアナログスイッチアレー、及び第2の周辺回路を有したディスプレイであって、
前記画素部分、前記アナログスイッチアレー、及び前記第2の周辺回路は、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし、
前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下の半導体層を含み、
前記Pチャネル型薄膜トランジスタの半導体層は、ホ-ル移動度が10〜200cm2/Vsecであり、かつ前記Nチャネル型薄膜トランジスタの半導体層は、電子移動度が15〜300cm2/Vsecであり、
前記アナログスイッチアレーは、該アナログスイッチアレー以外の前記第1の周辺回路を有するICとTAB法により接続されていることを特徴とするディスプレイ。」と訂正する。
(3)訂正事項3
特許請求の範囲の請求項2の
「同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
前記画素部分及び前記アナログスイッチアレーは、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし、
前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下で、かつ、ホウ素を1×1015〜1×1018cm-3の濃度で含む半導体層を含み、
前記Pチャネル型薄膜トランジスタの半導体層は、ホ-ル移動度が10〜200cm2/VSecであり、かつ前記Nチャネル型薄膜トランジスタの半導体層は、電子移動度が15〜300cm2 /VSecであり、
前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するICとTAB法により接続されていることを特徴とするディスプレイ。」を、
「同一絶縁表面上に画素部分、第1の周辺回路の一部であるアナログスイッチアレー、及び第2の周辺回路を有したディスプレイであって、
前記画素部分、前記アナログスイッチアレー、及び前記第2の周辺回路は、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし、
前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下で、かつ、ホウ素を1×1015〜1×1018cm-3の濃度で含む半導体層を含み、
前記Pチャネル型薄膜トランジスタの半導体層は、ホ-ル移動度が10〜200cm2/Vsecであり、かつ前記Nチャネル型薄膜トランジスタの半導体層は、電子移動度が15〜300cm2/Vsecであり、
前記アナログスイッチアレーは、該アナログスイッチアレー以外の前記第1の周辺回路を有するICとTAB法により接続されていることを特徴とするディスプレイ。」と訂正する。
(4)訂正事項4
特許明細書の第14段落の
「本発明によると、
同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
前記画素部分及び前記アナログスイッチアレーは、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし、
前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下の半導体層を含み、
前記Pチャネル型薄膜トランジスタの半導体層は、ホール移動度が10〜200cm2/VSecであり、かつ前記Nチャネル型薄膜トランジスタの半導体層は、電子移動度が15〜300cm2 /VSecであり、
前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するICとTAB法により接続されていることを特徴とするディスプレイが提供される。」を、
「本発明によると、
同一絶縁表面上に画素部分、第1の周辺回路の一部であるアナログスイッチアレー、及び第2の周辺回路を有したディスプレイであって、
前記画素部分、前記アナログスイッチアレー、及び前記第2の周辺回路は、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし、
前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下の半導体層を含み、
前記Pチャネル型薄膜トランジスタの半導体層は、ホール移動度が10〜200cm2/Vsecであり、かつ前記Nチャネル型薄膜トランジスタの半導体層は、電子移動度が15〜300cm2/Vsecであり、
前記アナログスイッチアレーは、該アナログスイッチアレー以外の前記第1の周辺回路を有するICとTAB法により接続されていることを特徴とするディスプレイが提供される。」と訂正する。
(5)訂正事項5
特許明細書の第15段落の
「また、本発明によると、
同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
前記画素部分及び前記アナログスイッチアレーは、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし、
前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下で、かつ、ホウ素を1×1015〜1×1018cm-3の濃度で含む半導体層を含み、
前記Pチャネル型薄膜トランジスタの半導体層は、ホール移動度が10〜200cm2/VSecであり、かつ前記Nチャネル型薄膜トランジスタの半導体層は、電子移動度が15〜300cm2 /VSecであり、
前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するICとTAB法により接続されていることを特徴とするディスプレイが提供される。」を、
「また、本発明によると、
同一絶縁表面上に画素部分、第1の周辺回路の一部であるアナログスイッチアレー、及び第2の周辺回路を有したディスプレイであって、
前記画素部分、前記アナログスイッチアレー、及び前記第2の周辺回路は、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし、
前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下で、かつ、ホウ素を1×1015〜1×1018cm-3の濃度で含む半導体層を含み、
前記Pチャネル型薄膜トランジスタの半導体層は、ホール移動度が10〜200cm2/Vsecであり、かつ前記Nチャネル型薄膜トランジスタの半導体層は、電子移動度が15〜300cm2/Vsecであり、
前記アナログスイッチアレーは、該アナログスイッチアレー以外の前記第1の周辺回路を有するICとTAB法により接続されていることを特徴とするディスプレイが提供される。」と訂正する。

2.訂正の目的の適否
当審において通知した訂正拒絶理由の概要は以下のとおりである。
「上記訂正事項2乃至5によると、訂正後の請求項1及び請求項2に係る発明のディスプレイは、それぞれ、「第1の周辺回路」と「第2の周辺回路」とを有し、「第1の周辺回路」は「Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をな」す「アナログスイッチアレー」と「該アナログスイッチアレー以外の前記第1の周辺回路を有するIC」とを有し、「第2の周辺回路」は「Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をな」すものとなった。
しかし、願書に添付した明細書又は図面には、図1及び図5に、複数の「周辺回路」を有する点は示されているものの、それら複数の「周辺回路」を素子構造上あるいは機能上どのように作り分けるかについては具体的な記載がなく、図1及び図5のいずれにおいても、複数の「周辺回路」は、それぞれが、「第1の周辺回路」の特徴である、薄膜トランジスタで構成されるアナログスイッチアレーと、ICで構成されるアナログスイッチアレー以外の周辺回路とからなるものとして示されているのみである。
そして、ディスプレイの周辺回路の通常の回路構成を考えれば、上述のように特にその素子構造上あるいは機能上の作り分けについての言及がない以上、明細書第16段落の「XまたはY方向のマトリクス配線に接続されている周辺回路のうちの少なくとも一部の周辺回路を前記画素に接続されたアクティブ素子と同様の構造の薄膜トランジスタとし、残りの周辺回路は半導体チップで構成されている」という記載のみをもって、例えば、画素部分の周辺のX方向に設けられる周辺回路(第1の周辺回路)は、薄膜トランジスタで構成しうる簡単な素子構造あるいは単純な機能の回路とICとして構成すべき複雑な素子構造あるいは複雑な機能の回路とを有し、同じくY方向に設けられる周辺回路(第2の周辺回路)は、すべてを薄膜トランジスタで構成しうる簡単な素子構造あるいは単純な機能の回路のみからなるようなものが、願書に添付された明細書又は図面に実質的に開示されているとは認められない。
なお、特許権者は、明細書第9段落の「アクティブ素子をスイッチング素子として使用した表示装置において、アクティブ素子と周辺回路とを同じ基板上にTFTで構成することが提案されている」という記載を根拠に、複雑な素子構造あるいは複雑な機能の回路を有する周辺回路であっても、すべてを薄膜トランジスタで構成することは可能であり、素子構造上あるいは機能上の差異がない周辺回路同士を、一方は一部のみTFT化し、他方はすべてTFT化するような構成もとり得ることは自明と主張するかもしれない。
しかし、特許権者は、同じ段落において、周辺回路をすべてTFT化する場合には、「この構成によると前述の3つの欠点はほぼ解決することができるが、新たに以下のような別の問題が発生した」と記載しており、この「別の問題」を解決して、すべてをTFT化した周辺回路なるものは、明細書又は図面に開示されていない(本件特許は、この「別の問題」を解決するために、周辺回路の一部のみをTFT化したものである)。さらに、明細書又は図面中には、具体的な構成には言及しないながらも、すべてをTFT化した周辺回路を用いることを肯定するような記載すら見いだすことはできないのであるから、特許権者の訂正請求書における「上記段落[0009]の記載・・・によれば、本件特許明細書には、発明の前提として全ての周辺回路をアクティブ素子と同じTFTで構成するものをその対象に含む旨記載されています」という主張は採用できない。
したがって、上記訂正事項(2)乃至(5)を含む訂正は、願書に添付した明細書又は図面の範囲内においてしたものではない。」
「以上のとおりであるから、当該訂正は、特許法第120条の4第3項において準用する平成6年法改正前の特許法第126条第1項ただし書の規定に適合しないので、当該訂正は認められない。」

なお、上記訂正拒絶理由に対して、特許権者は意見書において、特許明細書の第21段落、第23段落及び図面の図1に記載の「周辺回路の数に関する事項」、特許明細書の第16段落に記載の「TFT+ICからなる周辺回路に関する事項」、特許明細書の第9段落の「従来例に関する事項」、及び、特許明細書の第20段落の「周辺回路の相補型構成に関する事項」を合わせ読めば、『第1および第2の周辺回路を有するものにおいて、第1の周辺回路は、その一部を相補型の薄膜トランジスタとし、その残りを半導体チップで構成し、第2の周辺回路は、相補型の薄膜トランジスタで構成すること』が記載されていると同然であると理解することができる旨の主張をしている。
しかし、上記のような「周辺回路」に関する種々の断片的な記載があるとしても、「第1および第2の周辺回路を有するものにおいて、第1の周辺回路は、その一部を相補型の薄膜トランジスタとし、その残りを半導体チップで構成し、第2の周辺回路は、相補型の薄膜トランジスタで構成する」という技術思想が、願書に添付した明細書又は図面に開示されていないことは、上記訂正拒絶理由に示したとおりであって、上記の主張は採用できない。

そして、本件訂正請求に対する補正は行われていないので、上記の訂正拒絶理由は依然として解消されておらず、上記訂正事項2ないし5は、願書に添付した明細書又は図面の範囲内においてしたものではない。

3.訂正の目的の適否のむすび
よって、平成16年2月6日付けの訂正請求書の訂正は、特許法等の一部を改正する法律(平成6年法律第116号)附則第6条第1項の規定によりなお従前の例によるとされる、特許法第120条の4第3項において準用する平成6年法律第116号により改正前の特許法第126条第1項ただし書の規定に適合しないので、当該訂正は認められない。

第3 特許異議申立について

1.本件発明
上記第2で示したように平成16年2月6日付けの訂正請求書の訂正は認められないから、本件請求項1、2に係る発明(以下、「本件発明1」、「本件発明2」という。)は、特許明細書の特許請求の範囲の請求項1、2に記載された次のとおりのものである。
「【請求項1】
同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
前記画素部分及び前記アナログスイッチアレーは、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし、
前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下の半導体層を含み、
前記Pチャネル型薄膜トランジスタの半導体層は、ホ-ル移動度が10〜200cm2/VSecであり、かつ前記Nチャネル型薄膜トランジスタの半導体層は、電子移動度が15〜300cm2 /VSecであり、
前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するICとTAB法により接続されていることを特徴とするディスプレイ。」
「【請求項2】
同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
前記画素部分及び前記アナログスイッチアレーは、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし、
前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下で、かつ、ホウ素を1×1015〜1×1018cm-3の濃度で含む半導体層を含み、
前記Pチャネル型薄膜トランジスタの半導体層は、ホ-ル移動度が10〜200cm2/VSecであり、かつ前記Nチャネル型薄膜トランジスタの半導体層は、電子移動度が15〜300cm2 /VSecであり、
前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するICとTAB法により接続されていることを特徴とするディスプレイ。」

2.特許異議申立の概要
特許異議申立人山枡幸文は、証拠として本件出願前国内において頒布された
1)甲第1号証 特開平1-289917号公報
2)甲第2号証 特開昭62-52924号公報
3)甲第3号証 特開昭63-237571号公報
4)参考資料1 異議決定書
5)参考資料2 フラットパネル・ディスプレイ1991
を提出し、本件請求項1に係る発明の特許は、その出願前に頒布された甲第1号証及び甲第2号証に記載された発明に基づいて当業者が容易に発明をすることができたものであり、本件請求項2に係る発明の特許は、その出願前に頒布された甲第1号証ないし甲第3号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定に違反してなされたものであり、取り消されるべきである旨主張している。

3.取消理由通知の概要
平成15年11月26日付けの取消理由通知の内容は以下のとおりである。
「この出願の下記の請求項に係る発明は、その出願前に国内において頒布された下記の刊行物に記載された発明に基づいて、その出願前にその発明の属する技術分野における通常の知識を有するものが、容易に発明をすることができたものと認められるから、特許法第29条第2項の規定に違反してされたものである。



刊行物1.特開平1-289917号公報(申立人の提出した甲第1号証)
刊行物2.特開昭62-52924号公報(申立人の提出した甲第2号証)
刊行物3.特開昭63-237571号公報(申立人の提出した甲第3号証)
刊行物4.日経エレクトロニクス、日経マイクロデバイス編 ”フラットパネル・ディスプレイ 1991” 1990年11月26日発行 日経BP社 p.181-188(申立人の提出した参考資料2)
刊行物5.特開昭61-80226号公報
刊行物6.特開昭58-74080号公報

・請求項1
・刊行物 1〜6
・備考
(1)刊行物1〜3には、特許異議申立書第6頁第1行〜第8頁第7行に記載された発明が記載されている。また、刊行物4には、液晶ディスプレイの外部回路(駆動LSI)との接続法について、TAB法を用いることが記載されている(例えば、図2(b)及びこの図に関する記載を参照のこと)。
そして、本件請求項1に係る発明は、特許異議申立書第10頁第10行〜第11頁最終行に記載された理由により、上記刊行物1〜4に記載された発明に基づいて当業者が容易に発明をすることができたものと認められる。
(2)刊行物5には、第1図を参照すると、「周辺スイッチングトランジスタ群(64a)・・・(64h)」が記載されており、また、第14図を参照すると、「スイッチングトランジスタ群(94)と、画像データを順次出力するスイッチングトランジスタ群(96)」が記載されており、これらのスイッチングトランジスタ群は、本件請求項1に係る発明の「アナログスイッチアレー」に相当するものと認められる。また、「第14図は第1図で示す駆動用IC接続部(60)を工夫しICチップを搭載した駆動回路基板を示す。入出力端子部(92)から外部機器の画像データおよび走査信号を受け、所望動作のIC90,90a,・・・,90hでアドレス走査および画像データ処理が行われる。」(第7頁左下欄第7〜12行)こと、「駆動用IC接続部(60)は、駆動回路基板(30)外部に設けられた駆動回路部(図示せず)とワイヤボンディング或いは導電性ゴムの圧接等により接続され所望の電気信号が与えられるために設けられている。」(第5頁右下欄第8〜12行)ことが記載されており、さらに、刊行物4に記載のようにTAB法による接続は周知であるので、請求項1の「アナログスイッチアレー」に相当する周辺スイッチングトランジスタ群以外の、請求項1の「アナログスイッチアレー以外の周辺回路を有するIC」に相当する駆動用IC(駆動回路部)は、上記のワイヤボンディング或いは導電性ゴムの圧接等により接続される際に、周知のTAB法により接続することは、当業者が必要により適宜なし得たことと認められる。
また、刊行物6には、セミアモルファス半導体である「SASにおいては、電子のバルク移動度が10〜500cm2V/S・・・ホールのそれは0.5〜100cm2V/S・・・である」(第4頁左下欄第12〜15行)こと、「酸素・・・を2〜20モル%・・・添加する」(第8頁右上欄第18行〜同頁左下欄第1行)ことが記載されている。
そして、上記備考(1)の記載も参照すると、本件請求項1に係る発明は、上記刊行物1〜6に記載された発明に基づいて当業者が容易に発明をすることができたものと認められる。

・請求項2
・刊行物 1〜6
・備考
特許異議申立書第12頁第1〜19行に記載された理由、及び上記本件請求項1に係る発明についての備考(1)、(2)の記載を参照のこと。」

4.各刊行物の記載事項
(1)刊行物1(特開平1-289917号公報(申立人の提出した甲第1号証))
刊行物1には、第1図とともに、次のとおり記載されている。
「第1図に本発明の実施例を示す。同図はシリコン薄膜による相補形金属酸化膜半導体構造(Complementary Metal Oxide Semiconductor:以下、CMOS構造と略記する。)のソース線ドライバー回路12及びゲート線ドライバー回路21と画素マトリクス22とが同一の透明基板上に形成されたアクティブマトリクスパネル11の構造を示したブロック図である。ソース線ドライバー回路12はシフトレジスタ13、薄膜トランジスタ(Thin Film Transistor:以下、TFTと略記する。)より成るサンプルホールド回路17、18、19、及びビデオ信号パス14、15、16を含み、ゲート線ドライバー回路21はシフトレジスタ20及び必要に応じてバッファー23を含む。また、画素マトリクス22は、前記ソース線ドライバー回路12に接続される複数のソース線26、27、28、ゲート線ドライバー回路21に接続される複数のゲート線24、25及びソース線とゲート線の交点に形成された複数の画素32、33を含む。該画素はTFT29及び液晶セル31を含み、該液晶セル31は画素電極と対向電極31と液晶より成る。尚、前記シフトレジスタ13及び20はソース線及びゲート線を順次選択する機能を有する他の回路、例えばカウンター及びデコーダで代用しても差し支えない。ソース線ドライバー回路の入力端子34、35、36には、それぞれ、クロック信号CLX、スタート信号DX、ビデオ信号V1、V2、V3が入力され、ゲート線ドライバー回路の入力端子37、38には、それぞれクロック信号CLY、スタート信号DYが入力される。
第1図のシフトレジスタ13及びシフトレジスタ20はP形TFT及びN形TFTより成る相補形TFTによるスタテック形又はダイナミック形回路、もしくは片極性TFTによるダイナミック形又はスタティック形回路にて構成され得る。これらのうち、TFTのデバイス性能を考慮すると、相補形TFTによるスタティック形回路が最適である。」(第3頁左下欄第13行〜第4頁左上欄第11行)

(2)刊行物2(特開昭62-52924号公報(申立人の提出した甲第2号証))
刊行物2には、次のとおり記載されている。
「特に、本発明はこの活性半導体層であるI層において、半導体中の最低濃度領域における酸素の濃度(SIMSで測定した場合における最低濃度)を5×1018cm-3以下、好ましくは1×1018cm-3以下しか含有しない水素またはハロゲン元素が添加された非単結晶半導体、例えばシリコン半導体を用いたものである。」(第2頁左上欄第12行〜第18行)

(3)刊行物3(特開昭63-237571号公報(申立人の提出した甲第3号証))
刊行物3には、第1図とともに、次のとおり記載されている。
「第1図により、本発明の実施例を工程図に従って説明する。同図(a)において、絶縁性透明基板1-1上に無添加多結晶シリコン薄膜の島1-2を形成する。前記無添加多結晶シリコンは、減圧CVDなどで堆積させられる。さらに島1-2はフォトエッチングで形成される。次にウェハ全面にわたってイオン打込み法によって、多結晶シリコンに対してP型不純物であるボロンをチャネル打込みしてライトP型多結晶シリコンにする。1-3はボロンビームを示す。ただし、Vthのシフト量が1ボルト程度で、抵抗率が低下しないくらいの打込み量に設定する必要があり、およそ1012cm-2から1013cm-2程度が適当である。続いて同図(b)で示すように熱酸化によりゲート酸化膜1-4を形成する。・・・同図(c)、(d)はCMOS構造を製造する一般的な工程である。1-5はゲート電極であり、該ゲート電極をマスクとし、ボロン及びリンを選択的にイオン打込みし、ソース及びドレイン部を形成する。(d)に示すようにPチャネル多結晶シリコン薄膜トランジスタ1-8及びNチャネル多結晶シリコン薄膜トランジスタ1-9を形成する。1-6はボロン打込み領域、1-7はリン打込み領域を示す。」(第2頁左下欄第7行〜右下欄第17行)
「・・・本発明によれば、・・・Nチャネル、Pチャネル共にそのVthの絶対値の大きさが一致するというすぐれた特性を持つCMOS型多結晶シリコン薄膜トランジスタの実現が可能となる。」(第3頁左上欄第12行〜右上欄第9行)

(4)刊行物4(日経エレクトロニクス、日経マイクロデバイス編 ”フラットパネル・ディスプレイ 1991” 1990年11月26日発行 日経BP社 p.181-188(申立人の提出した参考資料2))
刊行物4には、図2とともに、次のとおり記載されている。
「図2(b)は液晶テレビ,OA用カラー液晶パネルなどの高画素密度液晶パネルに現在最も一般的に用いているTAB(tape automated bonding)実装構造である。駆動LSIチップをテープキャリアに実装し,液晶パネルの画素電極とACF(anisotropic conductive film)を介して接続してある。」(第182頁左欄第10行〜第17行)

(5)刊行物5(特開昭61-80226号公報)
刊行物5には、第1図ないし第4図とともに、次のとおり記載されている。
「〔発明の技術分野〕
本発明はスイッチング素子をマトリックス状に配列した表示装置用の駆動装置に係り、特に周辺駆動回路を有するアクティブ・マトリックス駆動装置に関する。」(第2頁右上欄第9行〜第13行)
「〔発明の目的〕
本発明は上記したようなアクティブマトリックスアレイの表示部と、この表示部を駆動する周辺駆動回路の組合せに際し、表示部のマトリックスアレイの製造歩留りを低下させることなく、かつ小数の駆動用ICで多数の表示部マトリックスアレイ端子を駆動することのできる表示装置用駆動装置を提供することを目的とする。
〔発明の概要〕
本発明はスイッチング素子とこのスイッチング素子を駆動する電源配線とがマトリックス状に設けられたアクティブ・マトリックス部と、このアクティブ・マトリックス部から延設された各配線に対応して設けられ2種の信号により延設された各配線を選択駆動する複数のスイッチング素子と、この複数のスイッチング素子が複数の同数のスイッチング素子ごとに区分された複数のブロック部と、この複数の各ブロック部ごとに設けられこの各ブロック部の全てのスイッチング素子に2種の信号のうちの一方の信号を供給する第1種の電極配線と、各ブロック部のスイッチング素子数に対応して設けられ各ブロック部の1個のスイッチング素子に2種の信号のうちの他方の信号を供給する第2種の電極配線とを具備するアクティブ・マトリックス駆動装置を得ることにある。
〔発明の効果〕
表示装置用駆動回路基板上のアクティブマトリックス表示素子アレイの周辺に以上のような機能をもつスイッチング素子群を配置することにより多数のマトリックス端子があっても、これらの端子に与えるための電気信号を作る集積回路の数を少なくすることができる。従って駆動のための消費電力が少なくなるばかりでなくボンディング等の接続箇所が大幅に削減できる。」(第4頁右上欄第3行〜左下欄第16行)
「・・・第1図は本発明の一実施例を用いた表示装置用駆動回路基板の平面図であり、第2図(a),(b),(c)は第1図に示す表示装置用駆動回路基板の中央領域を占める表示部の等価回路図平面図及びその断面図であり、第3図(a),(b)は表示装置用駆動回路基板の周辺領域を占める周辺駆動回路部の平面図及びその断面図である。本実施例で示す表示装置用駆動回路基板は、透明ガラス基板(30)上に表示部用のアドレス電極(32),(32a),(32b),…(32w)周辺駆動回路部用の周辺ソース配線端子部(34a),…(34h),(34l),…(34s)及び周辺ゲート配線(36a),(36b),…(36h)が形成されており、さらにスルーホール部(38)を有するシリコン酸化膜(40)が形成されている。基板表示部のシリコン酸化膜(40)上にはアドレス電極(32a),(32b),…(32w)形成部に対応して、また基板周辺部のシリコン酸化膜(40)上には周辺ゲート配線(36a),(36b)…(36h)形成部に対応して夫々例えばアモルファスシリコンからなる島状パターンの半導体薄膜(42a),(42b),…(42g)が設けられている。基板表示部の半導体薄膜(42)の一端部にはデータ電極(44),(44a),…(44w)が、他端部にはドレイン電極(46)が接続形成されておりスイッチング素子を構成している。」(第4頁右下欄第10行〜第5頁左上欄第13行)
「次に上記表示装置用駆動回路基板の製造方法を説明する。先ず約2mm厚の透明ガラス基板(30)上に2000ÅのMo膜を付着し、PEP(Phot Engraving Process)技術により第1層のパターンとなるアドレス電極(32a),(32b),…(32w)と周辺ソース配線端子部(34a),(34b),…(34h)及び周辺ゲート配線(36a),(36b),…(36h)を形成する。次に約2000Åのシリコン酸化膜(40)をCVD法により付着し、このシリコン酸化膜(40)の所望部位にスルーホール部(38)を形成する。その後、アモルファスシリコンをCVD(Chemical Vapour Deposition)法により約3000Åを付着し、PEP技術により島状パターンの半導体薄膜(42a),(42b),…(42g)を形成する。
次に約3000ÅのITOからなる透明導電体層を付着し、PEP技術でパターン化して画素電極(53)を作る。そして次に約500ÅのMoと約1μmのアルミニウムをスパッタ法あるいは蒸着により積層し第2層のパターンとなる表示部内ドレイン電極(46)、データ電極(44),(44a),(44b),…(44w)周辺ドレイン電極(52),(52a),…(52g)、周辺ソース電極(50),(50a),(50b),…(50g)および駆動用IC接続部(60)を形成して表示部内のTFT(62)および周辺スイッチングトランジスタ群(64a),(64b),…(64h)を完成する。」(第5頁右上欄第10行〜左下欄第14行)
「周辺スイッチングトランジスタ群(64a),(64b),(64c),…(64h)のソース電極部を共通に接続する周辺ソース配線端子部(34a),(34b),…(34h),(34l),…(34s)及びゲート配線部(36a),(36b),…(36h)の端部には駆動用IC接続部(60)は、駆動回路基板(30)外部に設けられた駆動回路部(図示せず)とワイヤボンディング或いは導電性ゴムの圧接等により接続され所望の電気信号が与えられるために設けられている。」(第5頁右下欄第4行〜第12行)
「・・・表示部と周辺駆動回路部とを別工程により製造する場合周辺駆動回路部のスイッチング素子は上記実施例の如きTFTに限る必要はなく・・・」(第6頁右上欄第11行〜第14行)

(6)刊行物6(特開昭58-74080号公報)
刊行物6には、次のとおり記載されている。
「本発明は基板上の積層型の絶縁ゲイト型電界効果半導体装置のソースまたはドレインに連結して、または基板上にキヤパシタを有せしめた半導体装置に関する。
本発明はかかる複合半導体装置をマトリツクス構造に基板上に設け、液晶表示型のデイスプレー装置を設けることを特徴としている。」(第1頁右下欄第7行〜第13行)
「この半導体は基板上にシランのグロー放電法またはアーク放電法を利用して室温〜400℃の温度にて設けたもので、非晶質(アモルフアス)または5〜100Aの大きさの微結晶性を有する半非晶質(セミアモルフアス)または50〜500Aの微結晶(マイクロポリクリスタル)構造のいわゆる非単結晶の珪素半導体を用いている。本発明においてはセミアモルフアス半導体(以下SASという)を中心として示す。」(第2頁右下欄第16行〜第3頁左上欄第5行)
「本発明の半導体は主としてSASの珪素半導体を用いた。・・・
SASにおいては、電子のバルク移動度が10〜500cm2V/S・・・であるのに対し、ホールのそれは0.5〜100cm2V/S・・・である。」(第4頁左上欄第16行〜左下欄第15行)
また、刊行物6には、第2図とともに、次のとおり記載されている。
「第2図は本発明の積層型IGFのたて断面図およびその製造工程を示したものである。
・・・第1の導電層(12)上にNまたはPの第1の半導体S1(3)をプラズマ気相法により形成させた。さらにこのS1(3)の上に第2の真性またはN-またはP-型の半導体(4)(以下単にS2という)を形成した。さらに第1の半導体と一対を構成してソース、ドレインとするためにS1(3)と同一導電型を有する第3の半導体(5)(以下単にS3という)を積層して第2図(B)の如くに設けた。」(第2頁左下欄第13行〜右下欄第11行)
「またS1またはS3に例えば酸素・・・を2〜20モル%・・・添加すると、第2図に示した構造においては同様に逆方向にリークが少なく、・・・無添加の場合に比べて1/10〜1/102倍もリークが少なかつた。」(第8頁右上欄第18行〜左下欄第第6行)

5.刊行物に記載された発明
上記(5)によれば、刊行物5には、次の発明(以下、「刊行物発明」という。)が記載されている。
「透明ガラス基板上に表示部及び周辺駆動回路部の周辺スイッチングトランジスタ群を有した表示装置であって、
前記表示部はTFTを有し、前記周辺スイッチングトランジスタ群はTFTからなり、
前記周辺スイッチングトランジスタ群の駆動用IC接続部に、駆動回路基板外部に設けられた駆動回路部が、ワイヤボンディング或いは導電性ゴムの圧接等により接続されている表示装置。」

6.対比・検討
(1)本件発明1について
本件発明1と刊行物発明とを対比すると、刊行物発明の「透明ガラス基板」、「表示部」、「周辺スイッチングトランジスタ群」、「表示装置」及び「TFT」は、本件発明1の「同一絶縁表面」、「画素部分」、「アナログスイッチアレー」、「ディスプレイ」及び「薄膜トランジスタ」に、それぞれ相当し、刊行物発明の「周辺スイッチングトランジスタ群の駆動用IC接続部」に接続されている「駆動回路基板外部に設けられた駆動回路部」は、本件発明1の「アナログスイッチアレー以外の周辺回路を有するIC」に相当する。
よって、本件発明1と刊行物発明とは、
「同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
前記画素部分及び前記アナログスイッチアレーは、薄膜トランジスタを有し、
前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するICと接続されていることを特徴とするディスプレイ。」
である点で一致するが、次の点で相違している。

(相違点1)
本件発明1においては、「前記画素部分及び前記アナログスイッチアレーは、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし」ているのに対して、刊行物発明においては、「前記表示部はTFTを有し、前記周辺スイッチングトランジスタ群はTFTからな」るものであり、本件発明1の「画素部分」及び「アナログスイッチアレー」に相当する「表示部」及び「周辺スイッチングトランジスタ群」は「TFT」(薄膜トランジスタ)を有しているが、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなしていない点。

(相違点2)
本件発明1においては、「前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下の半導体層を含」んでいるのに対して、刊行物発明においては、「TFT」(薄膜トランジスタ)を構成する半導体層の酸素濃度が規定されていない点。

(相違点3)
本件発明1においては、「前記Pチャネル型薄膜トランジスタの半導体層は、ホ-ル移動度が10〜200cm2/VSecであり、かつ前記Nチャネル型薄膜トランジスタの半導体層は、電子移動度が15〜300cm2 /VSecであ」るのに対して、刊行物発明においては、「TFT」(薄膜トランジスタ)がPチャネル型である場合のホール移動度、あるいは、Nチャネル型である場合の電子移動度が規定されていない点。

(相違点4)
本件発明1においては、「前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するICとTAB法により接続されている」のに対して、刊行物発明においては、「前記周辺スイッチングトランジスタ群の駆動用IC接続部に、駆動回路基板外部に設けられた駆動回路部が、ワイヤボンディング或いは導電性ゴムの圧接等により接続されている」点。

以下、上記の各相違点について検討する。
(相違点1について)
まず、本件発明1の「前記画素部分」「は、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし」ていることに関し、表示装置の画素部分を相補型のトランジスタにより構成することは、特開昭59-99887号公報及び特開昭56-59291号公報に記載されているように、当該技術分野において周知の技術的事項である。
次に、本件発明1における「前記アナログスイッチアレーは、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし」ていることは、平成17年5月18日付けの特許異議回答書の記載を参酌すれば、「アナログスイッチアレー」が、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタとが対称形に接続され、それらのゲートに逆極性の信号を入力するようにされた、いわゆるトランスミッションゲートを構成していることであると認められるが、アナログスイッチとしてトランスミッションゲートを用いることは、特開昭58-88787号公報に記載されているほか、平成17年5月18日付けの特許異議回答書において提示された特開昭64-10711号公報、特開平1-236731号公報及び特開平2-67817号公報にも記載されているように、当該技術分野において周知の技術的事項である。
したがって、刊行物発明にこれらの周知技術を適用して、表示部の薄膜トランジスタ(TFT)及び周辺スイッチングトランジスタ群が、それぞれ、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなすようにすることは、当業者が適宜なし得たものである。

(相違点2について)
本件発明1は、「前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下の半導体層を含」んでいるものであるが、本件特許明細書の請求項1の記載の限りにおいて、「酸素濃度」の上限値である「7×1019cm-3 」に何ら臨界的意義は認められない。かつ、本件発明1においては「酸素濃度」の下限値については規定されておらず、一般に半導体層の活性領域から酸素等の不純物は可能な限り排除すべきことが、当該技術分野における技術常識であることを勘案すれば、「前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタ」の含む「半導体層」の「酸素濃度」を所定の値以下に設定することは、当業者が適宜なし得た単なる設計的事項にすぎない。
なお、「7×1019cm-3 以下」という数値限定に臨界的意義が認められないことは上記のとおりであるが、刊行物2には、非単結晶半導体中の酸素の濃度を5×1018cm-3以下に制御することが記載されている(第2頁左上欄第12行〜第18行参照)から、「半導体層」の「酸素濃度」を、本件発明1のように「7×1019cm-3 以下」にすることに技術的困難性があったとも認められない。

(相違点3について)
刊行物6には、デイスプレイ装置に用いる絶縁ゲイト型電界効果半導体装置において、非単結晶の珪素半導体であって、電子のバルク移動度が10〜500cm2V/Sで、ホール移動度が0.5〜100cm2V/Sであるものを用いることが記載されており、刊行物6に記載された非単結晶の珪素半導体を用いる絶縁ゲイト型電界効果半導体装置が薄膜トランジスタ(TFT)であることは自明であるから、この技術思想を、刊行物発明の「TFT」に適用して、Pチャネル型薄膜トランジスタ(TFT)の場合は、ホ-ル移動度が、本件発明1の「10〜200cm2/VSec」の範囲に含まれる10〜100cm2/VSecであり、Nチャネル型薄膜トランジスタ(TFT)の場合は、電子移動度が、本件発明1と同等の15〜300cm2/VSecであるように設定することは、当業者が適宜なし得たものである。

(相違点4について)
ディスプレイの実装構造としてTAB法を用いることは、刊行物4に記載されているように、当該技術分野における慣用手段であるから、刊行物発明における「駆動回路基板外部に設けられた駆動回路部」をTAB法により「周辺スイッチングトランジスタ群」の「駆動用IC接続部」に接続することは、当業者が適宜なし得た単なる設計変更にすぎない。

したがって、本件発明1は、刊行物2、4ないし6に記載された発明及び周知の技術的事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

(2)本件発明2について
本件発明2と刊行物発明とを対比すると、刊行物発明の「透明ガラス基板」、「表示部」、「周辺スイッチングトランジスタ群」、「表示装置」及び「TFT」は、本件発明2の「同一絶縁表面」、「画素部分」、「アナログスイッチアレー」、「ディスプレイ」及び「薄膜トランジスタ」に、それぞれ相当し、刊行物発明の「周辺スイッチングトランジスタ群の駆動用IC接続部」に接続されている「駆動回路基板外部に設けられた駆動回路部」は、本件発明2の「アナログスイッチアレー以外の周辺回路を有するIC」に相当する。
よって、本件発明2と刊行物発明とは、
「同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
前記画素部分及び前記アナログスイッチアレーは、薄膜トランジスタを有し、
前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するICと接続されていることを特徴とするディスプレイ。」
である点で一致するが、次の点で相違している。

(相違点1)
本件発明2においては、「前記画素部分及び前記アナログスイッチアレーは、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし」、かつ、「前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは」「ホウ素を1×1015〜1×1018cm-3の濃度で含む半導体層を含」んでいるのに対して、刊行物発明においては、「前記表示部はTFTを有し、前記周辺スイッチングトランジスタ群はTFTからな」るものであり、本件発明2の「画素部分」及び「アナログスイッチアレー」に相当する「表示部」及び「周辺スイッチングトランジスタ群」は「TFT」(薄膜トランジスタ)を有しているが、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし、かつ、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタがホウ素を1×1015〜1×1018cm-3の濃度で含む半導体層を含むものとなっていない点。

(相違点2)
本件発明2においては、「前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下の半導体層を含」んでいるのに対して、刊行物発明においては、「TFT」(薄膜トランジスタ)を構成する半導体層の酸素濃度が規定されていない点。

(相違点3)
本件発明2においては、「前記Pチャネル型薄膜トランジスタの半導体層は、ホ-ル移動度が10〜200cm2/VSecであり、かつ前記Nチャネル型薄膜トランジスタの半導体層は、電子移動度が15〜300cm2 /VSecであ」るのに対して、刊行物発明においては、「TFT」(薄膜トランジスタ)がPチャネル型である場合のホール移動度、あるいは、Nチャネル型である場合の電子移動度が規定されていない点。

(相違点4)
本件発明2においては、「前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するICとTAB法により接続されている」のに対して、刊行物発明においては、「前記周辺スイッチングトランジスタ群の駆動用IC接続部に、駆動回路基板外部に設けられた駆動回路部が、ワイヤボンディング或いは導電性ゴムの圧接等により接続されている」点。

以下、上記の各相違点について検討する。
(相違点1について)
まず、本件発明2の「前記画素部分」「は、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし」ていることに関し、表示装置の画素部分を相補型のトランジスタにより構成することは、特開昭59-99887号公報及び特開昭56-59291号公報に記載されているように、当該技術分野において周知の技術的事項である。
次に、本件発明2における「前記アナログスイッチアレーは、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなし」ていることは、平成17年5月18日付けの特許異議回答書の記載を参酌すれば、「アナログスイッチアレー」が、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタとが対称形に接続され、それらのゲートに逆極性の信号を入力するようにされた、いわゆるトランスミッションゲートを構成していることであると認められるが、アナログスイッチとしてトランスミッションゲートを用いることは、特開昭58-88787号公報に記載されているほか、平成17年5月18日付けの特許異議回答書において提示された特開昭64-10711号公報、特開平1-236731号公報及び特開平2-67817号公報にも記載されているように、当該技術分野において周知の技術的事項である。
したがって、刊行物発明にこれらの周知技術を適用して、表示部の薄膜トランジスタ(TFT)及び周辺スイッチングトランジスタ群が、それぞれ、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなすようにすることは、当業者が適宜なし得たものである。
そして、Pチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有するCMOS型(相補型)薄膜トランジスタを用いる場合において、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタのVthの絶対値を一致させるために双方の半導体層にホウ素を含有させることは刊行物3に記載されている(第2頁左下欄第7行〜右下欄第17行参照)から、刊行物発明の「TFT」をPチャネル型薄膜トランジスタ及びNチャネル型薄膜トランジスタを有する相補型構成をなすようにするにあたり、Pチャネル型薄膜トランジスタとNチャネル型薄膜トランジスタがホウ素を含む半導体層を含むようにすることは当業者が容易に想起し得たものであり、その際、ホウ素の濃度をどの程度にするかはVthを一致させるという目的の範囲内で当業者が適宜設定し得る単なる設計的事項にすぎない。

(相違点2について)
本件発明2は、「前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタは、酸素濃度が7×1019cm-3以下の半導体層を含」んでいるものであるが、本件特許明細書の請求項2の記載の限りにおいて、「酸素濃度」の上限値である「7×1019cm-3 」に何ら臨界的意義は認められない。かつ、本件発明2においては「酸素濃度」の下限値については規定されておらず、一般に半導体層の活性領域から酸素等の不純物は可能な限り排除すべきことが、当該技術分野における技術常識であることを勘案すれば、「前記Pチャネル型薄膜トランジスタと前記Nチャネル型薄膜トランジスタ」の含む「半導体層」の「酸素濃度」を所定の値以下に設定することは、当業者が適宜なし得た単なる設計的事項にすぎない。
なお、「7×1019cm-3 以下」という数値限定に臨界的意義が認められないことは上記のとおりであるが、刊行物2には、非単結晶半導体中の酸素の濃度を5×1018cm-3以下に制御することが記載されている(第2頁左上欄第12行〜第18行参照)から、「半導体層」の「酸素濃度」を、本件発明2のように「7×1019cm-3 以下」にすることに技術的困難性があったとも認められない。

(相違点3について)
刊行物6には、デイスプレイ装置に用いる絶縁ゲイト型電界効果半導体装置において、非単結晶の珪素半導体であって、電子のバルク移動度が10〜500cm2V/Sで、ホール移動度が0.5〜100cm2V/Sであるものを用いることが記載されており、刊行物6に記載された非単結晶の珪素半導体を用いる絶縁ゲイト型電界効果半導体装置が薄膜トランジスタ(TFT)であることは自明であるから、この技術思想を、刊行物発明の「TFT」に適用して、Pチャネル型薄膜トランジスタ(TFT)の場合は、ホ-ル移動度が、本件発明2の「10〜200cm2/VSec」の範囲に含まれる10〜100cm2/VSecであり、Nチャネル型薄膜トランジスタ(TFT)の場合は、電子移動度が、本件発明2と同等の15〜300cm2/VSecであるように設定することは、当業者が適宜なし得たものである。

(相違点4について)
ディスプレイの実装構造としてTAB法を用いることは、刊行物4に記載されているように、当該技術分野における慣用手段であるから、刊行物発明における「駆動回路基板外部に設けられた駆動回路部」をTAB法により「周辺スイッチングトランジスタ群」の「駆動用IC接続部」に接続することは、当業者が適宜なし得た単なる設計変更にすぎない。

したがって、本件発明2は、刊行物2ないし6に記載された発明及び周知の技術的事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

第4 むすび
以上のとおり、本件特許の請求項1、2に係る発明は、特許法29条第2項の規定により特許を受けることができないから、本件特許の請求項1、2に係る発明についての特許は、拒絶の査定をしなければならない特許出願に対してなされたものと認める。
よって、特許法等の一部を改正する法律(平成6年法律第116号)附則第14条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令(平成7年政令第205号)第4条第2項の規定により、結論のとおり決定する。
 
異議決定日 2005-05-25 
出願番号 特願2000-68184(P2000-68184)
審決分類 P 1 651・ 841- ZB (H01L)
P 1 651・ 121- ZB (H01L)
最終処分 取消  
前審関与審査官 河口 雅英井口 猶二右田 昌士  
特許庁審判長 松本 邦夫
特許庁審判官 河合 章
瀧内 健夫
登録日 2002-08-09 
登録番号 特許第3336571号(P3336571)
権利者 株式会社半導体エネルギー研究所
発明の名称 電気光学装置  
代理人 玉城 信一  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ