• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G06F
管理番号 1127013
審判番号 不服2004-238  
総通号数 73 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 1996-10-22 
種別 拒絶査定不服の審決 
審判請求日 2004-01-05 
確定日 2005-11-24 
事件の表示 平成 6年特許願第520018号「フラッシュファイルシステム」拒絶査定不服審判事件〔平成 6年 9月15日国際公開、WO94/20906、平成 8年10月22日国内公表、特表平 8-510072〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 1.手続の経緯
本願は、平成6年2月28日(パリ条約による優先権主張1993年3月8日、米国)を国際出願日とする出願であって、平成15年9月25日付で拒絶査定がなされ、平成15年10月7日付でその査定の謄本の送達がなされ、平成16年1月5日に拒絶査定不服審判の請求がなされるとともに、平成16年2月3日に手続補正がなされたものである。
前記審判請求時の補正により、補正前の請求項1の「ユニット内で仮想アドレスを物理アドレスに」とあるところを「仮想アドレスを物理アドレスに」に補正するものであり、それ以外の補正は、補正前のアンダーラインをなくしたもので、実質的な内容の補正がされているものではない。
前記補正は、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてされたものであり、拒絶の理由cを解消するための明りょうでない記載の釈明に該当するので、特許法第17条の2第2項、同3項の規定に適合してなされたものである。

2.本願発明
本願特許請求の範囲の請求項1乃至6に係る発明は、補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1乃至6に記載されたとおりのものと認められるところ、その請求項3に係る発明(以下、「本願発明」という。)は、つぎのとおりのものである。
「書込まれていない物理メモリ場所にのみデータを書込むことができ、連続メモリ場所のゾーンを同時に消去可能なメモリのためのメモリ管理方法であって、
前記メモリを各々が少なくとも1つのゾーンを含む複数のユニットに編成するステップと、
各ユニットを複数のブロックに編成するステップとを含み、前記ブロックの各々は複数の連続物理メモリ場所からなり、
ユニット内の各ブロックの状態を活性書込、非書込または削除として示す割当表を各ユニットについて確立するステップとを含み、
前記メモリの物理ブロックアドレスにデータを書込む際には、
(a)前記物理ブロックアドレスの状態が活性書込か非書込であるかを判断するステップを含み、
(b)前記物理ブロックアドレスの前記ブロックが活性書込状態であれば、
(1)前記ユニットの少なくとも1つに対する前記割当表を調べて、書込まれていないブロックアドレスを識別するステップと、
(2)前記データを前記メモリの前記書込まれていないブロックアドレスに書込むステップと、
(3)前記物理ブロックアドレスの前記ブロックを含む前記ユニットに対する前記割当表を変更して、前記物理ブロックアドレスを削除として示すステップと、
(4)パラグラフ(b)(2)で前記データが書込まれたユニットに対する前記割当表を変更して、前記データが書込まれた前記書込まれていないブロックアドレスを活性書込として示すステップと、を含む、メモリ管理方法。」

3.引用刊行物
原査定の拒絶の理由に引用された、本願の出願前に頒布された刊行物である特開平5-27924号公報(以下、「刊行物1」という。)には、次の事項が記載されている。
A.「【0013】
【課題を解決するための手段】これらの目的は、ホスト・コンピュータと外部記憶装置のアドレス関係に柔軟性を与え、ホスト・コンピュータのコマンドの持つ論理アドレスによって外部記憶装置の物理アドレスが一方的に決定されることのないようなアドレス制御方式を導入することによって解決される。外部記憶装置側では、ホストのコマンド処理に備えて、書き込みあるいは複写用のメモリ・ブロックやセクタを常に準備し、この選ばれたメモリ・ブロックやセクタの物理アドレスとホスト・コンピュータのコマンドとの対応関係を、アドレス変換表に記録、保持する。メモリ・ブロックやセクタの状況は夫々の管理表に記録され、管理される。
【0014】外部記憶装置側では、ホスト・コンピュータの処理速度や、半導体メモリの利用効率を考慮して最適のメモリ・ブロックやセクタを選択できる。しかもホストのコマンドを待たずに、あるいは、ホストのコマンドと並行してコマンドの処理を行うことによって、ホスト・コンピュータの処理速度を向上させることが出来る。つまり、ブロック管理手段の記録に基づき、データの書込みや消去の可能なメモリ・ブロックを予め準備して、ホスト・プロセッサのコマンドに応答した迅速な処理を可能にしている。さらに、半導体メモリのメモリ・ブロックやセクタを総合的に管理し、利用効率を考慮して自由に物理アドレスを選定することができるので、半導体メモリ内の特定のメモリ・ブロックが不必要に頻繁に消去されることがなくなり、全てのメモリが長期間有効に使用される。ホスト・コンピュータは、物理アドレスを考慮することなく外部記憶装置にコマンドを与え、処理結果を受け取る事ができるので、従来の磁気ディスク装置との互換性も確保される。また、ホスト・プロセッサのコマンド・アドレスに直結した書替えをしないので、容易にファイルを復旧することもできる。」(【0013】〜【0014】段落)
B.「【請求項5】ホスト・プロセッサと、フラッシュ・メモリで構成されそれぞれが少なくとも1つのセクタを含む複数のメモリ・ブロックから成る外部記憶装置としての半導体メモリと、前記メモリ・ブロックに対する制御を行う制御部とを備えたコンピュータ・システムにおいて、
前記制御部が、
前記ホスト・プロセッサの前記コマンドに含まれる論理アドレスをアドレス変換手段によって特定のメモリ・ブロック内のセクタを示す物理アドレスに変換し、
各メモリ・ブロックの消去回数及び各セクタとメモリ・ブロックの状況を逐次記録したブロック管理手段の記録に基づき、データの書込み用メモリ・ブロック、該データ書込み用メモリ・ブロックを確保するために次に消去する消去用メモリ・ブロックを各々選定し、
前記ホスト・プロセッサから受け取った書き込みデータを前記書込み用メモリ・ブロックに書き込み、
前記選定された消去用メモリ・ブロックを消去する、
ことを特徴とするコンピュータ・システムの外部記憶装置制御方法。」(請求項5)
「【請求項9】請求項5において、前記制御部は、
前記ホスト・プロセッサからのセクタ書込みコマンドに応答して前記選定されたメモリ・ブロックの空白セクタに前記データを書込むと共に、前記セクタ書込みコマンドの論理アドレスが書込み済みの有効セクタの論理アドレスと同じときは該有効セクタのデータは消去せず、ブロック管理手段の該有効セクタに関する状況の記録だけを無効に書換え、前記空白セクタの物理アドレスを前記アドレス変換手段に書き込む、
ことを特徴とするコンピュータ・システムの外部記憶装置制御方法。」(請求項9)
「【0015】本発明のより具体的な特徴によれば、半導体外部記憶システムは、フラッシュ・メモリで構成され、それぞれが少なくとも1つのセクタを含む複数のメモリ・ブロックから成る半導体メモリと、アドレス変換表、ブロック管理手段及び、コマンド処理部を備え、 前記アドレス変換表は、セクタやメモリ・ブロックの物理アドレスとホスト・コンピュータのコマンドとの対応関係を記録するものであり、前記ブロック管理手段は、各メモリ・ブロックの消去回数及び各メモリ・ブロックと各セクタの状況を記録したものであり、前記コマンド処理部が、前記ブロック管理手段の記録に基づき、データの書込みや消去を行うメモリ・ブロックを選定し、前記コマンドに応答して、前記アドレス変換表から得られる物理アドレスを持つメモリ・ブロックやセクタに対してデータの書込み、読出しあるいはの消去の処理を行い、これらの処理による各セクタやメモリ・ブロックの状況変化を前記ブロック管理手段に逐次記録、更新し、さらに、これらのセクタやメモリ・ブロックの物理アドレスとホスト・コンピュータのコマンドとの対応関係を、前記アドレス変換表に記録、更新し、前記ブロック管理手段の記録に基づき、次にデータの書込みもしくは消去を行うメモリ・ブロックを選定する。」(【0015】段落)
C.「【0005】しかし、フラッシュ・メモリにはSRAMやDRAMにはない制限がある。まず、消去回数には上限があって十万回程度が限度である。しかも、メモリ・ビットのプログラミングは一方通行で、0から1または1から0へしか変えることができない。逆方向へ変えるには、一括消去によってメモリ・ブロック全体を0または1にする必要がある。」(【0005】段落)
「【0020】フラッシュ・メモリ32はセクタの集まりとして管理される。本実施例では、フラッシュ・メモリ32を構成する各メモリ・ブロック320は512のセクタから成り、かつ各セクタは512バイトを含んでいる。これらのセクタ数およびバイト数は、メモリ・ブロック320の記憶容量やアーキテクチャに応じて変えられる。
【0021】なお、本発明において、メモリ・ブロックとは、ブロック消去部によって一括消去されるメモリ・チップ上領域のを意味する。本実施例では、一つのメモリ・ブロックが、一つのメモリ・チップに対応しているが、一つのメモリ・チップに複数のメモリ・ブロックが存在する場合もあり、また、後述するセクタ消去型の例のように、一つのセクタが一つのメモリ・ブロックに相当する場合もある。」(【0020】〜【0021】)
「【0048】なお、半導体メモリが大きな容量を有するときは、この半導体メモリをそれぞれ複数のメモリ・ブロックを持つ複数の群に分割し、各群毎に、上記したブロックやセクタの管理・制御を行うようにしてもよい。」(【0048】段落)
D.「ブロック管理表35及びアドレス変換表36は、頻繁に書替えられ、非常に速いアクセスが要求されるため、RAM54上に実現する。」(【0022】段落から抜粋)
E.「【0023】図4に示すように、各メモリ・ブロック320の最初の数セクタはセクタ管理表60として使われ、各セクタの状況64および論理アドレスL66が格納される。各メモリ・ブロック320の残りのセクタは、データ領域70(70A〜70N)として使用される。セクタ管理表60の大きさは当該メモリ・ブロックおよびそれに含まれるセクタの容量によって決り、上述したブロック当り512セクタ、セクタ当り512バイトの例では、セクタ管理表として4セクタが必要である。各セクタ70A〜70Nには、後述するように物理アドレスが割り当てられる。セクタ管理表60を含むこれらのセクタは、フォーマット・プログラムによりメモリ・チップ上にフォーマットされる。
【0024】セクタ管理表60は各4バイトの複数のエントリを含み、その最初のエントリには、関連するメモリ・ブロック40の消去回数62が格納される。2番目のエントリには、関連するメモリ・ブロックにおいてデータ領域70Aとして使用される最初のセクタ(今の場合はセクタ4)の状況64および論理アドレス66が格納される。3番目のエントリには、その次のセクタ70B、すなわちセクタ5の状況64および論理アドレス66が格納され、以下同様に、後続の各セクタの状況および論理アドレスが順次に格納される。
【0025】セクタの状況64は、下記のように、4ビットの状況フラグで表される。状況フラグは、フラッシュ・メモリ上にあるため、ビットの変化が一方向に限定される。
【0026】1111=空白
1110=有効
1100=無効
0000=消去中
【0027】セクタ管理表60の状況64に基づいてメモリ・ブロック毎の状況が、ブロック管理表35に記録される。図6にブロック管理表35の一例を示し、メモリ・ブロックi毎の、空白セクタ数B(i,1)72、有効セクタ数B(i,2)74及びメモリ・ブロック全体の空白セクタ数B(,1)76が記録される。」(【0023】〜【0027】段落)
F.「各コマンドを実行する場合、コマンド処理部34はそのコマンド中の論理(セクタ)アドレス66についてアドレス変換表36を検索し、対応する物理アドレス68を得る。物理アドレス68は、フラッシュ・メモリ32の特定のメモリ・ブロック32iを指定するブロック・アドレス(i)と、そのブロック内の特定のセクタjを指定するセクタ・アドレス(j)とから成っている。
【0032】次に、上記コマンド処理部34の各処理の詳細について述べる。最初はブロック管理表とアドレス変換表の初期化(図7A、ステップ702)である。図9(図9A,9B)は、このブロック管理表とアドレス変換表の初期化の処理の詳細である。ブロックの番号i,セクタ番号jを初期化し空白セクタ数B(i,1)、有効セクタ数、有効セクタの数B(i,2)を共にゼロにし(902,904)、セクタ管理表60からブロックi内のj番目のセクタの状況とポインタLのデータS(i,j)を得る(906)。もし、セクタが空白であればブロックi内の空白セクタの数B(i,1)に1を加える。セクタが空白でなければ、次にセクタが有効かチェックし、有効ならば、アドレス変換表36のL番目のA(L)に物理アドレス68を格納し(914)、有効セクタの数B(i,2)に1を加える(916)。以下同様にセクタ番号jがブロックi内のセクタ総数Mになるまで同様の処理を行う(920)。さらに、全てのブロックNについて同様の処理を繰り返す(922〜924)。そして次にセクタ書き込みを行うブロックの番号iｗ,消去コマンドを受け取ったとき消去する候補ブロックの番号ie,消去時にデータの退避を行うべき空白ブロックの番号ibを決定する(926)。
【0033】 次に、ファイルの回復(図7A、ステップ706)について述べる。 従来の磁気ディスク・システムでは、セクタ書替え時、データがセクタ上に上書きされるので、例えばファイル(ブロック管理表とアドレス変換表を含む)の書き込みの途中で電源に事故が生じると、古いファイル、新しいファイルの両方とも失われてしまう。これに対して、本発明では、セクタ書替え時、古いセクタに上書きすることなく新しいセクタを見つけるため古いデータはそれを含むブロックが消去されるまでの間、有効であり続ける(ただし、セクタの状況フラグはすでに無効に書替えられている)。そこで、ファイルの書き込みに失敗したときには、状況フラグ64に関係なく、S(i,j)中のLの値から古いセクタ66を見つけ出しフアイルを再生することが、殆どの場合可能である。」(【0031】〜【0033】段落から抜粋)
G.「【0036】次に、セクタ書込み処理(図7Aのステップ714)について述べる。図2及び図12において、コマンド処理部34は、まず、バッファ37からホストCPU10により与えられた論理アドレスLを得て、次にアドレス変換表36を検索し、物理アドレスA(L)を得る。さらにブロック管理表35を調べて、データ領域70の空白セクタ70Nの位置を知る。そして、ホストCPU10から受け取ったデータをバッファ37から読み出し、この新しいデータを空白セクタ70Nに書き込んで、その状況フラグ64Nを「空白」から「有効」に、古いセクタ70Aの状況フラグ64Aを「有効」から「無効」に書換える。そして、ホストCPU 10から指定された、論理アドレス66と新しいセクタ70Nの物理アドレスの対応をアドレス変換表36に記憶すると共に、空白セクタ(i,1)数、有効セクタ数(i,2)、空白セクタ総数B(,1)に関しブロック管理表の記録を更新する。。なお、新しいセクタ70Nが含まれるメモリ・ブロックiｗは古いセクタ70Aと同じメモリ・ブロック320内であってもよく、他のメモリ・ブロックにあってもよい。
【0037】 図13(13A〜13C)に上記セクタ書込み処理の詳細を示す。まず、ホストCPU10から与えられたコマンドに含まれる論理アドレスLを得る(1302)。そして、後述するファイル配置情報の処理が必要なときはその処理を行い(1304,1306)、次に、アドレス変換表36により物理アドレスA(L)を得る(1308)。さらにこのA(L)について古いメモリ・ブロック番号i,セクタ番号jを得る(1314)。次に、書き込み先のメモリ・ブロックiｗ内の空白セクタのメモリ・アドレスPを得て、このPをデータ書込み部41にセットし、セクタ・データの書き込みを行う(1316〜1320)。 さらに、Pから書き込み先のセクタ番号kを得て、ポインタのデータS(iｗ,k)を有効にしてLを格納しPを物理アドレスA(L)とする(1322〜1326)。次に、同じ論理アドレスの古いデータを論理的に消去するために、メモリ・ブロックの古いポインタLの値S(i,j)を無効とし(1330)、有効セクタの数B(i,2)を一つ減ずる(1332)。さらに、ブロックiが次に消去すべきブロックか否かの判定を行い(1334)、空白セクタの数B(iｗ,1)を一つ減ずる(1336)。そして、もしこの空白セクタの数が0になれば、空白セクタを持つメモリ・ブロックを次の書き込み先のメモリ・ブロックiｗとして更新する(1340)。但し、セクタ・データ退避のために複写先メモリ・ブロックとして選定された空白メモリ・ブロックは、除く。最後に、後述する、ブロックの消去判定と処理を行う(1342)。」(【0036】〜【0037】段落)

B.に記載の、コンピュータ・システムの外部記憶装置制御方法における、各メモリ・ブロックの消去回数及び各セクタとメモリ・ブロックの状況を逐次記録したブロック管理手段は、A.の記載を参照すると、メモリ・ブロックやセクタの状況は夫々の管理表に記録されて管理され、E.の記載を参照すると、セクタ管理表60の状況64に基づいてメモリ・ブロック毎の状況が、ブロック管理表35に記録されることから、ブロック管理手段は、セクタ管理表とブロック管理表であるものが読み取れる。
また、B.に記載の、コンピュータ・システムの外部記憶装置制御方法における、状況は、E.の記載を参照すると、状況フラグで表され、少なくとも、空白、有効、無効である。
さらに、B.に記載の、コンピュータ・システムの外部記憶装置制御方法における、セクタ書込みは、G.のセクタ書込みの詳細な説明と図13A乃至13Cを参照すると、コマンド処理部34は、ホストCPU10により与えられた論理アドレスLを得て、次にアドレス変換表36を検索し、物理アドレスA(L)を得、物理アドレスA(L)＞0であるかどうか判断し(ステップ1312)、A(L)＞0であれば(有効なセクタであるので書き込むことができず空白セクタを決める必要があると解される)、ブロック管理表35を調べてデータ領域70の空白セクタ70Nの位置を知り(iｗ内の空白セクタのメモリアドレスPを得るステップ1316)、データを空白セクタ70Nに書き込み、そのセクタの状況フラグ64N(図12のセクタ管理表の状況フラグ64N参照)を「空白」から「有効」に書換えて論理アドレスLを格納し(S(iｗ,k)を有効にしてLを格納するステップ1324)、古いセクタ70Aの状況フラグ64A(図12のセクタ管理表の状況フラグ64A参照)を「有効」から「無効」に書換え(S(i,j)を無効にするステップ1306)、そして、ホストCPU10から指定された、論理アドレス66と新しいセクタ70Nの物理アドレスの対応をアドレス変換表36に記憶する(ステップ1326)。
このG.に係る記載事項をまとめると、
メモリの物理セクタアドレスにデータを書込む際には、
論理アドレスLを得てアドレス変換表36を検索して物理アドレスA(L)を得、物理アドレスA(L)＞0であるかどうかにより有効か空白かを判断し、A(L)＞0で有効なら古いメモリ・ブロックのセクタ番号i,jを得た場合、及び、A(L)＞0でない空白の場合、ブロック管理表35を調べて、iｗ内の空白セクタのメモリアドレスPを得てデータ領域70の空白セクタ70Nの位置を知り、この位置の書込まれていない空白セクタ70Nに新しいデータを書込むステップと、
前記物理セクタアドレスの前記セクタを含む前記メモリ・ブロックに対する前記セクタ管理表を書換えて、前記物理セクタアドレスを無効として示すステップと、
前記データが書込まれたメモリ・ブロックに対する前記セクタ管理表を書換えて、前記データが書込まれた前記書込まれていないセクタアドレスを有効書込として示すステップを含む。
また、前記コンピュータ・システムの外部記憶装置制御方法は、メモリの管理がされているので、メモリ管理方法が読み取れる。

以上の点をふまえると、刊行物1には、B.に記載された請求項5を引用する請求項9に係る発明に関し、前記具体的な書込み処理のステップを有する次の発明が記載されていると認められる。(以下、「刊行物1の発明」という。)
ホスト・プロセッサと、フラッシュ・メモリで構成されそれぞれが少なくとも1つのセクタを含む複数のメモリ・ブロックから成る外部記憶装置としての半導体メモリと、前記メモリ・ブロックに対する制御を行う制御部とを備え、
前記制御部が、
前記ホスト・プロセッサの前記コマンドに含まれる論理アドレスをアドレス変換手段によって特定のメモリ・ブロック内のセクタを示す物理アドレスに変換し、
各メモリ・ブロックの消去回数及び各セクタとメモリ・ブロックの少なくとも、空白、有効、無効の状況を逐次記録したセグメント管理表とブロック管理表を有するブロック管理手段の記録に基づき、データの書込み用メモリ・ブロック、該データ書込み用メモリ・ブロックを確保するために次に消去する消去用メモリ・ブロックを各々選定し、
前記ホスト・プロセッサから受け取った書き込みデータを前記書込み用メモリ・ブロックに書き込み、
前記選定された消去用メモリ・ブロックを消去する、
コンピュータ・システムのメモリ管理方法において、
前記制御部は、
前記ホスト・プロセッサからのセクタ書込みコマンドに応答して前記選定されたメモリ・ブロックの空白セクタに前記データを書込むと共に、前記セクタ書込みコマンドの論理アドレスが書込み済みの有効セクタの論理アドレスと同じときは該有効セクタのデータは消去せず、ブロック管理手段の該有効セクタに関する状況の記録だけを無効に書換え、前記空白セクタの物理アドレスを前記アドレス変換手段に書き込む、
コンピュータ・システムのメモリ管理方法であって、
メモリの物理セクタアドレスにデータを書込む際には、
論理アドレスLを得てアドレス変換表36を検索して物理アドレスA(L)を得、物理アドレスA(L)＞0であるかどうかにより有効か空白かを判断し、A(L)＞0であって有効なら古いメモリ・ブロックのセクタ番号i,jを得る場合、及び、A(L)＞0ではなくて空白の場合、ブロック管理表35を調べて、iｗ内の空白セクタのメモリアドレスPを得てデータ領域70の空白セクタ70Nの位置を知り、この位置の書込まれていない空白セクタ70Nに新しいデータを書込むステップと、
前記物理セクタアドレスの前記セクタを含む前記メモリ・ブロックに対する前記セクタ管理表を書換えて、前記物理セクタアドレスを無効として示すステップと、
前記データが書込まれたメモリ・ブロックに対する前記セクタ管理表を書換えて、前記データが書込まれた前記書込まれていないセクタアドレスを有効書込として示すステップを含む 、メモリ管理方法。

4.対比
以下、本願発明と刊行物1の発明とを対比する。
(1)刊行物1の発明の、フラッシュ・メモリで構成され、それぞれが少なくとも1つのセクタを含む複数のメモリ・ブロックから成る外部記憶装置としての半導体メモリは、C.の記載を参照すると、書込まれていない物理メモリ場所にのみデータを書込む通常のフラッシュ・メモリにおけるものであり、メモリ・ブロックは、一括消去されるメモリ・チップ上領域を意味するので、前記複数のメモリ・ブロックは、本願発明の「ゾーン」(物理的に消去され得る1つ以上の物理的に連続したフラッシュメモリの領域(本願明細書第4頁4行〜6行、FIG.2)参照)に対応し、刊行物1の発明は、そのメモリのための管理方法とみることができるので、本願発明の「書込まれていない物理メモリ場所にのみデータを書込むことができ、連続メモリ場所のゾーンを同時に消去可能なメモリのためのメモリ管理方法であって、」に相当する構成を有する。
(2)刊行物1の発明の、セクタ、ブロックは、それぞれ本願発明の「ブロック」、「ユニット」に対応し(平成16年2月3日付請求の理由の手続補正書第2頁(b)引用発明の説明の項を合わせて参照)、刊行物1の発明の、複数のメモリ・ブロックから成る半導体メモリについてみると、C.の記載を参照すれば、一つのメモリ・チップに複数のメモリ・ブロックが存在する場合や、複数のメモリ・ブロックを持つ複数の群に分割して編成して各群毎にブロックやセクタの管理・制御を行ってもよい旨示されており、刊行物1の発明の複数のメモリ・ブロックから成る半導体メモリの編成は、この編成ステップを有することは自明であり、また、本願発明は「少なくとも1つのゾーンを含む」とあることから、1つのメモリ・ブロックが1つのユニットである場合も本願発明であり、したがって、刊行物1の発明は、本願発明の「前記メモリを各々が少なくとも1つのゾーンを含む複数のユニットに編成するステップ」に相当するステップを有する。
(3)前記のように、刊行物1の発明のセクタは、本願発明の「ブロック」に相当し、刊行物1の発明の、それぞれが少なくとも1つのセクタを含む複数のメモリ・ブロックからなる半導体メモリは、セクタの各々が連続物理メモリ場所からなることも通常のものにすぎないので、この点を加味すると、本願発明の「各ユニットを複数のブロックに編成するステップとを含み、前記ブロックの各々は複数の連続物理メモリ場所からなり」に相当する構成を有する。
(4)刊行物1の発明の、ブロック管理手段は、ブロック管理表とセクタ管理表を備え、各メモリ・ブロックの消去回数及び各メモリ・ブロックと各セクタの状況として少なくとも、空白、有効、無効を逐次記録したものであり、図4とE.の記載を参照すると、セクタ管理表は各メモリ・ブロックの最初の数セクタを使い、ここで、前記、状況、有効、空白、無効は、それぞれ本願発明の「状態」「活性書込」「非書込」「削除」に相当し、セクタ管理表は本願発明の「割当表」に相当し、逐次記録されて確立されるステップを有すると解されるので、本願発明の「ユニット内の各ブロックの状態を活性書込、非書込または削除として示す割当表を各ユニットについて確立するステップとを含み」に相当する構成を有する。
(5)刊行物1の発明の、前記メモリの物理セクタアドレスにデータを書込む際には、は、本願発明の「前記メモリの物理ブロックアドレスにデータを書込む際には、」に対応し、
論理アドレスLを得てアドレス変換表36を検索して物理アドレスA(L)を得、物理アドレスA(L)＞0であるかどうか判断し、において、物理アドレスA(L)＞0であるかどうかは、物理セクタアドレスの状況が有効か空白であるかを判断し、有効の状況であればアドレス変換表に物理アドレスが格納されているので、A(L)＞0であるかないかを判断することは、F.の記載を参照すると、セクタが有効かチェックして有効ならば、アドレス変換表36のL番目のA(L)に物理アドレスが格納されていることからして、物理セクタアドレスの状況が有効か空白であるかを判断することに他ならず、刊行物1の発明の前記の判断するステップは、本願発明の「(a)物理ブロックアドレスの状態が活性書込か非書込であるかを判断するステップを含み」に相当し、
物理アドレスA(L)＞0である場合は、前記物理セクタアドレスの前記セクタが有効の状況であることが判断されることであるから、本願発明の「(b)前記物理ブロックアドレスの前記ブロックが活性書込状態であれば」に相当し、
ブロック管理表35を調べて、iｗ内の空白セクタのメモリアドレスPを得てデータ領域70の空白セクタ70Nの位置を知る点は、空白セクタのアドレスPを得て書込位置を識別しているといえるので、本願発明の「(1)書込まれていないブロックアドレスを識別するステップと」に相当し、そして、この位置を知り、新しいデータを書込まれていないセクタアドレスである空白セクタ70Nに書込むステップは、本願発明の「(2)前記データを前記メモリの書込まれていないブロックアドレスに書込むステップ」に相当する。
また、刊行物1の発明の、前記物理セクタアドレスの前記セクタを含む前記メモリ・ブロックに対する前記セクタ管理表を書換えて、前記物理セクタアドレスを無効として示すステップと、
前記データが書込まれたメモリ・ブロック群に対する前記セクタ管理表を書換えて、前記データが書込まれた前記書込まれていないセクタアドレスを有効書込として示すステップは、それぞれ本願発明の「(3)前記物理ブロックアドレスの前記ブロックを含む前記ユニットに対する前記割当表を変更して、前記物理ブロックアドレスを削除として示すステップと、
(4)パラグラフ(b)(2)で前記データが書込まれたユニットに対する前記割当表を変更して、前記データが書込まれた前記書込まれていないブロックアドレスを活性書込として示すステップ」に相当する。

したがって、本願発明と刊行物1の発明とは、次の構成を共通して有する発明である点では一致し、以下の点で相違している。
〈一致点〉
「書込まれていない物理メモリ場所にのみデータを書込むことができ、連続メモリ場所のゾーンを同時に消去可能なメモリのためのメモリ管理方法であって、
前記メモリを各々が少なくとも1つのゾーンを含む複数のユニットに編成するステップと、
各ユニットを複数のブロックに編成するステップとを含み、前記ブロックの各々は複数の連続物理メモリ場所からなり、
ユニット内の各ブロックの状態を活性書込、非書込または削除として示す割当表を各ユニットについて確立するステップとを含み、
前記メモリの物理セクタアドレスにデータを書込む際には、
(a)前記物理ブロックアドレスの状態が活性書込か非書込であるかを判断するステップを含み、
(b)前記物理ブロックアドレスの前記ブロックが活性書込状態であれば、
(1)書込まれていないブロックアドレスを識別するステップと、
(2)前記データを前記メモリの前記書込まれていないブロックアドレスに書込むステップと、
(3)前記物理ブロックアドレスの前記ブロックを含む前記ユニットに対する前記割当表を変更して、前記物理ブロックアドレスを削除として示すステップと、
(4)パラグラフ(b)(2)で前記データが書込まれたユニットに対する前記割当表を変更して、前記データが書込まれた前記書込まれていないブロックアドレスを活性書込として示すステップと、を含む、メモリ管理方法」

〈相違点〉
書込まれていないブロックアドレスを識別するステップが、本願発明では、(1)ユニットの少なくとも1つに対する割当表を調べて、書込まれていないブロックアドレスを識別するステップであるのに対し、刊行物1の発明では、ブロック管理表35を調べて、iｗ内の空白セクタのメモリアドレスPを得てデータ領域70の空白セクタ70Nの位置を知るものである点。

5.当審判断
刊行物1におけるA.D.の記載を参照すると、外部記憶装置側では、ホストのコマンド処理に備えて、書き込みあるいは複写用のメモリ・ブロックやセクタを常に準備し、この選ばれたメモリ・ブロックやセクタの物理アドレスとホスト・コンピュータのコマンドとの対応関係を、アドレス変換表に記録、保持し、メモリ・ブロックやセクタの状況は夫々の管理表に記録、管理し、ホスト・コンピュータの処理速度や、半導体メモリの利用効率を考慮して最適のメモリ・ブロックやセクタを選択でき、しかもホストのコマンドを待たずに(例えば、メモリ・ブロックを準備し)、あるいは、ホストのコマンドと並行してコマンドの処理を行うことによって、ホスト・コンピュータの処理速度を向上させるものである。
このため、刊行物1の発明は、各メモリ・ブロックの消去回数及び各セクタとメモリ・ブロックの少なくとも、空白、有効、無効の状況を逐次記録したセグメント管理表とブロック管理表を有するブロック管理手段の記録に基づき、少なくとも、データの書込み用メモリ・ブロックを選定し、前記ホスト・プロセッサからのセクタ書込みコマンドに応答して前記選定されたメモリ・ブロックの空白セクタに前記データを書込むものであり、そうすると、前記のような処理速度を向上することが、さほどなされないときには、書き込みあるいは複写用のメモリ・ブロックやセクタを事前に準備することなく、事後に、つまり、ホスト・プロセッサの書込み要求時にコマンドに応答して、管理表により書き込み可能な空白セクタのアドレスを調べて書き込みを行う技術も示唆されているといえる。
また、一般に、外部記憶装置のセクタにデータを書込む際に、事前準備することなく、書込みの一連の操作として、管理データを調べてセクタにデータを書き込むことは、本願出願前通常行われている技術である。
刊行物1には、F.の記載を参照すると、全てのブロックの少なくとも1つに対するセクタ管理表を調べる技術、この調べるステップにおいて書込まれていないセクタアドレスを識別できる技術が示されている。即ち、物理アドレス68は、フラッシュ・メモリ32の特定のメモリ・ブロック32iを指定するブロック・アドレス(i)と、そのブロック内の特定のセクタjを指定するセクタ・アドレス(j)とから成っており、
次にセクタ書き込みを行うブロックの番号iｗを決定するのに、セクタ管理表60からブロックi内のj番目のセクタの状況とポインタLのデータS(i,j)を得(906)、もし、セクタが空白であればブロックi内の空白セクタの数B(i,1)に1を加え、セクタが空白でなければ、次にセクタが有効かチェックし、有効ならば、アドレス変換表36のL番目のA(L)に物理アドレス68を格納し(914)、有効セクタの数B(i,2)に1を加え、以下同様にセクタ番号jがブロックi内のセクタ総数Mになるまで同様の処理を行い、さらに、全てのブロックNについて同様の処理を繰り返すことが記載され、E.の記載及び図4を参照すれば、セクタ管理表には各セクタの空白、有効、無効などで示される状況、論理アドレスLが格納されているので、このセクタ管理表を調べることにより、Lを識別して前記物理アドレスA(L)を求めることができ、書込まれていないセクタアドレスを識別できることは自明のことである。
刊行物1の発明の、iｗ内の空白セクタのメモリアドレスPを得てデータ領域70の空白セクタ70Nの位置を知るのに、ユニットの少なくとも1つに対する割当表を調べて、書込まれていないブロックアドレスを識別することは、前記一連の操作として管理表を調べてセクタにデータを書き込む技術乃至、刊行物1の前記技術を参酌することにより当業者が容易になし得ることである。
そして、本願発明の構成により奏する効果も、刊行物1の発明及び前記技術から当然予想される範囲内のものにすぎず、格別顕著なものとは認められない。

6.むすび
本願発明は、刊行物1に記載された発明及び本願出願前周知の技術的事項に基いて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
よって、結論のとおり審決する。
 
審理終結日 2005-03-29 
結審通知日 2005-04-05 
審決日 2005-07-12 
出願番号 特願平6-520018
審決分類 P 1 8・ 121- Z (G06F)
最終処分 不成立  
前審関与審査官 多賀 実  
特許庁審判長 井関 守三
特許庁審判官 橋本 正弘
堀江 義隆
発明の名称 フラッシュファイルシステム  
代理人 森田 俊雄  
代理人 堀井 豊  
代理人 堀井 豊  
代理人 深見 久郎  
代理人 森田 俊雄  
代理人 深見 久郎  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ