• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 2項進歩性  B41J
管理番号 1137779
異議申立番号 異議2003-70962  
総通号数 79 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 1994-12-20 
種別 異議の決定 
異議申立日 2003-04-14 
確定日 2006-03-08 
異議申立件数
訂正明細書 有 
事件の表示 特許第3334258号「プリンタ制御装置および方法」の請求項1ないし3に係る特許に対する特許異議の申立てについて、次のとおり決定する。 
結論 訂正を認める。 特許第3334258号の請求項1ないし3に係る特許を取り消す。 
理由 1.手続の経緯
本件特許第3334258号の請求項1乃至3に係る発明についての出願は、平成5年6月8日の出願であって、平成14年8月2日にその請求項1乃至3に係る発明について特許権の設定登録がなされ、その後、その特許について、神田泰貴により特許異議の申し立てがなされ、取消理由通知がなされ、その指定期間内である平成15年10月21日に訂正請求がなされ、さらに、申立人に対して審尋がなされ、その指定期間内である平成15年12月22日に意見陳述書が提出されたものである。

2.訂正の適否
(1)訂正の内容
特許権者の求めている訂正の内容は、以下のとおりである(訂正箇所にアンダーラインを付した。)。
ア.訂正事項ア
特許請求の範囲の
「【請求項1】 バスを介して与えられるイメージデータを連続した記憶領域に記憶するシステムメモリと、前記システムメモリのイメージデータをFIFOメモリにDMA転送するDMA転送手段と、前記FIFOメモリを介して前記バスに接続され、前記FIFOに記憶されたデータを読み出してプリンタへ出力するプリント出力制御手段とを備え、前記DMA転送手段は、所定量の前記イメージデータの継続したDMA転送中に、前記FIFOメモリにおける空き領域の有無を検出し、前記FIFOメモリに空き領域が無い場合は空き領域が生じるまで前記DMA転送を一時停止することを特徴とするプリンタ制御装置。
【請求項2】 前記プリント出力制御手段は、前記イメージデータをプリント出力の態様に合わせて加工することを特徴とする請求項1記載のプリンタ制御装置。
【請求項3】 バスを介して与えられるイメージデータを連続した記憶領域に記憶するシステムメモリと、前記システムメモリのイメージデータをFIFOメモリにDMA転送するDMA転送手段と、前記FIFOメモリを介して前記バスに接続され、前記FIFOに記憶されたデータを読み出してプリンタへ出力するプリント出力制御手段とを備えたプリント制御装置のプリンタ制御方法であって、所定量の前記イメージデータの継続したDMA転送中に、前記FIFOメモリにおける空き領域の有無を検出する工程と、前記空き領域検出工程の検出結果により前記FIFOメモリに空き領域が無い場合は空き領域が生じるまで前記DMA転送を一時停止する前記DMA転送手段の転送制御工程とを有していることを特徴とするプリンタ制御方法。」
を、
「【請求項1】 バスを介して与えられるイメージデータを連続した記憶領域に記憶するシステムメモリと、
前記システムメモリのイメージデータをFIFOメモリにDMA転送するDMA転送手段と、
前記FIFOメモリを介して前記バスに接続され、前記FIFOに記憶されたデータを読み出してプリンタへ出力するプリント出力制御手段とを備え、
前記DMA転送手段は、所定量の前記イメージデータの継続したDMA転送中に、前記FIFOメモリにおける空き領域の有無を検出し、前記FIFOメモリに空き領域が無い場合は空き領域が生じるまで前記DMA転送を一時停止し、前記プリント出力制御手段は、印刷すべきライン数を監視するライン数制御手段を有する ことを特徴とするプリンタ制御装置。
【請求項2】 バスを介して与えられるイメージデータを連続した記憶領域に記憶するシステムメモリと、 前記システムメモリのイメージデータをFIFOメモリにDMA転送するDMA転送手段と、前記FIFOメモリを介して前記バスに接続され、前記FIFOに記憶されたデータを読み出してプリンタへ出力するプリント出力制御手段とを備え、 前記DMA転送手段は、所定量の前記イメージデータの継続したDMA転送中に、前記FIFOメモリにおける空き領域の有無を検出し、前記FIFOメモリに空き領域が無い場合は空き領域が生じるまで前記DMA転送を一時停止し、前記プリント出力制御手段は、ライン幅を超える部分の前記イメージデータは印刷を行わないデータ値に変更する ことを特徴とするプリンタ制御装置。
【請求項3】 バスを介して与えられるイメージデータを連続した記憶領域に記憶するシステムメモリと、前記システムメモリのイメージデータをFIFOメモリにDMA転送するDMA転送手段と、前記FIFOメモリを介して前記バスに接続され、前記FIFOに記憶されたデータを読み出してプリンタへ出力するプリント出力制御手段とを備えたプリント制御装置のプリンタ制御方法であって、
所定量の前記イメージデータの継続したDMA転送中に、前記FIFOメモリにおける空き領域の有無を検出する工程と、
前記空き領域検出工程の検出結果により前記FIFOメモリに空き領域が無い場合は空き領域が生じるまで前記DMA転送を一時停止する前記DMA転送手段の転送制御工程と、 前記プリンタからの同期信号が来ているとき前記FIFOメモリにデータがあるかどうかを調べる工程と、 該工程で前記FIFOメモリにデータがあれば前記プリンタへ出力し前記FIFOメモリにデータが存在しないときエラーであるとの処理を行う工程を有していることを特徴とするプリンタ制御方法。」
と訂正する。
イ.訂正事項イ
段落【0011】の末尾の「有している。」を、「有している。前記プリント出力制御手段は、印刷すべきライン数を監視するライン数制御手段を有している。」と訂正する。
ウ.訂正事項ウ
段落【0012】における「上記プリント出力制御手段は、上記イメージデータをプリント出力の態様に合わせて加工する」を、「上記プリント出力制御手段は、ライン幅を超える部分の上記イメージデータは印刷を行わないデータ値に変更する」と訂正する。
エ.段落【0013】の末尾の「転送制御工程とを有している。」を、「転送制御工程と、前記プリンタからの同期信号が来ているとき前記FIFOメモリにデータがあるかどうかを調べる工程と、該工程で前記FIFOメモリにデータがあれば前記プリンタへ出力し前記FIFOメモリにデータが存在しないときエラーであるとの処理を行う工程を有している。」と訂正する。

(2)訂正の目的の適否、新規事項の有無及び拡張・変更の存否
上記訂正事項アは、以下の訂正事項を含んでいる。
a.請求項1において、「プリント出力制御手段は、印刷すべきライン数を監視するライン数制御手段を有する」の記載を追加することにより、プリント出力制御手段を限定する。
b.請求項2において、「前記プリント出力制御手段は、前記イメージデータをプリント出力の態様に合わせて加工する」の記載を「前記プリント出力制御手段は、ライン幅を超える部分の前記イメージデータは印刷を行わないデータ値に変更する」とすることによりプリント出力制御手段(そのイメージデータの加工内容)を限定すると共に、上記aで請求項1が限定されたことにより、新請求項1が引用できなくなり、請求項1を引用する形式から、元の請求項1の内容をそのまま記載する独立形式の請求項に変更する。
c.請求項3において、「前記プリンタからの同期信号が来ているとき前記FIFOメモリにデータがあるかどうかを調べる工程と、該工程で前記FIFOメモリにデータがあれば前記プリンタへ出力し前記FIFOメモリにデータが存在しないときエラーであるとの処理を行う工程」の記載を追加することにより、プリンタ制御方法を限定する。
上記aについては、願書に添付された明細書(以下、これと、同じく願書に添付された図面とを併せて「特許明細書等」という。)には、「シフタ9からプリンタ12への出力は、プリント出力制御部10によって制御される。図5の従来例に比べると、ライン数制御部103が新たに設けられているが、このライン数制御部103は、印刷すべきラインはあと何ライン残っているかを監視する。最初に、1ページに印刷すべきライン数が、CPU4によりセットされ、1ライン分のイメージデータがプリンタ12に送られる毎に1つづつカウントダウンされる。ライン数制御部103は必須のものではなく、必要に応じて設けられる。これを設けておき、1ページのライン数をプリンタ12に出力し終えたところで、プリントインターフェース制御部2の動作を終了させる。」(段落【0019】〜【0020】参照)と記載されている。
また、上記bについては、特許明細書等には、「シフタ9からプリンタ12への出力の制御はプリント出力制御部10によって行われるが、その際、ライン幅制御部104で設定したライン幅を超える部分のデータは、印刷を行わないデータ値(例えば、ゼロ)に強制的に変更されて出力される。」(段落【0028】参照)と記載されている。
さらに、上記cについては、特許明細書等には、「図2(ロ)のフローチャートに従って、プリントインターフェース制御部2からプリンタ12へのデータ転送動作を説明する。ステップ1…プリンタ12からのページ同期信号(垂直同期信号)が来ているかどうかチェックする。ステップ2…来ていれば、ライン同期信号(水平同期信号)も来ているかどうかチェックする。ステップ3…両方の同期信号が来ていれば、プリンタ12へデータを出力しなければならないが、FIFO14にデータがあるかどうか調べる。ステップ4…FIFO14にデータがなければ、出力すべきなのにデータが存在しないという状態になっているので、エラーであるとの処理をする。ステップ5…FIFO14にデータがあれば、シフタ9を介してプリンタ12へ出力する。」(段落【0023】〜【0024】参照)と記載されている。
そうすると、上記a〜cを含む訂正事項アは、特許明細書等の記載の範囲内において、特許請求の範囲の減縮を目的とするものである。
上記イ〜エは、上記アに伴い、特許請求の範囲と発明の詳細な説明の両記載を整合させたもので、明りようでない記載の釈明を目的とするものである。
そして、上記訂正事項ア〜エは、いずれも、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものでない。

(3)むすび
以上のとおりであるから、上記訂正は、特許法等の一部を改正する法律(平成6年法律第116号)附則第6条第1項の規定によりなお従前の例によるとされる、平成11年改正前の特許法第120条の4第3項で準用する平成6年法律第116号による改正前の特許法第126条第1項ただし書、第2項及び第3項の規定に適合するので、当該訂正を認める。

3.特許異議申し立てについての判断
(1)本件発明
本件請求項1乃至3に係る発明(以下、「本件発明1乃至3」という。)は、上記訂正によって訂正された明細書の特許請求の範囲の請求項1乃至3に記載された事項により特定されるとおりのものである(上記訂正事項ア参照。)。

(2)刊行物に記載された発明
当審で通知した取消理由に引用した特開平2-201678号公報(=甲第3号証、以下、「刊行物」という。)には、本件発明1乃至3に関連する事項として、以下のような事項が記載されている。
ア.「第1図はこの発明のチャネル装置を備えた情報処理システムの一実施例を示すブロック構成図である。同図において、10はシステムの中心を成すCPU、20は各種プログラム、データ等が格納される主記憶装置、30はCPUl0から発行された入出力命令をもとに主記憶装置20から転送情報を取出し、この転送情報に従って入出力装置(図示せず)の起動、入出力装置と主記憶装置20との間のデータ転送を行うチャネル装置30である。上記転送情報は、リード/ライトの種別、転送ブロックのサイズ(転送サイズ)、転送ブロックの先頭の主記憶アドレス(先頭主記憶データアドレス)等を含む。CPU10、主記憶装置20およびチャネル装置30はシステムバス40に接続されている。チャネル装置30において、31は装置30全体を制御するマイクロプロセッサ、32は主記憶装置20とチャネル装置80との間のデータ転送と、チャネル装置30と入出力装置との間のデータ転送とを非同期で行うために設けられた緩衝用のFIFOスタックメモリ(先入れ先出しスタックメモリ)である。このFIFOスタックメモリ32は、入出力装置へのデータ転送のために主記憶装置20から先読みされた主記憶データを一時格納するのに用いられ、その記憶領域がフル(満杯)となるとその旨のステータス(以下、フル・ステータスと称する)aを出力するようになっている。」(3頁左下欄11行〜右下欄16行)
イ.「33はチャネル装置30(内のFIFOスタックメモリ32)と入出力装置との間のデータ転送(DMA転送)を行うDMAコントローラ、34はマイクロプロセッサ31の制御のためのマイクロプログラム、更にはDMAコントローラ33を制御するための転送情報テーブル等の格納に供されるローカルメモリ、35はマイクロプロセッサ31のバス(以下、ローカルバスと称する)である。」(3頁右下欄16行〜4頁左上欄4行)
ウ.「36は主記憶装置20をアクセスするための主記憶データアドレスを指定するアドレスカウンタ(AC)、37は上記転送ブロックの最終位置に対応する最終主記憶データアドレスが設定される最終転送アドレスレジスタ(REG)である。38はアドレスカウンタ36の内容とレジスタ37の内容とを比較し、両内容が一致している場合にその旨のステータス(以下、先読み終了ステータスと称する)bを出力するコンパレータ(COMP)、39はマイクロプロセッサ31からローカルバス35を介して与えられる指示cに応じて主記憶装置20に対する主記憶読出し要求をシステムバス40を介して繰返し発行する読出し要求回路である。読出し要求回路39は、FIFOスタックメモリ32からのフル・ステータスaまたはコンパレータ38からの先読み終了ステータスbにより主記憶読出し要求発行を一時停止または禁止されるようになっている。アドレスカウンタ36及び読み出し要求回路39は、入出力装置へ転送すべき主記憶データを主記憶装置20からFIFOスタックメモリ32に先読みするための先読み部50を構成している。」(4頁左上欄5行〜右上欄5行)
エ.「チャネル装置30内のマイクロプロセッサ31は、CPU10から発行された入出力命令を受取ると、この入出力命令を解読し、データ転送要求に対する転送情報を主記憶装置20から読出す。次にマイクロプロセッサ31は、読出した転送情報を解読し、この例のように主記憶装置20から入出力装置へのデータ転送の場合には、転送情報に含まれている転送すべきブロックの先頭主記憶データアドレスをローカルバス35経由でアドレスカウンタ(AC)36に設定する。またマイクロプロセッサ31は、転送情報に含まれている転送すべきブロックのサイズ(転送サイズ)と上記先頭主記憶データアドレスとから、ブロックの最終位置に対応するアドレス(最終主記憶データアドレス、ここではブロックの次のアドレス)を算出し、この最終主記憶データアドレスをローカルバス35経由でレジスタ37に設定する。更にマイクロプロセッサ31は、上記の設定により主記憶装置20からFIFOスタックメモリ32へのデータ転送(主記憶データ先読み)が行われた場合に、FIFOスタックメモリ32のデータがDMAコントローラ33によって入出力装置に転送されるように、同コントローラ33を制御するための転送情報テーブルをローカルメモリ34上に生成する。以上の動作を終了すると、マイクロプロセッサ31は読出し要求回路39に対し主記憶読出し要求の発行指示cをローカルバス35を介して与え、DMA転送を開始させる。・・・アドレスカウンタ36の指定する主記憶装置20のアドレスの主記憶データ(送信データ)がシステムバス40上に読出される。システムバス40上に読出された送信データはチャネル装置30において受信され、FIFOスタックメモリ32に一時記憶される。もし、FIFOスタックメモリ32がフルでなければ、フル・ステータスaは偽となっており、この場合アドレスカウンタ36はカウントアツプされ、且つ読出し要求回路39から次の主記憶データアドレスに対応する主記憶データの読出し要求が主記憶装置20に対して発行される。この結果、次の主記憶データアドレス、即ちアドレスカウンタ36のカウントアップ値で指定される主記憶装置20のデータがシステムバス40に読出される。このシステムバス40に読出されたデータはチャネル装置30において受信され、前の主記憶データアドレスの主記憶データ(送信データ)に積み重なるようにFIFOスタックメモリ32に記憶される。以下、同様にして、上述した主記憶装置20からFIFOスタックメモリ32へのDMA転送が自動的に連続的に行われる。そして、FIFOスタックメモリ32にデータが存在するならば、FIFOスタックメモリ32に一時格納された主記憶データ(送信データ)をその記憶順に入出力装置に転送する動作が、DMAコントローラ33によって上記のDMA転送と並行して行われる。・・・やがてアドレスカウンタ36の値がレジスタ37の値に一致するようになると、即ちアドレスカウンタ36の示す主記憶データアドレスがレジスタ37の示す最終主記憶データアドレスに等しくなると、・・・指定転送サイズの1ブロックの転送が終了したものとして次の主記憶読出し要求の発行を停止する。・・・主記憶装置20からFIFOスタックメモリ32への先読みが停止された後も、DMAコントローラ33によるFIFOスタックメモリ32から入出力装置へのデータ転送は継続され、やがてその転送量が、ローカルメモリ34上に生成された転送情報テーブルに設定されている1ブロックの転送サイズに達すると、DMAコントローラ33はマイクロプロセッサ31に対してローカルバス35を介して転送終了割込みを発生する。」(4頁右上欄12行〜5頁左下欄12行)
オ.「転送サイズがFIFOスタックメモリ32のサイズより大きく、主記憶装置20からFIFOスタックメモリ32への先読みが終了する前にFIFOスタックメモリ32がフルとなった場合には、その旨を示すフル・ステータスaが読出し要求回路39に通知される。読出し要求回路39は、FIFOスタックメモリ32からのフル・ステータスa通知により、主記憶装置20に対する主記憶読出し要求の発行を一時停止する。この状態で、DMAコントローラ33によるFIFOスタックメモリ32から入出力装置へのデータ転送が進んでFIFOスタックメモリ32に空きが生じるようになると、フル・ステータスaは真から偽に変わり、これにより読出し要求回路39は主記憶読出し要求の発行を再開する。」(5頁左下欄16行〜右下欄10行)
カ.第1図に情報処理システムのブロック構成図が示されている。
以上の記載を含む上記刊行物には、以下の発明が記載されている。
「データを記憶するシステムバス40に接続される主記憶装置20と、前記主記憶装置20のデータをFIFOスタックメモリ32にDMA転送するためのアドレスカウンタ(AC)36、レジスタ(REG)37、コンパレータ(COMP)38及び読出し要求回路39等からなる手段と、前記FIFOスタックメモリ32に記憶されたデータを読み出して入出力装置へ出力するためのマイクロプロセッサ31、DMAコントローラ33及びローカルメモリ34等とからなる手段とを備え、
前記FIFOスタックメモリ32にDMA転送するためのアドレスカウンタ(AC)36、レジスタ(REG)37、コンパレータ(COMP)38及び読出し要求回路39等からなる手段は、前記データの継続したDMA転送中に、前記FIFOスタックメモリ32における空き領域の有無を検出し、前記FIFOスタックメモリ32に空き領域が無い場合は空き領域が生じるまで前記DMA転送を一時停止し、前記入出力装置へ出力するためのマイクロプロセッサ31、DMAコントローラ33及びローカルメモリ34等とからなる手段は、FIFOスタックメモリ32にデータが存在するならば、FIFOスタックメモリ32に一時格納されたデータを入出力装置に転送(出力)し、ローカルメモリ34上に生成された転送情報テーブルに設定されている1ブロックの転送サイズに達すると転送終了割り込みを発生する情報処理システム」(以下、「刊行物発明」という。)
(3)対比判断
ア.本件発明1について、
本件発明1と刊行物発明とを対比する。
a.刊行物発明の「FIFOスタックメモリ32」及び「DMA転送するためのアドレスカウンタ(AC)36、レジスタ(REG)37、コンパレータ(COMP)38及び読出し要求回路39等からなる手段」は、それぞれ、本件発明1の「FIFOメモリ」及び「DMA転送手段」に対応している。
b.刊行物発明において、アドレスカウンタ36はカウントアツプされ、且つ読出し要求回路39から次の主記憶データアドレスに対応する主記憶データの読出し要求が主記憶装置20に対して発行され、次の主記憶データアドレス、即ちアドレスカウンタ36のカウントアップ値で指定される主記憶装置20のデータがシステムバス40に読出されるものである(上記(2)エ.参照)から、刊行物発明の「主記憶装置20」は、データを連続した記憶領域に記憶するシステムメモリということができる。
c.本件発明1の「プリンタ」は、データを入力し該データに基づいて印刷(出力)するものであるから、刊行物1発明の「入出力装置」とは、出力装置である点で共通している。
d.刊行物発明の「入出力装置へ出力するためのマイクロプロセッサ31、DMAコントローラ33及びローカルメモリ34等とからなる手段」は、システムバス40及びFIFOスタックメモリ32(FIFOメモリ)に対する接続関係(上記(2)カ.参照)から、本件発明1と同様に、FIFOメモリを介してバスに接続され、FIFOに記憶されたデータを読み出して出力装置へ出力する出力制御手段といえる。
e.刊行物発明の「入出力装置へ出力するためのマイクロプロセッサ31、DMAコントローラ33及びローカルメモリ34等とからなる手段」は、ローカルメモリ34上に生成された転送情報テーブルに設定されている1ブロックの転送サイズに達すると転送終了割り込みを発生するものであるから、出力装置に出力すべきデータ量を監視する手段を有していることは明らかであり、したがって、本件発明1とは、出力装置に出力すべきデータ量を監視する手段を有している点で共通している。
f.本件発明1の「プリンタ制御装置」と刊行物発明の「情報処理システム」とは、装置である点で共通している。
以上のことから、両者の一致点と相違点は以下のとおりである。
[一致点]
データを連続した記憶領域に記憶するシステムメモリと、前記システムメモリのデータをFIFOメモリにDMA転送するDMA転送手段と、前記FIFOメモリを介してバスに接続され、前記FIFOに記憶されたデータを読み出して出力装置へ出力する出力制御手段とを備え、前記DMA転送手段は、所定量の前記データの継続したDMA転送中に、前記FIFOメモリにおける空き領域の有無を検出し、前記FIFOメモリに空き領域が無い場合は空き領域が生じるまで前記DMA転送を一時停止し、前記出力制御手段は、出力装置に出力すべきデータ量を監視する手段を有する装置。」
[相違点]
A.本件発明1では、出力装置がプリンタであると特定されると共に装置をプリンタ制御装置と称しているのに対して、刊行物発明では、出力装置が特定されていなく、装置を情報処理システムと称している点、
B.システムメモリに記憶されるデータが、本件発明1では、バスを介して与えられるイメージデータであるのに対して、刊行物発明では、いかなるデータであるか定かでない点、
C.出力装置に出力すべきデータ量を監視する手段が、本件発明1では、ライン数を監視するものであるに対して、刊行物発明では、ライン数を監視しているか否か定かでない点。
[相違点の判断]
相違点Aについて、
刊行物発明において、その出力装置として、相違点Aのように、出力装置として周知のプリンタを採用することは、格別阻害要因がなく、当業者が想到容易であり、また、その採用に伴い、装置をプリンタ制御装置と称することも適宜である。
相違点Bについて、
刊行物発明の出力装置として、プリンタを採用することは、上述のとおり、当業者が想到容易であって、その際、プリンタ制御装置のシステムメモリに記憶されるデータを、バスを介して与えられるイメージデータとすることも、当業者が普通に考えることである。
相違点Cについて、
プリンタ出力制御部に対して、ライン同期信号を送出するプリンタは、例を挙げるまでもなく周知であるから、当該周知のプリンタを刊行物発明の出力装置として採用することも当業者が容易であり、当該周知のプリンタへのデータの出力は、ライン同期信号の到来毎になされるものであるから、上記採用に際して、当該プリンタに出力すべきデータ量を監視する手段を、ライン数を監視する手段(該手段を「ライン数制御手段」と称することも適宜である。)とすることも当業者が容易に想到できることである。
したがって、本件発明1は、刊行物発明と周知技術から、当業者が容易に発明をすることができたものである。
イ.本件発明2について、
本件発明2と刊行物発明とを対比する。
a.刊行物発明の「FIFOスタックメモリ32」及び「DMA転送するためのアドレスカウンタ(AC)36、レジスタ(REG)37、コンパレータ(COMP)38及び読出し要求回路39等からなる手段」は、それぞれ、本件発明2の「FIFOメモリ」及び「DMA転送手段」に対応している。
b.刊行物発明において、アドレスカウンタ36はカウントアツプされ、且つ読出し要求回路39から次の主記憶データアドレスに対応する主記憶データの読出し要求が主記憶装置20に対して発行され、次の主記憶データアドレス、即ちアドレスカウンタ36のカウントアップ値で指定される主記憶装置20のデータがシステムバス40に読出されるものである(上記(2)エ.参照)から、刊行物発明の「主記憶装置20」は、データを連続した記憶領域に記憶するシステムメモリということができる。
c.本件発明2の「プリンタ」は、データを入力し該データに基づいて印刷(出力)するものであるから、刊行物1発明の「入出力装置」とは、出力装置である点で共通している。
d.刊行物発明の「入出力装置へ出力するためのマイクロプロセッサ31、DMAコントローラ33及びローカルメモリ34等とからなる手段」は、システムバス40及びFIFOスタックメモリ32(FIFOメモリ)に対する接続関係(上記(2)カ.参照)から、本件発明1と同様に、FIFOメモリを介してバスに接続され、FIFOに記憶されたデータを読み出して出力装置へ出力する出力制御手段といえる。
f.本件発明2の「プリンタ制御装置」と刊行物発明の「情報処理システム」とは、装置である点で共通している。
以上のことから、両者の一致点と相違点は以下のとおりである。
[一致点]
データを連続した記憶領域に記憶するシステムメモリと、前記システムメモリのデータをFIFOメモリにDMA転送するDMA転送手段と、前記FIFOメモリを介してバスに接続され、前記FIFOに記憶されたデータを読み出して出力装置へ出力する出力制御手段とを備え、前記DMA転送手段は、所定量の前記データの継続したDMA転送中に、前記FIFOメモリにおける空き領域の有無を検出し、前記FIFOメモリに空き領域が無い場合は空き領域が生じるまで前記DMA転送を一時停止する装置。」
[相違点]
A.本件発明1では、出力装置がプリンタであると特定されると共に装置をプリンタ制御装置と称しているのに対して、刊行物発明では、出力装置が特定されていなく、装置を情報処理システムと称している点、
B.システムメモリに記憶されるデータが、本件発明1では、バスを介して与えられるイメージデータであるのに対して、刊行物発明では、いかなるデータであるか定かでない点、
D.FIFOに記憶されたデータを読み出して出力装置へ出力する出力制御手段が、本件発明2では、ライン幅を超える部分のイメージデータは印刷を行わないデータ値に変更するものであるのに対して、刊行物発明では、その点が定かでない点。」
[相違点の判断]
相違点A及びBについて、
上記相違点A及びBについての判断と同じである。
相違点Dについて、
刊行物発明の入出力装置として、プリンタを採用することは、上述のとおり、当業者が想到容易であって、その際、相違点Dのように、プリント出力制御手段が、ライン幅を超える部分のイメージデータは印刷を行わないデータ値に変更することは、例えば、本件の審査時に既に提示されている、特開平4-83674号公報の「実際に記録される紙幅(A4判サイズ)のDMA転送時になると、アジヤストカウンタ4のレフトビデオ許可信号15がハイレベルになって、ビデオ信号20が出力される。この後、A4判の紙サイズに相当する長さ(z)部分のDMA転送が終了すると、ライトマージンカウンタ5の出力であるライトビデオ終了信号16がロウレベルになる。これにより、ビデオ信号の出力がオフされる。」(4頁左下欄18行〜右下欄6行)という明細書の記載及び第1〜4図の記載にみられるように周知であるから、当業者が想到容易である。
したがって、本件発明2は、刊行物発明と周知技術から、当業者が容易に発明をすることができたものである。
ウ.本件発明3について、
本件発明3と刊行物発明とを対比する。
a.刊行物発明の「FIFOスタックメモリ32」及び「DMA転送するためのアドレスカウンタ(AC)36、レジスタ(REG)37、コンパレータ(COMP)38及び読出し要求回路39等からなる手段」は、それぞれ、本件発明3の「FIFOメモリ」及び「DMA転送手段」に対応している。
b.刊行物発明において、アドレスカウンタ36はカウントアツプされ、且つ読出し要求回路39から次の主記憶データアドレスに対応する主記憶データの読出し要求が主記憶装置20に対して発行され、次の主記憶データアドレス、即ちアドレスカウンタ36のカウントアップ値で指定される主記憶装置20のデータがシステムバス40に読出されるものである(上記(2)エ.参照)から、刊行物発明の「主記憶装置20」は、データを連続した記憶領域に記憶するシステムメモリということができる。
c.本件発明3の「プリンタ」は、データを入力し該データに基づいて印刷(出力)するものであるから、刊行物1発明の「入出力装置」とは、出力装置である点で共通している。
d.刊行物発明の「入出力装置へ出力するためのマイクロプロセッサ31、DMAコントローラ33及びローカルメモリ34等とからなる手段」は、システムバス40及びFIFOスタックメモリ32(FIFOメモリ)に対する接続関係(上記(2)カ.参照)から、本件発明1と同様に、FIFOメモリを介してバスに接続され、FIFOに記憶されたデータを読み出して出力装置へ出力する出力制御手段といえる。
以上のことから、両者の一致点と相違点は以下のとおりである。
[一致点]
データを連続した記憶領域に記憶するシステムメモリと、前記システムメモリのデータをFIFOメモリにDMA転送するDMA転送手段と、前記FIFOメモリを介して前記バスに接続され、前記FIFOに記憶されたデータを読み出して出力装置へ出力する出力制御手段とを備えた制御方法であって、所定量の前記データの継続したDMA転送中に、前記FIFOメモリにおける空き領域の有無を検出する工程と、前記空き領域検出工程の検出結果により前記FIFOメモリに空き領域が無い場合は空き領域が生じるまで前記DMA転送を一時停止する前記DMA転送手段の転送検出工程とを有している制御方法。」
[相違点]
A′.本件発明3では、出力装置がプリンタであると特定されると共にプリンタ制御方法と称しているのに対して、刊行物発明では、出力装置が特定されていなく、情報処理システムと称している点、
B.システムメモリに記憶されるデータが、本件発明3では、バスを介して与えられるイメージデータであるのに対して、刊行物発明では、いかなるデータであるか定かでない点、
E.本件発明3では、プリンタからの同期信号が来ているときFIFOメモリにデータがあるかどうかを調べる工程と、該工程で前記FIFOメモリにデータがあれば前記プリンタへ出力し前記FIFOメモリにデータが存在しないときエラーであるとの処理を行う工程を有しているのに対して、刊行物発明では、その点が定かでない点。
[相違点の判断]
相違点A′及びBについて、
相違点Aと相違点A′の違いは、物と方法という発明のカテゴリーの違い以上のものでないから、結局、相違点A′及びBの判断は、上記相違点A及びBについての判断と同じである。
相違点Eについて、
上述のとおり、プリンタ出力制御部に対してライン同期信号を送出する周知のプリンタを刊行物発明の入出力装置として採用することは、当業者が容易であり、また、例えば、実願昭63-146595号(実開平2-68139号)のマイクロフィルム(申立人の提出した甲第6号証)の「ホワイトライン情報(第2図e)が存在しない場合(例えば印字領域R3)には当然印字用画素信号(同図c)が存在することになるから、印字用画素信号がカウントされなければ(つまりゼロであれば)これも異常であると判断して・・・異常検出信号を発生する」(10頁9〜14行)という明細書の記載及び第1〜3図の記載にみられるように、プリンタ出力制御部に対してライン同期信号を送出するプリンタにおいて、プリンタからの同期信号が来ているときに、印刷すべきデータが存在しないときエラーであるとの処理を行うことは周知であるから、これを上記採用に伴い適用して、相違点Eのように、プリンタからの同期信号が来ているときFIFOメモリにデータがあるかどうかを調べる工程と、該工程で前記FIFOメモリにデータがあれば前記プリンタへ出力し前記FIFOメモリにデータが存在しないときエラーであるとの処理を行う工程を有するようにすることは当業者が想到容易である。
したがって、本件発明3は、刊行物発明と周知技術から、当業者が容易に発明をすることができたものである。

(4)むすび
以上のとおり、本件請求項1乃至3に係る発明は、上記刊行物に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。
したがって、本件請求項1乃至3に係る発明についての特許は、拒絶の査定をしなければならない特許出願に対してされたものと認める。
よって、特許法等の一部を改正する法律(平成6年法律第116号)附則第14条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令(平成7年政令第205号)第4条第2項の規定により、結論のとおり決定する。
 
発明の名称 (54)【発明の名称】
プリンタ制御装置および方法
(57)【特許請求の範囲】
【請求項1】バスを介して与えられるイメージデータを連続した記憶領域に記憶するシステムメモリと、
前記システムメモリのイメージデータをFIFOメモリにDMA転送するDMA転送手段と、
前記FIFOメモリを介して前記バスに接続され、前記FIFOに記憶されたデータを読み出してプリンタへ出力するプリント出力制御手段とを備え、
前記DMA転送手段は、所定量の前記イメージデータの継続したDMA転送中に、前記FIFOメモリにおける空き領域の有無を検出し、前記FIFOメモリに空き領域が無い場合は空き領域が生じるまで前記DMA転送を一時停止し、前記プリント出力制御手段は、印刷すべきライン数を監視するライン数制御手段を有する
ことを特徴とするプリンタ制御装置。
【請求項2】バスを介して与えられるイメージデータを連続した記憶領域に記憶するシステムメモリと、
前記システムメモリのイメージデータをFIFOメモリにDMA転送するDMA転送手段と、
前記FIFOメモリを介して前記バスに接続され、前記FIFOに記憶されたデータを読み出してプリンタへ出力するプリント出力制御手段とを備え、
前記DMA転送手段は、所定量の前記イメージデータの継続したDMA転送中に、前記FIFOメモリにおける空き領域の有無を検出し、前記FIFOメモリに空き領域が無い場合は空き領域が生じるまで前記DMA転送を一時停止し、前記プリント出力制御手段は、ライン幅を超える部分の前記イメージデータは印刷を行わないデータ値に変更する
ことを特徴とするプリンタ制御装置。
【請求項3】バスを介して与えられるイメージデータを連続した記憶領域に記憶するシステムメモリと、前記システムメモリのイメージデータをFIFOメモリにDMA転送するDMA転送手段と、前記FIFOメモリを介して前記バスに接続され、前記FIFOに記憶されたデータを読み出してプリンタへ出力するプリント出力制御手段とを備えたプリント制御装置のプリンタ制御方法であって、
所定量の前記イメージデータの継続したDMA転送中に、前記FIFOメモリにおける空き領域の有無を検出する工程と、
前記空き領域検出工程の検出結果により前記FIFOメモリに空き領域が無い場合は空き領域が生じるまで前記DMA転送を一時停止する前記DMA転送手段の転送制御工程と、
前記プリンタからの同期信号が来ているとき前記FIFOメモリにデータがあるかどうかを調べる工程と、
該工程で前記FIFOメモリにデータがあれば前記プリンタへ出力し前記FIFOメモリにデータが存在しないときエラーであるとの処理を行う工程
を有していることを特徴とするプリンタ制御方法。
【発明の詳細な説明】
【0001】
【産業上の利用分野】
本発明は、メモリ上にイメージデータ(ビットマップデータ)を展開し、それをプリンタに出力して印刷させるプリンタ制御装置および方法に関するものである。
【0002】
【従来の技術】
(第1の従来例)
ホストコンピュータ等からのプリントデータを基にメモリ上にイメージデータを展開し、それをプリンタに出力して印刷させるプリンタ制御装置がある。
図5は、従来のそのようなプリンタ制御装置を示す図である。図5において、1はプリンタ制御装置、2はプリントインターフェース制御部、3はバス、4はCPU(中央演算処理装置)、5はシステムメモリ、6はイメージデータ、7はイメージメモリ、8はラインバッファ、9はデータの単位を変換するデータ変換手段としてのシフタ、10はプリント出力制御部、101は左マージン制御部、102は上マージン制御部、11は外部記憶装置、12はプリンタである。
【0003】
CPU4は、システムメモリ5に、印刷しようとするイメージデータを展開するが、イメージデータの展開は、用紙の1ページに印刷される状態がそのまま現出されるように行われる。展開するに際して補助的に必要とされる情報やデータ(例、フォントデータ)は、外部記憶装置11から提供される。イメージデータ6は、そのようにして展開されたイメージデータである。
【0004】
D11,D12等は、DMA転送のアクセス単位(例えば8画素とか16画素とか)のイメージデータである。D11〜D1Nは1ライン目のイメージデータ、D21〜D2Nは2ライン目のイメージデータ、DM1〜DMNは最終ラインであるMライン目のイメージデータである。
【0005】
プリントインターフェース制御部2にはイメージメモリ7が設けられ、システムメモリ5のイメージデータ6が、バス3を通って転送される。ラインバッファ8は、イメージメモリ7から1ライン分のデータを取り出しておくためのものであり、ここからシフタ9へ、DMA転送のアクセス単位分のデータが送られる。
【0006】
図6は、シフタ9の動作を説明する図である。DMA転送でのアクセス単位データを8画素分のデータであるとすると、シフタ9は、D11などの8画素分のデータをまとめて受け取り、1画素分づつプリンタ12へ出力する。
プリント出力制御部10は、ラインバッファ8からシフタ9への出力、およびシフタ9からプリンタ12への出力を制御する。例えば、出力タイミングは、プリンタ12からプリント出力制御部10へ送られて来るページ同期信号,ライン同期信号を基にして制御される。また、左マージン,上マージンは、予め左マージン制御部101,上マージン制御部102に設定されており、それらによって制御される。
なお、1ページのライン数,ライン幅は、システムメモリ5ないしはイメージメモリ7に展開されたイメージデータ6のライン数,ライン幅に一致する。ライン幅は、アクセス単位データの画素数の倍数となる。アクセス単位データD11等を8画素とすると、図5の場合、ライン幅は8×N画素となる。
【0007】
図7は、ライン幅がDMA転送のアクセス単位データの画素数の倍数とされているプリント状態を示す図である。図7において、20は用紙、21は印刷されたイメージ、22はライン同期信号、23は上マージン、24はイメージのライン数、25はページ同期信号、26は左マージン、27はイメージの印刷ライン幅である。
【0008】
(第2の従来例)
本発明に関連する他の従来技術としては、特開昭63-16324号公報の「印刷制御方式」がある。これは、展開したイメージデータの各ラインの先頭アドレスを記録したテーブルを設けておき、ライン毎にDMAアドレス(DMA…ダイレクト・メモリ・アクセス)の再設定を行いながら、イメージデータをDMA転送するものである。
【0009】
(第3の従来例)
更に、他の従来技術として、特開平2-48966号公報がある。これは、プリントインターフェース制御部にイメージメモリは持たず、システムメモリからラインバッファに1ライン分づつDMA転送するようにしたものである。このDMA転送は、プリンタからのライン同期信号に同期して行われる。
【0010】
【発明が解決しようとする課題】
しかしながら、前記した従来例には、次のような問題点があった。
第1の従来例には、1ページのイメージデータを展開しておくことが出来るメモリとして、システムメモリ5の他にイメージメモリ7をも持つ必要があり、コスト高になるという問題点があった。
第2の従来例には、DMA転送をライン毎に行うので、各ラインの先頭アドレスを記録するためのテーブルを作成しておかなければならず、そのために回路の数が多くなるという問題点があった。
第3の従来例には、プリンタからライン同期信号が来た時、バスが他の処理のために使用されていると、次のラインのイメージデータを転送することが出来ず、プリントするタイミングにイメージデータが間に合わなくなるという問題点があった。
本発明は、以上のような問題点を解決することを課題とするものである。
【0011】
【課題を解決するための手段】
上記課題を解決するために、本発明によるプリンタ制御装置は、バスを介して与えられるイメージデータを連続した記憶領域に記憶するシステムメモリと、前記システムメモリのイメージデータをFIFOメモリにDMA転送するDMA転送手段と、前記FIFOメモリを介して前記バスに接続され、前記FIFOに記憶されたデータを読み出してプリンタへ出力するプリント出力制御手段とを備え、上記DMA転送手段は、所定量の上記イメージデータの継続したDMA転送中に、上記FIFOメモリにおける空き領域の有無を検出し、上記FIFOメモリに空き領域が無い場合は空き領域が生じるまで上記DMA転送を一時停止する構成を有している。前記プリント出力制御手段は、印刷すべきライン数を監視するライン数制御手段を有している。
【0012】
また、上記プリント出力制御手段は、ライン幅を超える部分の上記イメージデータは印刷を行わないデータ値に変更するようにしても良い。
【0013】
また、本発明によるプリンタ制御方法は、バスを介して与えられるイメージデータを連続した記憶領域に記憶するシステムメモリと、前記システムメモリのイメージデータをFIFOメモリにDMA転送するDMA転送手段と、前記FIFOメモリを介して前記バスに接続され、前記FIFOに記憶されたデータを読み出してプリンタへ出力するプリント出力制御手段とを備えたプリント制御装置のプリンタ制御方法であって、所定量の上記イメージデータの継続したDMA転送中に、上記FIFOメモリにおける空き領域の有無を検出する工程と、上記空き領域検出工程の検出結果により上記FIFOメモリに空き領域が無い場合は空き領域が生じるまで上記DMA転送を一時停止する上記DMA転送手段の転送制御工程と、前記プリンタからの同期信号が来ているとき前記FIFOメモリにデータがあるかどうかを調べる工程と、該工程で前記FIFOメモリにデータがあれば前記プリンタへ出力し前記FIFOメモリにデータが存在しないときエラーであるとの処理を行う工程を有している。
【0014】
【作用】
本発明による、プリンタ制御装置および方法によれば、プリンタ制御装置のプリントインターフェース制御部に、FIFOのような一時記憶手段を設け、システムメモリからのイメージデータの転送を、その一時記憶手段へのDMA転送によって行う。一方、イメージデータのシステムメモリでの展開を、連続アドレス領域にて行っておく。DMA転送は、バスが空いていれば随時行うことが出来るから、一時記憶手段には、プリンタへの出力が途切れないようにイメージデータが供給される。そのため、プリントインターフェース制御部内に、印刷ページ全体のイメージデータを格納し得る大容量のメモリを設ける必要がなくなる。また、DMA転送は、各ライン毎にではなく、ページ全体のイメージデータを連続的に行うので、ラインの先頭アドレスを記録しておくテーブルを設ける必要がない。従って、コストが安くなる。
【0015】
【実施例】以下、本発明の実施例を図面に基づいて詳細に説明する。図1は、本発明の第1の実施例にかかわるプリンタ制御装置および方法を示す図である。符号は図5のものに対応し、13はDMA制御部、131はDMAアドレス制御部、132はDMAカウント制御部、14は一時記憶手段としてのFIFO(First In First Out)、15は一時記憶データ出力制御手段としてのFIFO制御部、103はライン数制御部である。図5の従来例と同じ符号の部分は、同様の機能を果たす。
【0016】
第5図の従来例と異なる第1の点は、プリントインターフェース制御部2の内部構成が変えられたという点である。即ち、イメージメモリ7とラインバッファ8が無くなり、その代わりに、DMA制御部13と、イメージデータを一時的に記憶する手段であるFIFO14と、FIFO14からシフタ9への出力を制御するFIFO制御部15(一時記憶制御手段)とが設けられている。
第5図の従来例と異なる第2の点は、システムメモリ5にイメージデータ6を展開する仕方が変えられたという点である。即ち、第5図の従来例では、ページに印刷する状態で展開していたが、第1の実施例では、ページに印刷する状態とは関係なく、メモリの連続した領域に展開している。
【0017】
システムメモリ5には、イメージデータが、1ラインの先頭のデータD11から最終ラインの末端のデータDMNまで、DMA転送のアクセス単位で連続して展開される。例えば、1ラインの最終データD1Nを展開したからといって改行することはせず、直ぐその後に2ラインの先頭データD21を展開する。この展開は、CPU4によってなされる。
イメージデータ6は、DMA制御部13により制御されるDMA転送により、FIFO14に順次転送される。その制御に先立ち、CPU4は、システムメモリ5に展開したイメージデータ6の先頭アドレス、つまりDMA転送開始アドレスをDMAアドレス制御部131にセットし、イメージデータ6のデータ量、つまり転送サイズをDMAカウント制御部132にセットする。
【0018】
シフタ9からプリンタ12への出力は、プリンタ12からのライン同期信号とかページ同期信号とかに同期して行われる。しかし、イメージデータ6のFIFO14へのDMA転送は、バス3が空いており、FIFO14に空きがある限り随時行うことが出来る。従って、FIFO14へのDMA転送は、シフタ9からプリンタ12への転送動作とは独立して行うことが出来る。
【0019】
FIFO制御部15は、FIFO14からシフタ9への出力を制御する。ライン幅は予めCPU4によりFIFO制御部15に設定されており、プリンタ12からのライン同期信号を受けると、シフタ9へデータを送出し始める。ライン幅分のデータを送出し終わると停止して、次のライン同期信号を待つ。
シフタ9からプリンタ12への出力は、プリント出力制御部10によって制御される。図5の従来例に比べると、ライン数制御部103が新たに設けられているが、このライン数制御部103は、印刷すべきラインはあと何ライン残っているかを監視する。最初に、1ページに印刷すべきライン数が、CPU4によりセットされ、1ライン分のイメージデータがプリンタ12に送られる毎に1つづつカウントダウンされる。
【0020】
ライン数制御部103は必須のものではなく、必要に応じて設けられる。これを設けておき、1ページのライン数をプリンタ12に出力し終えたところで、プリントインターフェース制御部2の動作を終了させる。
プリンタの種類によっては、1ページに印刷すべきライン数の印刷を終了したにもかかわらず、ライン同期信号を送って来るものがあるが、その場合にプリントインターフェース制御部2がまだ通常の動作状態にあると、シフタ9やFIFO14にはもはやデータが無いのをみて、印刷不能とか印刷不良とかの表示を出して動作を停止する等のエラー処理をすることになる。ライン数制御部103を設けて上記のように利用すれば、このようなエラー処理に至るのを防ぐことが出来る。
【0021】
図2は、本発明におけるデータ転送動作およびプリンタ出力動作を説明するフローチャートである。まず図2(イ)のフローチャートに従ってデータ転送動作を説明する。
ステップ1…システムメモリ5内に、イメージデータを展開するための領域を、連続アドレスにて確保する。
ステップ2…そこにイメージデータを展開する。
ステップ3…展開されたイメージデータ6の先頭アドレスを、DMA転送の開始アドレスとしてDMAアドレス制御部131にセットする。展開されたデータ量を、転送サイズとしてDMAカウント制御部132にセットする。
【0022】
ステップ4…FIFO14に空き領域があり、且つバス3が使用できれば、イメージデータ6をFIFO14へDMA転送する。
ステップ5…DMAカウント制御部132の値から、DMA転送したデータサイズをカウントダウンする。DMAカウント制御部132の新しい値は、まだDMA転送されないで残っているデータ量を示す。また、DMAアドレス制御部131の開始アドレスを、転送されずに残っているイメージデータ6の先頭アドレスの値に変える。
ステップ6…DMA転送が終了したかどうかチェックする。DMAカウント制御部132の値がゼロであれば、予定したDMA転送は終了したことになる。
ステップ7…まだ終了していなければ、FIFO14が満杯になったかどうか調べる。まだ空きがあれば、ステップ4に戻り、DMA転送を続ける。
【0023】
次に、図2(ロ)のフローチャートに従って、プリントインターフェース制御部2からプリンタ12へのデータ転送動作を説明する。
ステップ1…プリンタ12からのページ同期信号(垂直同期信号)が来ているかどうかチェックする。
ステップ2…来ていれば、ライン同期信号(水平同期信号)も来ているかどうかチェックする。
ステップ3…両方の同期信号が来ていれば、プリンタ12へデータを出力しなければならないが、FIFO14にデータがあるかどうか調べる。
【0024】
ステップ4…FIFO14にデータがなければ、出力すべきなのにデータが存在しないという状態になっているので、エラーであるとの処理をする。
ステップ5…FIFO14にデータがあれば、シフタ9を介してプリンタ12へ出力する。
ステップ6…FIFO14からシフタ9へは、予めCPU4により設定されたライン幅分のデータが送られるよう、FIFO制御部15で制御されるが、そのデータ量が転送されたかどうかをチェックする。1ライン分転送されると、ライン数制御部103の値が、1だけカウントダウンされる。
ステップ7…設定されたライン数分だけ転送したかどうかチェックする。ライン数制御部103の値がゼロとなっていれば、転送は終了している。転送終了していれば、プリントインターフェース制御部2の動作を終了させる。
用紙にプリントされた状態は、従来と同じで、図7のようになる。
【0025】
(第2の実施例)図3は、本発明の第2の実施例にかかわるプリンタ制御装置および方法を示す図である。符号は図1のものに対応し、104はライン幅制御部である。第1の実施例と異なる点は、プリント出力制御部10にライン幅制御部104を追加した点である。第1の実施例では、ライン幅がDMA転送のアクセス単位(例、8画素単位)でしか設定できなかったが、第2の実施例では、イメージデータが上記アクセス単位でしか用意されていなくっても、ライン幅は1画素単位の精度で印刷できるようにしたものである。
【0026】
図9は、第2の実施例によるプリント状態を示す図である。符号は図7のものに対応し、27はイメージの印刷ライン幅、28はイメージの設定ライン幅である。Kの添字の付いたD1K,D2K,DMKは、DMA転送のアクセス単位の画素数(例、8画素)より少ない画素数(例、1画素)のデータである。
【0027】
イメージデータ上でのライン幅の設定は、第1の実施例(図1)と同様にして、CPU4によってFIFO制御部15に対して行われる。ここでの設定は、前記アクセス単位データ幾つで1ラインとするかというように、アクセス単位データを単位として行われる。
もし、ここで設定されたライン幅のイメージデータを全てプリンタ12に送って印刷すると、最初のラインは、図9のD11からD1Nまでが印刷されるというように、図9に図示したイメージの設定ライン幅28の幅に印刷される。これは第1の実施例と同様である(図7参照)。
【0028】
一方、ライン幅制御部104には、実際に印刷するライン幅を、FIFO制御部15に設定されたライン幅より短い範囲で、1画素単位で設定する。シフタ9からプリンタ12への出力の制御はプリント出力制御部10によって行われるが、その際、ライン幅制御部104で設定したライン幅を超える部分のデータは、印刷を行わないデータ値(例えば、ゼロ)に強制的に変更されて出力される。従って、実際に印刷されるライン幅は、図9に図示するイメージの印刷ライン幅27となる。ライン幅制御部104での設定は1画素単位で行うから、ライン幅を1画素単位で調節できる。
なお、イメージデータ値の強制的変更は、FIFO14からシフタ9へ出力する時に行ってもよい。
【0029】
(第3の実施例)
図4は、本発明の第3の実施例にかかわるプリンタ制御装置および方法を示す図である。符号は図1のものに対応し、16は拡張FIFO制御部である。拡張FIFO制御部16は、FIFO14からシフタ9への出力を制御すると共に、シフタ9からプリンタ12への出力の制御にも関与する。即ち、シフタ9からプリンタ12へ出力している時、1画素単位で所定のライン幅分だけ出力すると、出力を一旦停止する。そして、次のライン同期信号が来た時、出力を再開する。
【0030】
一方、システムメモリ5にイメージデータ6を展開する際、実際に印刷しようとしているライン幅に合わせ、それに必要なデータを展開する。即ち、第2の実施例では、図9の最初のラインに例をとれば、データD1Kの次のデータから最後のD1Nまでのデータは、ライン幅を超える位置のデータであったために印刷されず、無駄なデータとして終わってしまったが、第3の実施例では、そのような無駄なデータの展開は最初からしない。
【0031】
第3の実施例(図4)のシステムメモリ5では、1ライン目のデータとしてD11〜D1Kまでが展開されているが、印刷しようとしているライン幅がDMA転送のアクセス単位データの倍数ではない場合には、1ラインの末端のデータD1Kは該アクセス単位以下のデータ(例えば、3画素とか2画素)となる。2ライン目の最初の部分のデータD21のデータサイズは、1ライン目の末端のデータD1Kと合わせて1つのアクセス単位データとなるようなデータサイズとされる。他のラインの末端および先頭も、同様に展開される。
【0032】
FIFO14へ転送されたD1KとD21は、やがてシフタ9へ出力されるが、シフタ9から1画素単位でプリンタ12へ出力して行き、D1Kのデータを送り終えたところで、拡張FIFO制御部16はライン幅分だけ送出したことを知る。そこでプリンタ12への出力を停止する。D21のデータの送出は、プリンタ12から次のライン同期信号が来てから開始されるが、そのデータは2ライン目の先頭からの印刷に使用される。
【0033】
図8は、第3の実施例によるプリント状態を示す図である。符号は、図7のものに対応している。前記した動作により、データD11〜D1Kで1ライン目が印刷され、データD21〜D2Kで2ライン目が印刷されている。D1KはDMA転送のアクセス単位以下のデータであるから、イメージの印刷ライン幅27は、任意の画素数の長さとすることが出来る。
【0034】
図10は、DMA制御部13の他の構成例を示す図である。現アドレス検知部31は、DMA転送中の現在のアドレスを検知する。アドレス比較部30は、その現在のアドレスと比較アドレス提供部32のアドレスとを比較する。比較アドレス提供部32には、DMA転送開始アドレス321とDMA転送終了アドレス322とが設定されており、それらとの比較により、転送の開始と終了とを判断する。
【0035】
【発明の効果】
以上述べた如く、本発明のプリンタ制御装置および方法によれば、システムメモリに展開されたイメージデータは、DMA転送によりプリントインターフェース制御部内の一時記憶手段(FIFO)に随時送られる。このDMA転送は、プリンタのプリントするタイミング(例、ライン同期信号等)とは無関係に、バスが空いている時に随時行えるので、プリントするタイミングにイメージデータが間に合わなくなることはない。従って、1ページのイメージデータを保持しておけるメモリを、プリントインターフェース制御部内に持つ必要がない。また、イメージデータをシステムメモリの連続アドレス領域に展開しておき、DMA転送を各ライン毎ではなく連続的に行うので、各ラインの先頭アドレスを記録するためのテーブルなどは設ける必要がない。従って、コストが安くなる。
【図面の簡単な説明】
【図1】本発明の第1の実施例にかかわるプリンタ制御装置および方法を示す図
【図2】本発明におけるデータ転送動作およびプリンタ出力動作を説明するフローチャート
【図3】本発明の第2の実施例にかかわるプリンタ制御装置および方法を示す図
【図4】本発明の第3の実施例にかかわるプリンタ制御装置および方法を示す図
【図5】従来のプリンタ制御装置を示す図
【図6】シフタの動作を説明する図
【図7】ライン幅がDMA転送のアクセス単位の画素数の倍数とされているプリント状態を示す図
【図8】第3の実施例によるプリント状態を示す図
【図9】第2の実施例によるプリント状態を示す図
【図10】DMA制御部の他の構成例を示す図
 
訂正の要旨 審決(決定)の【理由】欄参照。
異議決定日 2006-01-23 
出願番号 特願平5-164170
審決分類 P 1 651・ 121- ZA (B41J)
最終処分 取消  
前審関与審査官 上田 正樹  
特許庁審判長 番場 得造
特許庁審判官 國田 正久
藤本 義仁
登録日 2002-08-02 
登録番号 特許第3334258号(P3334258)
権利者 富士ゼロックス株式会社
発明の名称 プリンタ制御装置および方法  
代理人 柳澤 正夫  
代理人 柳澤 正夫  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ