ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 一部無効 ５項１、２号及び６項 請求の範囲の記載不備 H01L |
|---|---|
| 管理番号 | 1152387 |
| 審判番号 | 無効2006-80099 |
| 総通号数 | 88 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2007-04-27 |
| 種別 | 無効の審決 |
| 審判請求日 | 2006-05-26 |
| 確定日 | 2007-01-04 |
| 訂正明細書 | 有 |
| 事件の表示 | 上記当事者間の特許第3203731号発明「半導体素子基板および実装方法、柱状端子付き基板およびその製造方法」の特許無効審判事件について、次のとおり審決する。 |
| 結論 | 訂正を認める。 本件審判の請求は、成り立たない。 審判費用は、請求人の負担とする。 |
| 理由 |
第1 手続の経緯 平成 4年 2月 5日 特許出願 平成13年 6月29日 設定登録(特許第3203731号) 平成14年 2月27日 異議申立(異議2002-70514号) 平成15年 2月 7日 訂正請求書の提出 平成15年 3月20日 特許異議の決定 (結論:訂正を認める。請求項7、8に係る特許を取り消す。) 平成18年 5月26日 本件無効審判請求 平成18年 7月14日 答弁書及び訂正請求書の提出 平成18年 8月25日 弁駁書の提出 第2 訂正の適否についての判断 1.訂正の内容 平成18年7月14日付けの訂正請求は、本件特許明細書及び図面を訂正請求書に添付した訂正明細書及び図面のとおりに訂正することを求めるものであり、その訂正の内容は次のとおりである。 (1)訂正事項a 特許請求の範囲の請求項4の記載 「半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、前記柱状導体バンプが前記基板内部の内層導体パターンと直結された柱状端子付き基板。」 を、 「半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、前記柱状端子が前記基板内部の内層導体パターンと直結された柱状端子付き基板。」 と訂正する。 (2)訂正事項b 段落【0013】の記載 「また、バンプ形成用シートが、基板構成シートより高い焼結温度を有し、バンプ形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結のバンプ形成用シートを除去するようにしたものである。また、半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、前記柱状導体バンプが前記基板内部の内層導体パターンと直結された柱状端子付き基板である。また、前記柱状端子が多端子のピングリッドアレイであることを特徴とするものである。また、前記柱状端子を設けた面の反対面に半導体素子が実装され、前記半導体素子の電極パッドと前記柱状端子とが電気的に接続されているものである。また、基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記2種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去して基板面に対して上方に突出する柱状端子を形成する工程を含む、基板面に対して上方に突出する柱状端子付き基板の製造方法である。また、柱状端子形成用シートが、基板構成シートより高い焼結温度を有し、柱状端子形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結の柱状端子形成用シートを除去するものである。」 を 「また、バンプ形成用シートが、基板構成シートより高い焼結温度を有し、バンプ形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結のバンプ形成用シートを除去するようにしたものである。また、半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、前記柱状端子が前記基板内部の内層導体パターンと直結された柱状端子付き基板である。また、前記柱状端子が多端子のピングリッドアレイであることを特徴とするものである。また、前記柱状端子を設けた面の反対面に半導体素子が実装され、前記半導体素子の電極パッドと前記柱状端子とが電気的に接続されているものである。また、基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記2種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去して基板面に対して上方に突出する柱状端子を形成する工程を含む、基板面に対して上方に突出する柱状端子付き基板の製造方法である。また、柱状端子形成用シートが、基板構成シートより高い焼結温度を有し、柱状端子形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結の柱状端子形成用シートを除去するものである。」 と訂正する。 (3)訂正事項c 段落【0020】の記載 「図4(a)?(g)にピングリッドアレイ端子形成工程を示す。図に示すように柱状端子11は第1の実施例の柱状バンプ形成工程と同様に形成する。この場合、柱状端子11は長方形の基板の四辺に形成し、そのそれぞれの柱状端子11と導通のある電極12を柱状端子11を有する面の反対面に形成しておく。その後、図4(g)に示すように、柱状端子11を設けた面の反対面に半導体素子6を実装し、その半導体素子6の電極パッド8と基板上の導体電極12をワイヤボンディング法により金ワイヤ13で電気的に接続する。図5(a)?(c)にピングリッドアレイ本体の構成を示す。半導体素子7と導通のある柱状端子11がピングリッドアレイ本体14の内部より直結していることが特徴である。図5(b)は4端子のピングリッドアレイを、図5(c)は多端子のピングリッドアレイの構成を示す。」 を 「図4(a)?(g)にピングリッドアレイ端子形成工程を示す。図に示すように柱状端子11は第1の実施例の柱状バンプ形成工程と同様に形成する。この場合、柱状端子11は長方形の基板の四辺に形成し、そのそれぞれの柱状端子11と導通のある電極12を柱状端子11を有する面の反対面に形成しておく。その後、図4(g)に示すように、柱状端子11を設けた面の反対面に半導体素子6を実装し、その半導体素子6の電極パッド8と基板上の導体電極12をワイヤボンディング法により金ワイヤ13で電気的に接続する。図5(a)?(c)にピングリッドアレイ本体の構成を示す。半導体素子6と導通のある柱状端子11がピングリッドアレイ本体14の内部より直結していることが特徴である。図5(b)は4端子のピングリッドアレイを、図5(c)は多端子のピングリッドアレイの構成を示す。」 と訂正する。 (4)訂正事項d 【発明の名称】の記載 「半導体素子基板および実装方法、柱状端子付き基板およびその製造方法」を「半導体素子基板および実装方法、柱状端子付き基板」と訂正する。 (5)訂正事項e 【図5】(a) 符号「7」を符号「6」と訂正する。 2.訂正の目的の適否、新規事項の有無及び拡張・変更の存否 (1)上記訂正事項aについて検討する。 訂正前の特許請求の範囲の請求項4には、「前記柱状導体バンプ」との記載があるが、先行する「半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、」には、柱状導体バンプについての記載がなく、先行するもののない「柱状導体バンプ」を「前記柱状導体バンプ」とした訂正前の特許請求の範囲の請求項4の記載は、それ自体で、誤りであることが明らかである。 そこで、本件明細書の発明の詳細な説明及び図面を検討するに、訂正前の明細書及び訂正前の図面に、以下の記載があることが認められる。 (i)「第2の実施例として、以下にピングリッドアレイの端子形成方法を図面を参照しながら説明する。 図4(a)?(g)にピングリッドアレイ端子形成工程を示す。図に示すように柱状端子11は第1の実施例の柱状バンプ形成工程と同様に形成する。この場合、柱状端子11は長方形の基板の四辺に形成し、そのそれぞれの柱状端子11と導通のある電極12を柱状端子11を有する面の反対面に形成しておく。その後、図4(g)に示すように、柱状端子11を設けた面の反対面に半導体素子6を実装し、その半導体素子6の電極パッド8と基板上の導体電極12をワイヤボンディング法により金ワイヤ13で電気的に接続する。図5(a)?(c)にピングリッドアレイ本体の構成を示す。半導体素子7と導通のある柱状端子11がピングリッドアレイ本体14の内部より直結していることが特徴である。図5(b)は4端子のピングリッドアレイを、図5(c)は多端子のピングリッドアレイの構成を示す。」(段落【0019】?【0020】) (ii)「さらに、本発明のピングリッドアレイの柱状端子においても、そのピンピッチ精度は工程上の孔開け位置精度と孔径によって決まるため、ピンをピングリッドアレイの電極にロウ付けする従来の工程より微細ピッチピンの形成が可能である。 このような半導体素子の実装基板およびピングリッドアレイの柱状端子は、従来のセラミック多層基板製造用の設備で容易に実現でき、新たな設備を必要としないので、極めて実用価値の高いものである。」(段落【0023】?【0024】) (iii)図5には、内層導体パターン5と直結された柱状端子11が示されている。(【図5】) これら訂正前明細書の発明の詳細な説明の記載及び訂正前図面によれば、柱状端子付き基板について、「柱状端子11がピングリッドアレイ本体14の内部より直結している」との記載と、「本発明のピングリッドアレイの柱状端子においても、そのピンピッチ精度は工程上の孔開け位置精度と孔径によって決まるため、ピンをピングリッドアレイの電極にロウ付けする従来の工程より微細ピッチピンの形成が可能である」との効果からみて、柱状端子付き基板において、ピンをピングリッドアレイの電極にロウ付けする従来の工程とは異なり、柱状端子をピングリッドアレイ本体の内部より直結させることで、ピンピッチ精度が工程上の孔開け位置精度と孔径によって決まり、ピンをピングリッドアレイの電極にロウ付けする従来の工程より微細ピッチピンの形成が可能となるようにしたものであることが当業者に当然に理解される。 このことからすると、訂正前明細書の特許請求の範囲の請求項4に記載されていた「前記基板内部の内層導体パターンと直結された」部材である「前記柱状導体バンプ」は、「前記柱状端子」の誤記であることは明らかであり、訂正事項aは、誤記の訂正を目的とする訂正に該当する。 また、訂正事項aは、願書に添付した明細書又は図面に記載した事項の範囲内においてしたものであって、かつ、実質上特許請求の範囲を拡張し、又は変更するものでもない。 この点について、請求人は平成18年8月25日付け弁駁書において、上記訂正は、実質上特許請求の範囲を拡張するものである旨主張している。 しかしながら、特許請求の範囲中の記載が、それ自体で誤りであることが明らかであり、正しい記載が明らかである場合において、その誤りを本来の正しい記載にする訂正は、実質上特許請求の範囲を拡張するものとはいえないので、上記のとおり、「前記柱状導体バンプ」を「前記柱状端子」と訂正することが、実質上特許請求の範囲を拡張するものとはいえず、したがって、請求人の上記主張は採用できない。 (2)上記訂正事項bについて検討する。 訂正事項bは、訂正事項aの特許請求の範囲の訂正に基づき、訂正後の特許請求の範囲と整合するよう、発明の詳細な説明の記載を訂正するものであるので、明りょうでない記載の釈明を目的とする訂正に該当する。 また、訂正事項bは、願書に添付した明細書又は図面に記載した事項の範囲内においてしたものであって、かつ、実質上特許請求の範囲を拡張し、又は変更するものでもない。 (3)上記訂正事項c、eについて検討する。 訂正事項cは、段落【0020】において「半導体素子7」を「半導体素子6」と訂正し、訂正事項eは、【図5】(a)中の半導体素子に相当する部材の符号「7」を符号「6」と訂正するものであるが、符号「7」は柱状バンプに用いられており、明細書及び図面中の他の記載が全て半導体素子の符号を「6」としていることから、段落【0020】における「半導体素子7」の記載は「半導体素子6」の誤記であり、【図5】(a)中の符号「7」は符号「6」の誤記であることは明白であり、訂正事項c及びeは、誤記の訂正を目的とするものに該当する。 また、訂正事項c及びeは、願書に添付した明細書又は図面に記載した事項の範囲内においてしたものであって、かつ、実質上特許請求の範囲を拡張し、又は変更するものでもない。 (4)上記訂正事項dについて検討する。 訂正事項dは、特許請求の範囲の記載と整合するように発明の名称を訂正するものであるので、明りょうでない記載の釈明を目的とする訂正に該当する。 また、訂正事項dは、願書に添付した明細書又は図面に記載した事項の範囲内においてしたものであって、かつ、実質上特許請求の範囲を拡張し、又は変更するものでもない。 3.むすび 以上のとおりであるから、平成18年7月14日付けの訂正は、経過措置に基き、平成6年改正前特許法第134条第2項ただし書きの規定に適合し、特許法第134条の2第5項において準用する平成6年改正前特許法第126条第2項の規定に適合するので、当該訂正を認める。 第3 本件発明 上記第2に記載したとおり、本件特許の明細書及び図面についての訂正が認められるから、本件の特許請求の範囲の請求項4ないし6に係る発明は、平成18年7月14日付け訂正請求書に添付した訂正明細書の特許請求の範囲の請求項4ないし6に記載されたとおりの次のものと認める。 「【請求項4】 半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、前記柱状端子が前記基板内部の内層導体パターンと直結された柱状端子付き基板。 【請求項5】 柱状端子は、多端子のピングリッドアレイであることを特徴とする請求項4記載の柱状端子付き基板。 【請求項6】 柱状端子を設けた面の反対面に半導体素子が実装され、前記半導体素子の電極パッドと前記柱状端子とが電気的に接続されている請求項5記載の柱状端子付き基板。」 第4 当事者の主張 1.請求人の主張 (1)請求人が主張する無効理由 請求人は、本件特許の請求項4ないし6に係る発明についての特許を無効とする、との審決を求め、審判請求書及び平成18年8月25日付け弁駁書によれば、その理由は、以下のとおりである。 無効理由a.請求項4には、「前記柱状導体バンプ」との記載があるが、この記載部分より前に「柱状導体バンプ」についての記載が全くなく、請求項4に係る発明が明確ではない。また、請求項4に係る発明が明確ではないため、請求項4に従属する請求項5及び請求項6に係る発明も明確ではない。 したがって、請求項4、5及び6の記載は、平成6年改正前特許法第36条第5項第2号に規定する要件を満たしていないので、本件特許の請求項4、5及び6に係る特許は、同法第123条第1項第4号の規定により無効である。 無効理由b.請求項4、5及び6に記載された発明は、甲第1号証に記載された発明であるから、本件特許の請求項4、5及び6に係る特許は、特許法第29条第1項第3号の規定に違反してされたものであり、特許法第123条第1項第2号の規定により無効である。 無効理由c.請求項4、5及び6に記載された発明は、甲第1号証及び本件特許の出願時における技術常識に基いて当業者が容易に発明をすることができた発明であるから、本件特許の請求項4、5及び6に係る特許は、特許法第29条第2項の規定に違反してされたものであり、特許法第123条第1項第2号の規定により無効である。 (2)無効理由の補正について 無効理由b及びcは、上記弁駁書で追加された新たな無効理由であるところ、別途、「補正許否の決定」のとおり、無効理由b及びc(補正許否決定の理由1及び2に相当。)を追加する補正は不許可となった。 したがって、無効理由aについて、以下検討する。 2.被請求人の主張 被請求人は、本件特許の請求項4、5及び6に係る発明についての特許は、請求人が主張する無効理由によって無効とされるべきものではない旨主張している。 第5 無効理由に対する判断 無効理由aについて検討すると、請求人が上記主張する記載不備は、上記訂正請求により、「前記柱状導体バンプ」を「前記柱状端子」とする訂正により解消した。 第6 むすび 以上のとおりであるから、請求人の主張する理由によっては、本件請求項4ないし6に係る発明についての特許を無効とすることはできない。 審判に関する費用については、特許法第169条第2項の規定で準用する民事訴訟法第61条の規定により、請求人が負担すべきものとする。 よって、結論のとおり審決する。 |
| 発明の名称 |
(54)【発明の名称】 半導体素子基板および実装方法、柱状端子付き基板 (57)【特許請求の範囲】 【請求項1】半導体素子を実装する基板と、基板面に対して上方に突出する柱状導体バンプとを備え、前記柱状導体バンプが前記基板内部の内層導体パターンと直結しており、前記柱状導体バンプ上に半導体素子の電極パッドを接合してなる半導体素子実装基板。 【請求項2】基板構成シートとバンプ形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記2種類のシートのうちバンプ形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去する工程と、最上層を除去することにより形成した柱状バンプ上に半導体素子をフェースダウンボンディング法により実装する工程を含む半導体素子実装方法。 【請求項3】バンプ形成用シートが、基板構成シートより高い焼結温度を有し、バンプ形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結のバンプ形成用シートを除去する請求項2記載の半導体素子実装方法。 【請求項4】半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、前記柱状端子が前記基板内部の内層導体パターンと直結された柱状端子付き基板。 【請求項5】柱状端子は、多端子のピングリッドアレイであることを特徴とする請求項4記載の柱状端子付き基板。 【請求項6】柱状端子を設けた面の反対面に半導体素子が実装され、前記半導体素子の電極パッドと前記柱状端子とが電気的に接続されている請求項5記載の柱状端子付き基板。 【発明の詳細な説明】 【0001】 【産業上の利用分野】 本発明は半導体素子をセラミック基板にバンプ接合する、耐熱衝撃性の半導体素子実装基板および実装方法に関する。 【0002】 【従来の技術】 従来、裸の半導体素子を導体パターンが形成された基板に電気的に接続する方法としては、半導体素子の電極パッド上に、メッキ法により突出接点を形成し、この突出接点に基板を接続するのが一般的であった。 【0003】 また、米国特許第4661192号明細書においては、導電性接着剤を用いてフェースダウンにより半導体素子を基板に簡易的に接続する方法が述べられている。 【0004】 以下に従来の半導体素子の接続方法を図面を参照しながら説明する。図6(a)?(d)に従来の半導体素子の接続工程を示す。図6(a)は半導体素子に突出接点を形成する工程を示す。図に示すように、半導体素子15上に形成された電極パッド上に、金属ボール21を溶融して接続する。金属ボール21の作成は、キャピラリを通って支持されている金属ワイヤ19を水素炎トーチで加熱溶融してボール18を形成し、キャピラリ17を電極パッド16に押接してボール18を電極パッド16にボール18を固着する。その後、金属ワイヤ19を引張って切断し、電極パッド16上に金属ボール21と残存金属ワイヤ22からなる突出接点を形成する。 【0005】 つぎに、図6(b)に示すように、金属ボール22を固着した半導体素子15を、平坦面が形成された基材24に押しつけることにより、平坦化したボール23を得る。 【0006】 さらに、図6(c)に示すように、平坦化したボール23を接続した半導体素子15を、支持基材26上に塗布した導電性接着剤25に当接することにより、平坦化したボール23上にのみ導電性接着剤を転写する。 【0007】 上記のようにして、電極パッド16上の平坦化したポール23上に導電性接着剤25を形成した半導体素子15を、図6(a)に示すように、基板28の導体パターン27に位置合せして固着することによって、電気的な接続を行うものである。 【0008】 【発明が解決しようとする課題】 しかし、上記のような従来の半導体素子と基板との電気的接続方法では熱膨張係数の異なる半導体素子と基板を非常に接近して接続するため、熱膨張により発生する応力により接続部が破断するという課題があった。 【0009】 また、半導体素子の接合ピッチ幅は、電極パッドに固着するボールの形状とキャピラリの寸法により規制されるため、半導体素子の基板への微細接合が困難であるという課題があった。 【0010】 本発明は上記の課題を解決するもので、基板上に柱状バンプを形成し、その柱状バンプに半導体素子を信頼性良く電気的に接続することのできる半導体素子の実装基板および実装方法を提供することを目的とするものである。 【0011】 【課題を解決するための手段】 本発明は上記の課題を解決するため、半導体素子を実装する基板と、基板面に対して上方に突出する柱状導体バンプとを備え、前記柱状導体バンプが前記基板内部の内層導体パターンと直結しており、前記柱状導体バンプ上に半導体素子の電極パッドを接合するようにしたものである。 【0012】 また、基板構成シートとバンプ形成用シートを形成する工程と、前記両シートを孔開けし、その孔を導体ペーストで埋める工程と、2種類のシートのうちバンプ形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去する工程と、そのときに形成した柱状バンプ上に半導体素子をフェースダウンボンディング法により実装する工程とを経て半導体素子を実装するようにしたものである。 【0013】 また、バンプ形成用シートが、基板構成シートより高い焼結温度を有し、バンプ形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結のバンプ形成用シートを除去するようにしたものである。また、半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、前記柱状端子が前記基板内部の内層導体パターンと直結された柱状端子付き基板である。また、前記柱状端子が多端子のピングリッドアレイであることを特徴とするものである。また、前記柱状端子を設けた面の反対面に半導体素子が実装され、前記半導体素子の電極パッドと前記柱状端子とが電気的に接続されているものである。また、基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記2種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去して基板面に対して上方に突出する柱状端子を形成する工程を含む、基板面に対して上方に突出する柱状端子付き基板の製造方法である。また、柱状端子形成用シートが、基板構成シートより高い焼結温度を有し、柱状端子形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結の柱状端子形成用シートを除去するものである。 【0014】 【作用】 本発明は上記の構成と方法によって、バンプを柱状にすることにより、熱膨張係数の異なる半導体素子とセラミック基板を接続しても熱によって発生するせん断応力を柱状バンプ部で緩衝するため、周囲の温度変化に対して非常に安定で、信頼性の高い半導体素子の実装基板および実装方法が実現できることとなる。 【0015】 【実施例】 以下に本発明の一実施例の半導体素子の実装基板および実装方法について、図面を参照しながら説明する。 【0016】 図1(a)?(g)は第1の実施例の柱状バンプ形成工程を示す。 図1(a)、(b)に示すように基板構成シート1とバンプ形成用シート2はシート成形工程により高分子シート3上に形成される。基板構成シート1の材料はアルミナにガラスを含ませた低温焼結材料であり、バンプ形成用シート2の材料は基板構成シート1より高い焼結温度をもつ材料、例えば、純アルミナ,窒化ボロン,酸化マグネシウムなどを使用する。このようにして形成した両シートを図1(c),(d)に示すように孔開けを行い、その孔を導体ペースト4で充填する。この導体ペースト4の主材料としては一般に酸化銅を使用するが、他の材料、たとえば金,銀などを使用してもよい。つぎに図1(e)に示すように、バンプ形成用シート2を最上層とし、複数の基板構成シート1を下層として順次積層する。このとき、基板シートの間に内層導体パターン5が形成される。この積層シートを低温焼結材料からなる基板構成シート1のみが焼結する温度で焼成し、この温度で焼結し得なかったバンプ形成用シート2からなる最上層のみを除去する。以上の工程により、図1(f)に示すように柱状バンプ7が形成される。 【0017】 さらに、図1(g)に示すように、電極パッド8上に半田バンプ9をつけた半導体素子6を柱状バンプ上にフェースダウンし加熱炉に通すことにより半田付けを行い電気的な接続を行う。 【0018】 図2に半導体素子の実装基板形成工程での柱状バンプ構成を示す。図に示すように、基板10の上面よりも上方に高く柱状にバンプ7を形成しているのが特徴である。また、図3に柱状バンプ上に半導体素子を実装した構成を示す。図に示すように、半導体素子6と基板1を柱状バンプ7を介して接合しているのを特徴としている。 【0019】 第2の実施例として、以下にピングリッドアレイの端子形成方法を図面を参照しながら説明する。 【0020】 図4(a)?(g)にピングリッドアレイ端子形成工程を示す。図に示すように柱状端子11は第1の実施例の柱状バンプ形成工程と同様に形成する。この場合、柱状端子11は長方形の基板の四辺に形成し、そのそれぞれの柱状端子11と導通のある電極12を柱状端子11を有する面の反対面に形成しておく。その後、図4(g)に示すように、柱状端子11を設けた面の反対面に半導体素子6を実装し、その半導体素子6の電極パッド8と基板上の導体電極12をワイヤボンディング法により金ワイヤ13で電気的に接続する。図5(a)?(c)にピングリッドアレイ本体の構成を示す。半導体素子6と導通のある柱状端子11がピングリッドアレイ本体14の内部より直結していることが特徴である。図5(b)は4端子のピングリッドアレイを、図5(c)は多端子のピングリッドアレイの構成を示す。 【0021】 上記の構成により、熱衝撃に強く、バンプのピッチ精度の高い実装が可能となる。 【0022】 【発明の効果】 以上の実施例の説明から明らかなように本発明の半導体素子の実装基板および実装方法によれば、バンプを柱状に形成することにより、熱膨張係数の異なる半導体素子と基板を接続しても柱状バンプが歪を吸収し、熱によるせん断応力に対して非常に安定になる。また、従来の半導体素子側形成のボール状バンプから基板側形成の柱状バンプにしたことにより、バンプのピッチ精度が向上し、半導体素子の実装基板への微細接合が可能となる。 【0023】 さらに、本発明のピングリッドアレイの柱状端子においても、そのピンピッチ精度は工程上の孔開け位置精度と孔径によって決まるため、ピンをピングリッドアレイの電極にロウ付けする従来の工程より微細ピッチピンの形成が可能である。 【0024】 このような半導体素子の実装基板およびピングリッドアレイの柱状端子は、従来のセラミック多層基板製造用の設備で容易に実現でき、新たな設備を必要としないので、極めて実用価値の高いものである。 【図面の簡単な説明】 【図1】 (a)?(g)本発明の第1の実施例の柱状バンプ形成工程および半導体実装工程を示す断面図 【図2】 同基板上での柱状バンプの構成を示す断面図 【図3】 同半導体素子を基板に実装した状態の構成を示す断面図 【図4】 (a)?(g)第2の実施例のピングリッドアレイの柱状端子形成工程を示す断面図 【図5】 (a)同4端子ピングリッドアレイの柱状端子の構成を示す断面図 (b)同4端子ピングリッドアレイの側面図 (c)同多端子ピングリッドアレイの斜視図 【図6】 (a)?(d)従来の半導体素子の実装工程を示す断面図 【符号の説明】 1 基板構成シート 2 バンプ形成用シート 3 高分子シート 4,5 導体ペースト 6 半導体素子 7 柱状バンプ 8 電極パッド 9 半田バンプ 10 基板 11 柱状端子 12 導体電極 13 金ワイヤ 14 ピングリッドアレイ本体 【図面】  |
| 訂正の要旨 |
審決(決定)の【理由】欄参照。 |
| 審理終結日 | 2006-10-24 |
| 結審通知日 | 2006-11-01 |
| 審決日 | 2006-11-16 |
| 出願番号 | 特願平4-19766 |
| 審決分類 |
P
1
123・
534-
YA
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 川真田 秀男 |
| 特許庁審判長 |
池田 正人 |
| 特許庁審判官 |
岡 和久 宮崎 園子 |
| 登録日 | 2001-06-29 |
| 登録番号 | 特許第3203731号(P3203731) |
| 発明の名称 | 半導体素子基板および実装方法、柱状端子付き基板 |
| 代理人 | 特許業務法人池内・佐藤アンドパートーナーズ |
| 代理人 | 特許業務法人池内・佐藤アンドパートーナーズ |