• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 訂正 特36 条４項詳細な説明の記載不備 訂正しない G02F
審判 訂正 ５項１、２号及び６項 請求の範囲の記載不備 訂正しない G02F
審判 訂正 4項(134条6項)独立特許用件 訂正しない G02F
審判 訂正 2項進歩性 訂正しない G02F
管理番号 1164866
審判番号 訂正2006-39141  
総通号数 95 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2007-11-30 
種別 訂正の審決 
審判請求日 2006-08-30 
確定日 2007-10-10 
事件の表示 特許第3241708号に関する訂正審判事件について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 I.本件訂正審判の経緯
本件は、特許第3241708号の明細書を訂正することについて、平成18年8月30日に審判請求がなされたものであって、平成18年9月27日付けで訂正拒絶理由通知書を送付したところ、平成18年10月30日に意見書の提出がなされたものである。
なお、本件特許に係る経緯の大要及び本件訂正請求の内容は、次の訂正拒絶理由通知書の内容に記載したとおりであり、また、本件訂正審判について、平成18年9月28日付けでチーメイオプトエレクトロニクスコーポレーションより、また、平成18年10月2日付けでバイ・デザイン株式会社より上申書の提出がなされている。

II.訂正拒絶理由通知書の内容
平成18年9月27日付け訂正拒絶理由通知書の内容は、次のとおりである。

『本件審判の手続において、平成18年8月30日に請求人が行った、願書に添付した明細書又は図面の訂正の請求は、合議の結果、以下の理由によって拒絶すべきものと認められます。これについて意見がありましたら、この通知の発送の日から30日以内に意見書の正本1通及びその副本1通を提出して下さい。

理 由

1.本件特許の経緯
平成 3年 3月25日 原出願(特願平3-84653号)の特許出願
平成12年 8月 7日 本件特許の特許出願
平成13年10月19日 設定登録
平成17年 4月25日 チーメイオプトエレクトロニクスコーポレーシ ョンより特許無効審判(無効2005-801 31号事件)請求
平成17年 6月24日 バイ・デザイン株式会社より特許無効審判(無 効2005-80193号事件)請求
平成18年 1月19日 無効2005-80131号事件及び無効20 05-80193号事件において訂正請求
平成18年 5月23日 無効2005-80193号事件につき、請求 項1ないし17に係る特許を無効とするとの審 決
平成18年 6月 2日 同審決書謄本送達
平成18年 6月29日 同審決に対する訴え提起
平成18年 8月30日 本件訂正審判請求

2.訂正の内容
本件訂正審判は、特許第3241708号の明細書の特許請求の範囲を次のとおりに訂正することを求めるものである。
「【請求項1】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記表示部は、画素電極と、前記画素電極に電気的に接続された駆動装置と、前記駆動装置に電気的に接続された信号線とを有し、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方には、該薄膜トランジスタのゲートがITO膜を介して電気的に接続されるとともに、前記ITO膜を通じて前記信号線からの電圧が印加され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続され、
前記ITO膜と前記表示部の前記画素電極とは、同一の材料でなることを特徴とするアクティブマトリクス型表示装置。
【請求項2】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記表示部は、画素電極と、前記画素電極に電気的に接続された駆動装置と、前記駆動装置に電気的に接続された信号線とを有し、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方には、該薄膜トランジスタのゲート及び前記表示部が、ITO膜を介して電気的に接続されるとともに、前記ITO膜を通じて前記信号線からの電圧が印加され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続され、
前記ITO膜と前記表示部の前記画素電極とは、同一の材料でなることを特徴とするアクティブマトリクス型表示装置。
【請求項3】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記表示部は、画素電極と、前記画素電極に電気的に接続された駆動装置と、前記駆動装置に電気的に接続された走査線とを有し、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方には、該薄膜トランジスタのゲート及び前記表示部の前記走査線が、ITO膜を介して電気的に接続されるとともに、前記ITO膜を通じて前記走査線からの電圧が印加され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続され、
前記ITO膜と前記表示部の前記画素電極とは、同一の材料でなることを特徴とするアクティブマトリクス型表示装置。
【請求項4】表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記表示部は、画素電極と、前記画素電極に電気的に接続された駆動装置と、前記駆動装置に電気的に接続されたデータ線とを有し、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方には、該薄膜トランジスタのゲート及び前記表示部の前記データ線が、ITO膜を介して電気的に接続されるとともに、前記ITO膜を通じて前記データ線からの電圧が印加され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続され、
前記ITO膜と前記表示部の前記画素電極とは、同一の材料でなることを特徴とするアクティブマトリクス型表示装置。
【請求項5】請求項1乃至請求項4のいずれか一において、前記基準の電圧の配線は、固定電圧の配線であることを特徴とするアクティブマトリクス型表示装置。
【請求項6】請求項1乃至請求項4のいずれか一において、前記基準の電圧の配線は、接地電圧の配線であることを特徴とするアクティブマトリクス型表示装置。
【請求項7】請求項1乃至請求項6のいずれか一において、前記アクティブマトリクス型表示装置は、アクティブマトリクス型の液晶ディスプレイであることを特徴とするアクティブマトリクス型表示装置。
【請求項8】請求項1乃至請求項6のいずれか一において、前記アクティブマトリクス型表示装置は、電気的な信号によって光学特性を制御できる材料を用いた表示装置であることを特徴とするアクティブマトリクス型表示装置。
【請求項9】請求項1乃至請求項8のいずれか一に記載のアクティブマトリクス型表示装置を用いたことを特徴とする投写型装置。
【請求項10】請求項1乃至請求項8のいずれか一に記載のアクティブマトリクス型表示装置を用いたことを特徴とするプロジエクター。」(以下、それぞれ、「本件訂正発明1」等という。)

そして、本件訂正は、特許請求の範囲の減縮を目的とするものであると認められるので、以下、これらの発明が特許出願の際独立して特許を受けることができるものであるかについて検討する。

3.特許法第29条第2項の規定について
(1)刊行物・引用発明
本件特許の出願前に頒布された刊行物である特開昭63-10558号公報(以下、「刊行物1」という)には、その第1図,第5図,第6図にフラットディスプレイの回路構成図が示されており、その第2頁右上欄第15行?同左下欄第14行には、「第1図は本発明によるフラットディスプレイの一実施例を示す回路構成図である。同図において、Xは走査線、Yは信号線、TFTはアクティブ素子としての薄膜トランジスタ、LCは例えば液晶表示素子等の表示素子であり、1個の薄膜トランジスタTFTと表示素子LCとで一画素PIXを構成している。また、これらの画素PIXが走査線Xと信号線Yとの間にマトリックス状に接続されて液晶表示装置LCDのパネルPNLが構成されている。LVSはLCD垂直走査回路であり、各薄膜トランジスタTFTのゲート電極に各走査線Xを介して走査スイッチング信号を印加する。LHSはLCD水平走査回路であり、薄膜トランジスタTFTのソース・ドレイン電極に順次選択的にビデオ信号を印加する。EはパネルPNLの周辺部に形成されたアースライン、TFT1は各信号線YとアースラインEとの間に接続された第1の保護用薄膜トランジスタ、TFT2は各走査線XとアースラインEとの間にそれぞれ接続された第2の保護用薄膜トランジスタである。」と記載されている。
また、第2頁右下欄第15行?同第3頁左上欄第3行には、「このような構成において、第1および第2の保護用薄膜トランジスタTFT1およびTFT2は、そのゲート電極およびドレイン電極が共にゲート電極となり、そのソース電極がアースラインEに接続されているので、走査線X、信号線Yに静電気等の高電圧が印加されると、この薄膜トランジスタTFT1およびTFT2はオン状態となってアースラインEに導通され、アクティブ素子としての薄膜トランジスタTFTは保護される。」と記載されている。

以上の記載から、刊行物1には、「走査線Xと信号線Yとの間にマトリックス状に接続されている薄膜トランジスタTFTと表示素子LCを有する液晶表示装置LCDのパネルPNLと、各信号線Yにドレイン電極及びゲート電極が電気的に接続されるとともにソース電極がアースラインEに電気的に接続された第1の保護用薄膜トランジスタTFT1と、各走査線Xにドレイン電極及びゲート電極が電気的に接続されるとともにソース電極がアースラインEに電気的に接続された第2の保護用薄膜トランジスタTFT2を有するフラットディスプレイ。」の発明(以下、「引用発明」という。)が記載されているものと認められる。

(2)対比
まず、本件訂正発明1について検討する。
引用発明がアクティブマトリクス型表示装置の発明であることは明らかであって、その液晶表示素子LCにITO膜の「画素電極」が設けられていることは当業者に周知であり、引用発明の「パネルPNL」、「パネルPNL部に設けられる薄膜トランジスタTFT」及び「走査線X,信号線Y」が本件訂正発明1の「表示部」、「駆動装置」及び「信号線」にそれぞれ相当する。
また、引用発明の「第1の保護用薄膜トランジスタTFT1」や「第2の保護用薄膜トランジスタTFT2」が本件訂正発明1の「保護回路」の「薄膜トランジスタ」に、また、引用発明の「アースラインE」が本件訂正発明1の「基準の電圧の配線」に相当し、また、引用発明の「TFT1,2のドレイン電極」、「TFT1,2のソース電極」及び「TFT1,2のゲート電極」が本件訂正発明1の「薄膜トランジスタのソース及びドレインの一方」、「薄膜トランジスタのソース及びドレインの他方」及び「薄膜トランジスタのゲート」にそれぞれ相当し、引用発明の「TFT1,2のドレイン電極」には「TFT1,2のゲート電極」が信号線Yや走査線Xとともに電気的に接続され、引用発明の「TFT1、2のソース電極」はアースラインEに電気的に接続されている。

以上のことから、本件訂正発明1と引用発明はともに
「表示部及び保護回路を有するアクティブマトリクス型表示装置であって、
前記表示部は、画素電極と、前記画素電極に電気的に接続された駆動装置と、前記駆動装置に電気的に接続された信号線とを有し、
前記保護回路は、薄膜トランジスタを有し、
該薄膜トランジスタのソース及びドレインの一方には、該薄膜トランジスタのゲートが電気的に接続されるとともに、前記信号線からの電圧が印加され、
該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続されるアクティブマトリクス型表示装置。」の発明である点で一致する。
一方、本件訂正発明1は、薄膜トランジスタのソース及びドレインの一方には、該薄膜トランジスタのゲートがITO膜を介して電気的に接続されるとともに、前記ITO膜を通じて前記信号線からの電圧が印加され、前記ITO膜と前記表示部の前記画素電極とは、同一の材料でなるとされているのに対し、引用発明はこのような構成となっていない点で相違する。

(3)判断
この点について検討するに、静電気等の過電圧をバイパスする保護用トランジスタにおいて、当該保護用トランジスタに過大な電流が流れることを防止するために、信号線と保護用トランジスタの間に制限抵抗要素を設けることは、例えば、特開昭61-53761号公報の第4図にRｗとして記載されているように、また、特開平2-273971号公報のFIG.27に抵抗素子9として記載されているように周知であるから、引用発明において、保護用トランジスタTFT1のソース及びドレインの一方と信号線Yの間、また、保護用トランジスタTFT2のソース及びドレインの一方と走査線Xの間に制限抵抗要素を設けることは当業者が容易に想到し得るものと認められ、また、その際、液晶表示装置の画素電極として用いられるITO膜の抵抗率は、例えば特開平3-44465号公報第1頁右下欄第18?19行に記載されるように低いものでも10-2?10-4Ω・cmであり、引用発明において走査線Xや信号線Yとして用いられているクロムやアルミニウム(刊行物1第2頁右下欄第4?14行参照)の抵抗率(それぞれ、12.9×10-6Ω・cm及び2.655×10-6Ω・cm、いずれも、理化学辞典による。)に比べれば桁違いに大きいことが周知であるから、制限抵抗要素を構成する抵抗材料として画素電極と同一材料のITO膜を採用することも当業者が容易になし得ることであると認められる。

したがって、本件訂正発明1は、引用発明及び本件出願前に周知の技術事項に基づいて当業者が容易に発明できたものと認められるので、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。

本件訂正発明2は、薄膜トランジスタのソース及びドレインの一方に「表示部」がITO膜を介して電気的に接続される点を限定するものであるが、本件訂正発明1は、薄膜トランジスタのソース及びドレインの一方に「前記ITO膜を介して前記信号線からの電圧が印加され」ており、この信号線は表示部に接続されているから、結局、本件訂正発明1においても、薄膜トランジスタのソース及びドレインの一方には「表示部」がITO膜を介して電気的に接続されているのであり、本件訂正発明2は本件訂正発明1と格別変わる点はない。
また、本件訂正発明3及び4は、本件訂正発明2における信号線を走査線及びデータ線にそれぞれ限定しているだけで、実質本件訂正発明1と格別変わる点はない。
したがって、本件訂正発明2ないし4についても、引用発明との相違点は本件訂正発明1と同様であるから、本件訂正発明1におけると同様の理由で特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。
また、引用発明の「アースラインE」が、本件訂正発明5の「固定電圧の配線」であり、本件訂正発明6の「接地電圧の配線」であることは明らかであり、また、引用発明は、「液晶表示LCDのパネルPNL」を用いるものであるから、本件訂正発明7の「液晶ディスプレイ」であり、本件訂正発明8の「電気的な信号によって光学特性を制御できる材料を用いた表示装置」であることも明らかであり、また、本件訂正発明9や10のように液晶アクテイブマトリックス型表示装置を投写型装置やプロジェクターに用いることは周知であるから、本件発明5ないし10についても、同様に特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。

以上のとおり、本件訂正は、特許法第126条第5項の規定に適合しない。

4.平成6年改正前特許法第36条第5項第1号の規定について
本件訂正発明1において、薄膜トランジスタのソース及びドレインの一方と該薄膜トランジスタのゲートを電気的に接続するITO膜と信号線との間の電気的接続について格別の限定はなされておらず、また、本件訂正審判請求書の第13頁第26行?第14頁第6行に、本件訂正発明1の「ITO膜」は、その抵抗によって薄膜トランジスタに印加される過大な電圧を緩和するものである旨記載されていることからすると、本件訂正発明1は、そのITO膜と信号線の間に抵抗要素がないか、あっても、前記ITO膜より抵抗値が小さいものであると考えられる。(「ITO膜」と信号線の間に抵抗値の大きな抵抗要素が存在するならば、薄膜トランジスタに印加される過大な電圧は、この抵抗要素により緩和されることになり、「ITO膜」による緩和効果はほとんどないと考えられるので。)
しかしながら、本件明細書の発明の詳細な説明には、本件図面の図6(A)を参照して段落【0017】に記載されるように、本件訂正発明1の「ITO膜」に相当する抵抗R2と信号線の間に抵抗R1が挿入されるものが記載されるのみである。
そして、段落【0017】には、R1の抵抗値はR2の抵抗値の10倍であるとされている。段落【0024】には、これらの抵抗の値は選択できる旨記載されているが、段落【0024】の、トランジスタの許容値の10倍高い電圧に対して耐えることができる旨の記載内容からすれば、R1が無いとか、R1の抵抗値がR2の抵抗値に比べて十分小さいものは、想定されていないものと認められる。
以上のことから、結局、薄膜トランジスタのソース及びドレインの一方と該薄膜トランジスタのゲートを電気的に接続するITO膜がその抵抗によって薄膜トランジスタに印加される過大な電圧を緩和するような発明(すなわち、前記ITO膜が直接信号線に接続される発明や非常に小さい抵抗を介して接続される発明)は、本件明細書の発明の詳細な説明に記載されているといえない。
したがって、本件訂正発明1は、特許請求の範囲の記載が平成6年改正前特許法第36条第5項第1号に規定する要件を満たしていないので、特許出願の際独立して特許を受けることができない。
本件訂正発明2ないし10についても同様である。
よって、本件訂正は、特許法第126条第5項の規定に適合しない。

5.平成6年改正前特許法第36条第4項の規定について
本件明細書の段落【0017】には、「一方、A点における電位が+50V以下であれば、薄膜トランジスタは高い抵抗として機能し、電圧はあまり低下しない。したがって、正常な信号電圧はバイパスされない。」と記載されているが、どうしてこれが可能となるのかその理由が不明である。
例えば、A点における電位が40Vであるとする。このとき、薄膜トランジスタが高い抵抗として機能しているならば、図6(A)の薄膜トランジスタのゲートにはほぼ40Vの電圧が印加されることとなり、トランジスタは導通すると思われる。
ちなみに、A点における電位を40V、トランジスタのしきい値電圧を5V、R1=10R2、薄膜トランジスタのソース・ドレイン間の抵抗をRｔｒとして計算すると、(R2+Rｔｒ)/(R1+R2+Rｔｒ)=(5/40)より、RｔｒがR2の3/7の状態で、ゲートに5Vが得られることが分かり、この時のA,B間の抵抗は、R1+R2+(3/7)R2=(11+3/7)R2であって、これは、A点の電位が50Vである時のA,B間の抵抗R1+R2=11R2とほとんど変わらない。
A点の電位が20Vであるとして計算しても、Rｔｒ=(7/3)R2であり、A,B間の抵抗は、R1+R2の1.2倍程度であって到底高い抵抗とはいえない。
A点が10VとしてもRｔｒ=9R2であり、A,B間の抵抗は、R1+R2の2倍程度であって、到底高い抵抗とはいえない。
以上のとおりであって、本件訂正発明1ないし10について、その保護回路が保護回路としての機能を果たすための技術事項が本件明細書の発明の詳細な説明において、当業者が容易にその実施をすることができる程度に記載されているとはいえず、本件明細書は、平成6年改正前特許法第36条第4項に規定する要件を満たしていない。
したがって、本件訂正発明1ないし10は、特許出願の際独立して特許を受けることができない。
よって、本件訂正は、特許法第126条第5項の規定に適合しない。』


III.意見書における請求人の主張についての検討
1.訂正拒絶理由通知書3.特許法第29条第2項の規定による独立特許要件違反(以下、「訂正拒絶理由1」という。)について
この点について、請求人は、周知例1及び2(それぞれ、特開昭61-53761号公報及び特開平2-273971号公報)は、本件訂正発明1及び引用発明の属する技術分野における周知技術を開示したものではなく、また周知例3(特開平3-44465号公報)は単にITO膜の抵抗を開示しただけであって、ITO膜を制限抵抗要素として使用することは記載も示唆もされていないのであるから、本件出願当時の当業者にとって、本件訂正発明と引用発明との相違点を想到することは容易になし得るものではない旨の主張をしている。
この点について検討するに、周知例1も周知例2もともに、半導体装置を静電気から保護する入力保護回路に関するものであるから、同じく半導体装置を静電気から保護する入力保護回路に関する技術である引用発明と技術分野を同一としており、前記周知例の技術を引用発明に適用することに想到困難性はない。
請求人は、周知例1の抵抗が半導体基板のウエル領域に設けられることを理由に周知例1の技術を引用例に適用できない旨の主張をするが、周知例1には、その第5頁左上欄7?12行に「(1)ボンディングパッドと、これに直接接続される半導体素子との間にスイッチング素子を接続し、このスイッチング素子によって前記半導体素子とは異なる部分にボンディングパッドからのエネルギを流すようにしている。これによって、前記半導体素子の破壊を防止できる。」と記載され、また、同頁同欄13?17行に「(2)前記スイッチング素子とボンディングパッドとの間、および前記スイッチング素子と固定電位との間に、夫々、抵抗を直列に挿入している。これによって、スイッチング素子の導通時の電流を制限し、スイッチング素子の破壊を防止できる。」と記載されているように、周知例1における半導体素子の保護機能及び保護用スイッチング素子の破壊防止機能は、抵抗が半導体基板のウエル領域に設けられることとは関係なく、第4図に示される回路構成により果たされるものであるから、引用発明において、パネルPNL部に設けられる薄膜トランジスタTFTを保護するための第1の保護用薄膜トランジスタTFT1や第2の保護用薄膜トランジスタTFT2の導通時の破壊を防止するために、周知例1第4図の入力ボンデイングパッド側に設けられる抵抗Rｗにならって、走査線Xと保護用薄膜トランジスタTFT2の間、また、信号線Yと保護用薄膜トランジスタTFT1の間に抵抗を設けることに想到困難性はない。
また、その際、例えば特開昭62-209514号公報に記載されるように、アクテイブ・マトリックス方式のフラットディスプレイにおいて画素電極に用いられるITOを配線材料として使用することが周知であり、また、ITOの抵抗率が周知例3に記載されている程度の値であることを併せ考えれば、上記走査線Xと保護用薄膜トランジスタTFT2の間や信号線Yと保護用薄膜トランジスタTFT1の間に設ける抵抗材料として、ITOは当業者が容易に採用し得るものである。

なお、請求人は、引用発明の保護用トランジスタは、低インピーダンス化されているので、引用発明において、金属材料に比べて高抵抗の接続を適用することには阻害要因があるとの主張をしているが、引用発明の保護用トランジスタは、周知例1第4図のMOSFETや周知例2FIG.27の保護素子8Bと同様のスイッチング素子であって、スイッチング素子のON状態の抵抗は小さいほど望ましいことが明らかであるから(スイッチであるから、オン状態での抵抗はゼロ、オフ状態での抵抗は∞というのが理想である。)、これを低インピーダンス化することは当然の事項である。
したがって、スイッチング素子である保護用トランジスタを低インピーダンス化することと、オン状態でのスイッチング素子を保護すべく、周知例1、2のように抵抗を接続することは相反するものではなく、引用発明において保護用トランジスタが低インピーダンス化されていることは、スイッチング素子に周知例1、2のような保護用抵抗を接続することの阻害要因とはならない。

以上のとおりであるから、訂正拒絶理由1についての請求人の主張は採用できない。
よって、訂正拒絶理由1は撤回できず、本件訂正発明1ないし10は、上記引用発明及び周知の技術事項に基づいて当業者が容易に発明できたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。


2.訂正拒絶理由通知書4.平成6年改正前特許法第36条第5項第1号の規定による独立特許要件違反(以下、「訂正拒絶理由2」という。)について
この点について、請求人は、本件訂正発明1では、薄膜トランジスタのソース又はドレインに印加される過大な電圧は、抵抗成分R1の存在に関わらず、必ずITO膜(R2)によって緩和され、抵抗R2による電圧降下分だけ、ソース・ドレイン間の電位差Vが小さくなり、その分のジュール熱を減らすことができ、保護回路の薄膜トランジスタを保護する効果が得られるのであり、このことは、本件特許の明細書及び図面から当業者が容易に理解することであるから、本件訂正発明1において、そのITO膜と信号線の間に抵抗要素(R1)が存在することなしにITO膜(R2)が信号線に電気的に接続されるものについても、本件明細書の発明の詳細な説明に記載されている旨の主張をしているものと思われる。
そして、請求人は、上記のITO膜(R2)による電圧降下分だけジュール熱を減らすことにより、保護回路の薄膜トランジスタを保護する点について、本件明細書の発明の詳細な説明の段落【0008】に「ソース・ドレイン間に過大な電圧がかかると薄膜トランジスタが破壊されること」が開示され、段落【0017】に「抵抗R1およびR2を選択することによって、Nチャネル型薄膜トランジスタのゲイト電圧および、ソース・ドレイン間の電圧を適当な値となるように設計する」と記載されているとの主張をしている。
これについて検討するに、本件明細書の発明の詳細な説明の段落【0001】ないし【0008】は、図1ないし図4に示される表示部の薄膜トランジスタを保護することについての記載であって、保護回路の保護について記載するものではない。
段落【0007】及び【0008】は、次のとおりである。
「【0007】これらの回路に共通の問題点は各駆動回路と薄膜トランジスタの間にサージ(静電気)電圧が発生した場合に、薄膜トランジスタを保護する為の回路が設けられていないことである。特に、薄膜トランジスタのゲイト電極に高い電圧が加わると、ゲイト絶縁膜が破壊され、素子として機能しなくなる。
【0008】また、薄膜トランジスタのソース・ドレイン間に過大な電圧がかかることによっても、それはゲイト電極とチャネル形成領域との間の電圧が大きくなり、間接的にゲイト絶縁膜の破壊につながるため、薄膜トランジスタは大きなダメージを受け、場合によっては破壊に到る。このような過大な電圧の源泉としては何らかの理由によって生じた静電気が主な理由であり、電流量自体は決して大きくないことがほとんどであり、過大な電圧が発生した場合には速やかに取り除くことが望まれる。」
この記載によれば、段落【0007】は、表示部の薄膜トランジスタのゲイト電極に高い電圧が加わる場合について記載するものであり、段落【0008】は、表示部の薄膜トランジスタのソース又はドレインに高い電圧が加わる場合について記載するものであり、いずれも、表示部の薄膜トランジスタが素子として機能しなくなることについて記載するものであって、請求人の主張のように、保護用薄膜トランジスタの保護について記載するものではない。
また、段落【0007】及び【0008】は、双方とも、高電圧によるゲート絶縁膜の破壊を問題とするものであって、ジュール熱による素子の破壊について記載するものではない。
次に、段落【0017】の記載についてみるに、段落【0017】は、表示部の薄膜トランジスタの保護を薄膜トランジスタを利用して実現することについて記載するものであって、保護回路の薄膜トランジスタを保護することについて記載するものではない。
即ち、段落【0017】には、「図6(A)は、正の過大電圧がかかったときにのみ動作して過大電圧をバイパスする回路である。抵抗R1およびR2を選択することによって、Nチャネル型薄膜トランジスタのゲイト電圧および、ソース・ドレイン間の電圧を適当な値となるように設計する。例えば、R1/R2=10とすれば、図中のA点における電位が(B点における電位を基準として)+50Vであるときに、ゲイトの電位を+5Vとすることができる。そして、この薄膜トランジスタのしきい値電圧が+5Vならば、この薄膜トランジスタは動作し、ソース・ドレイン間に電流が流れる。A点における電位が+50V以上であれば、ゲイト電極の電位は+5V以上であるので、薄膜トランジスタは動作して、過大な電圧を除去する効果を示す。」と記載されており、請求人の引用する「抵抗R1およびR2を選択することによって、Nチャネル型薄膜トランジスタのゲイト電圧および、ソース・ドレイン間の電圧を適当な値となるように設計する」との記載は、除去すべき過大な電圧がA点に印加されたときに、薄膜トランジスタが動作するよう、薄膜トランジスタのゲイト電圧がそのしきい値電圧以上となるように設計するということを意味するものと考えられるところであり、この保護用薄膜トランジスタを保護することについて記載するものとはいえない。
ましてや、R1やR2の電圧降下によって、保護用薄膜トランジスタをジュール熱から保護することについて記載するものではない。
以上のとおり、本件明細書は、R1やR2の電圧降下によって、保護用薄膜トランジスタをジュール熱から保護することについて記載するものではないが、仮に、R1やR2の電圧降下によって、保護用薄膜トランジスタをジュール熱から保護するものであると考えたとしても、R1/R2=10となる例が挙げられていることからすれば、電圧降下はR1によって実質的に得られているのであって、R2による電圧降下分で素子をジュール熱から保護するなどということは、抵抗や電流についての知識を有する当業者であれば到底考えるものではない。

なお、保護用薄膜トランジスタの保護については、本件特許明細書の段落【0024】に、「【0024】このような方式を採用する場合には、保護回路で使用される薄膜トランジスタの耐圧が保護回路の耐圧を決定する。薄膜トランジスタにおいて、ゲイト電極とソース電極との電圧の許容値が50Vであれば、以上の回路は±500Vまでの電圧に対して耐えることができ、かつ、保護回路として機能する。もちろん、抵抗の値を選択することによってこの値を変えることは容易にできる。」と記載されているところであるが、この記載も、R1とR2の接続点の電位、すなわちゲイト電圧を許容値以下にすることによって保護用薄膜トランジスタを保護することを記載するものであって、決して、R2の電圧降下分により保護用薄膜トランジスタをジュール熱から保護することを記載するものではない。
R2の電圧降下によって保護用薄膜トランジスタの保護を行うものであるならば、R2の抵抗値が大きい方がその保護効果も大きいものとなるが、【0024】の記載に係る方式では、R2の抵抗が大きいとR1とR2の接続点の電位が大きくなり、保護用薄膜トランジスタのゲイトに印加される電圧が大きくなるから、これにより保護用薄膜トランジスタは破壊されることになるのであって、この点から見ても、段落【0024】の記載内容が、請求人の主張する、抵抗R2の電圧降下による保護用薄膜トランジスタの保護を意味するものではないことは明らかである。

そもそも、本件特許明細書には、ITO膜と信号線の間に抵抗要素(R1)を介することなくITO膜(R2)が信号線に電気的に接続される構造についての記載は全く存在せず、さらに、上記のとおり、請求人が主張する、ITO(抵抗R2)の電圧降下分により保護回路の薄膜トランジスタをジュール熱から保護するという発明についても、本件明細書の発明の詳細な説明に記載されていないのであるから、本件訂正発明1のITO膜(R2)と信号線の間に抵抗要素(R1)が存在することなしにITO膜(R2)が信号線に電気的に接続されるものについて、本件明細書の発明の詳細な説明に記載されているとは到底いえない。

よって、訂正拒絶理由2は撤回できず、本件特許明細書は平成6年改正前特許法第36条第5項第1項に規定する要件を満たしていないから、本件各訂正発明は、特許出願の際独立して特許を受けることができない。


3.訂正拒絶理由通知書5.平成6年改正前特許法第36条第4項の規定による独立特許要件違反(以下、「訂正拒絶理由3」という。)について
この点について、請求人は、本件訂正発明1は段落【0069】?【0071】に実施例2として記載されており、審判官が指摘した明細書の記載は、上記本件訂正発明1の保護回路が保護回路としての機能を果たすための技術事項を示すものではないので、仮に不明であったとしても、本件明細書の発明の詳細な説明には、当業者が容易に実施できる程度に、本件訂正発明1の目的、構成及び効果が記載されていると主張する。
これについて検討するに、段落【0069】には、
「【0069】〔実施例2〕実施例1と同様な手法によって、図11(E)を得た。その後、図15(B)に示されるように表面に平坦化用有機樹脂1504、例えば透光性ポリイミド樹脂を塗布形成し、周辺の保護回路を含む領域、および表示素子領域の必要な部分に第8のフォトマスクによって電極用穴を形成し、さらに、透明導電性材料の被膜、例えば、酸化錫、酸化インジウム、酸化ニッケル、酸化亜鉛、あるいはそれらの合金・化合物、例えば、酸化インジウム・錫(ITO)の被膜を、スパッタ法によって形成した。そして、これを第9のフォトマスクを使用して、パターニングをおこなった。そして、表示素子領域において、画素電極1505を、周辺領域において、抵抗として機能する配線(図13においては、1307や1308に対応する)を形成した。」と記載されており、実施例2においても、そのITO皮膜で形成された抵抗として機能する配線は、図13の1307や1308に対応するものであるから、その保護回路としての機能は、図6及び段落【0017】に記載される抵抗R1及びR2が果たす機能と同じであると解せられる。

そして、本件訂正発明1は、「前記保護回路は、薄膜トランジスタを有し、該薄膜トランジスタのソース及びドレインの一方には、該薄膜トランジスタのゲートがITO膜を介して電気的に接続されるとともに、前記ITO膜を通じて前記信号線からの電圧が印加され、該薄膜トランジスタのソース及びドレインの他方は、基準の電圧の配線に電気的に接続され、」という構成を有し、これにより、段落【0010】に記載されるように、「正常な駆動電圧は通過させるが、過大な電圧は通過させず、適切にバイパスさせる」という機能を果たす必要があるものである。
この「正常な駆動電圧は通過させるが、過大な電圧は通過させず、適切にバイパスさせる」という機能を果たす保護回路としては、ダイオードを用いたものが本件明細書の段落【0011】?段落【0016】に記載され、本件訂正発明1のように薄膜トランジスタを用いた保護回路については、段落【0017】に「同じ効果を有する保護回路は薄膜トランジスタを利用しても作製することが可能である。その例を図6および図7に示す。図6(A)は、正の過大電圧がかかったときにのみ動作して過大電圧をバイパスする回路である。抵抗R1およびR2を選択することによって、Nチャネル型薄膜トランジスタのゲイト電圧および、ソース・ドレイン間の電圧を適当な値となるように設計する。例えば、R1/R2=10とすれば、図中のA点における電位が(B点における電位を基準として)+50Vであるときに、ゲイトの電位を+5Vとすることができる。そして、この薄膜トランジスタのしきい値電圧が+5Vならば、この薄膜トランジスタは動作し、ソース・ドレイン間に電流が流れる。A点における電位が+50V以上であれば、ゲイト電極の電位は+5V以上であるので、薄膜トランジスタは動作して、過大な電圧を除去する効果を示す。ここで、薄膜トランジスタとして、Pチャネル型トランジスタとすれば、負の過大電圧がかかった場合にのみ動作する。一方、A点における電位が+50V以下であれば、薄膜トランジスタは高い抵抗として機能し、電圧はあまり低下しない。したがって、正常な信号電圧はバイパスされない。」と記載されているところである。

したがって、段落【0017】は、本件訂正発明1のような薄膜トランジスタを用いた保護回路の機能を説明する部分というべきであって、この部分の記載内容が不明であるならば、その保護回路が保護回路としての機能を果たすための技術事項が不明となり、薄膜トランジスタを用いた保護回路を構成要件とする本件訂正発明1について当業者が容易に実施できる程度に記載されているとはいえないこととなる。
そして、図9(A)を参照して段落【0016】に、「今、A点の電位がVth以下の正または負であるとすれば、このツェナーダイオードD1は極めて大きな抵抗として機能し、B点の電位はA点の電位とほとんどかわらない。しかしながら、A点の電位がVthを越える過大な正または負の値であれば、D1は大きな(「小さな」の誤記:当審注)抵抗として機能し、その抵抗がR1に比べて、十分大きければ(「小さければ」の誤記:当審注)、電流はほとんどがD1を経由して流れ、B点の電位は低いままに保たれる。このような回路を複数直列に接続することによって、より効果的に過大電圧を阻止することができる。」と記載され、この記載を受けて段落【0017】は、「同じ効果を有する保護回路は薄膜トランジスタを利用しても作製することが可能である。…。図6(A)は、正の過大電圧がかかったときにのみ動作して過大電圧をバイパスする回路である。…。A点における電位が+50V以上であれば、ゲイト電極の電位は+5V以上であるので、薄膜トランジスタは動作して、過大な電圧を除去する効果を示す。…。一方、A点における電位が+50V以下であれば、薄膜トランジスタは高い抵抗として機能し、電圧はあまり低下しない。したがって、正常な信号電圧はバイパスされない。」と記載しているのであるから、本件訂正発明1のように薄膜トランジスタを用いた保護回路は、図9(A)のツェナーダイオードD1と同様の機能を果たすべく、A点における電位が+50V以上の時には、薄膜トランジスタが動作して、図6(A)のA、B間の抵抗は、ほぼ、R1+R2程度の低い抵抗となり、A点における電位が+50V以下の時には、A、B間の抵抗は、R1+R2に比べれば極めて高い抵抗とならなければならないものであると認められる。
しかるに、訂正拒絶理由通知書で指摘したとおり、図6(A)に示される回路では、A点における電位が+50Vより小さい電位のときも、そのA、B間の抵抗は、R1+R2程度の大きさであり、「高い抵抗」であるとはいえないから、本件訂正発明1のように薄膜トランジスタを用いた保護回路について、これが保護回路として機能するための事項が記載されているとはいえない。
したがって、訂正拒絶理由3は撤回できず、本件明細書は平成6年改正前特許法第36条第4項に規定する要件を満たしていないから、本件各訂正発明は、特許出願の際独立して特許を受けることができない。
なお、請求人は、「審判官は、A点の電位が50Vである時のA、B間の抵抗R1+R2と比較して、抵抗の増加量について高い抵抗とはいえないと評価するが、…、むしろR1及びR2を設けなかった場合におけるA、B間の抵抗と比較すべきである。…A点の電位が40Vであったとしても、…、A、B間の抵抗は小さくなるのである」などというが、R1及びR2を設けない場合や、A点の電位が40Vで薄膜トランジスタが導通することなどは、本件明細書に記載がなく、採用できる主張とはいえない。
また、「保護回路のトランジスタが正常な(信号)電圧によって駆動したとしても、…保護回路としての機能を果たすことができるのであるが、上述したとおり、保護回路に抵抗R1及びR2を設けることで、上述したとおり、正常な駆動電圧がバイパスされる量をより低減させることができるのである。」などともいうが、本件明細書に記載されている事項に基づく主張ではなく、この主張も採用できるものではない。


IV.むすび
以上のとおりであるから、本件訂正発明1ないし10は、上記引用発明及び周知の技術事項に基づいて当業者が容易に発明することができたものであって、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。
また、本件訂正発明1ないし10は、本件明細書の特許請求の範囲の記載が平成6年改正前特許法第36条第5項第1号に規定する要件を満たしていないので、特許出願の際独立して特許を受けることができない。
さらに、本件訂正発明1ないし10は、本件明細書の発明の詳細な説明の記載が平成6年改正前特許法第36条第4項に規定する要件を満たしていないので、特許出願の際独立して特許を受けることができない
したがって、本件訂正は、特許法第126条第5項の規定に適合しない。
よって、結論のとおり審決する。
 
審理終結日 2006-12-12 
結審通知日 2006-12-14 
審決日 2006-12-26 
出願番号 特願2000-238616(P2000-238616)
審決分類 P 1 41・ 531- Z (G02F)
P 1 41・ 121- Z (G02F)
P 1 41・ 856- Z (G02F)
P 1 41・ 534- Z (G02F)
最終処分 不成立  
前審関与審査官 右田 昌士  
特許庁審判長 梅田 幸秀
特許庁審判官 末政 清滋
上田 忠
向後 晋一
稲積 義登
登録日 2001-10-19 
登録番号 特許第3241708号(P3241708)
発明の名称 アクティブマトリクス型表示装置  
代理人 明石 幸二郎  
代理人 磯田 志郎  
代理人 粟田口 太郎  
代理人 内田 公志  
代理人 安國 忠彦  
代理人 永島 孝明  
代理人 鮫島 正洋  
代理人 古城 春実  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ