• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1176528
審判番号 不服2005-8785  
総通号数 102 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2008-06-27 
種別 拒絶査定不服の審決 
審判請求日 2005-05-12 
確定日 2008-04-17 
事件の表示 平成 6年特許願第120894号「半導体集積回路装置の製造方法」拒絶査定不服審判事件〔平成 7年12月12日出願公開、特開平 7-326659〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成6年6月2日の出願であって、平成17年4月6日付けで拒絶査定がなされ、これに対して同年5月12日に拒絶査定に対する審判請求がなされるとともに、同年6月13日付けで手続補正がなされたものである。
なお、その後当審において、平成18年8月1日付けで審尋がなされ、同年10月10日に回答書が提出されている。

第2 平成17年6月13日付けの手続補正(以下、「本件補正」という。)について
[補正却下の決定の結論]
平成17年6月13日付けの手続補正を却下する。

[理由]
1.本件補正の内容
本件補正は、補正前の請求項1ないし46を、補正後の請求項1ないし46と補正するものであって、補正後の請求項1に係る発明は以下のとおりである。
「【請求項1】 (a)半導体基板に、アイソレーション形成用の第1溝を形成する工程と、
(b)前記第1溝内に、巣が形成されるように第1絶縁膜を埋め込む工程と、
(c)前記第1溝よりも浅い第2溝が残り、かつ、前記巣が残るように、前記第1絶縁膜の一部を除去する工程と、
(d)前記第2溝を第2絶縁膜で埋め込み、前記巣の上端部を前記第2の絶縁膜で覆う工程とを有することを特徴とする半導体集積回路装置の製造方法。」

2.補正事項の整理
請求項1についての補正は、補正前の請求項1の「(d)前記第2溝を第2絶縁膜で埋め込む工程」を、「(d)前記第2溝を第2絶縁膜で埋め込み、前記巣の上端部を前記第2の絶縁膜で覆う工程」と補正するものである。

3.本件補正についての検討
(1)補正の目的の適否及び新規事項の追加について
請求項1についての補正は、補正前の請求項1の「(d)前記第2溝を第2絶縁膜で埋め込む工程」について、「前記巣の上端部を前記第2の絶縁膜で覆う」という構成を追加して、「前記第2溝を第2絶縁膜で埋め込む工程」を限定するものであり、特許請求の範囲の減縮を目的とするものであるから、特許法第17条の2第3項第2号に該当する。
また、本願の願書に最初に添付された明細書の段落【0075】ないし【0087】、及び図面の図9ないし図12に、浅溝5a1 内に埋込絶縁膜5b2 を充填して、巣の上端部を被うことが実質的に記載されており、本件補正は、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであるから、特許法第17条の2第2項において準用する同法第17条第2項に規定する要件を満たしている。

以上のとおり、請求項1についての補正を含む本件補正は、特許法第17条の2第3項第2号に掲げる特許請求の範囲の減縮を目的とするものであるから、以下において、補正後における特許請求の範囲に記載されている事項により構成される発明が特許出願の際独立して特許を受けることができるものであるか、同法第17条の2第5項において準用する同法第126条第5項に規定する要件について検討する。

(2)独立特許要件について
(2-1)補正後の発明
本件補正後の請求項1に係る発明は、上記「1.本件補正の内容」に記載したとおりである。

(2-2)刊行物に記載された発明
(a)刊行物1:特開平4-277649号公報
原査定の拒絶の理由で引用された、本願の出願前に日本国内において頒布された刊行物である特開平4-277649号公報(以下、「刊行物1」という。)には、「半導体装置の製造方法」(発明の名称)に関して、図1及び図2とともに以下の事項が記載されている。
「【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に関し、特に素子間の絶縁分離のための溝の埋設方法に関する。
【0002】
【従来の技術】素子間の絶縁分離のために半導体基板に溝(以下トレンチと呼ぶ)を設ける方法が多く用いられているが、このトレンチの埋設物として一般に酸化シリコン等の絶縁物や多結晶シリコンが用いられている。近年では、半導体基板の熱処理におけるストレス軽減のために、単結晶シリコンから成る半導体基板と熱膨張率が等しい多結晶シリコンを埋設することがより一般的である。以下このトレンチに多結晶シリコンを埋設する方法を図面を用いて説明する。」
「【0004】・・・図2(c)に示すように、シリコン基板1上に堆積した不要な多結晶シリコン膜4Aをドライエッチング法やウェットエッチング法により除去すると、トレンチ2の内部に空洞が残ったり、トレンチ2内に残された多結晶シリコン膜4Aの上部に空洞が溝9として露出する場合が有る。
【0005】
【発明が解決しようとする課題】このように従来の製造方法では、形成されるトレンチの形状により、トレンチに埋設した多結晶シリコン膜4Aの上部に溝9が形成され、この溝9が後の工程の熱処理等による結晶欠陥の発生源となったり、シリコン基板上に設けられた絶縁膜の不良による、トレンチ内部の多結晶シリコン膜4Aを介して配線間のショートや、段差による配線の断線等の様々な不良発生の源となり、半導体装置の信頼性及び歩留りを低下させるという問題点があった。」
「【0008】まず図1(a)に示すように、従来と同様の操作によりシリコン基板1にトレンチ2を形成したのち、トレンチ2を含む全面に酸化シリコン膜等の絶縁膜3を形成する。トレンチ2の形状は、トレンチ開口部の幅に比べ、トレンチ内部の幅が部分的に広いボウイングが形成されている。次に図1(b)に示すように、LP-CVD法により厚さがトレンチ開口幅の1/2以上の多結晶シリコン膜4をシリコン基板1上に堆積する。この時トレンチ2の内部に空洞7ができる。
【0009】次に図1(c)に示すように、ドライエッチング法やウェットエッチング法を用い、多結晶シリコン膜4を、空洞7が無くなる程度までエッチングし、空洞や溝のない多結晶シリコン膜4Aをトレンチ2内の底部に残す。次に、H_(2) N_(2) 等をキャリアガスとして用い、SiH_(2)Cl_(2 ),SiH_(4 ),SiCl_(4 )等のガスとHClガスを用い、数Torr?数百Torrの圧力、600?900℃の温度の条件を用いる選択CVD法によりトレンチ2の内部に残された多結晶シリコン膜4上にのみ、選択的に新たに多結晶シリコン膜8を堆積させる。
【0010】このように本実施例によれば、2回の多結晶シリコン膜の堆積法を用いるため、トレンチの形状によらず良好に多結晶シリコン膜を溝2内に埋設することができる。」

よって、刊行物1には以下の発明(以下、「刊行物発明」という。)が記載されている。
「シリコン基板1に素子間の絶縁分離のためのトレンチ2を形成する工程と、
前記トレンチ2の内部に空洞7ができるように、多結晶シリコン膜4を前記シリコン基板1上に堆積する工程と、
前記多結晶シリコン膜4を、空洞7が無くなる程度までエッチングし、前記多結晶シリコン膜4を前記トレンチ2内の底部に残す工程と、
前記トレンチ2の内部に残された前記多結晶シリコン膜4上にのみ、選択的に新たに多結晶シリコン膜8を堆積させる工程とを有することを特徴とする半導体装置の製造方法。」

(b)刊行物2:特開昭60-219759号公報
原査定の拒絶の理由で引用された、本願の出願前に日本国内において頒布された刊行物である特開昭60-219759号公報(以下、「刊行物2」という。)には、「半導体集積回路装置の製造方法」(発明の名称)に関し、第1図及び第3図とともに以下の事項が記載されている。
「(従来技術)
従来の溝形成法では、第1図に示すように耐エッチング薄膜1として例えば化学的気相成長法(CVD法)により堆積したシリコン酸化膜をマスクに、反応性イオンエッチング(RIE)、あるいは平行平板形のエッチング装置によりシリコン基板2の表面に溝3を形成するため、溝上端部4は直角となる。そのため、・・・溝を用いて分離領域を形成する際に、絶縁体薄膜6を例えばCVD法によりシリコン酸化膜を堆積すると第3図に示すように溝内部にス(鬆)7が発生し溝を完全に充填できない欠点があった。」(第1頁右下欄第3行?第2頁左上欄第1行)

(2-3)対比
本件補正後の請求項1に係る発明(以下、「補正発明」という。)と刊行物発明とを対比する。
(a)刊行物発明の「半導体装置の製造方法」は、補正発明の「半導体集積回路装置の製造方法」に相当する。
(b)刊行物発明の「シリコン基板1」、「素子間の絶縁分離のための」及び「トレンチ2」は、補正発明の「半導体基板」、「アイソレーション形成用の」及び「第1溝」にそれぞれ相当する。
また、刊行物発明の「空洞7」は、補正発明の「巣」に相当し、刊行物発明の「多結晶シリコン膜4」は、刊行物1の図1(b)から明らかなように、溝(トレンチ)を埋め込む「第1の埋設物」であることにおいて、補正発明の「第1絶縁膜」に対応するから、刊行物発明の「前記トレンチ2の内部に空洞7ができるように、多結晶シリコン膜4を前記シリコン基板1上に堆積する工程」は、補正発明の「(b)前記第1溝内に、巣が形成されるように」第1の埋設物を「埋め込む工程」に相当する。
(c)刊行物1の図1(c)を参照すると、多結晶シリコン膜4をエッチングし、トレンチ2内の底部に多結晶シリコン膜4を残した状態においては、トレンチ2内の上部に、トレンチ2よりも浅いトレンチ(補正発明の「第2溝」に相当)が生じていることは明らかであるから、上記(b)をも参照すると、刊行物発明の「前記多結晶シリコン膜4を、」「エッチングし、前記多結晶シリコン膜4を前記トレンチ2内の底部に残す工程」は、補正発明の「(c)前記第1溝よりも浅い第2溝が残」るように、前記第1の埋設物の「一部を除去する工程」に相当する。
(d)刊行物発明の「多結晶シリコン膜8」は、「第2の埋設物」であることにおいて、補正発明の「第2絶縁膜」に対応するから、上記(b)及び(c)を参照すると、刊行物発明の「前記トレンチ2の内部に残された前記多結晶シリコン膜4上にのみ、選択的に新たに多結晶シリコン膜8を堆積させる工程」は、補正発明の「(d)前記第2溝を」第2の埋設物で「埋め込」む「工程」に相当する。

よって、補正発明と刊行物発明とは、
「(a)半導体基板に、アイソレーション形成用の第1溝を形成する工程と、
(b)前記第1溝内に、巣が形成されるように第1の埋設物を埋め込む工程と、
(c)前記第1溝よりも浅い第2溝が残るように、前記第1の埋設物の一部を除去する工程と、
(d)前記第2溝を第2の埋設物で埋め込む工程とを有することを特徴とする半導体集積回路装置の製造方法。」
である点で一致し、以下の3点で相違する。
(相違点1)
補正発明は、第1溝内に「第1絶縁膜」を埋め込む工程と、「前記第1絶縁膜」の一部を除去する工程を有し、また、第2溝を「第2絶縁膜」で埋め込む工程を有しているのに対し、刊行物発明は、トレンチ2の内部に「多結晶シリコン膜4」を堆積するとともに、「前記多結晶シリコン膜4」をエッチングし、また、トレンチ2の内部に残された多結晶シリコン膜4上に「多結晶シリコン膜8」を堆積している点。
(相違点2)
補正発明は、「前記巣が残るように、前記第1絶縁膜の一部を除去する工程」を有するのに対し、刊行物発明は、第1の埋設物である多結晶シリコン膜4を、空洞7が無くなる程度までエッチングしている点。
(相違点3)
補正発明は、「(d)前記第2溝を第2絶縁膜で埋め込み、前記巣の上端部を前記第2の絶縁膜で覆う工程」を有するのに対し、刊行物発明は、このことが記載されていない点。

(2-4)判断
以下、各相違点について検討する。
(相違点1について)
刊行物発明においては、半導体基板の熱処理におけるストレス軽減のために、単結晶シリコンから成る半導体基板と熱膨張率が等しい多結晶シリコンをトレンチ2に埋設しているが、刊行物1の段落【0002】に記載されるように、従来から、素子間の絶縁分離のためのトレンチの埋設物として一般に酸化シリコン等の絶縁物や多結晶シリコンが用いられることは周知の技術的事項であり、また、刊行物2((従来技術)を参照)に記載されるように、溝を用いて分離領域を形成する際に、溝の埋設物としてシリコン酸化膜を堆積した場合においても、溝内部にス(鬆)7(「巣」と同じ)が発生し溝を完全に充填できない現象が生じることは、よく知られたことである。
したがって、溝(トレンチ)の埋設物として、多結晶シリコンとシリコン酸化膜等の絶縁膜はほぼ同等のものであり、必要に応じて相互に置換し得るものであるから、刊行物発明において、溝(トレンチ)の埋設物を多結晶シリコン4,8に代えてそれぞれ絶縁膜とすること、即ち、補正発明のごとく、第1溝内に「第1絶縁膜」を埋め込む工程と、「前記第1絶縁膜」の一部を除去する工程を有し、また、第2溝を「第2絶縁膜」で埋め込む工程を有するようにすることは、当業者が容易になし得ることである。

(相違点2について)
(a)刊行物1の段落【0005】に記載されるように、刊行物発明は、トレンチに埋設した多結晶シリコン膜4Aの上部に溝9が形成され(図2(c)参照)、この溝9が後の工程の熱処理等による結晶欠陥の発生源となったり、シリコン基板上に設けられた絶縁膜の不良や、段差による配線の断線等の様々な不良発生の源となり、半導体装置の信頼性及び歩留りを低下させるという問題点の認識に基づいて、2回の多結晶シリコン膜の堆積法を用いることにより、トレンチの形状によらず良好に多結晶シリコン膜を溝2内に埋設することができるようにしたもの(段落【0010】参照)である。即ち、刊行物発明は、埋設物の表面に溝が無く、完成された素子分離領域の表面が平坦な面となることを目的としたものと解される。
(b)また、本願明細書の発明の詳細な説明には、「本発明の目的は、溝形アイソレーション形成用の深溝を、その上部に窪みを形成することなく良好に埋め込むことのできる技術を提供することにある。」(段落【0009】)、「本発明の他の目的は、溝形アイソレーション形成用の深溝を、その上部に窪みを形成することなく、また、製造工程の大幅な増大を招くことなく、良好に埋め込むことのできる技術を提供することにある。」(段落【0010】)、「本発明の他の目的は、溝形アイソレーション形成用の深溝を、その上部に巣を表出させることなく良好に埋め込むことのできる技術を提供することにある。」(段落【0011】)、「本発明の他の目的は、溝形アイソレーション形成用の深溝を、その上部に巣を表出させることなく、また、製造工程の大幅な増大を招くことなく、良好に埋め込むことのできる技術を提供することにある。」(段落【0012】)と記載されているから、2回の堆積法を用いて、溝形アイソレーション形成用の深溝を、その上部に窪みの形成や巣の表出(刊行物1における上記「溝9」の形成に相当)がないように良好に埋め込む点において、補正発明は、刊行物発明と軌を一にしている。
(c)ところで、刊行物1のトレンチに埋設した多結晶シリコン膜4Aの上部に溝9が形成されないようにするためには、溝9の原因となる「空洞7」を除去することが望ましいから、刊行物発明においては、第1の埋設物である多結晶シリコン膜4を、空洞7が無くなる程度までエッチングした後に、第2の埋設物である多結晶シリコン膜8を形成しているものと認められる。
しかしながら、トレンチに埋設した埋設物の上部に空洞に起因する溝が形成されないようにするために、2回の埋設物の堆積を行うにあたり、空洞を完全に除去することなく、空洞が部分的に残るように1回目の埋設物を一部除去し、次いで2回目の埋設物の堆積を行い、これにより素子分離用のトレンチの表面を平坦にすることは、以下の周知刊行物1ないし3に記載されるように、周知の技術にすぎない。
(ア)周知刊行物1:特開平2-159050号公報
「第3図は、スリットをなくすために用いた従来の溝の中に絶縁物を埋め込む素子分離の工程図である。・・・半導体基板1の素子分離領域に溝4(アスペクト比が1/2以上)を形成する(第3図a参照)。第1の絶縁膜5を溝4の深さ程度の膜厚分だけCVD法を用いて堆積する。この時、第1の絶縁物5の弱い部分7と空洞8が形成される。・・・第1の絶縁膜5と第1の平坦化材料6を等しいエッチング速度で、・・・最小溝幅aの1/2を越えない程度に半導体基板1表面からx_(1)だけ掘り下げる必要がある。・・・すると、くぼみ9が形成される。そのくぼみ9を除去するため、第2絶縁膜10をx_(1)の膜厚文CVD法を用いて堆積する。・・・第2絶縁膜10と第2の平坦化材料11を等しいエッチング速度で酸化膜2と同じ高さになるまで掘り下げる(第3図e参照)。・・・半導体基板1と同じ高さに第1の絶縁膜5と第2の絶縁膜10で溝4を平坦に埋め込む形になる(第3図f参照)。」(第1頁右下欄第19行?第2頁右上欄第6行、第3図参照。)
(イ)周知刊行物2:特開昭62-132341号公報
「反応性イオンエッチング(RIE)法を用い・・・溝5を形成する(第1図a)。・・・溝5内壁に0.12μmのSiO_(2)膜6を形成した後、・・・平坦部分の厚さが0.6μmの多結晶Si膜7を形成する(第1図b)。
この時溝5の上方は左右両側壁上に形成された多結晶Si膜71,72が接し溝5内部には幅が0.2μm程度の空洞8を生じる。
次に・・・多結晶Si膜7をエッチングする。・・・溝5内には上方が広く下方が狭い凹部18が形成される(第1図c)。
続いて再度厚さ0.8μmの多結晶Si膜9を追加形成すると、溝5内の凹部18には反応ガスであるSiH_(4)ガスが入りやすいため溝5内は多結晶Si膜5,9で埋め込まれる(第1図d)。
多結晶Si膜9は溝5上に凹部を有しているが、従来からのエッチバック法を用いて溝以外の能動領域の多結晶Si膜7,9を除去する過程で平坦化されるので問題がない(第1図e)。」(第3頁右下欄第3行?第4頁左上欄第16行、第1図参照。)
「上記の実施例は多結晶Si膜を埋め込んだ分離溝を形成するものであるが、CVDSiO_(2)膜等絶縁膜を埋め込む分離溝・・・の形成にも本発明を用いることができる。」(第4頁右上欄第11行?第14行)
(ウ)周知刊行物3:特開平4-312954号公報
「シリコン基板11上に、・・・トレンチ12を形成する。・・・次に、トレンチ埋め込み用のBPSG膜13を、CVD法により全面に堆積する〔図2〕。・・・このとき、トレンチ12内部は全て埋め込むことはできず、細い溝が生じたり、開口部がBPSG膜により閉ざされて内部に空洞ができる場合もある。次に、・・・BPSG膜13のエッチバックを行ない、トレンチ12の内部にのみBPSG膜13aを残し、他のBPSG膜は除去する〔図3〕。続いて、再度BPSG膜14の堆積を行なう〔図4〕。BPSG膜14の堆積は、BPSG膜13の堆積に比べトレンチの実効的な深さが浅いため、容易にトレンチ12の内部を埋めることができる。」(段落【0006】)
(d)上記周知技術は、2回の埋設物の堆積を行って、素子分離用のトレンチの表面を平坦にするものであり、刊行物発明と課題及び基本的な解決手段が共通であるから、上記周知技術を考慮すれば、刊行物1記載のものにおいて、第1の埋設物である多結晶シリコン膜4をエッチングする際に、空洞を完全に除去することなく、空洞を部分的に残しても、第2の埋設物である多結晶シリコン膜8を堆積させて、良好に多結晶シリコン膜を溝内に埋設することができることは明らかである。よって、刊行物発明において、刊行物発明の目的を達成することができる限りにおいて、多結晶シリコン膜4(第1の埋設物)のエッチング深さを適宜選択することは、当業者が直ちに想到し得ることである。
(e)したがって、上記(a)ないし(d)及び上記相違点1における検討を併せ考慮すれば、刊行物発明において、第1の埋設物である多結晶シリコン膜4を、空洞7が無くなる程度までエッチングすることに代えて、第1の埋設物を絶縁膜とするとともに、上記周知技術を適用し、空洞を完全に除去することなく、空洞が部分的に残るように1回目の埋設物を一部除去すること、即ち、補正発明のごとく、「前記巣が残るように、前記第1絶縁膜の一部を除去する工程」を有するようにすることは、当業者が容易になし得ることである。

(相違点3について)
(a)補正発明は、「前記巣の上端部を前記第2の絶縁膜で覆う」ものであるから、溝形アイソレーション形成用の深溝内に巣が残ることを許容し、且つ、溝形アイソレーション形成用の深溝を、その上部に巣を表出させることなく良好に埋め込むとの目的を達成するものである。
(b)しかしながら、一般に、素子分離領域に絶縁物を埋め込む際に、素子分離用の溝内に空洞が形成されるように絶縁膜を埋め込むことは、以下の周知刊行物1,4,5に記載されるように周知の技術であり、また、下記の周知刊行物4に記載されるように、半導体基板の熱処理によるストレスが蓄積されないようにするため、素子分離溝の内部に積極的に空洞を有する絶縁膜を設けることも知られているから、補正発明のごとく、溝内に巣(空洞)が残るように、溝形素子分離領域を形成することは、当業者にとって格別のことではない。
(ア)周知刊行物1:特開平2-159050号公報(再掲)
「シリコン基板1の素子分離領域に・・・溝4を形成する(第1図a参照)。厚さ250nmの第1の絶縁膜20をCVD法を用いて堆積する(第1図b参照)。次に第1の絶縁膜20をシリコン基板1の溝側面が露出しないように400nmの異方性エッチングを行う(第1図c参照)。次に第2の絶縁膜21として第1の絶縁膜20と同じCVD酸化膜を1000nm堆積する。この時空洞22が第1,第2の絶縁膜20,21により形成される。・・・第2の絶縁膜21と平坦化材料6を等しいエッチング速度でシリコン基板1表面と同じ高さになるように、・・・エッチングを行う。・・・溝4の中に空洞22を有し、第1の絶縁膜20と第2の絶縁膜21で溝4を平坦に埋め込む形になる(第1図e参照)。」(第3頁右上欄第13行?左下欄第12行、第1図参照。)
(イ)周知刊行物4:特開平3-229443号公報
「(1)一主面上に絶縁分離用溝を有する半導体基板と、前記絶縁分離用溝内に埋設された内部に空洞を有する絶縁膜とを備えた半導体装置。」(第1頁左下欄第5行?第7行、第1図、第2図参照。)
「本発明は、絶縁分離用溝内に充填する絶縁膜に意図的に空洞を形成するものであるので、本発明によれば、熱処理工程終了後に半導体装置中にストレスが蓄積されないようにすることができる。」(第3頁左上欄第2行?第6行)
(ウ)周知刊行物5:特開平2-209747号公報
「素子分離領域に・・・溝4を形成する(第1図(a)参照)。
次に、・・・第1の埋め込み材料20としてCVD酸化膜を堆積する(第1図(b)参照)。
更に、・・・CVD酸化膜20を半導体基板1の側面が露出しないようにエッチングし(第1図(c)参照)、その後、第2の埋め込み材料21として、第1の埋め込み材料と同じCVD酸化膜を1000nm堆積する。この時空洞22が第1、第2の埋め込み材料20、21ににより形成される。・・・第2の埋め込み材料21と平坦化材料6を等しいエッチング速度で半導体基板1表面と同じ高さになるように、・・・エッチング7を行なう。・・・溝4の中に空洞22を有し、第1の埋め込み材料のCVD酸化膜20と第2の埋め込み材料21で溝4を平坦に埋め込む形になる(第1図(e)参照)。」(第3頁右下欄第3行?第4頁左上欄第3行、第1図参照。)
(c)上記(相違点2について)において指摘したとおり、トレンチに埋設した埋設物の上部に空洞に起因する溝が形成されないようにするために、空洞を完全に除去することなく、空洞が部分的に残るように1回目の埋設物を一部除去し、次いで2回目の埋設物の堆積を行うことは、周知の技術である。ここで、前記周知刊行物2,3には、1回目の埋設物を一部除去した際に1回目の埋設物内に残された空洞が、2回目の埋設物の堆積により、全て埋め込まれる様子が開示されているが、1回目の埋設物内に残された空洞が狭く深いものであれば、残された空洞を全て埋めることなく、その上端部に2回目の埋設物が堆積することは技術常識であり、これは、上記周知刊行物1及び5に記載の事項からも明らかである。そして、2回目の埋設物の堆積により、空洞が全て埋め込まれるか、溝内に空洞が残るかは、1回目の埋設物内に残された空洞の形状や2回目の埋設物の堆積条件によるものであり、当業者が必要に応じて適宜設計し得るものである。
(d)したがって、上記(a)ないし(c)及び上記相違点1,2における検討を併せ考慮すると、刊行物発明において、2回目の埋設物の堆積を行う際に、第2の絶縁膜を利用し、且つ、トレンチ内に空洞(「巣」に相当)が残るようにその上端部に第2の絶縁物を形成すること、即ち、補正発明のごとく、「(d)前記第2溝を第2絶縁膜で埋め込み、前記巣の上端部を前記第2の絶縁膜で覆う工程」を有するようにすることは、当業者が容易になし得ることである。

また、補正発明が奏する効果も、刊行物1及び2に記載された発明及び従来周知の技術から、当業者が容易に予測し得る程度のものである。

したがって、補正発明は、刊行物1及び刊行物2に記載された発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項に規定する要件を満たさず、特許出願の際独立して特許を受けることができないから、特許法第17条の2第5項により準用する同法第126条第5項の規定に適合しない。

4.むすび
以上のとおりであるから、請求項1についての補正を含む本件補正は、特許法第17条の2第5項により準用する同法第126条第5項の規定に適合せず、本件補正は、特許法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明
平成17年6月13日付けの手続補正は上記のとおり却下されたので、本願の請求項1ないし46に係る発明は、平成16年9月6日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ない46に記載された事項により特定されるものであり、その請求項1に係る発明(以下、「本願発明」という。)は、その請求項1に記載されている事項により特定される以下のとおりのものである。

「【請求項1】 (a)半導体基板に、アイソレーション形成用の第1溝を形成する工程と、
(b)前記第1溝内に、巣が形成されるように第1絶縁膜を埋め込む工程と、
(c)前記第1溝よりも浅い第2溝が残り、かつ、前記巣が残るように、前記第1絶縁膜の一部を除去する工程と、
(d)前記第2溝を第2絶縁膜で埋め込む工程とを有することを特徴とする半導体集積回路装置の製造方法。」

第4 刊行物に記載された発明
刊行物1及び刊行物2に記載される事項は、「第2 3.(2)(2-2)刊行物に記載された発明」に記載したとおりであり、刊行物1には、先に記載した「刊行物発明」が記載されている。

第5 対比
本願の請求項1に係る発明(以下、「本願発明」という。)と刊行物発明とを対比する。
(a)刊行物発明の「半導体装置の製造方法」は、本願発明の「半導体集積回路装置の製造方法」に相当する。
(b)刊行物発明の「シリコン基板1」、「素子間の絶縁分離のための」及び「トレンチ2」は、本願発明の「半導体基板」、「アイソレーション形成用の」及び「第1溝」にそれぞれ相当する。
また、刊行物発明の「空洞7」は、本願発明の「巣」に相当し、刊行物発明の「多結晶シリコン膜4」は、刊行物1の図1(b)から明らかなように、溝(トレンチ)を埋め込む「第1の埋設物」であることにおいて、本願発明の「第1絶縁膜」に対応するから、刊行物発明の「前記トレンチ2の内部に空洞7ができるように、多結晶シリコン膜4を前記シリコン基板1上に堆積する工程」は、本願発明の「(b)前記第1溝内に、巣が形成されるように」第1の埋設物を「埋め込む工程」に相当する。
(c)刊行物1の図1(c)を参照すると、多結晶シリコン膜4をエッチングし、トレンチ2内の底部に多結晶シリコン膜4を残した状態においては、トレンチ2内の上部に、トレンチ2よりも浅いトレンチ(本願発明の「第2溝」に相当)が生じていることは明らかであるから、上記(b)をも参照すると、刊行物発明の「前記多結晶シリコン膜4を、」「エッチングし、前記多結晶シリコン膜4を前記トレンチ2内の底部に残す工程」は、本願発明の「(c)前記第1溝よりも浅い第2溝が残」るように、前記第1の埋設物の「一部を除去する工程」に相当する。
(d)刊行物発明の「多結晶シリコン膜8」は、「第2の埋設物」であることにおいて、本願発明の「第2絶縁膜」に対応するから、上記(b)及び(c)を参照すると、刊行物発明の「前記トレンチ2の内部に残された前記多結晶シリコン膜4上にのみ、選択的に新たに多結晶シリコン膜8を堆積させる工程」は、本願発明の「(d)前記第2溝を」第2の埋設物で「埋め込」む「工程」に相当する。

よって、本願発明と刊行物発明とは、
「(a)半導体基板に、アイソレーション形成用の第1溝を形成する工程と、
(b)前記第1溝内に、巣が形成されるように第1の埋設物を埋め込む工程と、
(c)前記第1溝よりも浅い第2溝が残るように、前記第1の埋設物の一部を除去する工程と、
(d)前記第2溝を第2の埋設物で埋め込む工程とを有することを特徴とする半導体集積回路装置の製造方法。」
である点で一致し、以下の2点で相違する。
(相違点1)
本願発明は、第1溝内に「第1絶縁膜」を埋め込む工程と、「前記第1絶縁膜」の一部を除去する工程を有し、また、第2溝を「第2絶縁膜」で埋め込む工程を有しているのに対し、刊行物発明は、トレンチ2の内部に「多結晶シリコン膜4」を堆積するとともに、「前記多結晶シリコン膜4」をエッチングし、また、トレンチ2の内部に残された多結晶シリコン膜4上に「多結晶シリコン膜8」を堆積している点。
(相違点2)
本願発明は、「前記巣が残るように、前記第1絶縁膜の一部を除去する工程」を有するのに対し、刊行物発明は、第1の埋設物である多結晶シリコン膜4を、空洞7が無くなる程度までエッチングしている点。

第6 当審の判断
以下、各相違点について検討する。
(相違点1について)
刊行物発明においては、半導体基板の熱処理におけるストレス軽減のために、単結晶シリコンから成る半導体基板と熱膨張率が等しい多結晶シリコンをトレンチ2に埋設しているが、刊行物1の段落【0002】に記載されるように、従来から、素子間の絶縁分離のためのトレンチの埋設物として一般に酸化シリコン等の絶縁物や多結晶シリコンが用いられることは周知の技術的事項であり、また、刊行物2((従来技術)を参照)に記載されるように、溝を用いて分離領域を形成する際に、溝の埋設物としてシリコン酸化膜を堆積した場合においても、溝内部にス(鬆)7(「巣」と同じ)が発生し溝を完全に充填できない現象が生じることは、よく知られたことである。
したがって、溝(トレンチ)の埋設物として、多結晶シリコンとシリコン酸化膜等の絶縁膜はほぼ同等のものであり、必要に応じて相互に置換し得るものであるから、刊行物発明において、溝(トレンチ)の埋設物を多結晶シリコン4,8に代えてそれぞれ絶縁膜とすること、即ち、本願発明のごとく、第1溝内に「第1絶縁膜」を埋め込む工程と、「前記第1絶縁膜」の一部を除去する工程を有し、また、第2溝を「第2絶縁膜」で埋め込む工程を有するようにすることは、当業者が容易になし得ることである。

(相違点2について)
(a)刊行物1の段落【0005】に記載されるように、刊行物発明は、トレンチに埋設した多結晶シリコン膜4Aの上部に溝9が形成され(図2(c)参照)、この溝9が後の工程の熱処理等による結晶欠陥の発生源となったり、シリコン基板上に設けられた絶縁膜の不良や、段差による配線の断線等の様々な不良発生の源となり、半導体装置の信頼性及び歩留りを低下させるという問題点の認識に基づいて、2回の多結晶シリコン膜の堆積法を用いることにより、トレンチの形状によらず良好に多結晶シリコン膜を溝2内に埋設することができるようにしたもの(段落【0010】参照)である。即ち、刊行物発明は、埋設物の表面に溝が無く、完成された素子分離領域の表面が平坦な面となることを目的としたものと解される。
(b)また、本願明細書の発明の詳細な説明には、「本発明の目的は、溝形アイソレーション形成用の深溝を、その上部に窪みを形成することなく良好に埋め込むことのできる技術を提供することにある。」(段落【0009】)、「本発明の他の目的は、溝形アイソレーション形成用の深溝を、その上部に窪みを形成することなく、また、製造工程の大幅な増大を招くことなく、良好に埋め込むことのできる技術を提供することにある。」(段落【0010】)、「本発明の他の目的は、溝形アイソレーション形成用の深溝を、その上部に巣を表出させることなく良好に埋め込むことのできる技術を提供することにある。」(段落【0011】)、「本発明の他の目的は、溝形アイソレーション形成用の深溝を、その上部に巣を表出させることなく、また、製造工程の大幅な増大を招くことなく、良好に埋め込むことのできる技術を提供することにある。」(段落【0012】)と記載されているから、2回の堆積法を用いて、溝形アイソレーション形成用の深溝を、その上部に窪みの形成や巣の表出(刊行物1における上記「溝9」の形成に相当)がないように良好に埋め込む点において、本願発明は、刊行物発明と軌を一にしている。
(c)ところで、刊行物1のトレンチに埋設した多結晶シリコン膜4Aの上部に溝9が形成されないようにするためには、溝9の原因となる「空洞7」を除去することが望ましいから、刊行物発明においては、第1の埋設物である多結晶シリコン膜4を、空洞7が無くなる程度までエッチングした後に、第2の埋設物である多結晶シリコン膜8を形成しているものと認められる。
しかしながら、トレンチに埋設した埋設物の上部に空洞に起因する溝が形成されないようにするために、2回の埋設物の堆積を行うにあたり、空洞を完全に除去することなく、空洞が部分的に残るように1回目の埋設物を一部除去し、次いで2回目の埋設物の堆積を行い、これにより素子分離用のトレンチの表面を平坦にすることは、前記周知刊行物1ないし3に記載されるように、周知の技術にすぎない。
(d)上記周知技術は、2回の埋設物の堆積を行って、素子分離用のトレンチの表面を平坦にするものであり、刊行物発明と課題及び基本的な解決手段が共通であるから、上記周知技術を考慮すれば、刊行物1記載のものにおいて、第1の埋設物である多結晶シリコン膜4をエッチングする際に、空洞を完全に除去することなく、空洞を部分的に残しても、第2の埋設物である多結晶シリコン膜8を堆積させて、良好に多結晶シリコン膜を溝内に埋設することができることは明らかである。よって、刊行物発明において、刊行物発明の目的を達成することができる限りにおいて、多結晶シリコン膜4(第1の埋設物)のエッチング深さを適宜選択することは、当業者が直ちに想到し得ることである。
(e)したがって、上記(a)ないし(d)及び上記相違点1における検討を併せ考慮すれば、刊行物発明において、第1の埋設物である多結晶シリコン膜4を、空洞7が無くなる程度までエッチングすることに代えて、第1の埋設物を絶縁膜とするとともに、上記周知技術を適用し、空洞を完全に除去することなく、空洞が部分的に残るように1回目の埋設物を一部除去すること、即ち、本願発明のごとく、「前記巣が残るように、前記第1絶縁膜の一部を除去する工程」を有するようにすることは、当業者が容易になし得ることである。

また、本願発明が奏する効果も、刊行物1及び2に記載された発明及び従来周知の技術から、当業者が容易に予測し得る程度のものである。

したがって、本願発明は、刊行物1及び刊行物2に記載された発明及び従来周知の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定するにより特許を受けることができない。

第7 むすび
以上のとおりであるから、本願は、請求項2ないし請求項46に係る発明について判断するまでもなく、拒絶されるべきものである。
よって、結論のとおり審決する。
 
審理終結日 2008-02-15 
結審通知日 2008-02-19 
審決日 2008-03-03 
出願番号 特願平6-120894
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 宇多川 勉大嶋 洋一  
特許庁審判長 齋藤 恭一
特許庁審判官 河合 章
井原 純
発明の名称 半導体集積回路装置の製造方法  
代理人 筒井 大和  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ