• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 4号2号請求項の限定的減縮 特許、登録しない。 H01L
審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1200043
審判番号 不服2007-10482  
総通号数 116 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2009-08-28 
種別 拒絶査定不服の審決 
審判請求日 2007-04-12 
確定日 2009-07-02 
事件の表示 平成8年特許願第529145号「半導体装置とその製造方法」拒絶査定不服審判事件〔平成8年10月3日国際公開,WO96/30946〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1.手続の経緯
本願は,平成7年3月29日を国際出願日とする出願であって,平成18年6月19日付けで手続補正がなされ,平成19年3月7日付けで拒絶査定がなされ,これに対し,同年4月12日に拒絶査定不服審判が請求されるとともに,同年5月14日付けで手続補正がなされたものである。

第2.平成19年5月14日付けの手続補正について
[補正却下の決定の結論]
平成19年5月14日付けの手続補正を却下する。

[理由]
1.補正の内容
平成19年5月14日付けの手続補正(以下,「本件補正」という。)は,平成18年6月19日付けで補正された請求項(以下,「本件補正前の請求項」という。)1?8を本件補正後の請求項1?7と補正するものであり,本件補正前の請求項1?8,並びに本件補正後の請求項1?7は以下のとおりである。
(1)本件補正前の請求項
1.素子形成領域を有する半導体基板と,該半導体基板の素子形成領域の周辺部に形成された素子分離用の第1の絶縁物と,該半導体基板の素子形成領域上の一部に形成された第2の絶縁物と,該第2の絶縁物の表面に形成された第1の導電性膜と,該第1の導電性膜の側壁に形成された第3の絶縁物と,該第2の絶縁物が形成されていない該半導体基板の表面及び第1の導電性膜上に堆積したシリコン膜をシリサイド化したシリサイド膜とを有する半導体装置において,
該第1の絶縁物又は第3の絶縁膜の下部に該シリコン膜が食い込んでいることを特徴とする半導体装置。
2.トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第1の絶縁物を形成する工程と,該半導体基板の素子形成領域上に第2の絶縁物を形成する工程と,該第2の絶縁膜上のソース領域及びドレイン領域を除く表面に第1の導電性膜を形成する工程と,該第1の導電性膜の側壁に第3の絶縁膜を形成する工程と,該ソース領域及びドレイン領域上の第2の絶縁膜を除去する工程と,該ソース領域及びドレイン領域上に半導体膜を選択的に堆積させる工程とを含む半導体装置の製造方法において,
該半導体膜を堆積する前に,該第3の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより,該半導体膜が該第3の絶縁物の下部に食い込める構造とすることを特徴とする半導体装置の製造方法。
3.トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第1の絶縁物を形成する工程と,該半導体基板の素子形成領域上に第2の絶縁物を形成する工程と,該第2の絶縁膜上のソース領域及びドレイン領域を除く表面に第1の導電性膜を形成する工程と,該第1の導電性膜の側壁に第3の絶縁膜を形成する工程と,該ソース領域及びドレイン領域上の第2の絶縁膜を除去する工程と,該ソース領域及びドレイン領域上に半導体膜を選択的に堆積させる工程とを含む半導体装置の製造方法において,
該半導体膜を堆積する前に,該第1の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより,該半導体膜が該第1の絶縁物の下部に食い込める構造とすることを特徴とする半導体装置の製造方法。
4.請求項2又は3において,塩化水素ガス,三弗化窒素ガス,三弗化塩素ガスのいずれかを含むエッチングガスを用いて,ソース領域及びドレイン領域の一部をエッチングすることを特徴とする半導体装置の製造方法。
5.請求項2又は3において,弗化水素水と硝酸との混合液,又はヒドラジンを用いて,ソース領域及びドレイン領域の一部をエッチングすることを特徴とする半導体装置の製造方法。
6.請求項1に記載の半導体装置を用いた計算機システム。
7.請求項1に記載の半導体装置を用いた光伝送システム。
8.請求項1に記載の半導体装置を用いた信号伝送処理装置。
(2)本件補正後の請求項
【請求項1】素子形成領域を有する半導体基板と,該半導体基板の素子形成領域の周辺部に形成された素子分離用の第1の絶縁物と,該半導体基板の素子形成領域上の一部に形成された第2の絶縁物と,該第2の絶縁物の表面に形成された第1の導電性膜と,該第1の導電性膜の側壁に形成された第3の絶縁物と,該第2の絶縁物が形成されていない該半導体基板の表面及び第1の導電性膜上に堆積したシリコン膜をシリサイド化したシリサイド膜とを有する半導体装置において,
該第1の絶縁物又は第3の絶縁物の下部の複数の結晶面が現れた半導体基板に該シリコン膜が食い込んでいることを特徴とする半導体装置。
【請求項2】トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第1の絶縁物を形成する工程と,該半導体基板の素子形成領域上に第2の絶縁物を形成する工程と,該第2の絶縁物上のソース領域及びドレイン領域を除く表面に第1の導電性膜を形成する工程と,該第1の導電性膜の側壁に第3の絶縁物を形成する工程と,該ソース領域及びドレイン領域上の第2の絶縁物を除去する工程と,該第1の導電性膜,該ソース領域及びドレイン領域上にシリコン膜を選択的に堆積させる工程と,該シリコン膜をシリサイド化する工程とを含む半導体装置の製造方法において,
該シリコン膜を堆積する前に,該第3の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し,エッチングにより除去することにより,該第3の絶縁物の下部のソース領域及びドレイン領域に複数の結晶面が現れた領域を形成し,該シリコン膜が該第3の絶縁物の下部に食い込める構造とすることを特徴とする半導体装置の製造方法。
【請求項3】トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第1の絶縁物を形成する工程と,該半導体基板の素子形成領域上に第2の絶縁物を形成する工程と,該第2の絶縁物上のソース領域及びドレイン領域を除く表面に第1の導電性膜を形成する工程と,該第1の導電性膜の側壁に第3の絶縁物を形成する工程と,該ソース領域及びドレイン領域上の第2の絶縁物を除去する工程と,該第1の導電性膜,該ソース領域及びドレイン領域上にシリコン膜を選択的に堆積させる工程と,該シリコン膜をシリサイド化する工程とを含む半導体装置の製造方法において,
該シリコン膜を堆積する前に,該第1の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し,エッチングにより除去することにより,該第1の絶縁物の下部のソース領域及びドレイン領域に複数の結晶面が現れた領域を形成し,該シリコン膜が該第1の絶縁物の下部に食い込める構造とすることを特徴とする半導体装置の製造方法。
【請求項4】請求項2又は3において,塩化水素ガス,三弗化窒素ガス,三弗化塩素ガスのいずれかを含むエッチングガスを用いて,ソース領域及びドレイン領域の一部をエッチングすることを特徴とする半導体装置の製造方法。
【請求項5】請求項1に記載の半導体装置を用いた計算機システム。
【請求項6】請求項1に記載の半導体装置を用いた光伝送システム。
【請求項7】請求項1に記載の半導体装置を用いた信号伝送処理装置。

2.補正事項の整理
本件補正による補正事項を整理すると,以下のようになる。
(1)補正事項1
本件補正前の請求項1の「該第1の絶縁物又は第3の絶縁膜の下部に該シリコン膜が食い込んでいること」を,本件補正後の請求項1の「該第1の絶縁物又は第3の絶縁物の下部の複数の結晶面が現れた半導体基板に該シリコン膜が食い込んでいること」と補正すること。
(2)補正事項2
本件補正前の請求項2,3の「第2の絶縁膜」,「第3の絶縁膜」及び「半導体膜」を,本件補正後の請求項2,3の「第2の絶縁物」,「第3の絶縁物」及び「シリコン膜」と補正すること。
(3)補正事項3
本件補正前の請求項2,3の「該ソース領域及びドレイン領域上に半導体膜を選択的に堆積させる工程と」を,本件補正後の請求項2,3の「該第1の導電性膜,該ソース領域及びドレイン領域上にシリコン膜を選択的に堆積させる工程と,該シリコン膜をシリサイド化する工程と」と補正すること。
(4)補正事項4
本件補正前の請求項2の「該第3の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより」を,本件補正後の請求項2の「該第3の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し,エッチングにより除去することにより,該第3の絶縁物の下部のソース領域及びドレイン領域に複数の結晶面が現れた領域を形成し,」と補正すること。
(5)補正事項5
本件補正前の請求項3の「該第1の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより」を,本件補正後の請求項3の「該第1の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し,エッチングにより除去することにより,該第1の絶縁物の下部のソース領域及びドレイン領域に複数の結晶面が現れた領域を形成し」と補正すること。
(6)補正事項6
本件補正前の請求項5を削除し,本件補正前の請求項6?8を,本件補正後の請求項5?7に繰り上げて補正すること。

3.補正事項4について
(1)新規事項の有無
補正事項4についての補正により,本件補正後の請求項2を引用する請求項4は,「第3の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し,エッチングにより除去する」構成と,「塩化水素ガス,三弗化窒素ガス,三弗化塩素ガスのいずれかを含むエッチングガスを用いて,ソース領域及びドレイン領域の一部をエッチングする」構成を共に有するものとなる。
しかしながら,まず,本願の願書に最初に添付した明細書及び図面(以下,「当初明細書等」という。)には,真空中又は水素雰囲気中での熱処理によるエッチングについては,次の記載のみがある。
「素子分離用の絶縁膜やゲート横の絶縁物スペーサと選択成長させたシリコン膜との接する部分のファセットを小さくするには,選択シリコン膜をシリコン基板面上に堆積する前に,シリコン基板面と素子分離用の絶縁膜とが接する部分や,シリコン基板面と絶縁物スペーサとが接する部分に,第1図で示すように,素子分離用の絶縁膜101や絶縁物スペーサ108の下部に選択シリコン膜111の一部が食い込める構造にすることで達成される。なお,素子分離用の絶縁膜や絶縁物スペーサの下部に選択シリコン膜の一部が食い込んだ構造は,選択シリコンの堆積前にシリコン基板を真空中あるいは水素雰囲気中で熱処理することで形成できる。」(明細書2頁15?24行)
実施例1として,「なお,上記nMOSFETの作製工程で,アンダーカット領域110の形成時に減圧気相成長装置内に水素ガスを導入し,水素雰囲気中での熱処理によって,アンダーカット領域110を形成してもよい。」(明細書7頁2?4行)
「なお,選択シリコンの堆積前にシリコン基板を真空中あるいは水素雰囲気中で熱処理することで素子分離用の絶縁膜や絶縁物スペーサの下部に選択シリコン膜の一部が食い込んだ構造を作製する工程は,選択シリコン膜の形成装置内で実施できる。その結果,製造工程を簡略化できる効果がある。」(明細書13頁4?8行)
「2.半導体基板上のトランジスタが形成される領域上に,素子分離用の第1の絶縁物からなる溝を形成する工程と,第2の絶縁膜を形成する工程と,該第2の絶縁膜上に第1の導電性膜を形成する工程と,該第1の導電性膜を周知のフォトリソグラフィ技術で凸上に加工する工程と,凸状に加工された該第1の導電性膜とシリコン基板にはさまれた領域以外の該第2の絶縁膜を除去する工程と,絶縁膜を形成し該第2の絶縁膜の側壁と該第1の導電性膜の側壁部分にのみ第3の絶縁物を形成する工程と,半導体基板が露出している基板領域に半導体膜を堆積し該第1の絶縁物と該第3の絶縁物の上には該半導体膜を堆積させない選択成長工程において,該半導体膜が少なくとも該第1あるいは該第3の絶縁物と該半導体基板とが接する部分で該半導体基板側に食い込むことを特徴とする半導体装置の製造方法。
・・・
4.請求項2において,半導体膜を選択成長させる前に半導体基板を水素雰囲気中で800℃以上に加熱することで,半導体基板と第1の絶縁物とが接する部分に該半導体基板が該第1の絶縁物の下に食い込んだ部分を形成することを特徴とする半導体装置の製造方法。」(特許請求の範囲)
また,当初明細書等には,塩化水素ガス,三弗化窒素ガス,三弗化塩素ガスのいずれかを含むエッチングガスを用いたエッチングについては,次の記載のみがある。
「また,素子分離用の絶縁膜やゲート横の絶縁物スペーサと選択成長させたシリコン膜との接する部分のファセットを小さくするには,第21図で示すように,選択シリコン膜を堆積する前に,素子分離用の絶縁膜や絶縁物スペーサに対してソース,ドレイン領域のシリコン基板面をシリコン基板側に下げるエッチング領域201を設ける構造にすることで達成される。なお,素子分離用の絶縁膜や絶縁物スペーサに対してソース,ドレイン領域のシリコン基板面がシリコン基板側に下がった構造は,選択シリコンの堆積前にシリコン基板を塩酸ガスや三弗化窒素ガスや三弗化塩素ガスでエッチングすることで形成できる。また,ガスによる気相エッチングではなく,フッ酸水と硝酸の混合液やヒドラジンによる湿式エッチングによっても形成できる。」(明細書2頁25行?3頁10行)
実施例2として,「次に,減圧化学気相成長装置内で塩化水素ガスによってソース領域104,ドレイン領域105に露出しているシリコン基板100と多結晶シリコン膜103をエッチングし,エッチング領域201を形成した。エッチングの条件は処理温度900℃,処理時間2分,塩化水素ガス流量100cc/分,水素ガス流量1リッター/分,処理圧力100パスカルである。上記工程で第21図に記載した構造が完成した。」(明細書8頁8?13行)
実施例2として,「なお,上記nMOSFETの作製工程において,エッチング領域201の形成時に,減圧気相成長装置内に三弗化窒素ガスを導入することによって,エッチング領域201を形成してもよい。同様に,エッチング領域201の形成時に,減圧気相成長装置内に三弗化塩素ガスを導入することによって,エッチング領域201を形成してもよい。」(明細書9頁24行?10頁2行)
「なお,選択シリコンの堆積前にシリコン基板を塩酸ガスや三弗化窒素ガスや三弗化塩素ガスでエッチング領域を作製する工程は,選択シリコン膜の形成装置内で実施できる。その結果,製造工程を簡略化できる効果がある。また,ガスによる気相エッチングではなく,フッ酸水と硝酸の混合液やヒドラジンによる湿式エッチングでは,エッチング領域表面を気相エッチングに比べ,平坦にできる効果がある。」(明細書13頁16?21行)
「5.半導体基板上のトランジスタが形成される領域上に,素子分離用の第1の絶縁物からなる溝を形成する工程と,第2の絶縁膜を形成する工程と,該第2の絶縁膜上に第1の導電性膜を形成する工程と,該第1の導電性膜を周知のフォトリソグラフィ技術で凸上に加工する工程と,凸状に加工された該第1の導電性膜とシリコン基板にはさまれた領域以外の該第2の絶縁膜を除去する工程と,絶縁膜を形成し該第2の絶縁膜の側壁と該第1の導電性膜の側壁部分にのみ第3の絶縁物を形成する工程と,半導体基板が露出している基板領域に半導体膜を堆積し該第1の絶縁物と該第3の絶縁物の上には該半導体膜を堆積させない選択成長工程において,該半導体膜を堆積させる前に該基板領域をエッチングすることを特徴とする半導体装置の製造方法。
6.請求項5における基板領域のエッチング工程において,少なくとも,塩化水素ガス,三弗化窒素ガス,三弗化塩素ガスを含むシリコンのエッチングガスで基板領域をエッチングすることを特徴とする半導体装置の製造方法。」(特許請求の範囲)
これらの記載によれば,当初明細書等では,「第3の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し,エッチングにより除去する」構成は,実施例1及び請求項2を引用する請求項4として記載され,「塩化水素ガス,三弗化窒素ガス,三弗化塩素ガスのいずれかを含むエッチングガスを用いて,ソース領域及びドレイン領域の一部をエッチングする」構成は,実施例2及び請求項5を引用する請求項6として記載されているのであるから,「第3の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し,エッチングにより除去する」ものでありながら,さらに「塩化水素ガス,三弗化窒素ガス,三弗化塩素ガスのいずれかを含むエッチングガスを用いて,ソース領域及びドレイン領域の一部をエッチングする」ものは,当初明細書等に記載されておらず,また,それらの記載から自明な事項とも認められない。
したがって,補正事項4についての補正は,当初明細書等に記載された事項の範囲内においてなされたものではないから,平成6年法律第116号改正附則第6条によりなお従前の例によるとされる同法による改正前の特許法第17条の2第2項において準用する同法第17条第2項に規定する要件を満たしていない。
(2)補正の目的の適否
補正事項4についての補正は,本件補正前の請求項2の「該第3の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより」を,本件補正後の請求項2の「該第3の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し,エッチングにより除去することにより,該第3の絶縁物の下部のソース領域及びドレイン領域に複数の結晶面が現れた領域を形成し,」と,エッチングにより除去する工程をより具体的に限定するものであるから,平成6年法律第116号改正附則第6条によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
(3)独立特許要件の検討
ア 以上で検討したとおり,補正事項4についての補正は,平成6年法律第116号改正附則第6条によりなお従前の例によるとされる同法による改正前の特許法第17条の2第2項において準用する同法第17条第2項に規定する要件を満たしていないが,仮に,当該要件を満たすものとみなした場合には,補正事項4についての補正は,同法第17条の2第3項第2号に掲げる特許請求の範囲の減縮を目的とするものであるから,補正後の特許請求の範囲に記載されている事項により特定される発明が,特許出願の際独立して特許を受けることができるものであるか否かについて,さらに検討を進める。
イ 特許請求の範囲の記載について(特許法第36条第6項)
本件補正後の請求項2及び4に係る発明は,上記第2.1.(2)に記載したとおりである。
上記(1)において検討したとおり,本件補正後の請求項2を引用する請求項4は,「第3の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し,エッチングにより除去する」構成と,「塩化水素ガス,三弗化窒素ガス,三弗化塩素ガスのいずれかを含むエッチングガスを用いて,ソース領域及びドレイン領域の一部をエッチングする」構成を共に有するものとなるが,「第3の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し,エッチングにより除去する」ものでありながら,さらに「塩化水素ガス,三弗化窒素ガス,三弗化塩素ガスのいずれかを含むエッチングガスを用いて,ソース領域及びドレイン領域の一部をエッチングする」ものは,当初明細書等には記載されていない。したがって,本件補正後の請求項2を引用する請求項4に係る発明は,発明の詳細な説明に記載されたものではない。
また,上記(1)において検討したとおり,本件補正後の請求項2を引用する請求項4は,「第3の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し,エッチングにより除去する」ものでありながら,さらに「塩化水素ガス,三弗化窒素ガス,三弗化塩素ガスのいずれかを含むエッチングガスを用いて,ソース領域及びドレイン領域の一部をエッチングする」ことになり,ソース領域及びドレイン領域を別の方法で2回エッチングすることの意味が不明である。すなわち,両者を満たすためには,まず「第3の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し,エッチングにより除去する」ことにより,シリコン膜が第3の絶縁物の下部に食い込める構造とした上で,さらに「塩化水素ガス,三弗化窒素ガス,三弗化塩素ガスのいずれかを含むエッチングガスを用いて,ソース領域及びドレイン領域の一部をエッチングする」ような構成を想定する必要が生じるが,そのような場合には,既にシリコン膜に形成された食い込める構造にエッチングされたソース領域及びドレイン領域を,さらに同じマスクを用いた別の方法でエッチングすることになるため,このような構成を採用することにより,どのような技術的意義を有するのか不明であり,発明の範囲が不明確である。したがって,本件補正後の請求項2を引用する請求項4は,特許を受けようとする発明の構成に欠くことができない事項が不明りょうである。
よって,本件補正後の請求項4に係る発明は,特許法第36条第5項第1号及び第2号に規定する要件を満たしていない。
ウ 以上のとおり,補正事項4についての補正は,本件補正後の特許請求の範囲に記載された事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において読み替えて準用する同法第126条第5項の規定に違反する。

4.補正事項5について
補正事項5についての補正により,本件補正後の請求項3を引用する請求項4は,「第1の絶縁物と接するソース領域及びドレイン領域の一部を真空中または水素雰囲気中で熱処理し,エッチングにより除去する」構成と,「塩化水素ガス,三弗化窒素ガス,三弗化塩素ガスのいずれかを含むエッチングガスを用いて,ソース領域及びドレイン領域の一部をエッチングする」構成を共に有するものとなる。
したがって,補正事項5についての補正は,上記3.の補正事項4についての補正と同様に,平成6年法律第116号改正附則第6条によりなお従前の例によるとされる同法による改正前の特許法第17条の2第2項において準用する同法第17条第2項の規定する要件を満たしておらず,また,仮に,補正事項5についての補正が該要件を満たすものであったとしても,補正事項5についての補正は,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の同法第17条の2第5項において読み替えて準用する同法第126条第5項の規定に違反する。

5.手続補正についてのむすび
以上,検討したとおり,補正事項4及び5についての補正は,平成6年法律第116号改正附則第6条によりなお従前の例によるとされる同法による改正前の特許法第17条の2第2項において準用する同法第17条第2項の規定する要件を満たしておらず,また,仮に,補正事項4及び5についての補正が該要件を満たすものであったとしても,補正事項4及び5についての補正は,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の同法第17条の2第5項において読み替えて準用する同法第126条第5項の規定に違反するので,本件補正は,特許法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3.本願発明について
1.本願発明
平成19年5月14日付けの手続補正は,上記のとおり却下されたので,本願の請求項1?8に係る発明は,平成18年6月19日付けの手続補正により補正された明細書及び図面の記載からみて,その特許請求の範囲の請求項1?8に記載された事項により特定されるものであり,その内の請求項2に係る発明(以下,「本願発明」という。)は,次のとおりのものと認める。
「2.トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第1の絶縁物を形成する工程と,該半導体基板の素子形成領域上に第2の絶縁物を形成する工程と,該第2の絶縁物上のソース領域及びドレイン領域を除く表面に第1の導電性膜を形成する工程と,該第1の導電性膜の側壁に第3の絶縁物を形成する工程と,該ソース領域及びドレイン領域上の第2の絶縁物を除去する工程と,該ソース領域及びドレイン領域上に半導体膜を選択的に堆積させる工程とを含む半導体装置の製造方法において,
該半導体膜を堆積する前に,該第3の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより,該半導体膜が該第3の絶縁物の下部に食い込める構造とすることを特徴とする半導体装置の製造方法。」
なお,上記第2.1.(1)の請求項2には,「第2の絶縁膜」及び「第3の絶縁膜」と記載されているが,それらがそれぞれ「第2の絶縁物」及び「第3の絶縁物」の誤記であることは文脈上明らかであるから,本願発明を上記のように認定した。

2.刊行物の記載
これに対して,原査定の拒絶の理由において引用された特開昭63-153863号公報(昭和63年6月27日出願公開,以下,「刊行物」という。)には,次の記載がある。
(1)「[概要]
MOSトランジスタのソース,ドレーンに選択エピタキシャル成長を行なう前に,半導体シリコン基板lの結晶方位とは異なる方位に優先エツチングして,ソース,ドレーン領域のゲート側が浅く,該領域中央部が深い溝を形成後,選択エピタキシャル成長を行なうと,注入イオンのプロファイルが改善され,ショートチャネルが避けられる。」(1頁左下欄18行?右下欄5行)
(2)「[産業上の利用分野]
本発明は,半導体装置の製造方法に関するものであり,さらに詳しく述べるならば,MOSトランジスタのショートチャネル化を防止するように改良された選択エピタキシャル成長工程を有することを特徴とする半導体装置の製造方法に関するものである。」(1頁右下欄7?13行)
(3)第2図及び第3図を参照して,「 第2図および第3図は,選択エピタキシャル成長されたソースおよびドレーンを有するMOSトランジスタを示す図面である。1は通常(100)面を有する半導体シリコン基板,2はフィールド酸化膜,3はゲート,4はゲート酸化膜,5はポリシリコン,6は絶縁膜,7,7’は選択エピタキシャル成長されたエピタキシャルSi膜(以下,選択エピSiと略称する),8はソース領域,9はドレーン領域である。このMOSトランジスタの製造工程では,通常のLOCOSによりフィールド酸化膜2を形成し,ゲート3を形成した後,CVD酸化膜(図示せず)を全面に形成し,CVD酸化膜をソース8,ドレーン9領域から除去し,表出された半導体シリコン基板lにエピタキシャル成長を行なって,厚さが0.2-0.4μmの選択エピSi7,7’を形成する。」(2頁左上欄6行?右上欄1行)
(4)第2図及び第3図を参照して,「また,選択エピSi7,7’の表面の形状を調査したところ,絶縁膜6との接触端で数1000オングストロームの僅な寸法ではあるが,テーパ面7aとなっていることも確認された。このようなテーパ面の形成は絶縁膜6との接触端でポリシリコンのエピタキシャル成長速度が遅いことに起因し,そのためゲート3側に低くなるテーパが形成されていると考えられる。なお,このテーパ面をファセットと称することにする。」(2頁右上欄15行?左下欄3行)
(5)「[問題点を解決するための手段]
本発明は,ゲート電極に設けられた絶縁膜の側壁面とフィールド酸化膜をマスクにして,所定方位を有する半導体単結晶基板の表面を,該方位とは異なる方位を優先的にエッチングするエッチング液でエッチングし,しかる後に,エッチングされた半導体単結晶基板の表面にエピタキシャル成長することを特徴とする。」(2頁左下欄18行?右下欄5行)
(6)第3図を参照して,「[作用]
本発明によると,従来の如く半導体単結晶基板の平坦表面にエピタキシャル成長を行なうと,ファセットが発生することは避けられないので,-シリコン基板の場合を例にとると-通常使用されている(100)基板の方位である(100)に対して角度を有する方向(例えば,(111)/(100)の角度は54.7度,(110)/(100)の角度は90度である)に優先的にエッチングが進行するエッチング液を用いると,基板面に平行にエッチングが進行するのではなく,(100)にある角度をもつ斜の方向にエッチングが進行する。この結果ファセット7a(第3図)とは逆方向のテーパの凹部がシリコン基板表面に形成され,ゲート3側で浅くなるエッチング溝,凹部等が作られるので,その上にエピタキシャル成長を行なうと,平坦な表面のエピタキシャル層が得られ,そして不純物プロファイルが改善される。」(2頁右下欄7行?3頁左上欄4行)
(7)第1図及び第4図を参照して,「[実施例]
第1図に示すように,通常のLOCOSによりフィールド酸化膜2を形成後,公知の方法でゲート酸化膜4,ポリシリコン5,絶縁膜6を形成する。なお,半導体シリコン基板1は(100)方位を有する通常のものである。続いて,KOH系エッチング液により半導体シリコン基板1の表出面のエッチングを行なう。このエッチング液はシリコンの(111)面を優先的にエッチングするが,SiO_(2)酸化膜2,6はエッチングしない選択性を有するものである。エッチングは深さが1000オングストローム程度になるように行なう。この結果テーパ面1bと平坦面1aを有する溝が形成される。
続いて,シリコンのエピタキシャル成長を行ない(第4図),選択エピSi7を厚さ0.2?0.4μmに形成すると,その表面はほぼ平坦となり,ファセットの形成はほぼ起らない。選択エピタキシャル成長の条件は,温度950℃以下,圧力0.8Torr,原料ガスSiHCl_(3),が好ましい。」(3頁左上欄11行?右上欄9行)

3.刊行物に記載された発明
(1)上記2.(2)によれば,刊行物に記載された発明は,本願発明と同様に「半導体装置の製造方法」に関するものである。
(2)上記2.(1),(3)及び(7)によれば,刊行物には,通常のLOCOSによりフィールド酸化膜2を形成し,ゲート3を形成した後,CVD酸化膜を全面に形成し,CVD酸化膜をソース領域8,ドレーン領域9から除去し,表出された半導体シリコン基板lのソース領域8,ドレーン領域9に選択エピタキシャル成長を行って,エピタキシャルSi膜7,7’を形成することが記載されているから,MOSトランジスタが形成される素子形成領域の周辺部の半導体シリコン基板1表面に素子分離用のフィールド酸化膜2を形成する工程と,ソース領域8及びドレーン領域9上にエピタキシャルSi膜7,7’を選択的に堆積させる工程とが開示されている。
(3)上記2.(1),(5)?(7)によれば,刊行物には,ソース領域8及びドレーン領域9に選択エピタキシャル成長を行う前に,ゲート電極に設けられた絶縁膜の側壁面とフィールド酸化膜をマスクにして,半導体シリコン基板のソース領域8,ドレーン領域9をエッチングすることが記載されているから,エピタキシャルSi膜7,7’を堆積する前に,絶縁膜と接するソース領域8及びドレーン領域9の一部をエッチングにより除去することが開示されている。
(4)よって,刊行物には,以下の発明が記載されている。
「MOSトランジスタが形成される素子形成領域の周辺部の半導体シリコン基板1表面に素子分離用のフィールド酸化物2を形成する工程と,ソース領域8及びドレーン領域9上にエピタキシャルSi膜7,7’を選択的に堆積させる工程とを含む半導体装置の製造方法において,
エピタキシャルSi膜7,7’を堆積する前に,絶縁膜と接するソース領域8及びドレーン領域9の一部をエッチングにより除去することを特徴とする半導体装置の製造方法。」

4.本願発明と刊行物に記載された発明との対比
(1)上記2.(3)及び(7)の記載によれば,刊行物に記載された発明の「MOSトランジスタ」,「半導体シリコン基板1」,「フィールド酸化膜2」,「ゲート酸化膜4」,「ソース領域8」,「ドレーン領域9」,「ポリシリコン5」,「絶縁膜6」,「エピタキシャルSi膜(選択エピSi)7,7’」は,本願発明の「トランジスタ」,「半導体基板」,「第1の絶縁物」,「第2の絶縁物」,「ソース領域」,「ドレイン領域」,「第1の導電性膜」,「第3の絶縁物」,「半導体膜」にそれぞれ相当する。
(2)刊行物に記載された発明の「MOSトランジスタが形成される素子形成領域の周辺部の半導体シリコン基板1表面に素子分離用のフィールド酸化膜2を形成する工程と,ソース領域8及びドレーン領域9上にエピタキシャルSi膜7,7’を選択的に堆積させる工程」は,本願発明の「トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第1の絶縁物を形成する工程」と「該ソース領域及びドレイン領域上に半導体膜を選択的に堆積させる工程」に相当する。
(3)刊行物に記載された発明の「エピタキシャルSi膜7,7’を堆積する前に,絶縁膜と接するソース領域8及びドレーン領域9の一部をエッチングにより除去すること」は,本願発明が「該第3の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより,該半導体膜が該第3の絶縁物の下部に食い込める構造とする」ことは別にして,本願発明の「該半導体膜を堆積する前に,該第3の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去すること」に相当する。
(4)以上のことを踏まえると,本願発明と刊行物に記載された発明とは,
「トランジスタが形成される素子形成領域の周辺部の半導体基板表面に素子分離用の第1の絶縁物を形成する工程と,該ソース領域及びドレイン領域上に半導体膜を選択的に堆積させる工程とを含む半導体装置の製造方法において,
該半導体膜を堆積する前に,該第3の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することを特徴とする半導体装置の製造方法。」
である点で一致し,次の相違点1及び相違点2で相違する。
相違点1:本願発明は,「該半導体基板の素子形成領域上に第2の絶縁物を形成する工程と,該第2の絶縁物上のソース領域及びドレイン領域を除く表面に第1の導電性膜を形成する工程と,該第1の導電性膜の側壁に第3の絶縁物を形成する工程と,該ソース領域及びドレイン領域上の第2の絶縁物を除去する工程」を備えるのに対し,刊行物に記載された発明は,そのような工程を明示しない点。
相違点2:本願発明では,「該第3の絶縁物と接するソース領域及びドレイン領域の一部をエッチングにより除去することにより,該半導体膜が該第3の絶縁物の下部に食い込める構造とする」のに対し,刊行物に記載された発明では,そのような構成を明示しない点。

5.当審の判断
(1)上記相違点1について検討すると,上記2.(7)の記載によれば,刊行物に記載された発明では,フィールド酸化膜2を形成後,公知の方法でゲート酸化膜4,ポリシリコン5,絶縁膜6を形成している。また,第1図において,ゲート酸化膜4と絶縁膜6の位置関係は,ゲート酸化膜4上に絶縁膜6の側壁部分が形成されているから,刊行物に記載された発明では,ポリシリコン5の側壁に絶縁膜6を形成した後に,ソース領域8及びドレーン領域9上のゲート酸化膜4を除去していることは明らかである。そして,半導体基板の素子形成領域上に第2の絶縁物を形成し,該第2の絶縁物上のソース領域及びドレイン領域を除く表面に第1の導電性膜を形成し,該第1の導電性膜の側壁に第3の絶縁物を形成し,該ソース領域及びドレイン領域上の第2の絶縁物を除去することは,例えば下記の周知文献1?4に記載されているように,半導体装置の製造方法において周知である。したがって,このような半導体装置の製造方法において周知の工程を公知の方法として採用することは,必要により当業者が適宜選択することのできる技術的な設計事項であるから,刊行物に記載された発明において,半導体シリコン基板1の素子形成領域上にゲート酸化膜4を形成する工程と,ゲート酸化膜4上のソース領域8及びドレーン領域9を除く表面にポリシリコン5を形成する工程と,ポリシリコン5の側壁に絶縁膜6を形成する工程と,該ソース領域及びドレイン領域上のゲート酸化膜4を除去する工程とすることは,当業者が容易になし得ることである。

周知文献1:特開昭63-13379号公報
「 次に,このGeの選択エピタキシャル成長を用いた本実施例のトランジスタの製造工程について説明する。第3図(a)に示すように,通常のMOS形トランジスタの製造工程と同様に,素子分離用絶縁膜5およびゲート絶縁膜2を形成した後,ゲート電極として例えばPドープあるいはAsドープの多結晶Si膜を形成し,ゲート電極3のパターニングを行なう。次に,例えばこれを熱酸化することにより,第3図(b)に示すようなゲート電極3を絶縁膜6で覆った構造ができる。次に,公知の反応性イオンエッチング法等により,方向性をもってソース・ドレインとなる領域(ソース・ドレイン形成領域)上の酸化膜を除去し,第3図(c)に示すようにゲート側壁絶縁膜6を残す。このとき,ゲート電極3上にも,酸化膜6Aを残すようにする。熱酸化時に,多結晶Siからなるゲート電極3上の酸化膜は,Si基板上(ソース・ドレイン形成領域上)の酸化膜より厚く形成されるため,反応性イオンエツチングによりゲート電極3上に酸化膜6Aを残すことは可能である。
次に,第3図(d)に示すように,Siの選択エツチングにより,ソース・ドレイン形成領域のSiをエッチングする。その後に,前述したGeH_(4)ガスあるいはGeC1_(4)とH_(2)ガスとを用いたCVD法によりn形Ge層7をSi上にのみ選択成長させ,第3図(e)の構造を得る。この構造の特徴は,前述したように,ソース・ドレインの形成温度を,容易に500℃程度以下にすることができ,また,ソース・ドレイン層の深さは,Siのエッチング深さと等しいので,Siのエツチング速度と時間とを制御することにより,容易に浅くすることができることである。」(3頁左下欄17行?4頁左上欄8行)

周知文献2:特開昭63-299274号公報
「 先ず,第1図(A)に示す如く,ゲートSi酸化膜2が形成されたp形(n形)Si基板lを準備する。これはp形(n形)Si基板1上をSi酸化膜で覆い,ロコス(Locos)法によりフィールド酸化膜2aを形成し,ソース・ドレイン・ゲート領域間口部にゲートSi酸化膜2を形成して作成される。
次に,第1図(B)に示す如く,ゲートSi酸化膜2上にCVD法によりポリSi膜3を形成した後,第1図(C)に示す如く,ゲートSi酸化膜2上のSiゲート4となるべき部分を残し,エッチングによってポリSiパターン形成を行なう。以上迄の各工程は従来の場合と同様である。
次に,第1図(D)に示す如く,ゲートSi酸化膜2上に形成されたポリSi部4’の表面を酸化させて表面Si酸化膜4aを形成し,その内部をSiゲート電極4bとして残す。かかる工程においてはSiゲート電極4bの下層部分は酸化されず,当初の厚みのゲートSi酸化膜2がそのまま保持される。
次に,第1図(E)に示す如く,ポリSi部4’以外をエッチング除去して,再びソース・ドレイン領域開口部を形成する。」(2頁右下欄3行?3頁左上欄3行)

周知文献3:特開昭60-12772号公報
「 以下製造工程の1例について説明する。面方位100,比抵抗約2Ω-cmを有するp型シリコン基板21の主表面を酸化して約1000Åの二酸化シリコン膜22を堆積し,ついで約1200Åのチッ化シリコン膜23を減圧CVD法によって積層する。次に,ホトリソグラフィーによって,チッ化シリコン膜23を選択的に蝕刻し,フィールド領域に,硼素のイオン注入を行ってチャンネルストッパ領域21^(+)を形成する。そして酸化性雰囲気中で熱処理を施すことによって,約0.6μmのフィールド酸化膜24を形成する(第2図(A))。
次に,上記チッ化シリコン膜23および,熱酸化二酸化シリコン膜23を順次除去した後,酸化性雰囲気に於て熱処理を施し,改ためて約200Åの厚さのゲート酸化膜25を形成する。この表面に減圧CVD法によって約0.3μmの多結晶シリコン膜26を堆積し,表面に約0.1μmの熱酸化膜27を形成した後,砒素を,加速エネルギー100KVで,1×10^(16)ions/cm^(2)のイオン注入を行った後,1000℃,30分程度の中性雰囲気中に於ける熱処理を行って,多結晶シリコン膜26に砒素のドーピングをする。そして,ホトリソグラフィーによって,上記熱酸化膜27および多結晶シリコン膜26とを順次エッチングして,ゲート領域26を形成する(第2図(B))。この時素子全体のチャンネル方向の長さL_(D)と,多結晶シリコンでできたゲート領域26の長さL_(pat)との差はほぼフィールド酸化膜パターンに対するゲートパターンのマスク合せ精度と,本実施例の場合0.5μm程度のわずかなマスク合せ余裕の和で決まり,L_(pat)は最小1μmとしてこれに対するL_(D)は2μmとした。
すなわち素子領域の端部であるKa点,Kb点とゲート領域26の端部との間隔はそれぞれソース長L_(S)およびドレイン長L_(T)とすると,マスク合せ誤差が零の場合,L_(S)=L_(T)=0.5μmとなマスク合せ誤差が0.2μmソース側にずれた場合,L_(S)=0.3μm,L_(T)=0.7μmとなる。
次に,850℃程度の温度の水蒸気雰囲気中で約30分の酸化を行うと,高濃度に砒素を導入された多結晶シリコンゲート領域26と,他の部分の酸化速度比は大きく,多結晶シリコンゲート領域の側面には約0.2μmの酸化膜27が形成されるが,もともと200Å程度と薄いゲート酸化膜25と等しい厚さを有していた多結晶シリコンゲート26のない素子領域すなわちソースおよびドレイン領域の酸化膜25’の膜は,400Å程度の厚さとなる(第2図(C))。
そして次に,弗化水素酸と弗化アンモニウムの混合水溶液によって,ソース領域表面25aおよびドレイン領域表面25b上の酸化膜25’を除去する(第2図(D))。これは上記の理由により,多結晶シリコンゲート26を覆う二酸化シリコン膜27および28の膜厚に較べて,ソース領域表面25aおよびドレイン領域表面25b上の酸化膜25’は十分に薄いので,多結晶シリコンゲート26を覆う二酸化シリコン膜27および28の膜厚減少は,全体の膜厚に比して小さくすることができる。この工程に於て,ゲートとソース或はゲートとドレイン間の耐圧をさらに大きくしたい場合,プラズマエッチング等の異方性エッチングによって,シリコン基板に垂直方向へのみシリコン酸化膜のエッチングを行なえば,多結晶シリコンゲート26の側面の酸化膜はほとんど減少しないまま,ソース領域表面25aおよびドレイン領域の表面25bの酸化膜25’を除去することが可能である。」(3頁左下欄9行?4頁右上欄16行)

周知文献4:特開昭57-196573号公報
「 次に本発明の実施例を図を用いて説明する。第1図(a)?(h)は一実施例の製造工程を示すものである。まず比抵抗6?8ΩcmP型,面(100)のシリコン単結晶基板11の表面に熱酸化技術を用いて1000℃でシリコン酸化膜12を厚み5000Åだけ形成し,光露光技術と混式エッチング技術を用いてこの酸化膜12を選択的にエッチングしてフィールド領域にのみ残し,続いて熱酸化技術を用いて厚み300Åのゲート酸化膜13を形成する(a)。続いてしきい値を設定するためイオン注入技術を用いて加速電圧200kV,ドーズ量1×10^(12)/cm^(2)の条件で硼素をイオン注入する。続いて気相成長法を用いてゲート電極となる多結晶シリコン膜14を厚み5000Å形成する(b)。その後,光露光技術と反応性イオンエッチング技術を用いて多結晶シリコン膜14を選択的にエッチングしてゲート電極をパターニングし,続いてその表面を酸化し,厚み2000Åのシリコン酸化膜15を設ける(c)。そして,次に湿式エッチング法を用いて酸化膜を厚み1000Åだけエッチングしシリコン基板表面を露出させ,気相成長法を用いてソースおよびドレインの取出し電極材料膜として厚み5000Åの多結晶シリコン膜16を形成する(d)。」(2頁右上欄11行?左下欄15行)

(2)上記相違点2について検討すると,上記2.(7)の記載によれば,刊行物に記載された発明は,KOH系エッチング液により半導体シリコン基板1の表出面のエッチングを行うものであるが,KOH系エッチング液は,シリコンの(111)面を優先的にエッチングするのであって,少なくとも同時にシリコンの他の面もエッチングしていることは明らかである。また,上記2.(6)の記載によれば,刊行物に記載された発明は,ファセット7aとは逆方向のテーパの凹部がシリコン基板表面に形成され,ゲート3側で浅くなるエッチング溝,凹部等を形成するのであり,絶縁膜の下部をエッチングするか否かまでをも特定するものではない。したがって,刊行物に記載された発明において,ソース領域8及びドレーン領域9のシリコンをどの程度までエッチングするかは,必要により当業者が適宜決めることのできる技術的な設計事項と解されるから,絶縁膜と接するソース領域8及びドレーン領域9の一部をエッチングにより除去することにより,エピタキシャルSi膜7,7’が絶縁膜の下部に食い込める構造とすることに,格別の困難性を認めることはできない。そして,この解釈が妥当であることは,例えば特開平5-136409号公報の図4(c)に,KOHによるSiのエッチングにより,酸化膜11の下部に食い込める構造が,何らの特別な説明もなく図示されていることからも明らかである。
(3)また,本願明細書12頁21行?13頁21行に記載された効果は,本願発明がシリサイド化工程や具体的なエッチングの方法を特定していないことから,本願発明の構成に基づかないものである。したがって,本願発明の構成によってもたらされる効果は,刊行物に記載された発明から当業者であれば容易に予測することができる程度のものであって,格別なものとはいえない。

6.まとめ
以上検討したとおり,本願発明は,刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

第4 むすび
以上のとおりであるから,本願は,他の請求項に係る発明について審理するまでもなく,拒絶すべきものである。
よって,結論のとおり審決する。
 
審理終結日 2009-04-30 
結審通知日 2009-05-07 
審決日 2009-05-19 
出願番号 特願平8-529145
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 561- Z (H01L)
P 1 8・ 575- Z (H01L)
P 1 8・ 572- Z (H01L)
最終処分 不成立  
前審関与審査官 松嶋 秀忠  
特許庁審判長 河合 章
特許庁審判官 北島 健次
廣瀬 文雄
発明の名称 半導体装置とその製造方法  
代理人 筒井 大和  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ