• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) A63F
管理番号 1202720
審判番号 不服2007-18693  
総通号数 118 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2009-10-30 
種別 拒絶査定不服の審決 
審判請求日 2007-07-05 
確定日 2009-08-20 
事件の表示 特願2001- 87857「遊技機」拒絶査定不服審判事件〔平成14年10月 2日出願公開、特開2002-282506〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由
第1 手続の経緯・本願発明の認定

本願は平成13年3月26日の出願であって、平成19年5月30日付けで拒絶の査定がされたため、これを不服として同年7月5日付けで本件審判請求がされるとともに、同年8月3日付けで明細書についての手続補正がされたものである。
当審においてこれを審理し、新たな拒絶の理由を通知したところ、請求人は平成21年6月5日付けで意見書及び手続補正書を提出した。
したがって、本願の請求項1に係る発明(以下「本願発明」という。)は、平成21年6月5日付けで補正された明細書の、特許請求の範囲【請求項1】に記載された事項によって特定される、次のとおりのものと認める(ただし、括弧付きの符番は省略した)。

「乱数発生回路が出力する抽選用乱数値を所定の当選値と対比する第1抽選処理と、同一の乱数発生回路が出力する抽選用乱数値を所定の当選値と対比する第2抽選処理とを実行し、これらの抽選処理の処理結果に対応して、遊技者にとって価値の異なる第1と第2の有利状態を発生させるか否かを決定する遊技機であって、
前記乱数発生回路は、前記2つの抽選処理を実現するCPUのシステムクロックとは同期しない基準クロックを発生するクロック発生回路と、
基準クロックの立上りエッジ又は立下りエッジの一方のエッジに同期して、0?N-1の数値範囲を循環して計数動作を繰り返すカウンタと、
抽選用乱数値を要求する要求信号をデータ入力端子に受けて、前記基準クロックの他方のエッジに同期して、その時の要求信号をセット信号として出力するフリップフロップと、
前記フリップフロップが出力するセット信号と、前記カウンタが出力するカウンタ値とを受けて、基準クロックの他方のエッジに同期して、その時のカウンタ値を取得し、抽選用乱数値として出力するラッチ回路と、
を有して構成されていることを特徴とする遊技機。」


第2 当審の判断

1.引用刊行物の記載事項

当審の拒絶理由に引用した特開平6-197009号公報(以下「引用例1」という。)には、以下のア?クの記載が図示とともにある。
ア.「【発明が解決しようとする課題】上記の出力ラッチ機能付カウンタのように、内部的な動作、CPUとの信号の授受等はシステムクロックに同期して行なわれ、一方、内部のカウンタで計数されるカウンタクロックはシステムクロックとは非同期である場合、カウンタクロックパルスが入力されカウンタ内部の計数値が変更されている途中の瞬間にラッチが発生する恐れがある。その場合、そのラッチされた計数値は正しい計数値である保証はなく、全くでたらめな値がラッチされてしまう可能性もあるという問題がある。」(段落【0005】)
イ.「本発明は、この問題を解決し、システムクロックとは非同期のカウンタクロックを入力して計数する出力ラッチ機能付カウンタにおいて、カウンタクロックに対しシステムクロックがどのようなタイミングで発生しても常に正しい計数値がラッチされる機能を備えることを目的とする。」(段落【0006】)
ウ.「【課題を解決するための手段】上記目的を達成する本発明の出力ラッチ機能付カウンタは、システムクロックとは非同期のカウンタクロックを入力して該カウンタクロックのパルス数を計数するカウンタと、外部から入力される所定の制御信号を受けて前記カウンタの計数値を保持するラッチとを備えた出力ラッチ機能付カウンタにおいて、カウンタの前段側に配置され、カウンタクロックを所定時間遅延させてカウンタに入力する遅延回路と、システムクロックに同期するとともに上記制御信号に応答した所定のタイミング以降の最初の、遅延回路に入力される前のカウンタクロックのカウンタの計数値更新のタイミングで、カウンタの計数値をラッチに保持させるラッチ制御回路とを備えたことを特徴とする。」(段落【0007】)
エ.「ここで、上記制御信号は、例えばこの出力ラッチ機能付カウンタをCPUの周辺部品として構成した場合における、CPUからの所定のコマンド等も含む概念である。また上記「カウンタクロックのカウンタの計数値更新のタイミング」とは、このカウンタがカウンタクロックの各立ち上がりを捉えて計数するものであればその各立ち上がりのタイミングをいい、このカウンタがカウンタクロックの各立ち下がりを捉えて計数するものであればその各立ち下がりのタイミングをいう。」(段落【0008】)
オ.「図1に示す出力ラッチ機能付カウンタ100には、カウンタクロックを入力してそのカウンタクロックを例えば6nsec等所定の時間だけ遅延させる遅延回路14と、遅延前のカウンタクロックと従来例(図4)にいうラッチ信号を入力して、カウンタ12の計数値を保存させるための本実施例にいうラッチ信号をラッチ13に向けて出力するラッチ制御回路15が備えられている。これら遅延回路14、ラッチ制御回路15については後述する。」(段落【0011】)
カ.「このときこの出力ラッチ機能付カウンタ内部では、所定の書込み区間WRから遅れて、CPUからのラッチ指示のコマンドを認識した旨を表わすコマンドラッチ信号C_LCH信号が内部的に出力され、そのコマンドラッチ信号C_LCHの後端の、システムクロックS_CLKの立ち上がりの時点で、カウンタの計数値のラッチを指示するラッチ信号LATCH_0が立ち下がる。このラッチ信号LATCH_0は、従来例(図4参照)にいうラッチ信号であって、本実施例ではこのラッチ信号LATCH_0はカウンタの計数値をラッチするためには直接は使用されない。また、所定の読取り区間RDから遅れて、ラッチされた計数値の読取りが終了したことの認識信号R_AKNが内部的に出力され、その認識信号R_AKNの後端の、システムクロックS_CLKの立ち上がりの時点でラッチ信号LATCH_0が立ち上がり、計数値のラッチが解除される。」(段落【0013】)
キ.「一方、外部からカウンタクロックC_CLK_0がシステムクロックS_CLKとは非同期に遅延回路14に入力され、遅延回路14からは所定の遅延時間Dだけ遅延されたカウンタクロックC_CLK_1が出力される。この遅延されたカウンタクロックC_CLK_1がカウンタ12に入力されそのカウンタクロックC_CLK_1の各立ち下がりのタイミングで計数値COUNTが更新される。また、従来のラッチ信号LATCH_0と遅延前のカウンタクロックC_CLK_0がラッチ制御回路15に入力され、ラッチ制御回路15からは所定のラッチ信号LATCH-1が出力される。」(段落【0014】)
ク.「図3は、遅延回路14およびラッチ制御回路15を表わした回路図である。遅延前のカウンタクロックC_CLK_0およびラッチ信号LATCH_0はラッチ制御回路15を構成するフリップフロップ151の、それぞれクロック入力端子,データ入力端子に入力される。またラッチ信号LATCH_0とフリップフロップ151の出力信号はオアゲート152に入力される。したがってオアゲート152の出力信号LATCH_1は、ラッチ信号LATCH_0がLレベルにあり、かつ遅延前のクロック信号C_CLK_0の立ち下がりの時点で立ち下がる信号となる。このオアゲート152の出力信号LATCH_1(ラッチ制御回路15の出力信号)をラッチ13に入力することにより、ラッチ13に保存された計数値L_OUTは、カウンタ12の、その時点の、確実に保証された計数値COUNTを表わすものとなる。」(段落【0015】)


2.引用例1記載の発明の認定

記載事項ア.によると、引用例1の開示は「出力ラッチ機能付カウンタ」に関するところ、同記載事項ア.及び記載事項イ.によると、記載されるところの課題は、「カウンタ内部の計数値が変更されている途中の瞬間にラッチが発生する」ことで「全くでたらめな値がラッチされてしまう可能性」を避けることである。そのため、当該課題の観点から見れば、引用例1には、正しい計数値をラッチする「カウンタの出力ラッチ回路」に関する発明事項が開示されていると言い得る。また、記載事項エ.には、「例えばこの出力ラッチ機能付きカウンタをCPUの周辺部品として構成した場合」という記載があることから、引用例1においては、先に言い換えた「カウンタの出力ラッチ回路」を、CPUの周辺部品として、何らかの装置に含めることまで想定されている。すなわち、引用例1には、「カウンタの出力ラッチ回路を、CPUの周辺部品として含む装置」なる発明事項が開示されていると言い得る。
記載事項ア.及びイ.に示される課題からも明らかなように、「カウンタ」としては、記載事項ウ.にある如く「システムクロックとは非同期のカウンタクロック」の「パルス数を計数するカウンタ」であることが前提である。ここで、記載事項エ.の如く回路の全体を「CPUの周辺部品」として構成した場合、記載事項ア.に「CPUとの信号の授受等はシステムクロックに同期して行われ」とあることからも、「システムクロック」は、「CPU」のシステムクロックであることが明らかである。また、「カウンタクロック」の「パルス数を計数」については、記載事項エ.にある如く「カウンタクロックの各立ち上がりを捉えて計数」するものでも、「カウンタクロックの各立ち下がりを捉えて計数」するものでも良いところ、記載事項キ.によれば「所定の遅延時間Dだけ遅延させたカウンタクロックC_CLK_1」の「各立ち下がりのタイミングで計数値COUNT」を更新している。
ラッチの実行タイミングについてみると、記載事項ウ.によれば、「外部から入力される所定の制御信号」を受けた際、「システムクロックに同期するとともに上記制御信号に応答した所定のタイミング」に対して、それ以降の「最初の、遅延回路に入力される前のカウンタクロックのカウンタの計数値更新のタイミング」とされている。これを具体的に見ると、記載事項カ.に「CPUからのラッチ指示のコマンドを認識した旨を表すコマンドラッチ信号・・・・の後端の、システムクロックS_CLKの立ち上がりの時点で、カウンタの計数値のラッチを指示するLATCH_0が立ち下がる」と記載がある。すなわち、「システムクロックに同期するとともに上記制御信号に応答した所定のタイミング」は「LATCH_0」の「立ち下がり」であり、これを含む「LATCH_0」が「ラッチを指示する信号」である。そして、該「LATCH_0」の「立ち下がり」以降の、「最初の、遅延回路に入力される前のカウンタクロックのカウンタの計数値更新のタイミング」を得るために、記載事項ク.によれば、「LATCH_0」は「フリップフロップ151」の「データ入力端子」に入力され、該「フリップフロップ151」の「クロック入力端子」には「遅延前のカウンタクロックC_CLK_0」が入力されている。「フリップフロップ151」の出力信号と「LATCH_0」とを入力した、「オアゲート152」の出力信号たる「LATCH_1」について、記載事項ク.には、「ラッチ信号LATCH_0がLレベルにあり、かつ遅延前のクロック信号C_CLK_0の立ち下がりの時点で立ち下がる信号」との記載がされているが、これは「フリップフロップ151」の出力信号が、「LATCH_0がLレベル」になって以降最初の「遅延前のクロック信号C_CLK_0の立ち下がりの時点で立ち下がる信号」となっているためであることが、明らかである。同記載事項ク.によると、このタイミングでラッチを実行することで、「カウンタ12のその時点の、確実に保証された計数値COUNT」が保存されている。
記載事項カ.に戻れば、「LATCH_0」には、ラッチされた計数値の読取りが終了したことの認識信号R_AKNを受けて、「立ち上がり」で「計数値のラッチが解除される」という指示も含められている。「フリップフロップ151」の出力信号と「LATCH_0」とを「オアゲート152」に入力した出力信号である「LATCH_1」は、「LATCH_0がLレベル」になって以降の最初の「C_CLK_0の立ち下がりの時点」で立ち下がるとともに、ラッチの解除を指示する「LATCH_0」の立ち上がりの時点で立ち上がる。このような「LATCH_1」を用いることによって、引用例1では、ラッチの実行のみならず解除も行われている。

以上を整理すると、引用例1には次のような発明(以下、「引用発明1」という。)が記載されていると認めることができる。なお、以下では「LATCH_0」及び「LATCH_1」をそれぞれ「LATCH_0信号」及び「LATCH_1信号」といい、「C_CLK_0」及び「C_CLK_1」をそれぞれ「非遅延カウンタクロックC_CLK_0信号」及び「遅延カウンタクロックC_CLK_1信号」ということとする。

「外部から入力される所定の制御信号を受けて、カウンタ12の計数値をラッチするカウンタの出力ラッチ回路を、CPUの周辺部品として含む装置であって、
カウンタ12内部の計数値が変更されている途中の瞬間にラッチが発生することで、全くでたらめな値がラッチされてしまう可能性を避けるために、
CPUのシステムクロックとは非同期のカウンタクロックを、所定の遅延時間Dだけ遅延させた、遅延カウンタクロックC_CLK_1信号の各立ち下がりのタイミングで、計数値COUNTを更新して、カウンタクロックのパルス数を計数するカウンタ12と、
上記制御信号に対応して、CPUのシステムクロックと同期した立ち下がりでラッチを指示するLATCH_0信号をデータ入力端子に受け、所定の遅延時間Dの遅延がない非遅延カウンタクロックC_CLK_0信号をクロック入力端子に受け、ラッチを指示するLATCH_0信号がLレベルになって以降の最初の非遅延カウンタクロックC_CLK_0信号の立ち下がりの時点で立ち下がる信号を出力するフリップフロップ151を備え、
ラッチを指示するLATCH_0信号がLレベルになって以降の最初の非遅延カウンタクロックC_CLK_0信号の立ち下がりの時点でラッチを実行することで、カウンタ12のその時点の、確実に保証された計数値COUNTを保存するとともに、
ラッチされた計数値の読取りが終了したことの認識信号R_AKNを受けて、LATCH_0信号には、同LATCH_0信号の立ち上がりでラッチを解除するという指示も持たせ、フリップフロップ151の出力信号とLATCH_0信号とをオアゲート152に入力することで、LATCH_0信号がLレベルになって以降の最初の非遅延カウンタクロックC_CLK_0信号の立ち下がりの時点で立ち下がるとともに、ラッチの解除を指示するLATCH_0信号の立ち上がりとともに立ち上がる、LATCH_1信号を得て、当該LATCH_1信号を用いることにより、ラッチの実行と解除とを行う、
カウンタの出力ラッチ回路を含む装置。」


3.本願発明と引用発明1の一致点及び相違点の認定

本願発明の如く、「0?N-1の数値範囲を循環して計数動作を繰り返す」かどうかはひとまず措くとして、引用発明1における「カウンタ12」は、本願発明における「カウンタ」に相当する。引用発明1における「出力ラッチ回路」は、本願発明における「ラッチ回路」に相当し、引用発明1において該「出力ラッチ回路」を含む「装置」と、本願発明における「遊技機」とは、該ラッチ回路を含む「装置」である点で一致する。引用発明1における「CPU」は、本願発明における「CPU」と一致する。引用発明1における「CPUのシステムクロック」は、本願発明における「CPUのシステムクロック」と一致する。
引用発明1における「遅延カウンタクロックC_CLK_1信号」は、もともと「CPUのシステムクロックとは非同期のカウンタクロックを、所定の遅延時間Dだけ遅延させた」ものであるから、「非遅延カウンタクロックC_CLK_0信号」とともに、いずれもCPUのシステムクロックとは同期していないものであり、いずれも本願発明における「CPUのシステムクロックとは同期しない基準クロック」に相当すると言い得るものである。ここでは、引用発明1では「カウンタ12」の計数更新に「遅延カウンタクロックC_CLK_1信号」を用いていることも勘案して、「遅延カウンタクロックC_CLK_1信号」が、本願発明における「CPUのシステムクロックとは同期しない基準クロック」に相当するものとする。引用発明1において「遅延カウンタクロックC_CLK_1信号」を作り出すために用いる回路は、本願発明において「基準クロック」を発生させる「クロック発生回路」に相当する。引用発明1における「カウンタ12」が、「遅延カウンタクロックC_CLK_1信号の各立ち下がりのタイミングで、計数値COUNTを更新して、カウンタクロックのパルス数を計数する」ことは、本願発明における「カウンタ」が、「基準クロックの立上がりエッジ又は立下がりエッジの一方に同期」して「計数動作」を行うことに相当する。
引用発明1における「ラッチを指示するLATCH_0信号」は、外部から入力される所定の制御信号に対応して、ラッチ回路にラッチ動作を要求する信号である点で、本願発明1における「要求信号」に相当する。引用発明1における「フリップフロップ151」は、本願発明における「フリップフロップ」に相当し、引用発明1における「データ入力端子」は本願発明における「データ入力端子」と一致する。また、引用発明1の「フリップフロップ151」は、「ラッチを指示するLATCH_0信号がLレベルになって以降の最初の非遅延カウンタクロックC_CLK_0信号の立ち下がりの時点で立ち下がる信号を出力する」ところ、この動作は、カウンタの安定時期を考慮しないままにラッチを要求する信号である「LATCH_0信号がLレベル」を、カウンタの安定時期に整合してLレベルとなるようにセットし直して、ラッチ実行タイミングを示す信号として出力するものと言い得る。そのため、本願発明において「フリップフロップ」が「その時の要求信号をセット信号として出力する」とある点は、引用発明1と本願発明との一致点である。
引用発明1において、「非遅延カウンタクロックC_CLK_0信号」と「遅延カウンタクロックC_CLK_1信号」との位相差は、「所定の遅延時間D」に対応して固定的である。また、引用発明1の目的からして、該「非遅延カウンタクロックC_CLK_0信号の立ち下がり」の時点は、「カウンタ12内部の計数値が変更されている途中の瞬間」である「遅延カウンタクロックC_CLK_1信号の立ち下がり」を避けるように設定されている(当審注、すなわち2πの整数倍ではない)ことが明らかである。そのため、引用発明1において、「フリップフロップ151」の出力信号が「非遅延カウンタクロックC_CLK_0信号の立ち下がりの時点」に整合されることと、本願発明において、「フリップフロップ」の「セット信号」が「前記基準クロックの他方のエッジに同期して」いることとは、フリップフロップの出力信号が「基準クロックの一方のエッジに対して、同時とならない固定的な位相差を持つタイミングに同期」されるという点で、一致する。引用発明1は、このような「フリップフロップ151」の出力信号に基づく信号と、カウンタが出力するカウンタ値とを受けて、ラッチ回路がラッチを行っていると言い得るが、その点も本願発明との一致点である。引用発明1及び本願発明の両者において、このようにしてラッチが実行されるタイミングは、先にフリップフロップの出力信号について述べたとおり「基準クロックの一方のエッジに対して、同時とならない固定的な位相差を持つタイミングに同期」することとなり、この点も引用発明1と本願発明との一致点である。引用発明1においても、ラッチした値を出力することは当然であり、その点も引用発明1と本願発明との一致点である。

したがって、本願発明と引用発明1の一致点及び相違点は次のとおりである。

<一致点>
「CPUのシステムクロックとは同期しない基準クロックを発生するクロック発生回路と、
基準クロックの立上りエッジ又は立下りエッジの一方のエッジに同期して、計数動作を行うカウンタと、
要求信号をデータ入力端子に受けて、前記基準クロックの一方のエッジに対して、同時とならない固定的な位相差を持つタイミングに同期して、その時の要求信号をセット信号として出力するフリップフロップと、
前記フリップフロップの出力信号に基づく信号と、前記カウンタが出力するカウンタ値とを受けて、前記基準クロックの一方のエッジに対して、同時とならない固定的な位相差を持つタイミングに同期して、その時のカウンタ値を取得し、出力するラッチ回路と、
を有して構成されている装置。」

<相違点1>
本願発明が「遊技機」であり、「0?N-1の数値範囲を循環」する計数動作を繰り返すカウンタのカウント値を「抽選用乱数値」とする「乱数発生回路」に、ラッチ回路を用いているのに対して、引用発明1ではそうなっていない点。またこれに付随して、本願発明では「要求信号」が「抽選用乱数値を要求」するものとされ、取得されたカウンタ値が「抽選用乱数値として」出力されるものとされているのに対して、引用発明1ではそうなっていない点。

<相違点2>
相違点1に関連するが、本願発明が「遊技者にとって価値の異なる第1と第2の遊離状態を発生させるか否かを決定する遊技機」であり、抽選用乱数値を所定の当選値と対比する「第1」と「第2」の抽選処理に、「同一の乱数発生器」を用いるのに対して、引用発明1ではそうなっていない点。

<相違点3>
本願発明では、「フリップフロップが出力するセット信号」をラッチ回路が受けるのに対して、引用発明1では、「フリップフロップ151」の出力信号と「LATCH_0信号」とを「オアゲート152」に入力して、得られた出力信号である「LATCH_1信号」を、ラッチ回路が受ける点。

<相違点4>
本願発明では、フリップフロップの出力する「セット信号」が基準クロックの「他方のエッジに同期」しており、カウンタ値の取得も該「他方のエッジに同期」して行われるのに対して、引用発明1ではそうなっていない点。


4.相違点の判断及び本願発明の進歩性の判断

(1)相違点1について
所定の数値範囲を循環するカウンタのカウンタ値を、ある時点で取り出して抽選用乱数値とする、乱数発生器を備えた遊技機は、本願出願日において存在したいわゆる「パチンコ機」及び「パチスロ機」の大多数がこれに該当するように、証拠を示すまでもなく広く知られたものであった。それだけでなく、たとえば特開2000-61120号公報に、「以上のように、この実施の形態では、基本回路53におけるCPU56に与えられる定期リセット間隔(2ms)とは同期せずに0?65535の間で循環する外部乱数の値を、定期リセット間隔とは非同期に発生する始動入賞でラッチし、ラッチされた値を、抽出された大当り判定用乱数とする。」(段落【0053】)と記載されているように、遊技機用の抽選用乱数発生器として、CPUの処理間隔とは同期しないカウンタを用いることも知られていた。
そうであれば、所定の数値範囲を循環するカウンタのカウンタ値を抽選用乱数値として取り出す、ありふれた周知のパチンコ機あるいはパチスロ機において、全くでたらめな値がラッチされてしまう可能性を避けるという利点を有する引用発明1の技術を適用することは、想到容易である。
すなわち、引用発明1の「装置」として、前述の如く広く知られた「遊技機」を選び、「カウンタ12」を所定の数値範囲を循環的に計数するものとすること、またこれに付随して、カウンタ値のラッチは遊技中に「抽選用乱数値」が要求されることを受けて行い、ラッチされたカウンタ値は「抽選用乱数値」として出力するようにして、相違点1に係る本願発明の構成を得ることは、乱数発生器を有する遊技機の技術分野における通常の知識を有する者が、カウンタ値の正確なラッチ技術たる引用発明1を基礎として、容易に想到できた事項である。

(2)相違点2について
乱数抽選を行う遊技機として、普通図柄による「当たり」と特別図柄による「大当たり」という、二つの異なる有利状態の抽選を行うパチンコ機は、先に相違点1の検討で述べた「ありふれた遊技機」の代表例として、これもまた証拠を示すまでもなく、本願出願の時点において広く知られたものに過ぎない。
そして、たとえば特開平9-168640号公報には、「このように乱数発生手段がランダム制御動作のうちのある部分と他の部分とに兼用される」(段落【0019】)と記載され、また特開2001-29598号公報には、「前記CPU70aには「乱数カウンタ」が1つ備えられ、特別図柄表示装置2に「大当たり」が発生するか否か、普通図柄表示装置6に「当たり」が発生するか否か等といった各種の遊技状況が設定される。つまり、この「乱数カウンタ」によって特別図柄表示装置2及び普通図柄表示装置6の作動が設定されることになる。」(段落【0039】)と記載がされているように、複数のランダム制御動作を含む遊技機において、一つの乱数発生器を兼用することは、本願出願時点においては周知技術であった。それだけでなく、前述特開2001-29598号公報には、「ここで格納された乱数値はCPU70aによって判定され、表2に示すように、予め設定される各々の判定値と一致すれば所定の遊技状況が設定されることになる。」(段落【0040】)と続けて記載がされているように、普通図柄による「当たり」と特別図柄による「大当たり」の各「判定値」と比較する乱数値を得る場面において、同一の乱数発生器を兼用するという、前述周知技術を適用することも、実際に知られた事項であった。
そうであれば、相違点1の如く引用発明1を「遊技機」に適用するに際して、「遊技機」として普通図柄による「当たり」と特別図柄による「大当たり」とを有する、ありふれた「パチンコ機」を選ぶとともに、各抽選用の「判定値」と比較する乱数の生成については、前述した周知技術の如く、一つの乱数発生器を兼用することとして、相違点2に係る本願発明の構成を得ることは、想到容易と言わざるを得ない。

(3)相違点3について
相違点1及び相違点2について検討した如く、カウンタ値の正確なラッチ技術という観点から、引用発明1を遊技機用の抽選乱数抽出に用いる場合には、前述特開2000-61120号公報の段落【0053】にいう「始動入賞」、あるいは前述特開2001-29598号公報の【要約】にいう「左右ゲート用スイッチ85,86及び始動口用スイッチ90からの検知信号」といった、遊技上の各抽選契機に対応して、狂いのないカウンタ値を新たにラッチしさえすれば、ラッチした値の出力直後にラッチを解除する必要はないことが明らかである。そして、引用発明1においては、「フリップフロップ151」の出力信号が、既に「ラッチを指示するLATCH_0信号がLレベルになって以降の最初の非遅延カウンタクロックC_CLK_0信号の立ち下がりの時点で立ち下がる信号」となっており、正確なラッチ実行のためのタイミングは「フリップフロップ151」の出力信号によって示されている。当該「フリップフロップ151」の出力信号と「LATCH_0信号」とを「オアゲート152」に入力して得た、「LATCH_1信号」は、正確なラッチ実行のタイミングを示す「フリップフロップ151」の出力信号の「立ち下がり」をそのまま維持したうえで、「LATCH_0信号」の立ち上がりに合わせて信号が立ち上がるようにし、読み出しの直後にラッチを解除するものであるが、読み出しの直後に「ラッチの解除」を行うのでなければ、「オアゲート152」を介在する必要もないことが、明らかである。
そうであれば、相違点1及び2で検討した如く、引用発明1を遊技機用の乱数抽出に用いるに際して、既に正確なラッチ実行のためのタイミングを示すものとなっている「フリップフロップ151」の出力信号によってラッチを実行させることとし、相違点3に係る本願発明の構成を得ることは、設計事項というべきである。

(4)相違点4について
引用発明1において、「非遅延カウンタクロックC_CLK_0信号」と「遅延カウンタクロックC_CLK_1信号」との位相差は「所定の遅延時間D」に対応して固定的であるから、「フリップフロップ151の出力信号」の「立ち下がり」及びラッチの実行タイミングが整合させられる「非遅延カウンタクロックC_CLK_0信号の立ち下がり」の時点は、「カウンタ12内部の計数値が変更されている途中の瞬間」である「遅延カウンタクロックC_CLK_1信号の立ち下がり」に対して、固定的な位相差を持つタイミングである。また、引用発明1がそのような構成をとる目的は、ラッチの実行タイミングとして、カウンタ12内部の計数値更新タイミングを避けることであるから、「非遅延カウンタクロックC_CLK_0信号」と「遅延カウンタクロックC_CLK_1信号」との位相差として、0及び2πの整数倍から離れた値を選定する必要があることは明らかである。
ここで、0及び2πの整数倍から離れた値として、最も確実な位相差は半波長分のπであり、汎用されるデューティ比50%のクロックパルスの場合における逆極性エッジのタイミングが、当該位相差のタイミングに該当することが明らかである。また、当審の拒絶の理由に引用した特開2000-24285号公報(以下、「引用例2」という。)の【図2】には、「パチン
コ遊技機」における「乱数生成器14」において、「カウンタ回路14a」に入力する「Eクロック」に対して「ラッチ回路14b」には逆極性のクロックを与えることが示されている。
そうであれば、相違点1及び2に検討した如く、引用発明1をパチンコ機に適用するに際して、クロックパルスのデューティ比としては汎用される50%のものを用いつつ、「全くでたらめな値がラッチされてしまう可能性を避ける」という観点に即して、「所定の遅延時間D」としては最も確実な半波長分の遅延時間を選ぶことで、「非遅延カウンタクロックC_CLK_0信号の立ち下がり」が「遅延カウンタクロックC_CLK_1信号」の立ち上がりと同期するタイミングとなるようにして、相違点4に係る本願発明の構成を得ることは、想到容易と言わざるを得ない。
また、引用例2の記載を参酌すれば、引用発明1をパチンコ機に適用するに際して、「遅延」に代えて引用例2に示される極性反転を用いることで、互いに逆極性のエッジが対応する「カウンタクロックC_CLK_0信号」と「カウンタクロックC_CLK_1信号」とを生成することとし、一方の「立ち下がり」が他方の「逆極性のエッジ」に対応するようにして、相違点4に係る本願発明の構成を得ることも、想到容易と言わざるを得ない。

(5)進歩性のまとめ
以上のとおり、相違点1?4に係る本願発明の構成を採用することは、設計事項であるかまたは当業者にとって想到容易であり、当該構成を採用したことによる格別の作用効果を認めることもできない。
したがって、本願発明は引用発明1、引用例2記載の技術及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない。


第3 むすび

本願発明が特許を受けることができない以上、本願は拒絶を免れない。
よって、結論のとおり審決する。
 
審理終結日 2009-06-22 
結審通知日 2009-06-23 
審決日 2009-07-06 
出願番号 特願2001-87857(P2001-87857)
審決分類 P 1 8・ 121- WZ (A63F)
最終処分 不成立  
前審関与審査官 伊藤 陽高橋 三成  
特許庁審判長 小原 博生
特許庁審判官 有家 秀郎
森 雅之
発明の名称 遊技機  
代理人 野中 誠一  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ