ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 5項独立特許用件 特許、登録しない。 G02F 審判 査定不服 発明同一 特許、登録しない。 G02F 審判 査定不服 1項3号刊行物記載 特許、登録しない。 G02F |
|---|---|
| 管理番号 | 1206476 |
| 審判番号 | 不服2007-24989 |
| 総通号数 | 120 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2009-12-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2007-09-11 |
| 確定日 | 2009-11-04 |
| 事件の表示 | 平成 9年特許願第282423号「液晶表示装置及びその製造方法」拒絶査定不服審判事件〔平成10年 5月15日出願公開、特開平10-123572〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は、平成9年10月15日(パリ条約による優先権主張1996年10月18日、大韓民国)の出願であって、平成19年5月7日に手続補正がなされ、同年6月8日付けで拒絶査定がなされ、これに対して、同年9月11日に拒絶査定不服審判が請求されるとともに、同年10月11日に手続補正がなされたものである。 第2 平成19年10月11日付け手続補正についての補正却下の決定 〔補正却下の決定の結論〕 平成19年10月11日付け手続補正を却下する。 〔理由〕 1.本件補正の内容 平成19年10月11日付け手続補正(以下「本件補正」という。)は、特許請求の範囲の請求項1について、補正前のものを、 「基板上に形成された複数の走査線と、前記走査線に交差する複数のデータ線と、 前記走査線上に絶縁層を介して重畳されて形成され、前記データ線と同一層に形成された金属セグメント層と、 前記金属セグメント層上に設けられ、少なくとも一つのコンタクトホールが形成された保護層と、 少なくとも一つの突出部を有し、前記突出部において前記コンタクトホールを通して前記金属セグメント層に接触する画素電極とを備え、 前記金属セグメント層は、その線幅が前記絶縁層を介して重畳している前記走査線の線幅に等しいか又はそれよりも小さい構造となっており、 前記画素電極は、前記走査線を挟んで隣接する画素電極との間隔が、前記突出部における間隔よりも前記突出部以外における間隔のほうが大きいことを特徴とする液晶表示装置。」と補正する内容を含むものである。 2.補正の目的 上記補正内容は、本件補正前の請求項1に記載した発明を特定するために必要な事項である「金属セグメント層」について、基板上に形成されていることが自明である「前記走査線に交差する複数のデータ線」と「同一層に形成された」ものであり、かつ「その線幅が前記絶縁層を介して重畳している前記走査線の線幅に等しいか又はそれよりも小さい構造となっており」との限定を付加するものであって、平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法(以下「旧特許法」という。)17条の2第4項2号の特許請求の範囲の減縮を目的とするものに該当する。 そこで、本件補正後の前記請求項1に記載された発明(以下「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(旧特許法第17条の2第5項において準用する同法第126条第4項の規定に適合するか)について以下に検討する。 3.先願明細書に記載された発明 (1)本願の出願日前(かつ優先日前)の他の出願であって、その優先日後に出願公開された特願平8-17526号(特開平9-96839号公報参照。)の願書に最初に添付した明細書及び図面(以下「先願明細書1」という。)には、次の事項が図とともに記載されている。 ア 「【0001】 【発明の属する技術分野】本発明は、トランジスタマトリクス装置及びその駆動方法に係り、特にラップトップパソコンや壁掛けTVとして用いられるTFTマトリクス型液晶ディスプレー装置及びその駆動方法に関する。・・・(略)・・・。」 イ 「【0063】・・・(略)・・・ [第3の実施形態]本発明の第3の実施形態による薄膜トランジスタマトリクス装置を図6乃至図8を用いて説明する。図6はパターンレイアウトを示し、図7(a)はE-E′線断面を示し、図7(b)はF-F′線断面を示し、図7(c)はG-G′線断面を示し、図8は等価回路を示す。 【0064】透明絶縁基板10上に、図6の横方向に延びるゲートバスライン16n、16n+1、16n+2、…が平行に複数本設けられ、図6の縦方向に延びるドレインバスライン18m、18m+1、…が平行に複数本設けられている。ゲートバスライン16n、16n+1、16n+2、…には、ドレインバスライン18m、18m+1、…に沿って下方に延びる補助パターン30n、30n+1、30n+2、…が形成されている。 【0065】薄膜トランジスタ14は、この補助パターン30n、30n+1、30n+2、…の下端近傍に設けられている。薄膜トランジスタ14のゲート電極32は補助パターン30n、30n+1、30n+2、…を介してゲートバスライン16n、16n+1、16n+2、…により共通接続され、ドレイン電極34はドレインバスライン18m、18m+1、…により共通接続されている。薄膜トランジスタ14のソース電極36はコンタクトホール38を介して画素電極12に接続されている。 【0066】本実施形態における各画素電極12は、次の列のゲートバスライン16n、16n+1、16n+2、…を越えた位置に形成されている。例えば、ゲートバスライン16nに薄膜トランジスタ14を介して接続された画素電極12は、全体がゲートバスライン16n+1とゲートバスライン16n+2との間に位置している。薄膜トランジスタ14は、ゲートバスライン16nの補助パターン30nの下端に設けられ、ソース電極36がゲートバスライン16n+1上まで延びて、画素電極12の上端に接続されている。 【0067】画素電極12の下端には、補助容量Csを形成するための中間電極40が形成されている。中間電極40は、コンタクトホール42を介して画素電極12に接続されている。本実施形態による薄膜トランジスタマトリクス装置の構造を図7(a)、図7(b)、図7(c)を用いて説明する。 【0068】図7(a)のE-E′線断面図に示すように、薄膜トランジスタ14では、透明絶縁基板10上にゲート電極32が形成され、ゲート電極32上にゲート絶縁膜22が形成されている。ゲート絶縁膜22上には、薄膜トランジスタ14のチャネル層となるアモルファスシリコン層44が形成されている。アモルファスシリコン層44上の中央のチャネル領域の両側には、ドレイン電極34とソース電極36が形成されている。薄膜トランジスタ14全体は保護膜24により覆われている。 【0069】図7(b)のF-F′線断面図に示すように、薄膜トランジスタ14の下部では、透明絶縁基板10上にゲートバスライン16n+1が形成され、ゲートバスライン16n+1上にゲート絶縁膜22が形成されている。ゲート絶縁膜22上には、薄膜トランジスタ14のチャネル層となるアモルファスシリコン層44が形成されている。アモルファスシリコン層44上にソース電極36が形成されている。ソース電極36全体は保護膜24により覆われている。保護膜24上には画素電極12が形成されている。画素電極12は、保護膜24に形成されたコンタクトホール38を介してソース電極36に接続されている。 【0070】図7(c)のG-G′線断面図に示すように、画素電極12の下端近傍では、透明絶縁基板10上にゲートバスライン16n+2が形成され、ゲートバスライン16n+2上にゲート絶縁膜22が形成されている。ゲート絶縁膜22上には、ソース電極36と同一層の中間電極40が形成されている。中間電極40全体は保護膜24により覆われている。保護膜24上には画素電極12が形成されている。画素電極12は、保護膜24に形成されたコンタクトホール42を介して中間電極40に接続されている。 【0071】図8は、特定の画素電極12に注目した場合の等価回路である。ゲートバスライン16nとドレインバスライン18mの交差位置からゲートバスライン16n+1に近い位置に薄膜トランジスタ14が設けられている。薄膜トランジスタ14のゲート電極はゲートバスライン16nに接続され、ドレイン電極はドレインバスライン18mに接続され、ソース電極は下方に延びて画素電極12に接続されている。その結果、薄膜トランジスタ14のソース電極には液晶による容量である液晶容量Clcが接続されている。 【0072】また、ソース電極36がゲートバスライン16n+1上を覆うように大きく形成されているので、画素電極12とゲートバスライン16n+1の間に補助容量Cs′が形成される。ソース電極36がゲートバスライン16n+1と重なる面積を変化することにより、補助容量Csの容量値を調整することができる。更に、画素電極12に接続された中間電極40がゲートバスライン16n+2上を覆うように形成されているので、画素電極12とゲートバスライン16n+2の間に補助容量Cs″が形成される。中間電極40がゲートバスライン16n+2と重なる面積を変化することにより、補助容量Cs″を調整することができる。 【0073】このように、本実施形態によれば、画素電極間の隙間をゲートバスラインにより遮光するようにしたので、この部分を遮光するためのブラックマトリクスを形成する必要がない。しかも、遮光するために設けた全ての膜が補助容量を形成するためにも用いられているので、パターンの無駄がなく、極めて高い開口率と、高い製造歩留まりを実現することができる。・・・(略)・・・。」 ウ 先願明細書1の図6及び図7の記載から、 複数のゲートバスラインと複数のドレインバスラインは交差しており、 ゲートバスライン16nの補助パターン30nの下端近傍(E-E’切断線付近)において、ドレインバスライン18mは、同じ層に形成されたドレイン電極34とソース電極36を備えた薄膜トランジスタ14及び第1のコンタクトホール38を介して画素電極12の左上の第1の突出部に接続され、 該画素電極12は右下に第2の突出部を有し、第2の突出部において、第2のコンタクトホール42を介して中間電極40に接続されており、 前記中間電極40は、ゲートバスライン16n+2上にゲート絶縁膜22を介して重畳されて形成され、その線幅は前記ゲートバスライン16n+2の線幅よりも小さく、その上に形成された保護膜24によって覆われ、 前記第2のコンタクトホール42はこの保護膜24に形成されており、 前記画素電極12は、前記ゲートバスライン16n+2を挟んで隣接する下隣の画素電極との間隔が、第2の突出部における間隔よりも第2の突出部以外における間隔のほうが大きい ことが見てとれる。 エ 以上ア?ウから、先願明細書1には次の発明(以下「先願発明1」という。)が記載されているものと認められる。 「透明絶縁基板上に、横方向に延びるゲートバスラインが平行に複数本設けられ、該ゲートバスライン上にゲート絶縁膜が形成され、該ゲート絶縁膜上に、前記ゲートバスラインと交差して縦方向に延びるドレインバスラインが平行に複数本設けられ、前記各ゲートバスラインには、前記各ドレインバスラインに沿って下方に延びる補助パターンが形成され、この補助パターンの下端近傍に薄膜トランジスタが設けられ、該薄膜トランジスタのゲート電極は前記補助パターンを介して前記ゲートバスラインにより共通接続され、前記薄膜トランジスタのドレイン電極は前記ドレインバスラインにより共通接続され、前記薄膜トランジスタのソース電極は第1のコンタクトホールを介して画素電極の第1の突出部に接続され、 該画素電極は右下に第2の突出部を有し、第2の突出部において、第2のコンタクトホールを介して補助容量を形成するための中間電極に接続されているTFTマトリクス型液晶ディスプレー装置において、 前記中間電極は、前記ゲートバスライン上にゲート絶縁膜を介して重畳されて、前記ソース電極及び前記ドレイン電極と同一層に形成され、その線幅は前記ゲートバスラインの線幅よりも小さく、その上に形成された保護膜によって覆われ、前記第2のコンタクトホールはこの保護膜に形成されており、 前記画素電極は、前記ゲートバスラインを挟んで隣接する下隣の画素電極との間隔が、第2の突出部における間隔よりも第2の突出部以外における間隔のほうが大きいTFTマトリクス型液晶ディスプレー装置。」 (2)本願の出願日前(優先日前)の他の出願であって、その優先日後に出願公開された特願平8-166944号(特開平9-22028号公報参照。)の願書に最初に添付した明細書及び図面(以下「先願明細書2」という。)には、次の事項が図とともに記載されている。 ア 「【0019】 【発明の実施の形態】図1は、本発明の実施例として、アクティブ・マトリックス液晶ディスプレイ2(AMLCD)のアレイ内の4個のピクセルの平面図である。並べたものの平面図である。本ディスプレイのこの部分には、ピクセル電極3、ドレイン・アドレス線5、ゲート・アドレス線7、アレイされた4個の薄膜トランジスタ(TFT)9、各ピクセルと連結された補助記憶コンデンサ11が配置されている。各記憶コンデンサの一方の側はゲート線で規定され、他方の側は記憶コンデンサ電極12で規定されている。記憶コンデンサ電極12がドレイン電極13に沿って形成されている。図で示したように、LCDのピクセル口径比(または、ピクセル開口サイズ)を増加させる目的で、各ピクセル3の延長末端は長手方向においてドレイン線5、ゲート線7とそれぞれその先端部が重なるように配置している。」 イ 「【0023】図3は、アレイされたAMLCD2のピクセル電極3(それらの延長部分38は表示していない)を示した平面図である。図2、3は、図1の理解を深めるために用意したものである。」 ウ 「【0024】図4は、本発明の好適な実施例における、AMLCD2にアレイされている薄膜トランジスタ(TFT)のうちの一個であるTFT9の側面の断面正面図であいり、各TFTは実質的にすべて同じものである。…(略)…各TFT9は、実質的に透明な基板19(例えば、ガラス製)、金属ゲート電極17、ゲート絶縁層またはフィルム21、半導体層23(例えば、真正アモルファスシリコン)、ドーピングを施した半導体コンタクト層25、ドレイン電極13、ソース電極15、実質的に透明な絶縁層33、これらのそれぞれに対応するピクセル電極3から構成されている。長さが「L」であるチャネル27はソース電極15とドレイン電極13で規定される。 【0025】図4で示したように、ドレイン電極13は、ドーピングを施したコンタクト層25の先端上部の基板19に蒸着・形成されたドレイン金属層29(例:モリブデン)から成っている。このコンタクトフィルムまたはコンタクト層25は、例えば、リン(例:n+ aーSi)のような不純物でドーピングされたアモルファスシリコンから成り、半導体層23とドレイン金属層29の間に挟まれた状態で配置されている。ソース電極15は、ドーピング済みの半導体コンタクト層25、ソース金属層31を含む。金属層29と31は同一の金属から成り、本発明の実施例においては、蒸着・形成およびパターン成形されたものである。代わりの方法として、ドレイン金属層がある種類の金属(例:モリブデン)で構成され、ソース金属層31が別の種類の金属(例:クロム)で構成されるように、ドレイン金属層29とソース金属層31とを別々に蒸着・形成させパターン成形してもよい。誘電率がおよそ5以下の実質的に透明な絶縁層33は、各TFT9、アドレス線5と7を覆うように、基板19の上にシート状に蒸着・形成される。絶縁層33は、「Fｕji・Cleaｒ(商標)」のようなフォトイメージ形成可能型材料またはフォトイメージ形成可能な種類のBCBで構成されている。絶縁層33は、ディスプレイの表示部分において、ピクセル電極3が、それと対応するTFTソース電極と記憶コンデンサ電極にそれぞれ接触できるように形成されたコンタクトバイアスまたはコンタクトホール35、36の部分は除いて、連続してつながった構造になっている。(各ピクセルはその絶縁層33内に2個のコンタクトバイアス(35、36)が作り込まれており、そのうちの一つはソース電極用であり、もうひとつは記憶コンデンサ用である)。…(略)…。」 エ 「【0036】好適な実施例では、図9の構造物にTFTアイランドを形成させた後、半導体層23およびコンタクト層25の先端部を覆っている基板19上に、ソース/ドレイン金属シートまたは層(これは、後で、ドレイン金属層29、ソース金属層31になる)を形成させる。本発明の実施例においては、このソース/ドレイン金属層はクロム(Cｒ)またはモリブデン(Mｏ)である。本実施例では、クロムの場合の層の厚さは、約500?2,000オングストローム、好ましくは、約1,000である。モリブデンの場合には、層の厚さは約2,000?7,000オングストローム、好ましくは、約5,000オングストロームである。ここで形成されたソース/ドレイン層は、その後、パターン成形されてソース、ドレイン、記憶コンデンサ電極が作製される。TFTソース電極、ドレイン電極のパターン成形の後、図10のTFT構造物が得られる。 【0037】代わりの方法として、最初の金属層を形成させてパターン成形してドレイン電極部29、記憶コンデンサ電極12を作製した後、第二の金属層を形成させてパターン成形しソース電極部31を作製する方法もある。本発明の実施例においては、例えば、ソース金属層31はクロムであり、ドレイン金属29、記憶コンデンサ電極層がモリブデンである。ソース、ドレイン金属として使用できる金属としては、ほかに、チタニウム、アルミニウム、タングステン、タンタル、銅、などがある。」 オ 先願明細書2の図1から、複数のドレイン・アドレス線5と金属ゲート電極17でもある複数のゲート・アドレス線7とが交差していること、記憶コンデンサ電極12とゲート・アドレス線7とは重畳していること、記憶コンデンサ電極12の線幅がゲート・アドレス線7の線幅よりも小さいこと、ピクセル電極3の延長部分38は突出していること、ピクセル電極3が記憶コンデンサ用コンタクトホール36を介して記憶コンデンサ電極12と接続している箇所がこの突出している延長部38においてであること、図で下側に位置する第1ピクセル電極とゲート・アドレス線7を挟んで上側に隣接して位置する第2ピクセル電極との間隔は、第1ピクセル電極の突出している延長部38における間隔よりも前記延長部以外の間隔のほうが大きいことが見てとれる。 カ 以上ア?オから、先願明細書2には次の発明(以下「先願発明2」という。)が記載されているものと認められる。 「基板上に、金属ゲート電極17でもある複数のゲート・アドレス線7、ゲート絶縁層21、半導体層23、ドーピングを施した半導体コンタクト層25を形成し、ソース/ドレイン金属層を蒸着・形成した後、パターン成形して前記ゲート・アドレス線7に交差する複数のドレイン・アドレス線5、ドレイン電極のドレイン金属層29、ソース電極のソース金属層31及び記憶コンデンサ電極12が作製され、該記憶コンデンサ電極12にピクセル電極3が接触できるようにコンタクトホール36の部分は除いて作り込まれた絶縁層33を形成して多数の薄膜トランジスタを構成し、これらのそれぞれに対応し、前記コンタクトホール36を通して前記記憶コンデンサ電極12に連結されているピクセル電極3が構成されたアクティブ・マトリックス液晶ディスプレイにおいて、 前記記憶コンデンサ電極12は、前記ゲート・アドレス線7と重畳しており、その線幅が前記ゲート・アドレス線7の線幅よりも小さくなっており、 前記ピクセル電極3の延長部分38は突出していて、該突出している延長部38において、前記ピクセル電極3が前記コンタクトホール36を介して前記記憶コンデンサ電極12と接続しており、 前記ピクセル電極は、前記ゲート・アドレス線7を挟んで隣接するピクセル電極との間隔が、突出している延長部38における間隔よりも前記延長部以外の間隔のほうが大きいアクティブ・マトリックス液晶ディスプレイ。」 (3)本願の出願日前(優先日前)の他の出願であって、その出願後に出願公開された特願平8-251551号(特開平10-96955号公報参照。)の願書に最初に添付した明細書及び図面(以下「先願明細書3」という。)には、次の事項が図とともに記載されている。 ア 「【0001】 【発明の属する技術分野】本発明は、液晶表示装置に係わり、特にアクティブマトリクス型の液晶表示装置に関する。」 イ 「【0014】まず、実施例に使用するTFTアレイ基板の概略を説明する。図1に示すように、ガラス基板のような透明な絶縁基板7上に、複数本のアドレス配線8と複数本のデータ配線9とが交差して形成され、その交差した各区画の画素ごとに、スイッチング素子としてTFT10が形成されている。また、アドレス配線8と平行に補助容量配線11が形成されている。そして、各画素において、TFT10のゲート電極12はアドレス配線8に突出して形成され、電気的に接続されており、ドレイン電極13はデータ配線9に突出して形成され、電気的に接続されている。さらに、ソース電極14には、液晶容量15と補助容量16とがそれぞれ接続形成されている。 【0015】次に、このようなTFTアレイ基板の構造を説明する。 【0016】実施例のTFTアレイ基板では、図2および図3にそれぞれ示すように、絶縁基板7上に酸化シリコン等からなるアンダーコート膜(図示を省略。)を介して、Al、Mｏ、W、Ta、Ti等の金属からなるアドレス配線8とゲート電極12とが一体的に形成され、それらの上に、酸化シリコン等からなる表面が平坦化されたゲート絶縁膜17が形成されている。また、ゲート電極12の上方のゲート絶縁膜17上に、チッ化ケイ素等からなる絶縁膜(図示を省略。)を介して、a-Si(アモルファスシリコン)層18とコンタクト層19、およびチッ化ケイ素等からなるチャネル保護層20とが順に設けられており、コンタクト層19に接続してドレイン電極13およびデータ配線9が形成されている。さらに、ドレイン電極13の表面に酸化被膜13aが設けられ、それらの上に、表面が平坦化されかつ所定の位置にコンタクトホール21が形成された絶縁膜(層間絶縁膜)22が設けられている。またさらに、この層間絶縁膜22上に、インジウム・ティン・オキサイド(ITO)等の透明材料からなる画素電極23が形成されており、さらにコンタクトホール21部においてソース電極14が形成され、このソース電極14により、画素電極23とコンタクト層19とが電気的に接続されている。 【0017】また、このようなTFTアレイ基板の補助容量部では、図4に示すように、アドレス配線8上に、ゲート絶縁膜17を介して、データ配線9と同層に形成された補助容量用電極24が配置されており、この補助容量用電極24と下層のアドレス配線8とにより、補助容量が形成されている。また、このような補助容量16部の層間絶縁膜22には、コンタクトホール25が形成されており、このコンタクトホール25部において、層間絶縁膜22上に形成された画素電極23と補助容量用電極24とが電気的に接続されている。」 ウ 「【0027】次に、スパッタリング法によりAl膜を成膜しパタ-ニングして、データ配線9とドレイン電極13、およびデータ配線と同層の補助容量用電極24をそれぞれ形成した。なお、ドレイン電極13は、一方のコンタクト層19上に形成した後、表面に陽極酸化処理により酸化被膜13aを形成し、後工程で形成される画素電極23との層間絶縁性を向上させておいた。」 エ 先願明細書3の図2の記載は、上記イの記載及び図3の記載からみて、「ソース電極」を示す符号「13」及び「ドレイン電極」を示す符号「14」は、それぞれ、「14」及び「13」の誤記であることが明らかであり、符号「21」で示されている「コンタクトホール」は、「図において上側の画素電極23とソース電極14(訂正後の符号)とが重なる領域内」に記載すべきところを誤って「ドレイン電極13(訂正後の符号)に重なる位置」に記載したものであることが明らかである。 オ 先願明細書3の上記エの誤記を訂正した図2及び図4の記載から、 補助容量用電極24は、その線幅がゲート絶縁膜17を介して重畳しているアドレス配線8の線幅よりも小さいこと、 および、 画素電極23は、図において上へ突出した第1の突出部と図において下に突出した第2の突出部とを少なくとも有し、前記第1の突出部においてコンタクトホール25を通して上記補助容量用電極24に接触しており、アドレス配線8を挟んで隣接する2つの画素電極の間隔が、前記突出部における間隔よりも前記突出部以外における間隔のほうが大きいことが見てとれる。 カ 以上ア?オから、先願明細書3には次の発明(以下「先願発明3」という。)が記載されているものと認められる。 「絶縁基板上に複数本のアドレス配線と複数本のデータ配線とが交差して形成されたTFTアレイ基板であって、前記絶縁基板上にアンダーコート膜を介して、前記アドレス配線及びゲート電極が一体的に形成され、それらの上に、ゲート絶縁膜が形成され、該ゲート絶縁膜上に、チッ化ケイ素等からなる絶縁膜を介して、アモルファスシリコン層とコンタクト層およびチャネル保護層とが順に設けられ、前記コンタクト層に接続して成膜したAl膜をパタ-ニングして、前記データ配線、ドレイン電極、およびデータ配線と同層の補助容量用電極をそれぞれ形成し、さらに、前記ドレイン電極の表面に酸化被膜が設けられ、それらの上に、第1のコンタクトホールが形成された層間絶縁膜が設けられ、該層間絶縁膜上に画素電極が形成されており、さらに前記第1のコンタクトホール部においてソース電極が形成され、該ソース電極により、前記画素電極と前記コンタクト層とが電気的に接続されているTFTアレイ基板を備えた液晶表示装置において、 前記TFTアレイ基板の補助容量部では、前記アドレス配線上に、前記ゲート絶縁膜を介して、前記データ配線と同層に形成された補助容量用電極が配置され、該補助容量用電極と下層の前記アドレス配線とにより補助容量が形成され、前記補助容量部の前記層間絶縁膜には第2のコンタクトホールが形成されており、該第2のコンタクトホール部において、前記層間絶縁膜上に形成された前記画素電極と前記補助容量用電極とが電気的に接続されており、 前記補助容量用電極は、その線幅が前記ゲート絶縁膜を介して重畳しているアドレス配線の線幅よりも小さく、 前記画素電極は、第1の突出部と第2の突出部とを少なくとも有し、前記第1の突出部において前記第2のコンタクトホールを通して前記補助容量用電極に接触しており、アドレス配線を挟んで隣接する画素電極との間隔が、前記突出部における間隔よりも前記突出部以外における間隔のほうが大きい液晶表示装置。」 4.先願発明1との対比・判断 (1)本願補正発明と先願発明1とを対比すると、先願発明1における「透明絶縁基板」、「ゲートバスライン」、「ドレインバスライン」、「ゲート絶縁膜」、「画素電極」、「第2の突出部」、「保護膜」、「第2のコンタクトホール」、「TFTマトリクス型液晶ディスプレー装置」及び「ゲートバスラインを挟んで隣接する下隣の画素電極との間隔」は、それぞれ、本願補正発明の「基板」、「走査線」、「データ線」、「絶縁層」、「画素電極」、「突出部」、「保護層」、「コンタクトホール」、「液晶表示装置」及び「走査線を挟んで隣接する画素電極との間隔」に相当する。 (2)先願発明1において、ソース電極及びドレイン電極は一般に金属からなっており、これらと同一層に形成される補助容量を形成するための中間電極は、金属からなるものであることが明らかである。よって、先願発明1の「補助容量を形成するための中間電極」は本願補正発明の「金属セグメント層」に相当する。 (3)先願発明1において、「走査線」は「基板」上に設けられ、「走査線」及び「データ線」は交差しているから、先願発明1と本願補正発明とは「基板上に形成された複数の走査線と、前記走査線に交差する複数のデータ線と、」を備えている点で一致する。 (4)先願発明1において、「金属セグメント層」は、「走査線」上に「絶縁層」を介して重畳されているから、先願発明1の「金属セグメント層」と本願補正発明の「金属セグメント層」とは、「前記走査線上に絶縁層を介して重畳されて形成され」ている点で一致する。 (5)先願発明1において、「金属セグメント層」はソース電極及びドレイン電極と同一層に形成されており、かつ、ドレイン電極は「データ線」により共通接続されていることから、前記「金属セグメント層」は前記「データ線」と同一層に形成されていることが明らかである。よって、先願発明1の「金属セグメント層」と本願補正発明の「金属セグメント層」とは、「前記データ線と同一層に形成された」点でも一致する。 (6)先願発明1において、「金属セグメント層」は、その上に形成された「保護層」によって覆われ、「コンタクトホール」は、この「保護層」に形成されているから、先願発明1の「保護層」と本願補正発明の「保護層」とは、「前記金属セグメント層上に設けられ、少なくとも一つのコンタクトホールが形成された」点で一致する。 (7)先願発明1の「画素電極」は、右下に「突出部」を有し、「突出部」において、「コンタクトホール」を介して「金属セグメント層」に接続されているから、先願発明1の「画素電極」と本願補正発明の「画素電極」とは、「少なくとも一つの突出部を有し、前記突出部において前記コンタクトホールを通して前記金属セグメント層に接触する」点で一致する。 (8)先願発明1の「前記中間電極は、前記ゲートバスライン上にゲート絶縁膜を介して重畳されて、…その線幅は前記ゲートバスラインの線幅よりも小さく、」との事項は、本願補正発明の「前記金属セグメント層は、その線幅が前記絶縁層を介して重畳している前記走査線の線幅に等しいか又はそれよりも小さい構造となっており、」との事項と、「前記金属セグメント層は、その線幅が前記絶縁層を介して重畳している前記走査線の線幅よりも小さい構造となっており、」の点で一致することが明らかである。 (9)先願発明1の「前記画素電極は、前記ゲートバスラインを挟んで隣接する下隣の画素電極との間隔が、第2の突出部における間隔よりも第2の突出部以外における間隔のほうが大きい」との事項は、本願補正発明の「前記画素電極は、前記走査線を挟んで隣接する画素電極との間隔が、前記突出部における間隔よりも前記突出部以外における間隔のほうが大きい」との事項に相当することが明らかである。 (10)上記(1)?(9)から、先願発明1と本願補正発明とは、 「基板上に形成された複数の走査線と、前記走査線に交差する複数のデータ線と、前記走査線上に絶縁層を介して重畳されて形成され、前記データ線と同一層に形成された金属セグメント層と、前記金属セグメント層上に設けられ、少なくとも一つのコンタクトホールが形成された保護層と、少なくとも一つの突出部を有し、前記突出部において前記コンタクトホールを通して前記金属セグメント層に接触する画素電極とを備え、前記金属セグメント層は、その線幅が前記絶縁層を介して重畳している前記走査線の線幅よりも小さい構造となっており、前記画素電極は、前記走査線を挟んで隣接する画素電極との間隔が、前記突出部における間隔よりも前記突出部以外における間隔のほうが大きい液晶表示装置。」 である点で一致し、相違するところはない。 (11)したがって、本願補正発明は、先願明細書1に記載された発明と同一であり、しかも、本願補正発明の発明者が上記先願明細書1に記載された発明の発明者と同一であるとも、また、本願の出願時に、その出願人が上記他の出願の出願人と同一であるとも認められないので、本願補正発明は、特許法第29条の2の規定により特許出願の際独立して特許を受けることができない。 5.先願発明2との対比・判断 (1)本願補正発明と先願発明2とを対比すると、先願発明2における「基板」、「ゲート・アドレス線7」、「ドレイン・アドレス線5」、「ゲート絶縁層2」、「記憶コンデンサ電極12」、「コンタクトホール36」、「絶縁層33」、「突出している延長部38」、「ピクセル電極3」及び「アクティブ・マトリックス液晶ディスプレイ」は、それぞれ、本願補正発明の「基板」、「走査線」、「データ線」、「絶縁層」、「金属セグメント層」、「コンタクトホール」、「保護層」、「突出部」、「画素電極」及び「液晶表示装置」に相当する。 (2)先願発明2においては、「基板」上に、金属ゲート電極17でもある複数の「走査線」、「絶縁層」、半導体層23、ドーピングを施した半導体コンタクト層25を形成し、ソース/ドレイン金属層を蒸着・形成した後、パターン成形して前記「走査線」に交差する複数の「データ線」、ドレイン電極のドレイン金属層29、ソース電極のソース金属層31及び「金属セグメント層」が作製されるとともに、前記「金属セグメント層」は、前記「走査線」と重畳しているから、先願発明2は、本願補正発明の「基板上に形成された複数の走査線と、前記走査線に交差する複数のデータ線と、前記走査線上に絶縁層を介して重畳されて形成され、前記データ線と同一層に形成された金属セグメント層とを備え」との事項を有している。 (3)先願発明2の「保護層」は、「金属セグメント層」が作製された後に、該「金属セグメント層」に「画素電極」が接触できるように「コンタクトホール」の部分は除いて作り込まれているから、「前記金属セグメント層上に設けられ、少なくとも一つのコンタクトホールが形成された」ものである点で、本願補正発明の「保護層」と一致する。 (4)先願発明2において、「画素電極」の「突出部」において、「画素電極」が「コンタクトホール」介して「金属セグメント層」と接続しているから、先願発明2は、本願補正発明の「少なくとも一つの突出部を有し、前記突出部において前記コンタクトホールを通して前記金属セグメント層に接触する画素電極とを備え」との事項を備えている。 (5)先願発明2において、「金属セグメント層」は、「走査線」と重畳しており、その線幅が前記「走査線」の線幅よりも小さくなっており、かつ、上記(2)によれば、先願発明2の「金属セグメント層」は、「走査線」上に「絶縁層」を介して重畳しているから、先願発明2は、本願補正発明の「前記金属セグメント層は、その線幅が前記絶縁層を介して重畳している前記走査線の線幅よりも小さい構造となっており、」との事項を備えている。 (6)先願発明2の「画素電極」は、「走査線」を挟んで隣接する「画素電極」との間隔が、「突出部」における間隔よりも前記「突出部」以外の間隔のほうが大きいものであるから、先願発明2の「画素電極」と本願補正発明の「画素電極」とは、「前記走査線を挟んで隣接する画素電極との間隔が、前記突出部における間隔よりも前記突出部以外における間隔のほうが大きい」点で一致する。 (7)以上から、先願発明2と本願補正発明とは、「基板上に形成された複数の走査線と、前記走査線に交差する複数のデータ線と、前記走査線上に絶縁層を介して重畳されて形成され、前記データ線と同一層に形成された金属セグメント層と、前記金属セグメント層上に設けられ、少なくとも一つのコンタクトホールが形成された保護層と、少なくとも一つの突出部を有し、前記突出部において前記コンタクトホールを通して前記金属セグメント層に接触する画素電極とを備え、前記金属セグメント層は、その線幅が前記絶縁層を介して重畳している前記走査線の線幅よりも小さい構造となっており、前記画素電極は、前記走査線を挟んで隣接する画素電極との間隔が、前記突出部における間隔よりも前記突出部以外における間隔のほうが大きい液晶表示装置。」の点で一致し、相違するところはない。 (8)よって、本願補正発明は、先願明細書2に記載された発明と同一であり、しかも、本願補正発明の発明者が上記先願明細書2に記載された発明の発明者と同一であるとも、また、本願の出願時に、その出願人が上記他の出願の出願人と同一であるとも認められないので、本願補正発明は、特許法第29条の2の規定により特許出願の際独立して特許を受けることができない。 6.先願発明3との対比・判断 (1)本願補正発明と先願発明3とを対比すると、先願発明3における「絶縁基板」、「アドレス配線」、「データ配線」、「ゲート絶縁膜」、「『Al膜をパタ-ニングして』形成した『補助容量用電極』」、「第2のコンタクトホール」、「層間絶縁膜」、「突出部」、「画素電極」及び「液晶表示装置」は、それぞれ、本願補正発明の「基板」、「走査線」、「データ線」、「絶縁層」、「金属セグメント層」、「コンタクトホール」、「保護層」、「突出部」、「画素電極」及び「液晶表示装置」に相当する。 (2)先願発明3においては、「基板」上に複数本の「走査線」と複数本の「データ線」とが交差して形成されているから、先願発明3は、本願補正発明の「基板上に形成された複数の走査線と、前記走査線に交差する複数のデータ線と」を備えるとの事項を有している。 (3)先願発明3の「金属セグメント層」は、「データ線」と同層であり、「走査線」とは「絶縁層」を介して重畳しており、「走査線」上に、「絶縁層」を介して配置されているから、「前記走査線上に絶縁層を介して重畳されて形成され、前記データ線と同一層に形成された」との点で本願補正発明の「金属セグメント層」と一致する。 (4)先願発明3の「保護層」は、「データ線」、ドレイン電極及び「金属セグメント層」をそれぞれ形成し、さらに、前記ドレイン電極の表面に酸化被膜が設けられ、それらの上に設けられたものであり、第1及び第2のコンタクトホールが形成されているから、「前記金属セグメント層上に設けられ、少なくとも一つのコンタクトホールが形成された」との点で本願補正発明の「金属セグメント層」と一致する。 (5)先願発明3の「画素電極」は、第1の「突出部」と第2の「突出部」とを少なくとも有し、前記第1の「突出部」において「コンタクトホール(第2のコンタクトホール)」を通して「金属セグメント層」に接触しているから、「少なくとも一つの突出部を有し、前記突出部において前記コンタクトホールを通して前記金属セグメント層に接触する」との点で本願補正発明の「画素電極」と一致する。 (6)先願発明3の「前記補助容量用電極は、その線幅が前記ゲート絶縁膜を介して重畳しているアドレス配線の線幅よりも小さく、」との事項と、本願補正発明の「前記金属セグメント層は、その線幅が前記絶縁層を介して重畳している前記走査線の線幅に等しいか又はそれよりも小さい構造となっており、」との事項とは、「前記金属セグメント層は、その線幅が前記絶縁層を介して重畳している前記走査線の線幅よりも小さい構造となっており、」との点で一致する。 (7)先願発明3の「前記画素電極は、…アドレス配線を挟んで隣接する画素電極との間隔が、前記突出部における間隔よりも前記突出部以外における間隔のほうが大きい」との事項は、本願補正発明の「前記画素電極は、前記走査線を挟んで隣接する画素電極との間隔が、前記突出部における間隔よりも前記突出部以外における間隔のほうが大きい」との事項に相当する。 (8)上記(1)?(7)から、先願発明3と本願補正発明とは、 「基板上に形成された複数の走査線と、前記走査線に交差する複数のデータ線と、前記走査線上に絶縁層を介して重畳されて形成され、前記データ線と同一層に形成された金属セグメント層と、前記金属セグメント層上に設けられ、少なくとも一つのコンタクトホールが形成された保護層と、少なくとも一つの突出部を有し、前記突出部において前記コンタクトホールを通して前記金属セグメント層に接触する画素電極とを備え、前記金属セグメント層は、その線幅が前記絶縁層を介して重畳している前記走査線の線幅よりも小さい構造となっており、前記画素電極は、前記走査線を挟んで隣接する画素電極との間隔が、前記突出部における間隔よりも前記突出部以外における間隔のほうが大きい液晶表示装置。」 である点で一致し、相違するところはない。 (9)したがって、本願補正発明は、先願明細書3に記載された発明と同一であり、しかも、本願補正発明の発明者が上記先願明細書3に記載された発明の発明者と同一であるとも、また、本願の出願時に、その出願人が上記他の出願の出願人と同一であるとも認められないので、本願補正発明は、特許法29条の2の規定により特許出願の際独立して特許を受けることができない。 7.補正却下の決定のむすび 以上のとおり、本件補正は、旧特許法17条の2第5項で準用する同法126条4項の規定に違反するものであり、同法159条1項で読み替えて準用する同法53条1項の規定により却下されるべきものである。 第3 本願発明について 1.本願発明 本件補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成19年5月7日付けの手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし7に記載された事項によって特定されるものであるところ、請求項1に係る発明(以下「本願発明」という。)は、次のとおりのものである。 「基板上に形成された走査線と絶縁層を介して重畳されて形成された金属セグメント層と、 前記金属セグメント層上に設けられ、少なくとも一つのコンタクトホールが形成された保護層と、 少なくとも一つの突出部を有し、前記突出部において前記コンタクトホールを通して前記金属セグメント層に接触する画素電極とを備え、 前記画素電極は、前記走査線を挟んで隣接する画素電極との間隔が、前記突出部における間隔よりも前記突出部以外における間隔のほうが大きいことを特徴とする液晶表示装置。」 2.引用例 原査定の拒絶の理由に引用された本願の出願前(かつ優先日前)に頒布された刊行物である特開平8-160451号公報(以下「引用例」という。)には、次の事項が図とともに記載されている。 ア 「【0070】〔実施例1〕図1?6を用いて実施例1のアクティブマトリクス液晶表示素子を説明する。液晶表示素子は、第1の基板と、これに対向して離間して配置される第2の基板と、これら第1の基板と第2の基板の間に介在する液晶とから概略構成される。第2の基板ならびに液晶等の構成は、通常一般に用いられる構成が使用され、本発明は以下に説明するように、第1の基板に特徴がある。第1の基板には、ガラスなどの透明な基板上に、図6に示すように複数の走査電極線Gと信号電極線Sとが格子状に配線される。これら走査電極線Gや信号電極線Sは、例えば、Ta、Mｏ、Al、Cｒなどの遮光性の導電性金属材料からなる。 【0071】そして、図1に示すように、走査電極線Gと信号電極線Sとで区画される各部分には画素電極15が形成される。画素電極15は透光性のもので、例えば、ITOなどが使用される。図1には示していないが、画素電極上には配向膜が形成され、また、この第1の基板に対向して配置される第2の基板には、画素電極15に対向した対向電極が形成される。走査電極線G及び信号電極線Sと、画素電極15とは薄膜トランジスタ36で接続される。」 イ 「【0079】走査電極線Gの周辺部について図1,5を参照して説明する。本実施例のアクティブマトリクス液晶表示素子においては、走査電極線Gの上方に、アルミニウムなどの遮光性の金属からなる蓄積容量用電極52が形成されている。この蓄積容量用電極52は走査電極線Gに沿って、かつ図5に示すように、走査電極線Gを被覆したゲート絶縁層9上に形成される。この蓄積容量用電極52はパシベーション層28で被覆され、そのパシベーション層28上には、画素電極15および隣接する画素電極15'''が形成される。蓄積容量用電極52の幅は走査電極線Gの幅よりも広く、蓄積容量用電極52の少なくとも一部分は画素電極15,15'''の周部とパシベーション層28を介して重なっている。さらに、パシベーション層28に形成されたコンタクトホール54を通じて、隣接した画素電極15'''と蓄積容量用電極52は接続され、同電位とされている。この構成によれば、走査電極線Gの周辺においては、画素電極15と、隣接した画素電極15'''との間には、蓄積容量用電極52が介在するようになっている。」 ウ 図1及び図5の記載から、画素電極15、15’、15''、15'''の形状は、薄膜トランジスタ36付近の凹部及びコンタクトホール54付近の凸部を除いて概略正方形であって、画素電極15'''は、その凸部において、パッシベーション層に形成されたコンタクトホール54を通じて、蓄積容量用電極52に接続されており、図1において、走査電極線Gを介して隣接する画素電極15と画素電極15'''との間隔は、画素電極15'''の凸部において最も狭くなっていることが見て取れる。 エ 上記アないしウから、引用例には、 「第1の基板と、これに対向して離間して配置される第2の基板と、これら第1の基板と第2の基板の間に介在する液晶とから構成され、前記第1の基板は、透明な基板上に、複数の走査電極線Gと信号電極線Sとが格子状に配線され、走査電極線Gと信号電極線Sとで区画される各部分には画素電極が形成され、走査電極線G及び信号電極線Sと、画素電極とは薄膜トランジスタで接続されているアクティブマトリクス液晶表示素子であって、 走査電極線Gの上方の走査電極線Gを被覆したゲート絶縁層上に、遮光性の金属からなる蓄積容量用電極が形成され、この蓄積容量用電極はパシベーション層で被覆され、そのパシベーション層上には、画素電極15および隣接する画素電極15'''が形成されていて、前記蓄積容量用電極の少なくとも一部分は画素電極15,15'''の周部とパシベーション層を介して重なっており、画素電極15'''は、その凸部において、パッシベーション層に形成されたコンタクトホールを通じて、蓄積容量用電極に接続され、走査電極線Gを介して隣接する画素電極15と画素電極15'''との間隔は、画素電極15'''の凸部において最も狭くなっているアクティブマトリクス液晶表示素子。」の発明(以下「引用発明」という。)が記載されているものと認められる。 3.対比・判断 本願発明と引用発明とを対比する。 (1)引用発明の「透明な基板」、「走査電極線G」、「ゲート絶縁層」、「遮光性の金属からなる蓄積容量用電極」、「コンタクトホール」、「パシベーション層」、「凸部」、「接続され」、「画素電極」、「隣接する画素電極15と画素電極15'''との間隔」及び「アクティブマトリクス液晶表示素子」は、それぞれ、本願発明の「基板」、「走査線」、「絶縁層」、「金属セグメント層」、「コンタクトホール」、「保護層」、「突出部」、「接触する」、「画素電極」、「隣接する画素電極との間隔」及び「液晶表示装置」に相当する。 (2)引用発明の第1の基板は「透明な基板上に、複数の走査電極線Gと信号電極線Sとが格子状に配線され」たものであるから、引用発明の「走査線(走査電極線G)」と本願発明の「走査線」とは「基板上に形成された」ものである点で一致する。 (3)引用発明の「金属セグメント層(蓄積容量用電極)」は「走査電極線Gの上方の走査電極線Gを被覆したゲート絶縁層上に形成され」ているから、引用発明の「金属セグメント層(蓄積容量用電極)」と本願発明の「金属セグメント層」とは「走査線と絶縁層を介して重畳されて形成された」ものである点で一致する。 (4)引用発明の「コンタクトホール」は「パッシベーション層に形成された」ものであり、引用発明の「金属セグメント層(蓄積容量用電極)」は「パシベーション層で被覆され」ているから、引用発明の「保護層(パッシベーション層)」と本願発明の「保護層」とは「金属セグメント層上に設けられ、少なくとも一つのコンタクトホールが形成された」ものである点で一致する。 (5)引用発明の「その凸部」とは「画素電極15'''」の凸部であるから、引用発明の「画素電極」と本願発明の「画素電極」とは「少なくとも一つの突出部(凸部)を有し」ている点で一致する。 (6)引用発明において「画素電極15'''は、その凸部において、パッシベーション層に形成されたコンタクトホールを通じて、蓄積容量用電極52に接続され」ているから、引用発明の「画素電極」と本願発明の「画素電極」とは「前記突出部において前記コンタクトホールを通して前記金属セグメント層に接触する」点で一致する。 (7)引用発明の「画素電極」は、「走査電極線Gを介して隣接する画素電極15と画素電極15'''との間隔は、画素電極15'''の凸部において最も狭くなっている」から、引用発明の「画素電極」と本願発明の「画素電極」とは「走査線を挟んで隣接する画素電極との間隔が、突出部における間隔よりも前記突出部以外における間隔のほうが大きい」点で一致することが明らかである。 (8)引用発明の「液晶表示装置(アクティブマトリクス液晶表示素子)」は、「金属セグメント層(蓄積容量用電極)」が形成され、「保護層(パシベーション層)」で被覆され、「画素電極」が形成されたものであるから、「金属セグメント層」と、「保護層」と、「画素電極」とを備えている点で、本願発明の「液晶表示装置」と一致する。 (9)上記(1)ないし(8)からみて、本願発明と引用発明とは、 「基板上に形成された走査線と絶縁層を介して重畳されて形成された金属セグメント層と、 前記金属セグメント層上に設けられ、少なくとも一つのコンタクトホールが形成された保護層と、 少なくとも一つの突出部を有し、前記突出部において前記コンタクトホールを通して前記金属セグメント層に接触する画素電極とを備え、 前記画素電極は、前記走査線を挟んで隣接する画素電極との間隔が、前記突出部における間隔よりも前記突出部以外における間隔のほうが大きい液晶表示装置。」で一致し、相違するところはない。 したがって、本願発明は、引用例に記載された発明である。 4.むすび 以上のとおり、本願発明は、引用例に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。 よって、結論のとおり審決する。 |
| 審理終結日 | 2009-06-04 |
| 結審通知日 | 2009-06-08 |
| 審決日 | 2009-06-22 |
| 出願番号 | 特願平9-282423 |
| 審決分類 |
P
1
8・
113-
Z
(G02F)
P 1 8・ 161- Z (G02F) P 1 8・ 575- Z (G02F) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 山口 裕之 |
| 特許庁審判長 |
小牧 修 |
| 特許庁審判官 |
稲積 義登 右田 昌士 |
| 発明の名称 | 液晶表示装置及びその製造方法 |
| 代理人 | 朝日 伸光 |
| 代理人 | 越智 隆夫 |
| 代理人 | 加藤 伸晃 |
| 代理人 | 岡部 正夫 |
| 代理人 | 臼井 伸一 |