• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 一部無効 4号2号請求項の限定的減縮  H01L
審判 一部無効 2項進歩性  H01L
審判 一部無効 5項独立特許用件  H01L
管理番号 1244980
審判番号 無効2006-80140  
総通号数 144 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2011-12-22 
種別 無効の審決 
審判請求日 2006-07-31 
確定日 2011-09-06 
訂正明細書 有 
事件の表示 上記当事者間の特許第3352084号「半導体素子搭載用基板及び半導体パッケージ」の特許無効審判事件についてされた平成20年 2月 5日付け審決に対し、知的財産高等裁判所において審決取消の判決(平成20年(行ケ)第10093号平成20年11月27日判決言渡)があったので、さらに審理のうえ、次のとおり審決する。 
結論 請求項1についての訂正を認める。 特許第3352084号の請求項1に記載された発明についての特許を無効とする。 審判費用は、被請求人の負担とする。 
理由 第1.手続の経緯
本件特許第3352084号についての手続の経緯の概要は、以下のとお
りである。

平成 6年 3月18日 国内優先出願(特願平6-48760号)
平成 6年11月 8日 国内優先出願(特願平6-273469号)
平成 7年 1月20日 国内優先出願(特願平7-7683号)
平成 7年 3月15日 国内優先出願(特願平7-56202号)
平成 7年 3月17日 原出願(特願平7-524537号)
平成13年 8月 6日 分割出願(特願2001-237791号)
平成14年 5月13日 本件分割出願(特願2002-137362 号)
平成14年 9月20日 特許権の設定登録
平成18年 7月31日 無効審判請求
平成18年10月23日 被請求人:答弁書提出
平成18年11月 8日 請求人:上申書提出
平成18年12月13日 請求人:口頭審理陳述要領書提出
平成18年12月13日 被請求人:口頭審理陳述要領書提出
平成18年12月13日 口頭審理
平成18年12月18日 被請求人:上申書提出
平成18年12月21日 請求人:上申書提出
平成19年 1月22日付 無効審判審決(審判請求成立)
平成19年 2月28日 知的財産高等裁判所出訴(平成19年(行ケ )第10085号)
平成19年 5月28日 本件特許に係る訂正審判請求(訂正2007 -390066)
平成19年 7月20日 差戻し決定(無効審判審決取消)
平成19年 8月 6日 被請求人:訂正請求書、答弁書提出
平成19年 9月18日 請求人:弁駁書提出
平成19年 9月28日 請求人:上申書提出
平成19年10月26日付 訂正拒絶理由通知
平成19年11月30日 被請求人:意見書提出
平成19年12月13日付 補正拒否の決定
平成19年12月25日 被請求人:上申書提出
平成20年 2月 5日 無効審判審決(審判請求成立)
平成20年 3月13日 知的財産高等裁判所出訴
(平成20年(行ケ)第10093号)
平成20年11月27日 判決(無効審判審決取消)
平成21年 6月 9日付 無効理由通知
平成21年 7月13日 被請求人:訂正請求書、意見書提出
平成21年10月13日 請求人:弁駁書提出
平成21年12月17日付 訂正拒絶理由通知
平成22年 1月21日 被請求人:意見書提出

第2.請求人の主張の概要
請求人は、本件の請求項1に係る発明(以下、「本件発明1」という。)の特許を無効とするとの審決を求め、その理由として、本件発明1は、本件優先権基準日前に頒布された甲第1号証?甲第8号証に記載の発明、及び周知技術に基づいて、当業者が容易に発明をすることができたものであって、本件発明1の特許は、特許法第29条第2項の規定に違反してなされたものであるから、特許法第123条第1項第2号の規定により、無効とされるべきであると主張し、その証拠方法として下記甲号各証、及び平成18年11月8日付上申書で参考資料1(証拠説明書)及び下記参考資料2?参考資料12を、口頭審理陳述要領書で下記参考資料13?参考資料26を提出している。

なお、請求人は、審判請求書において甲第9号証?甲第24号証を提出しているが、いずれも本件発明の特許の審査手続きにかかる書類、被請求人から請求人宛の書簡、被請求人のニュースリリースであるので、口頭審理の際にそれぞれ順に「参考例1」?「参考例16」となったものである(第1回口頭審理調書参照)。
また、請求人が審判請求書において主張する新規性違反(第29条第1項違反)、記載不備違反(第36条違反)、補正要件違反(第17条の2第2項違反)、分割要件違反(第29条違反)は、口頭審理の際に取り下げられた(第1回口頭審理調書参照)。
さらに、弁駁書において新たに追加された下記甲第25号証?甲第43号
証により立証しようとする事実に基づく請求理由の補正、及び該弁駁書において新たに主張された特許法第36条に関する無効理由の補正については、
平成19年12月13日付で許可しない旨の決定がなされた。


(1)甲第1号証:特開平5-109922号公報
(2)甲第2号証:特開平2-133943号公報
(3)甲第3号証:特開平4-103152号公報
(4)甲第4号証:特開昭64-54791号公報
(5)甲第5号証:特開平3-89587号公報
(6)甲第6号証:特開平2-91956号公報
(7)甲第7号証:特開平4-33350号公報
(8)甲第8号証:特開平3-94430号公報
(9)甲第9?24号証→参考例1?16
(10)甲第25号証:特開昭61-177759号公報
(11)甲第26号証:特開平4-43669号公報
(12)甲第27号証:特開平6-112354号公報
(13)甲第28号証:特開平7-58161号公報
(14)甲第29号証:特開平5-283460号公報
(15)甲第30号証:特開平6-252191号公報
(16)甲第31号証:特開昭61-222151号公報
(17)甲第32号証:特開平2-138763号公報
(18)甲第33号証:(社)プリント回路学会「サーキットテクノロジ」
Vol.8 No.6 SEP.1993,第48 8、489頁
(19)甲第34号証:特開平5-299457号公報
(20)甲第35号証:特開平4-188741号公報
(21)甲第36号証:特開平6-13434号公報
(22)甲第37号証:特開昭62-150834号公報
(23)甲第38号証:特開昭62-150868号公報
(24)甲第39号証:特開平1-281736号公報
(25)甲第40号証:特開平4-116961号公報
(26)甲第41号証:特開昭60-20524号公報
(27)甲第42号証:特開平2-151055号公報
(28)甲第43号証:実開昭55-122358号公報
(29)参考資料2:欧州特許出願公開第582052号明細書
(30)参考資料3:特開平4-277636号公報
(31)参考資料4:特開平5-29526号公報
(32)参考資料5:特開昭61-51945号公報
(33)参考資料6:特開平3-195051号公報
(34)参考資料7:特開平5-6945号公報
(35)参考資料8:特開平5-152496号公報
(36)参考資料9:特開昭61-208226号公報
(37)参考資料10:特開昭61-248453号公報
(38)参考資料11:特開昭63-60547号公報
(39)参考資料12:日経BP社「日経エレクトロニクス」 1994年 2月14日号」第59?67頁(平成6年2月14 日)
(40)参考資料13:日経マクロウヒル社「日経マイクロデバイス198 7年8月号」第57?69頁(1987年8月)
(41)参考資料14:日経マクロウヒル社「日経マイクロデバイス198 6年12月号」第60,61頁(1986年12月
)
(42)参考資料15:特開平4-188741号公報
(43)参考資料16:特開平3-190250号公報
(44)参考資料17:特開平4-109642号公報
(45)参考資料18:米国特許3689991号明細書
(46)参考資料19:特開平6-13434号公報
(47)参考資料20:日経マクロウヒル社「日経マイクロデバイス198 7年2月号」第42?45頁
(48)参考資料21:日経BP社「日経マイクロデバイス1989年12 月号」第40?45頁(1989年12月)
(49)参考資料22:「Semiconductor World 増刊 号 サーフェイスマウントテクノロジー 91年春 号」(1991年3月25日)
(50)参考資料23:実願平4-7796号(実開平5-62049号) のCD-ROM
(51)参考資料24:半導体パッケージ技術研究会「小型高密度実装にお けるMCM,BGA技術と次世代パッケージの歩む べき方向」第87?101頁,高密度実装技術Vo l.1(1994年3月1日)
(52)参考資料25:米国特許5216278号明細書
(53)参考資料26:特開平4-199735号公報

第3.被請求人の主張の概要
被請求人は、本件無効審判の請求は成り立たないとの審決を求め、答弁書において、下記乙第3号証、乙第4号証を提出し、甲第1号証等に記載されたPGA半導体パッケージが本件発明とは技術的に相違する旨主張し、本件
発明1は甲号各証に記載された発明に基づいて当業者が容易に発明をすることができたものではなく、本件発明1の特許は、特許法第29条第2項の規定に違反してなされたものではないから、請求人が主張する無効理由は理由がない旨主張している。
また、被請求人は、平成19年10月26日付け訂正拒絶理由通知に対する意見書において、下記乙第5号証?乙第7号証を提出している。
なお、被請求人は、答弁書において乙第1号証、乙第2号証を提出しているが、それぞれ本件の特許公報、公開特許公報であるので、口頭審理の際にそれぞれ順に「参考資料1」「参考資料2」となったものである(第1回口頭審理調書参照)。


(1)乙第3号証:日経BP社「実践講座 VLSIパッケージング技術( 上)」第167頁(1993年5月31日)
(2)乙第4号証:株式会社シーエムシー出版「エレクトロニクスパッケー ジ技術」第48?49頁(2003年4月28日)
(3)乙第5号証:特許庁編「技術動向シリーズ 特許からみた多層印刷配 線技術」社団法人発明協会、昭和54年8月20日初版 発行、104頁
(4)乙第6号証:社団法人ハイブリッドマイクロエレクトロニクス協会編 「エレクトロニクス実装技術用語辞典」工業調査会、1 992年1月20日 初版第1刷発行、106-107 頁
(5)乙第7号証:Rao R.Tummala,Eugene J.Ry maszewski編 「マイクロエレクトロニクス・ パッケージング・ハンドブック」日経BP社、1991 年3月27日1版1刷発行、622-626頁

第4.当審無効理由通知について
[1]当審無効理由通知の概要
当審において平成21年6月9日付けで通知した無効理由の概要は、以下のとおりである。

本件の請求項1に係る発明は、本件の優先権主張日前に頒布された引用刊行物1(特開昭61-177759号公報)に記載された発明及び周知または公知技術に基いて当業者が容易に発明をすることができたものであるから、本件の請求項1に係る発明の特許は、特許法第29条第2項の規定に違反してなされたものである。
よって、本件の請求項1に係る発明についての特許は、特許法第123条
第1項第2号に該当し、無効とすべきものである。

[2]被請求人の主張の概要
被請求人は、上記無効理由通知書に対して、平成21年7月13日付けで訂正請求書を提出するとともに、同日付けの意見書において、前記無効理由通知において示された、本件請求項1に係る発明についての特許の無効理由が解消する旨主張している。

[3]請求人の主張の概要
請求人は、平成21年10月13日付け弁駁書で下記周知資料1?周知資料10を提出するとともに、平成21年7月13日付け訂正請求による訂正後の請求項1に係る発明は、依然として進歩性を具備せず、その特許は無効とされるべき旨主張している。


(1)周知資料1:特開平6-21173号公報
(2)周知資料2:特開平6-252286号公報
(3)周知資料3:特開平6-326211号公報
(4)周知資料4:特開平4-62865号公報
(5)周知資料5:日経BP社「日経エレクトロニクス」1994年(平成 6年)1月3日号、132頁
(6)周知資料6:日経マグロウヒル社「日経マイクロデバイス」1993 年(平成5年)9月号、81?85頁
(7)周知資料7:工業調査会「電子材料」1994年(平成6年)5月
号、22?27頁
(8)周知資料8:特開昭64-55289号公報
(9)周知資料9:特開平2-120093号公報
(10)周知資料10: 特開昭63-182198号公報

第5.訂正の適否についての判断
[1]訂正の内容
上記無効理由通知に対して、被請求人が平成21年7月13日付けで行った訂正請求による訂正内容は、以下のとおりのものである。

(1-1)訂正事項1
特許請求の範囲の請求項1を次のとおりに訂正する。
「【請求項1】絶縁性支持体と、その片面のみに形成される複数の配線とを備えるBGA用の半導体素子搭載用フレキシブル基板において、
半導体素子搭載領域と、該半導体素子搭載領域の外側の樹脂封止用半導体パッケージ領域とを、複数組備え、
上記配線は銅箔から形成される配線であって、上記絶縁性支持体の半導体素子を搭載する面側のみに1層あり、
上記配線は、上記半導体パッケージ領域に形成されるワイヤボンディング端子と、上記半導体素子搭載領域に形成される外部接続端子及びそれらをつなぐ配線を配線の一部として備え、
上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えられ、
上記ワイヤボンディング端子はその反対側の面に備えられ、
上記外部接続端子の形成される箇所の上記絶縁性支持体に、上記外部接続端子に達する開口部が設けられ、上記開口部の半導体素子を搭載する面側は、上記外部接続端子で覆われており、
上記開口部形成後、上記配線の露出している面がニッケル金めっきされてなり、
上記絶縁性支持体はポリイミドフィルムであって、上記開口部の側壁に上記絶縁性支持体が露出していることを特徴とするBGA用の半導体素子搭載用フレキシブル基板。」

(1-2)訂正事項2-6
請求項1を引用する請求項2についても、以下のとおり訂正を行い(訂正事項2)、請求項3、4を削除し、請求項5-8を繰り上げるとともに、新たな請求項3-6として以下のとおり訂正する(「訂正事項3-6」)。

「【請求項2】上記外部接続端子は、上記半導体素子搭載領域ごとに二つ以上設けられることを特徴とする請求項1記載のBGA用の半導体素子搭載用
フレキシブル基板。

【請求項3】上記外部接続端子は、上記半導体素子搭載領域に格子状に形成されていることを特徴とする請求項1又は2記載のBGA用の半導体素子搭載用フレキシブル基板。

【請求項4】上記開口部は、打ち抜き加工、ドリル加工、レーザ加工及びウエットエッチング加工の少なくともいずれかにより開けられたものであることを特徴とする請求項1?3のいずれかに記載のBGA用の半導体素子搭載用フレキシブル基板。

【請求項5】請求項1?4のいずれかに記載のBGA用の半導体素子搭載用フレキシブル基板と、上記BGA用の半導体素子搭載用フレキシブル基板の上記半導体素子搭載領域にダイボンディング材を介して搭載される半導体素子と、上記半導体パッケージ領域に設けられる封止樹脂とを備えることを特徴とする半導体パッケージ。

【請求項6】上記ダイボンディング材はダイボンディングテープであることを特徴とする請求項5記載の半導体パッケージ。」

なお、上記訂正事項の記載において、下線部が訂正部分である。

[2]当審の判断
以下、これら訂正の可否について検討する。
(1)訂正事項1について
本件特許明細書の特許請求の範囲の請求項1における「配線」について、「その片面のみに形成」、「上記配線は銅箔から形成される配線であって、上記絶縁性支持体の半導体素子を搭載する面側のみに1層あり」、「ワイヤボンディング端子と…外部接続端子及びそれらをつなぐ配線を配線の一部として備え」るとの限定を付し、「基板」について、「BGA用の…フレキシブル」との限定を付し、「外部接続端子」について、「上記配線の上記絶縁性支持体側の面に備えられ」との限定を付し、「ワイヤボンディング端子」について、「その反対側の面に備えられ」と限定を付し、「上記外部接続端子に達する開口部」について、「上記開口部の半導体素子を搭載する面側は、上記外部接続端子で覆われており」、「上記開口部形成後、上記配線の露出している面がニッケル金めっきされてなり、」との限定を付し、さらに、「絶縁性支持体」が「ポリイミドフィルムであって、上記開口部の側壁に上記絶縁性支持体が露出している」との限定を付するものであるから、特許請求の範囲の減縮を目的とするものに該当する。

そして、当該訂正は、願書に添付した明細書の記載(段落【0035】、【0061】、【0065】?【0066】、【0068】?【0072】、【0074】?【0078】、【0096】?【0099】及び図12、図16、図17、図18、図24、図25の内容に基づくものといえるので、同明細書又は図面に記載した事項の範囲内においてしたものであり、実質上、特許請求の範囲を拡張し、又は変更するものではない。

したがって、訂正事項1は、平成6年改正前特許法第134条第2項ただし書き及び特許法第134条の2第5項において準用する平成6年改正前特許法第126条第2項の規定に適合するので適法な訂正と認める。

(2)訂正事項2-6について
(2-1)訂正の目的
上記[1](1-2)のとおり、訂正事項2-6は、請求項の削除及び特許請求の範囲の減縮を目的とするものに該当する。

(2-2)新規事項追加の有無、及び特許請求の範囲の変更・拡張の存否
訂正事項1と同様に、願書に添付した明細書の記載(段落【0035】、【0061】、【0065】?【0066】、【0068】?【0072】、【0074】?【0078】、【0096】?【0099】)及び図12、図16、図17、図18、図24、図25の内容に基づくものといえるので、同明細書又は図面に記載した事項の範囲内においてしたものであり、実質上、特許請求の範囲を拡張し、又は変更するものではない。

(2-3)独立特許要件
上記のとおり、訂正前の請求項2、5-8は、いずれも訂正前の請求項1を引用する請求項であり、訂正事項1と同様の訂正を行うものである。
そして、訂正前の請求項2、5-8は、特許無効審判の請求がなされていない請求項であるから、対応する訂正後の請求項2-6に係る発明について、独立特許要件を満たすか否かを検討する。

(ア)本件訂正発明
本件訂正後の請求項2-6に係る発明は、上記(1-2)に記載されたとおりのものである(以下、それぞれ、「本件訂正発明2」、…「本件訂正発明6」という。)。

なお、本件出願は、特願平7-524537号の分割出願である特願2001-237791号をさらに分割して出願されたものであるが、それらの分割出願は適法になされたものであるから、本件出願の出願日は平成7年3月17日に遡及する。さらに、本件出願は複数の出願を基礎として国内優先権が主張されているが、それら優先権の基礎となる出願明細書から見て、平成7年3月15日(以下、「本件優先権基準日」という。)が、本件訂正発明2-6についての優先権の基準となる。

(イ)引用刊行物の記載事項
これに対して、優先権基準日前に頒布された刊行物1には、以下の事項が記載されている。

・刊行物1:特開昭61-177759号公報
(a)「特許請求の範囲
1.パッケージより、アウターリードを垂直に出した半導体装置であって、前記パッケージ本体内の半導体素子の下部にも前記アウターリードを有して成ることを特徴とする半導体装置。」(特許請求の範囲)

(b)「〔発明の概要]
…本発明では、チップの下部にもアウターリードを垂直に出した構成、換言すれば、アウターリードを全面に設け、その上部にチップを搭載する構成としたので、チップは大なるサイズのものが搭載でき、ピン数も増加でき、配線引きまわしも容易となり、かつ、パッケージサイズも小型化可能となる。」(第2頁左上欄第19行-右上欄第9行)

(c)「〔実施例〕
…第1図に示すように、ベース(基板)1の上に接着材料2により半導体素子(チップ)3を固着する。
ベース1は例えばガラスエポキシ基板により構成される。」(第2頁右上欄第10-16行)

(d)「基板1には第1図および第2図に示すようにその垂直方向に多数のアウターリード4が立設されている。
…アウターリード4は半導体素子3の下部にも立設されている。パッケージ本体5の基板1の裏面から基[審決注「碁」の誤記と認められる。]盤目状に一定のピッチで、金属ピンよりなるアウターリード4が全面にわたって突出しており」(第2頁左下欄第5-12行)

(e)「ベース1には、第1図にはメタライズ層(配線層)6がメッキ、蒸着などにより設けられており、このメタライズ層6と半導体素子3のパッド…とを、コネクタワイヤ7により…ボンディングし、上記メタライズ層6と、アウターリード4とを、ベース1に穿設されたスルホールを介して電気的に接続している。
アウターリード4は、ベース1に融点の高い半田により、半田付される。」(第2頁左下欄第16行-右下欄第5行)

(f)「ベース1上に、ダム8を…接合し、このダム8により区画されたエリア内にSi系ゲル材料をポッティングし、加熱硬化させ、得られたSi系ゲル9により、半導体素子3とコネクタワイヤボンディング部などを被覆する。」(第2頁右下欄第9-14行)

(g)「第3図は、本発明におけるワイヤボンディングおよびピン間の配線の要部平面図で、第3図に示すように、半導体素子3のボンディングパッド11とメタライズ層9とをコネクタワイヤ7によりボンディングするが、本発明では配線基板1のメタライズ層(配線)9をボンディングリードとして利用すると、ピン間に引きまわすコネクタワイヤの本数が少なくでき、その配線が楽になる。」(上記「メタライズ層9」、「メタライズ層配線9」は、「メタライズ層6」、「メタライズ層配線6」の明白な誤記と認められる。第3頁右下欄第1-8行)

(h)第1図、第2図(第4頁右下)、第3図(第5頁上)には、引用刊行物1に係る発明の実施例の断面図、底面図及び要部平面図が示されている。

(ウ)引用刊行物1記載の発明
上記記載事項(a)-(h)によれば、引用刊行物1には、
「ガラスエポキシ基板により構成されるベースに、半導体素子の搭載される領域と、その外側にSi系ゲルにより被覆される領域を有し、ベースの半導体素子を搭載する面側のみに、1層のメタライズ層からなる複数の配線が設けられ、メタライズ層はコネクタワイヤボンディング部と金属ピンよりなるアウターリードに接続する端子とを配線の一部とした配線パターンを備え、コネクタワイヤボンディング部はSi系ゲルにより被覆される領域のメタライズ層の上面に設けられ、アウターリードに接続する端子は半導体素子の搭載領域のメタライズ層の下面に複数設けられ、アウターリードに接続する端子の形成される箇所のベースにこの端子に達するスルーホールが穿設され、スルホールの半導体素子を搭載する面側がメタライズ層で覆われている半導体素子搭載用基板。」の発明(以下、「引用刊行物1発明」という。)が記載されているといえる。

被請求人は、平成22年1月21日付け意見書において、引用刊行物1におけるスルーホールの半導体素子3を搭載する面側にはメタライズ層が設けられておらず、したがって、アウターリード4に接続する端子がベース1の半導体素子3が搭載される面の裏面に露出していない旨の主張をしているが、引用刊行物1の第1図には、スルーホール上端部を覆うようにメタライズ層を設けた状態が示されてあり、また、それが技術的に明らかな誤りであるとも認められないから、被請求人の主張は採用できない。

(エ)対比・判断
(1)本件訂正発明2について
本件訂正発明2に係る発明と引用刊行物1発明とを対比すると、引用刊行物発明1における、「ベース」、「メタライズ層」、「コネクタワイヤボンディング部」、「アウターリードに接続する端子」、「スルホール」、「Si系ゲルにより被覆される領域」は、それぞれ、本件訂正発明2の「絶縁性支持体」、「配線」、「ワイヤボンディング端子」、「外部接続端子」、「開口部」、「樹脂封止用半導体パッケージ領域」に相当するものと認められる。
よって、両者は、

「絶縁性支持体と、その片面のみに形成される複数の配線とを備える半導体素子搭載用基板において、
半導体素子搭載領域と、該半導体素子搭載領域の外側の樹脂封止用半導体パッケージ領域とを、備え、
上記配線は、上記絶縁性支持体の半導体素子を搭載する面側のみに1層あり、
上記配線は、上記半導体パッケージ領域に形成されるワイヤボンディング端子と、上記半導体素子搭載領域に形成される外部接続端子及びそれらをつなぐ配線を配線の一部として備え、
上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えられ、
上記ワイヤボンディング端子はその反対側の面に備えられ、
上記外部接続端子の形成される箇所の上記絶縁性支持体に、上記外部接続端子に達する開口部が設けられ、上記開口部の半導体素子を搭載する面側は、上記外部接続端子で覆われており、
上記外部接続端子は、上記半導体素子搭載領域に二つ以上設けられることを特徴とする半導体素子搭載用基板。」である点で一致し、以下の点で相違する。

・相違点1:本件訂正発明2では、1層の銅箔から形成された配線を用いているのに対し、引用刊行物1発明では、メッキや蒸着などにより形成されたメタライズ層を用いている点。

・相違点2:本件訂正発明2では、絶縁性支持体がポリイミドフィルムで構成され、絶縁性支持体の開口部の側壁に上記絶縁性支持体が露出したフレキシブル基板であるのに対し、引用刊行物1発明では、ベース(絶縁性支持体)がガラスエポキシで構成され、スルホール(開口部)の側壁にベースが露出しているか否か明記していない点。

・相違点3:本件訂正発明2では、半導体素子搭載領域と樹脂封止用半導体パッケージ領域とを複数組備えているのに対し、引用刊行物1発明では、これらの領域を複数組備えていることを明記していない点。

・相違点4:本件訂正発明2では、BGA用の基板であるのに対し、引用刊行物1発明では、アウターリードがピンよりなるPGA用の基板である点。

・相違点5:本件訂正発明2では、開口部形成後、上記ワイヤボンディング端子の表面にニッケル金めっきされるのに対し、引用刊行物1発明では、それが明記されていない点。

そこで、上記相違点について検討する。

・相違点1について
本件優先権基準日前に頒布された下記刊行物には、それぞれ、以下のとおりの記載がある。
a.特開平4-33350号公報
「ベーステープ上に…圧延銅箔を張り付け」(第2頁右上欄第5-6行)

b.特開平3-94430号公報
「ベースフィルム10上に銅箔を接着し」(第2頁左下欄第12-13行)

c.特開平6-112354号公報
「高分子材基板42は銅張りのBT樹脂を使用できるが、これに限定されない。…導電金属トレース46のパターンを形成する。」【0012】

d.特開平7-58161号公報
「フィルム基材2の一方の面(表面)に、上記配線パターン3を形成するための銅箔が貼着される。この銅箔はパターン形成され、これにより配線パターン3が形成される。」(【0017】)

e.特開平4-188741号公報
「ポリイミド膜1a上に…銅箔を部分エッチングにより配線パターンに形成」(第3頁左下欄第1-2行)

f.特開平6-13434号公報
「フィルムキャリア1はポリイミド樹脂、ポリエステル樹脂、ガラスエポキシ樹脂などからなる可撓性絶縁フィルム2とこの絶縁フィルム2上にパターン形成された銅箔等の金属導体膜のリード5とを備えている。」(【0014】)

上記各刊行物a-fの記載によれば、半導体素子搭載用基板において、配線を1層の銅箔から形成することは、周知または公知であったものと認められ、当業者が適宜選択しうる設計的事項であったといえる。

・相違点2について
本件優先権基準日前に頒布された下記刊行物には、それぞれ、以下の事項が記載されている。

a.特開平2-91956号公報
「例としてフィルム材にポリイミドを想定し」(第2頁右上欄第2-3行)
b.特開平4-33350号公報
「ポリイミド製ベーステープ(絶縁性フィルム)1」(第2頁右上欄第2-3行)

c.特開平3-94430号公報
「ポリイミド等の電気的絶縁性を有するフィルムから成るベースフィルムで」(第2頁左下欄第6-7行)

d.特開平7-58161号公報
「2はポリイミド材料等により形成されたフィルム基材」(【0016】)
e.特開平5-283460号公報
「絶縁性のベースフィルムであって、ポリイミドフィルム等の耐熱性フィルムで形成している。」(【0020】)

f.特開平4-188741号公報
「ポリイミド膜1a上に…銅箔を部分エッチングにより配線パターンに形成」(第3頁左下欄第1-2行)

g.特開平6-13434号公報
「フィルムキャリア1はポリイミド樹脂、ポリエステル樹脂、ガラスエポキシ樹脂などからなる可撓性絶縁フィルム2とこの絶縁フィルム上にパターン形成された銅箔等の金属導体膜のリード5とを備えている。」(【0014】)

上記各刊行物a-gの記載によれば、半導体素子搭載用基板において、絶縁性支持体がポリイミド(フィルム)で構成されるフレキシブル基板とすることは、周知または公知であったものと認められ、当業者が適宜選択しうる設計的事項であったといえる。
また、本件訂正発明2では、絶縁性支持体の開口部の側壁に上記絶縁性支持体が露出しているのに対し、引用刊行物1発明では、スルホール(開口部)の内壁にベースが露出しているか否かを明記していない点については、引用刊行物1の第1図には、スルホールの側壁にベースが露出した状態でアウターリードが設けられた様子が示されており、また、上記第5.[2](2-3)[ウ]のとおり、スルホールの半導体素子を搭載する面側にメタライズ層があれば、電気的導通のためにスルホールの側壁を(めっき等)メタライズする必要もないことから、実質的な相違点といえない。

・相違点3について
本件優先権基準日前に頒布された下記刊行物には、それぞれ、以下の事項が記載されている。

a.特開昭64-54791号公報
「配線回路部A複数個を、両側の連結部Bにより連結しており」(第3頁左上欄第9-10行)と記載され、第1図(第4頁左上欄)には、実施例における複合配線基板の平面図により、複数組の基板の配列が示されている。

b.特開平3-89587号公報
「複数の回路基板形成域」(第1頁左下欄第7行)と記載され、第1図(第4頁左上欄)には、実施例によるスクラップレス構造の小形微細な可撓性回路基板集合体の概念的な平面図により、複数組の基板の配列が示されている。

c.特開平2-91956号公報
「10は金属箔配線を示し、これが長手方向にくり返し形成されている。」(上記「10」は誤りで、「11」が正しいものと認められる。第2頁左上欄第1-2行)と記載され、第1図(第4頁左下欄)には、従来のフィルムキャリアの平面図により、複数組の基板の配列が示されており、第7図(第5頁右上欄)には、実施例を示すフィルムの上面図により、複数組の基板の配列が示されている。

d.特開平4-33350号公報
「搬送用送り孔1aを半導体搭載部毎に順次7づつ打ち抜き」(第2頁左下欄第10-11行)と記載され、第1図(a)(第3頁右下欄)には、実施例1を示す正面図により、複数組の基板の配列が示されている。

e.特開平4-94430号公報
「ベースフィルム10上には回路パターンが繰り返しパターンで形成され」(第3頁右上欄第15-17行)と記載され、第2図(第4頁下欄)には、長尺帯状体を用いた製造方法を示す説明図により、複数組の基板の配列が示されている。

f.「日経マイクロデバイス」1986年(昭和61年)12月号、第60頁、日経マグロウヒル社刊
「ピン数に合わせてパターニングしたプリント基板を切断せず、5枚程度つながった状態で」(第60頁右上欄第3-5行)と記載され、図1には、組立てに使う基板を示す写真により、複数組の基板の配列が示されている。

g.「日経マイクロデバイス」1987年(昭和62年)8月号、第68頁、日経マグロウヒル社刊
「PGAの基板が5枚程度リードフレーム状につながった状態で」(右欄第8-9行)と記載され、図10には。組み立てに使う基板を示す写真により、複数組の基板の配列が示されている。

h.「VLSIパッケージング技術(上)」1993年(平成5年)5月31日発行、第167頁、日経BP社刊
図5.3.3においてPGAの製造工程が一覧できる形で図解され、同一基板上に複数組の領域が配列して形成されることが示されている。

i.特開昭61-248453号公報
「縦に2つのパッケージ5を接続し、横には3個?5個のパッケージ5を接続して、1枚のセラミック基板には複数のパッケージが形成されている。」(第2頁右下欄第1-4行)と記載され、第1図(第3頁左下欄)には、実施例の平面図により、複数組の基板の配列が示されている。

j.特開昭63-60547号公報
「シート状で多数の半導体搭載用基板が連続的に配列されたプリント配線用基板」(第2頁右下欄第14-15行)と記載され、第2図(a)(第5頁左上欄)には、半導体搭載用基板を形成する状態を示した部分平面図により、複数組の基板の配列が示されている。

上記各刊行物a-jの記載によれば、半導体素子搭載用基板の製造分野において同一基板上に複数組の個別の基板領域を配列して形成し、これを一括して製造することは、周知または公知の技術であったものと認められる。
したがって、半導体素子搭載領域と樹脂封止用パッケージ領域とを複数組備えることは、周知または公知であったものと認められる。

・相違点4について
本件優先権基準日前に頒布された下記刊行物には、それぞれ、以下の事項が記載されている。

a.特開平6-140462号公報
「TAB型パッケージを適用した他の例…では、…外部端子を形成するバンプの代わりに…導電ピン…を用いている。」(【0018】)

b.特開平6-21173号公報
「外部接点は、導電ピン、ハンダボール…などいくつかある形態の内の1つをとることができる。」(【0002】)

c.特開平6-252286号公報
「近年は端子ピンに替えて、…半田バンプ(2)を用い、半導体装置とマザーボードに間隔を保持する方法が多用されている。」(【0003】)

d.特開平6-326211号公報
「半導体パッケージの接続端子として…はんだボールの代わりに、パッド接続用ピン9をはんだで接続した点である。」(【0013】)

e.特開平4-62865号公報
「リードを球形状のように転動可能な形状とすることで、…PGA型の半導体装置を安価、かつリードを高密度に製造することが可能となる。」(第3頁左上欄第9-13行)

f.「日経エレクトロニクス」1994年(平成6年)2月14日号、第59-67頁、日経BP社刊
「プラスチックBGAの基板は樹脂製であり、…プラスチックPGAに近い組み立て技術である。」(第65頁第6-11行)

g.「日経エレクトロニクス」1994年(平成6年)1月3日号、第132頁、日経BP社刊
「BGA(ball grid array)が米国を中心に普及し始めている…PGA(pin grid array)のピンがハンダボールに変更されたような形態のパッケージである。」(第132頁中欄第30?34行)

h.「日経マイクロデバイス」1993年(平成5年)9月号、81?85頁、日経マグロウヒル社刊
「BGA(ball grid array)パッケージ…は本質的にはPGAパッケージと同じだが、…多ピンに対応できる」(第84頁右欄第23-31行)

i.「電子材料」1994年(平成6年)5月号、第22?27頁、工業調査会社刊
「P-BGAパッケージ技術と表面実装」と題し、「P-PGAのピンをハンダボールに変えることにより、表面実装型パッケージとなり、かつ実装技術も容易になるとの提案があった。」(第22頁左欄下から2?4行)と記載されている。

上記各刊行物a-iの記載によれば、半導体素子搭載用基板において、引用刊行物1発明に使用されているようなピンと、はんだボールとが、相互に置換可能であることは周知又は公知の技術であったものと認められるところ、引用刊行物1の第4頁右上欄第20行には、「他のパッケージなどにも適用できる。」と記載されていることから、引用刊行物1発明をBGA用基板とすることは、当業者が適宜なしえたことといえる。

被請求人は、平成22年1月21日付け意見書及び平成21年7月13日付け意見書において、引用刊行物1発明をBGA用の基板に転用することは当業者が容易に想到し得たものではない旨を主張しているが、上記「・相違点1について」の項で述べたとおり、絶縁性支持体としてポリイミド(フィルム)で構成されるフレキシブル基板を選択することが、当業者が適宜選択しうる設計的事項なのであるから、それに伴って、引用刊行物発明1に使用されているピンをはんだボールに置換することも、上記周知又は公知の技術によれば、当業者が適宜なしえた設計的事項の範囲にすぎない。
よって、被請求人の主張は採用できない。

・相違点5について
本件優先権基準日前に頒布された下記刊行物には、それぞれ、以下のとおりの記載がある。
a.特開昭64-54791号公報
「配線基板11は、…配線導体パターン形成、ニッケルおよび金めっきによる表面処理を行って構成した。」 (第2頁右下欄第7-13行)
「配線基板11は、…配線導体11c…を有し、…金属線15により集積回路素子13の電極と配線導体11cとを電気的に接続して」(第3頁右上欄第4-12行)

b.特開平4-51582号公報
「ポリイミド樹脂フィルム1の上に…銅箔を設けてパターニングしニッケルめっき層及び部分的に金めっき層を設けた配線2を有するフレキシブル配線板」(第2頁右上欄第16-20行)
「半導体チップ7の電極と配線2の金めっき層を設けたパッドとの間を金線8によりワイヤボンディングして接続し」(第2頁左下欄第11-13行)

c.特開昭63-256498号公報
「コンタクト端子裏面に、ニッケルめっき、さらに金めっきを施し、その部分をワイヤボンディング端子とすることを特徴とするICカード用プリント配線板。」(特許請求の範囲)

d.特開昭64-55289号公報
「導体12の表面にニッケルめっきおよび金めっきによる表面処理を施して作成した。」(第2頁右下欄第10-11行)
「金属線16によりワイヤーボンディングして集積回路素子13の入出力電極13aと配線基板の導出露出部分12bとを電気的に接続して」(第3頁左上欄第4-7行)

e.特開平2-120093号公報
「ボンディング端子(21)…にニッケルメッキ(30)を施し、さらにそのニッケルメッキ(30)上に軟質金メッキ(40)を施す。」(第3頁左上欄第6-9行)

f.特開昭63-182198号公報
「銅箔1aの表面にNiメッキ1b、Auメッキ1cを形成する。」(第3頁右上欄第7-8行)

上記各刊行物a-fの記載によれば、半導体素子搭載用基板において、ワイヤボンディング端子の表面にニッケル金めっきを施すことは周知又は公知の技術であったものと認められる。

そして、本件訂正発明2が、引用刊行物1発明および上記周知又は公知の技術からは予想しえない効果を奏するものとも認められない。

よって、本件訂正発明2は、引用刊行物1発明および上記周知又は公知の技術に基いて、当業者が容易に発明をすることができたものと認める。

(2)本件訂正発明3について
本件訂正発明3は、上記「第5.[1](1-2)」の欄に記載のとおり、本件訂正発明2において、「上記外部接続端子は、上記半導体素子搭載領域に格子上に形成されていること」なる限定を付するものを含んでいる。

しかしながら、上記引用刊行物1には、上記「第5.[2](2)(2-3)(イ)(d)」の欄に記載のとおり、「パッケージ本体5の基板1の裏面から基(「碁」の誤記と認められる)盤目状に一定のピッチで、金属ピンよりなるアウターリード4が全面にわたって突出していること、換言すれば、「上記外部接続端子は、上記半導体素子搭載領域に格子状に形成されていること」が示されており、この点において、両者は相違しているとはいえない。

よって、本件訂正発明3は、引用刊行物1発明および上記周知または公知の技術に基いて、当業者が容易に発明をすることができたものと認める。

(3)本件訂正発明4について
本件訂正発明4は、上記「第5.[1](1-2)」の欄に記載のとおり、本件訂正発明2、3において、「上記開口部は、打ち抜き加工、ドリル加工、レーザ加工及びウエットエッチング加工の少なくともいずれかにより開けられたものであること」なる限定を付するものを含んでいる。

しかしながら、本件優先権基準日前に頒布された下記刊行物には、それぞれ、以下の事項が記載されている。

a.特開平5-315471号公報
「電子部品搭載用基板…はその絶縁基板に…穿設したドリル穴にメッキを施した、いわゆるスルーホール…を有する。」(【0004】)
「また、電子部品搭載用基板の絶縁基板…の素材としては、…ガラスポリイミド基板がよく用いられる。」(【0007】)

b.特開平6-314724号公報
「半導体素子搭載用両面配線基板20は、所定の位置にスルーホール…が形成されたポリイミド…等の絶縁ベースフィルム…と」(【0011】)
「ポリイミドの絶縁ベースフィルムを用意する。そして、…これにスルーホール5を順送の金型によって形成する。(【0012】)
「金型による開口ではスルーホール…の直径として0.25mmが限界のため、スルーホール…の開口にエキシマレーザーを用いて、直径を0.1mmとした。」(【0016】)

c.特開昭62-295494号公報
「ウエットエッチングにより前記ポリイミド膜にスルーホール…を形成する工程とを含む…高速素子実装用回路基板の製造方法。」(2.特許請求の範囲)

上記刊行物a-cによれば、半導体素子搭載用ポリイミド基板において、開口部をドリル加工、レーザ加工、打ち抜き加工、ウエットエッチング加工で形成することは、周知または公知であったものと認められ、当業者が適宜選択しうる設計的事項であったといえる。

そして、本件訂正発明4が、引用刊行物1発明および上記周知又は公知の技術からは予想しえない効果を奏するものとも認められない。

よって、本件訂正発明4は、引用刊行物1発明および上記周知又は公知の技術に基いて、当業者が容易に発明をすることができたものと認める。

(4)本件訂正発明5、6について
本件訂正発明5、6は、それぞれ、上記「第5.[1](1-2)」の欄に記載のとおり、
「請求項1-4のいずれかに記載のBGA用の半導体素子搭載用フレキシブル基板と、上記BGA用の半導体素子搭載用フレキシブル基板の上記半導体素子搭載領域にダイボンディング材を介して搭載される半導体素子と、上記半導体パッケージ領域に設けられる封止樹脂とを備えることを特徴とする半導体パッケージ。」、「上記ダイボンディング材はダイボンディングテープであることを特徴とする請求項5記載の半導体パッケージ。」である。

これに対し、引用刊行物1には、「半導体素子搭載用基板」の発明のみならず、「半導体素子搭載用基板の半導体素子搭載領域に搭載される半導体素子と、上記半導体パッケージ領域に設けられる封止樹脂とを備えることを特徴とする半導体パッケ-ジ」の発明も記載されていることは明らかである。

そして、本件優先権基準日前に頒布された下記刊行物には、以下の事項が記載されている。

a.実願昭61-29476号(実開昭62-141038号公報のマイクロフィルム)
「半導体素子をステム或いはリードフレームに固定するために用いられる
ダイボンディング用の接着テープに関する。…半導体チップをパッケージに組込むために種々のボンディング法が開発され」(第1頁第11-17行)

b.特開昭59-231825号公報
「リードフレームのベッドに半導体素子を熱軟化性テープを介してダイボンディングしたことを特徴とする半導体装置。」(特許請求の範囲)

上記刊行物a、bの記載によれば、半導体素子を半導体素子搭載用基板の半導体素子搭載領域にダイボンディング材(テープ)を介して搭載することも周知または公知であったものと認められる。

そして、本件訂正発明5、6が、引用刊行物1発明および上記周知又は公知の技術からは予想しえない効果を奏するものとも認められない。

よって、本件訂正発明5、6は、引用刊行物1発明および上記周知又は公知の技術に基いて、当業者が容易に発明をすることができたものである。

したがって、本件訂正発明2-6は、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものであるから、本件訂正事項2-6は特許法第134条の2第5項において読み替えて準用する同法第126条第5項の規定に違反するものであるので、適法な訂正とは認められない。

[3]むすび
以上のとおり、本件訂正の訂正事項1は、平成6年改正前特許法第134条第2項ただし書きに適合し、特許法第の2第5項において準用する平成6年改正前特許法第126条第2項の規定に適合するので、上記訂正事項1による訂正を認める。
本件訂正の訂正事項2-6は、特許法第134条の2第5項において読み替えて準用する平成6年改正前特許法第126条第3項の規定に違反するものであって、適法な訂正とは認められないから、上記訂正事項2-6による訂正は認められない。

第6.本件発明
本件無効審判の対象である特許第3352084号の請求項1に係る発明は、上記のとおり訂正が認められるから、平成21年7月13日付け訂正請求書により訂正された特許請求の範囲の請求項1に記載された、下記のとおりのものである(以下、「本件発明1」という。)。

「絶縁性支持体と、その片面のみに形成される複数の配線とを備えるBGA用の半導体素子搭載用フレキシブル基板において、
半導体素子搭載領域と、該半導体素子搭載領域の外側の樹脂封止用半導体パッケージ領域とを、複数組備え、
上記配線は銅箔から形成される配線であって、上記絶縁性支持体の半導体素子を搭載する面側のみに1層あり、
上記配線は、上記半導体パッケージ領域に形成されるワイヤボンディング端子と、上記半導体素子搭載領域に形成される外部接続端子及びそれらをつなぐ配線を配線に一部として備え、
上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えられ、
上記ワイヤボンディング端子はその反対側の面に備えられ、
上記外部接続端子の形成される箇所の上記絶縁性支持体に、上記外部接続端子に達する開口部が設けられ、上記開口部の半導体素子を搭載する面側は、上記外部接続端子で覆われており、
上記開口部形成後、上記配線の露出している面がニッケル金めっきされてなり、
上記絶縁性支持体はポリイミドフィルムであって、上記開口部の側壁に上記絶縁性支持体が露出していることを特徴とするBGA用の半導体素子搭載用フレキシブル基板。」

なお、本件出願は、特願平7-524537号の分割出願である特願2001-237791号をさらに分割して出願されたものであるが、それらの分割出願は適法になされたものであるので、本件出願の出願日は平成7年3月17日に遡及する。
さらに、本件出願は複数の出願を基礎として国内優先権が主張されているが、それら優先権の基礎となる出願明細書から見て、平成7年3月15日(以下、「本件優先権基準日」という。)が、本件発明1についての優先権の基準となる。

第7.引用刊行物の記載事項
これに対して、当審における平成21年6月9日付けで通知した無効理由に引用した、本件優先権基準日前に頒布された特開昭61-177759号公報(以下、「引用刊行物1」という。)には、上記「第5.[2](2)(2-3)(イ)」において記載したとおりの事項が記載されている。

第8.当審の判断
本件発明1は、上記本件訂正発明2において「上記外部接続端子は、上記半導体素子搭載領域ごとに二つ以上設けられる」なる限定がないものである。
そして、上記「第5.[2](2)(2-3)(エ)(1)」において記載したとおり、本件訂正発明2は、引用刊行物1発明および上記周知又は公知の技術に基いて、当業者が容易に発明をすることができたものであるから、本件発明1についても、引用刊行物1発明および上記周知又は公知の技術に基いて、当業者が容易に発明をすることができたものである。

第9.むすび
以上のとおりであるから、本件請求項1に係る発明についての特許は、特許法第29条第2項の規定に違反してなされたものであり、特許法第123条第1項第2号に該当する。
審判に関する費用については、特許法第169条第2項で準用する民事訴訟法第61条の規定により、被請求人が負担すべきものとする。
よって、結論のとおり審決する。
 
発明の名称 (54)【発明の名称】
半導体素子搭載用基板及び半導体パッケージ
(57)【特許請求の範囲】
【請求項1】絶縁性支持体と、その片面のみに形成される複数の配線とを備えるBGA用の半導体素子搭載用フレキシブル基板において、
半導体素子搭載領域と、該半導体素子搭載領域の外側の樹脂封止用半導体パッケージ領域とを、複数組備え、
上記配線は銅箔から形成される配線であって、上記絶縁性支持体の半導体素子を搭載する面側のみに1層あり、
上記配線は、上記半導体パッケージ領域に形成されるワイヤボンディング端子と、上記半導体素子搭載領域に形成される外部接続端子及びそれらをつなぐ配線を配線の一部として備え、
上記外部接続端子は上記配線の上記絶縁性支持体側の面に備えられ、
上記ワイヤボンディング端子はその反対側の面に備えられ、
上記外部接続端子の形成される箇所の上記絶縁性支持体に、上記外部接続端子に達する開口部が設けられ、上記開口部の半導体素子を搭載する面側は、上記外部接続端子で覆われており、
上記開口部形成後、上記配線の露出している面がニッケル金めっきされてなり、
上記絶縁性支持体はポリイミドフィルムであって、上記開口部の側壁に上記絶縁性支持体が露出していることを特徴とするBGA用の半導体素子搭載用フレキシブル基板。
【請求項2】上記外部接続端子は、上記半導体素子搭載領域ごとに二つ以上設けられることを特徴とする請求項1記載のBGA用の半導体素子搭載用フレキシブル基板。
【請求項3】上記外部接続端子は、上記半導体素子搭載領域に格子状に形成されていることを特徴とする請求項1又は2記載のBGA用の半導体素子搭載用フレキシブル基板。
【請求項4】上記開口部は、打ち抜き加工、ドリル加工、レーザ加工及びウエットエッチング加工の少なくともいずれかにより開けられたものであることを特徴とする請求項1?3のいずれかに記載のBGA用の半導体素子搭載用フレキシブル基板。
【請求項5】請求項1?4のいずれかに記載のBGA用の半導体素子搭載用フレキシブル基板と、上記BGA用の半導体素子搭載用フレキシブル基板の上記半導体素子搭載領域にダイボンディング材を介して搭載される半導体素子と、上記半導体パッケージ領域に設けられる封止樹脂とを備えることを特徴とする半導体パッケージ。
【請求項6】上記ダイボンディング材はダイボンディングテープであることを特徴とする請求項5記載の半導体パッケージ。
【発明の詳細な説明】
【0001】(技術分野)本発明は、半導体パッケ-ジの製造法及び半導体パッケ-ジに関する。
【0002】(背景技術)半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、QFP(Quad Flat Package)が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、0.5mmピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。
【0003】従来、アレイタイプは接続ピンを有するPGA(Pin Grid Array)が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なBGA(Ball Grid Array)と称するパッケージが開発されている。BGAの分類としては、(1)セラミックタイプ、(2)プリント配線板タイプ及び(3)TAB(tape automated bonding)を使ったテープタイプなどがある。このうち、セラミックタイプについては、従来のPGAに比べるとマザーボードとパッケージ間の距離が短くなるために、マザーボードとパッケージ間の熱応力差に起因するパッケージ反りが深刻な問題である。また、プリント配線板タイプについても、基板の反り、耐湿性、信頼性などに加えて基板厚さが厚いなどの問題があり、TAB技術を適用したテープBGAが提案されている。
【0004】パッケージサイズの更なる小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ(CSP;Chip Size Package)が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。
【0005】具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの(NIKKEI MATERIALS & TECHNOLOGY 94.4,No.140,p18-19)や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの(Smallest Flip-Chip-Like Package CSP;The Second VLSI Packaging Workshop of Japan,p46-50,1994)などである。
【0006】一方、前述のように、BGAやCSP分野でポリイミドテープをベースフィルムとして利用したパッケージが検討されている。この場合、ポリイミドテープとしては、ポリイミドフィルム上に接着材層を介して銅箔をラミネートしたものが一般的であるが、耐熱性や耐湿性などの観点から銅箔上に直接ポリイミド層を形成した、いわゆる2層フレキ基材が好ましい。2層フレキ基材の製造方法としては、▲1▼銅箔上にポリイミドの前駆体であるポリアミック酸を塗布し後熱硬化させる方法、▲2▼硬化したポリイミドフィルム上に真空成膜法や無電解めっき法などにより金属薄膜を形成する方法に大別されるが、例えば、レーザ加工を適用して所望する部分(第2の接続機能部に相当)のポリイミドを除去して銅箔に達する凹部を設ける場合には、ポリイミドフィルムはできる限り薄いことが好ましい。反面、2層フレキ基材をリードフレーム状に加工してハンドリングする場合、ベースフィルム厚さが薄いとハンドリング性やフレームとしての剛直性に欠けるなどの問題がある。
【0007】以上のように小型化高集積度化に対応できる半導体パッケージとして、種々の提案がされているが、性能、特性、生産性等全てにわたって満足するよう一層の改善が望まれている。
【0008】本発明は、小型化、高集積度化に対応できる半導体パッケージを、生産性良くかつ安定的に製造するを可能とする半導体パッケージの製造法及び半導体パッケージを提供するものである。
【0009】(発明の開示)本願の第一の発明は、
1A.導電性仮支持体の片面に配線を形成する工程、
1B.配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
1C.半導体素子を樹脂封止する工程、
1D.導電性仮支持体を除去し配線を露出する工程、
1E.露出された配線の外部接続端子が形成される箇所以外に絶縁層を形成する工程、
1F.配線の絶縁層が形成されていない箇所に外部接続端子を形成する工程を含むことを特徴とする半導体パッケージの製造法である。
【0010】本願の第二の発明は、
2A.導電性仮支持体の片面に配線を形成する工程、
2B.配線が形成された導電性仮支持体の配線が形成された面に絶縁性支持体を形成する工程、
2C.導電性仮支持体を除去し配線を絶縁性支持体に転写する工程、
2D.配線の外部接続端子が形成される箇所の絶縁性支持体を除去し外部接続端子用透孔を設ける工程、
2E.配線が転写された絶縁性支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
2G.半導体素子を樹脂封止する工程、
2H.外部接続端子用透孔に配線と導通する外部接続端子を形成する工程を含むことを特徴とする半導体パッケージの製造法である。
【0011】第二の発明に於いて、2A?2Hの順に進めるのが好ましいが、2Dの工程を2Bの前に行うようにしても良い。例えば2Bの工程を外部接続端子用透孔を予め設けた絶縁フィルム絶縁性支持体を配線が形成された導電性仮支持体の配線が形成された面に貼り合わすことにより行っても良い。
【0012】本願の第三の発明は、
3A.導電性仮支持体の片面に配線を形成する工程、
3B.配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
3C.半導体素子を樹脂封止する工程、
3D.配線の外部接続端子が形成される箇所以外の導電性仮支持体を除去し導電性仮支持体よりなる外部接続端子を形成する工程、
3E.外部接続端子の箇所以外に絶縁層を形成する工程、を含むことを特徴とする半導体パッケージの製造法である。
【0013】本願の第四の発明は、
4A.導電性仮支持体の片面に配線を形成する工程、
4B.配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
4C.半導体素子を樹脂封止する工程、
4D.導電性仮支持体の半導体素子搭載面と反対側の配線の外部接続端子が形成される箇所に、導電性仮支持体と除去条件が異なる金属パターンを形成する工程、
4E.金属パターンが形成された箇所以外の導電性仮支持体を除去する工程を含むことを特徴とする半導体パッケージの製造法である。
【0014】金属パターンとしてははんだが好ましく、又ニッケル続いて金の層を積ねたものでも良い。
【0015】本願の第五の発明は、
5A.絶縁性支持体の片面に複数組の配線を形成する工程、
5B.配線の外部接続端子となる箇所の絶縁性支持体を除去し外部接続端子用透孔を設ける工程
5C.複数組の配線が形成された絶縁性支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
5D.半導体素子を樹脂封止する工程、
5E.外部接続端子用透孔に配線と導通する外部接続端子を形成する工程、
5F.個々の半導体パッケ-ジに分離する工程を含むことを特徴とする半導体パッケージの製造法である。
【0016】第五の発明に於いて、製造工程は、5A?5Fの順に進めるのが好ましいが、5A、5Bを逆にしても良い。すなわち外部接続端子用透孔を設けた絶縁性支持体に、複数組の配線を形成するようにしても良い。
【0017】本願の第六の発明は、
6A.導電性仮支持体の片面に複数組の配線を形成する工程、
6B.導電性仮支持体に形成された複数組の配線を所定の単位個数になるように導電性仮支持体を切断分離し、配線が形成された分離導電性仮支持体をフレ-ムに固着する工程、
6C.配線が形成された導電性仮支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
6D.半導体素子を樹脂封止する工程、
6E.導電性仮支持体を除去し配線を露出する工程、
6F.露出された配線の外部接続端子が形成される箇所以外に絶縁層を形成する工程、
6G.配線の絶縁層が形成されていない箇所に外部接続端子を形成する工程
6H.個々の半導体パッケ-ジに分離する工程を含むことを特徴とする半導体パッケージの製造法である。
【0018】6Bの所定の単位個数は1個が好ましいが、生産性を上げるため複数個であっても良い。
【0019】本願の第七の発明は、
7A.絶縁性支持体の片面に複数組の配線を形成する工程、
7B.配線の外部接続端子となる箇所の絶縁性支持体を除去し外部接続端子用透孔を設ける工程
7C.絶縁性支持体に形成された複数組の配線を所定の単位個数になるように絶縁性支持体を切断分離し、配線が形成された分離絶縁性支持体をフレ-ムに固着する工程、
7D.配線が形成された絶縁性支持体に半導体素子を搭載し、半導体素子端子と配線を導通する工程、
7E.半導体素子を樹脂封止する工程、
7F.外部接続端子用透孔に配線と導通する外部接続端子を形成する工程、
7G.個々の半導体パッケ-ジに分離する工程を含むことを特徴とする半導体パッケージの製造法である。
【0020】製造工程は、7A?7Gの順に進めるのが好ましいが、第五の発明と同様7A、7Bを逆にしても良い。
【0021】本願の第八の発明は、1層の配線においてその配線の片面が半導体素子と接続する第1の接続機能を持ち、その配線の反対側が外部の配線と接続する第2の接続機能をもつように構成された配線を備えた半導体パッケージの製造法であって、下記8A、8B、8C、8Dの工程を含むことを特徴とする半導体パッケージの製造法。
8A.耐熱性を有する金属箔付き絶縁基材の金属箔を複数組の配線パターンに加工する工程。
8B.後工程で第2の接続機能部となる位置に、絶縁基材側から配線パターンに達する凹部を設ける工程。
8C.配線パターン面及び配線パターンと隣接する絶縁基材面上の所望する位置に、所定の部分を開孔させたフレーム基材を貼り合わせる工程。
8D.半導体素子を搭載し半導体素子端子と配線を導通し半導体素子を樹脂封止する工程。
【0022】第八の発明に於いて、工程は8A?8Dの順に進めるのが好ましいが、8Aと8Bを逆にしても良い。すなわち、絶縁基板に金属箔に達する凹を設けた後金属箔を配線パターンに加工するようにしても良い。
【0023】本願の第九の発明は、1層の配線においてその配線の片面が半導体素子と接続する第1の接続機能を持ち、その配線の反対側が外部の配線と接続する第2の接続機能をもつように構成された配線を備えた半導体パッケージの製造法であって、下記9A、9B、9C、9Dの工程を含むことを特徴とする半導体パッケージの製造法。
9A.耐熱性を有する金属箔付き絶縁基材の金属箔を複数組の配線パターンに加工する工程。
9B.後工程で第2の接続機能部となる位置に、絶縁基材側から配線パターンに達する凹部を設ける工程。
9C.配線パターン面及び配線パターンと隣接する絶縁基材面上の所望する位置に、所定の部分を開孔させた第2絶縁基材を貼り合わせ絶縁支持体を構成する工程。
9D.絶縁支持体に形成された複数組の配線を所定の単位個数になるように絶縁支持体を切断分離し、配線が形成された分離絶縁支持体をフレームに固着する工程。
9E.半導体素子を搭載し半導体素子端子と配線を導通し半導体素子樹脂封止する工程。
【0024】第九の発明に於いて、工程は9A?9Eの順に進めるのが好ましいが、第八の発明と同様9Aと9Bを逆にしても良い。
【0025】本願の第十の発明は、
10A.支持体の片面に複数組の配線を形成する工程、
10B.配線が形成された支持体に複数個の半導体素子を搭載し、半導体素子端子と配線とを導通させる工程、
10C.導通された複数組の半導体素子と配線とを一括して樹脂封止する工程、
10D.支持体の所望する部分を除去して配線の所定部分を露出させ、露出した配線と電気的に接続した外部接続端子を形成する工程、
10E.個々の半導体パッケ-ジに分離する工程を含むことを特徴とする半導体パッケージの製造法である。
【0026】支持体として金属箔を使用し樹脂封止後に支持体を除去することにより配線パターンを露出させるようにしても良い。
【0027】又、支持体が絶縁基材で、樹脂封止後に絶縁基材の所定部分を除去して配線パターンに達する非貫通凹部を形成するようにすることもできる。
【0028】本願の第十一の発明は、複数個の半導体素子実装基板部を備え、複数個の半導体素子実装基板部を連結するための連結部を備え、位置合わせマーク部を備えている半導体素子実装用フレームの製造法であって、(a)導電性仮基板上に半導体素子実装部の配線を作製する工程、(b)樹脂基材上に配線を転写する工程、(c)導電性仮基板をエッチング除去する工程、を含み、(c)の導電性仮基板の除去に際して、導電性仮基板に一部を残し連結部の一部を構成するようにすることを特徴とする半導体素子実装用フレームの製造法である。
【0029】本発明では、半導体素子はLSIチップ、ICチップ等通常の素子が使用できる。
【0030】半導体素子端子と配線とを同通する方法には、ワイヤボンディングだけでなく、バンプ、異方導電性フィルム等通常の手段を用いることができる。
【0031】本発明においては、半導体素子を樹脂封止した後、封止樹脂硬化物を加熱処理することにより、そり、変形のない半導体パッケージを製造することができる。
【0032】加熱処理は、封止樹脂硬化物のガラス転移温度±20℃の温度が好ましい。この理由は、ガラス転移温度±20℃の範囲で樹脂硬化物は最も塑性的な性質が強く、残留歪みを解消し易いためである。加熱処理の温度が、ガラス転移温度-20℃未満では樹脂硬化物はガラス状態の弾性体となり緩和の効果が少なくなる傾向があり、ガラス転移温度+20℃を超えれば樹脂硬化物はゴム弾性体となり同様に歪みを解消する効果がすきなくなる傾向にある。
【0033】封止樹脂硬化物のガラス転移温度±20℃の温度で加熱処理をした後、5℃/分以下の降温速度で室温まで冷却することにより、半導体パッケ-ジのそり、変形をより確実に防止することができる。
【0034】加熱処理及び/又は冷却の工程は、封止樹脂硬化物の上下面を剛性平板で、封止樹脂硬化物のそり、変形を押さえる力で押圧した状態で行うのが好ましい。
【0035】本発明の半導体パッケージにおいては、配線は1層の配線においてその配線の片面が半導体チップと接続する第1の接続機能を持ち、その配線の反対面が外部の配線と接続する第2の接続機能をもつように構成されている。
【0036】外部の配線と接続する外部接続端子は、例えばはんだバンプ、金バンプ等が好的に使用できる。
【0037】外部接続端子は、半導体素子端子が配線とワイヤボンディング等で導通される位置より内側に設けるようにするのが高密度化の上で好ましい(ファンインタイプ)。このように外部接続端子の位置は、半導体素子が搭載された下面に格子状に配置するのが高密度化の上で好ましい。
【0038】(発明を実施するための最良の形態)図1により、本発明の第一の実施例について説明する。
【0039】厚さ0.035mmの電解銅箔1の片面に厚さ0.001mmのニッケル層(図1では省略)をめっきする。次に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを0.003mm、純度99.9%以上の金めっきを0.0003mm以上の厚さでめっきする。次に、めっきレジストを剥離し、配線2を形成する(図1a)。このようにして、配線2を形成した銅箔1にLSIチップ3を搭載する(図1b)。LSIチップの接着には、半導体用銀ペースト4を用いた。次にLSI端子部と配線2とをワイヤボンド100により接続する(図1c)。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5した(図1d)。その後、銅箔1のみをアルカリエッチャントで溶解除去し、ニッケルを露出させた。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して、配線部を露出させた(図1e)。続いて、ソルダレジスト6を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部に、はんだボール7を配置し溶融させた(図1f)。このはんだボール7を介して外部の配線と接続する。
【0040】図2により、本発明の第二の実施例について説明する。
【0041】図1の場合と同様の方法で、配線2を有する銅箔1を作成した(図2a)。LSIチップ3を搭載する。LSIチップには、端子部に金バンプ8を形成し、この金バンプ8と配線2の端子部とを加熱加圧して接続する(図2b)。次に、LSIチップ下部に液状エポキシ樹脂を充填し硬化9させる(図2c)。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止10した(図2d)。その後、銅箔1のみをアルカリエッチャントで溶解除去し、ニッケルを露出させた。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して、配線部を露出させた(図2e)。続いて、ソルダレジスト6を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部に、はんだボール7を配置し溶融させた(図2f)。このはんだボール7を介して外部の配線と接続する。
【0042】図3により、本発明の第三の実施例について説明する。
【0043】厚さ0.035mmの電解銅箔1の片面に厚さ0.001mmのニッケル層(図3では省略)をめっきする。次に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターンを露光、現像しめっきレジストを形成する。続いて、硫酸銅浴にて電解銅めっきを行い、第一の配線13を形成する。次にめっきレジストを剥離し、第一の配線13の表面を酸化処理、還元処理を行う。新たな銅箔と接着樹脂としてポリイミド系接着フィルム(日立化成工業(株)製、商品名:AS2210)12を用いて配線13が内側となるように積層接着する。(銅箔11に直径0.1mmの穴を通常のフォトエッチング法により形成する。パネルめっき法により、穴内と銅箔表面全体を銅めっきする。)銅箔をフォトエッチング法で第二の配線11を形成する。LSI搭載部の樹脂(ポリイミド系接着フィルム12)をエキシマレーザにより除去し端子部を露出させる。該端子部に、ニッケルめっきを0.003mm、純度99.9%以上の金めっきを0.0003mm以上の厚さでめっきする(図3a)。このようにして、2層配線を形成した銅箔1にLSIチップを搭載する。LSIチップの接着には、半導体用銀ペーストを用いた(図3b)。次にLSI端子部と配線13とをワイヤボンド100により接続する(図3c)。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5した。その後、銅箔1のみをアルカリエッチャントで溶解除去し、ニッケルを露出させた。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して、配線部を露出させた(図3e)。続いて、ソルダレジスト6を塗布し、接続用端子部を露出するようにパターンを形成した。該露出部に、はんだボール7を配置し溶融させた(図3f)。このはんだボール7を介して外部の配線と接続する。
【0044】図4により、本発明の第四の実施例について説明する。
【0045】厚さ0.1mmのSUS(ステンレス鋼)板14に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを0.003mm、純度99.9%以上の金めっきを0.0003mm以上の厚さでめっきする。次に、めっきレジストを剥離し、配線2を形成する(図4a)。このようにして配線2を形成したSUS板14に半導体チップ103を搭載する(図4b)。半導体チップの接着には半導体用銀ベースト4を用いた。次に半導体端子部と配線2とをワイヤボンド100により接続する(図4c)。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5した(図4d)。その後、SUS板14を機械的に剥離除去し、配線部を露出させた(図4e)。続いてソルダレジスト6を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部にはんだボール7を配置し溶融させた(図4f)。このはんだボール7を介して外部の配線と接続する。
【0046】図5により、本発明の第五の実施例について説明する。
【0047】厚さ0.035mmの電解銅箔1に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いてニッケルのパターンめっき15を行った後、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを0.003mm、純度99.9%以上の金めっきを0.0003mm以上の厚さでめっきする。次に、めっきレジストを剥離し、配線2を形成する(図5a)。このようにして配線2を形成した銅箔1に半導体チップ103を搭載する(図5b)。半導体チップの接着には、半導体用銀ベースト4を用いた。次に半導体端子部と配線2とをワイヤボンド100により接続する(図5c)。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5した(図5d)。その後、銅箔1をアルカリエッチャンで溶解除去し、ニッケルの配線部を露出させた(図5e)。続いてソルダレジスト6を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部にはんだボール7を配置し溶融させた(図5f)。このはんだボール7を介して外部の配線と接続する。
【0048】図6により、本発明の第六の実施例について説明する。
【0049】厚さ0.035mmの電解銅箔1に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて純度99.9%以上の金めっきを0.0003mm、ニッケルめっきを0.003mm以上の厚さでめっきする。さらに、硫酸銅浴にて電解銅めっきを行い、めっきレジストを剥離し、配線2を形成する(図6a)。このようにして配線2を形成した銅箔1の配線面にポリイミドフィルム16を接着し、レーザを用いて配線2の接続用端子部を露出させ(図6b)、銅箔1をエッチングで除去する(図6c)。また、ポリイミドの代わりに、感光性フィルムを用いることで、レーザを使用しないで接続用端子部を露出させることができる。続いて、ポリイミドフィルム16の配線パターン面にLSIチップ3を搭載する。LSIチップの接着には半導体用銀ペースト4を用いた。次に半導体端子部と配線2とをワイヤボンド100により接続する(図6d)。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5する(図6e)。その後、接続用端子部にはんだボール7を配置し溶融させる(図6f)。このはんだボール7を介して外部の配線と接続する。
【0050】図7により、本発明の第七の実施例について説明する。
【0051】厚さ0.035mmの電解銅箔1の片面に厚さ0.001mmのニッケル層(図7では省略)をめっきする。次に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを0.003mm、純度99.9%以上の金めっきを0.0003mm以上の厚さでめっきする。次にめっきレジストを剥離し、配線2を形成する(図7a)。このようにして配線2を形成した銅箔1にLSIチップ3を搭載する。LSIチップの接着には半導体用銀ペースト4を用いた。次に、半導体端子部と配線2とをワイヤボンド100により接続する(図7b)。このようにして形成したものをトランスファモールド金型に装填し半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5する(図7c)。その後、銅箔1のみをアルカリエッチャントで溶解除去し、ニッケルを露出させる。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して配線部を露出させる(図7d)。続いて、接続用端子部を開口させたポリイミドフィルム16を接着し(図7e)、この配線露出部にはんだボール7を配置し溶融させる(図7f)。このはんだボール7を介して外部の配線と接続する。
【0052】図8により、本発明の第八の実施例について説明する。
【0053】厚さ0.035mmの電解銅箔1に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて純度99.9%以上の金めっきを0.0003mm、ニッケルめっきを0.003mm以上の厚さでめっきする。さらに、硫酸銅浴にて電解銅めっきを行い、めっきレジストを剥離し配線2を形成する(図8a)。このようにして配線2を形成した銅箔1の配線面に液状封止樹脂17をスクリーン印刷により塗布し、配線2の接続用端子部を露出させるようにして絶縁層を形成する(図8b)。液状封止樹脂を硬化させた後、銅箔1をエッチングで除去する(図8c)。続いて、硬化させた液状封止樹脂3の配線パターン面にLSIチップ3を搭載する。LSIチップの接着には半導体用銀ペースト4を用いた。次に半導体端子部と配線2とをワイヤボンド100により接続する(図8d)。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5する(図8e)。その後、配線2の接続用端子部にはんだボール7を配置し溶融させる(図8f)。このはんだボール7を介して外部の配線と接続する。
【0054】図9により、本発明の第九の実施例について説明する。
【0055】厚さ0.035mmの電解銅箔1の片面に厚さ0.001mmのニッケル層(図9では省略)をめっきする。次に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターンを露光、現像し、めっきレジストを形成する。続いて硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを0.003mm、純度99.9%以上の金めっきを0.0003mm以上の厚さでめっきする。次にめっきレジストを剥離し、配線2を形成する(図9a)。このようにして配線2を形成した銅箔1にLSIチップ3を搭載する。LSIチップ3の接着には半導体用銀ペースト4を用いた。次に、半導体端子部と配線2とをワイヤボンド100により接続する(図9b)。このようにして形成したものをトランスファモールド金型に装填し半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5する(図9c)。その後、銅箔1のみをアルカリエッチャントで溶解除去し、ニッケルを露出させる。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して配線部を露出させる(図9d)。続いて、液状封止樹脂17をスクリーン印刷により塗布し、配線2の接続用端子部を露出させるようにして、液状封止樹脂17の絶縁層を形成する(図9e)。この配線2の接続用端子部にはんだボール7を配置し溶融させる(図9f)。このはんだボール7を介して外部の配線と接続する。
【0056】図10により、本発明の第十の実施例について説明する。
【0057】厚さ0.035mmの電解銅箔1の片面に厚さ0.001mmのニッケル層(図10では省略)をめっきする。次に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、配線パターン及び位置合わせマークのめっきレジストを露光、現像により形成する。続いて、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを0.003mm、純度99.9%以上の金めっきを0.0003mm以上の厚さでめっきする。次に、めっきレジストを剥離し、配線2及び位置合わせマーク18を形成した後(図10a)、位置合わせマーク18の部分だけをSUS板で挟みプレスすることで銅箔1の裏面に位置合わせマークを浮かび上がらせる(図10b)。このようにして配線2及び位置合わせマーク18を形成した銅箔1にLSIチップ3を搭載する(図10c)。LSIチップ3の接着には半導体用銀ペースト4を用いた。次に、半導体端子部と配線2とをワイヤボンド100により接続する(図10d)。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5した(図10e)。銅箔裏側に再び感光性ドライフィルムをラミネートし、位置合わせマーク18を利用してエッチングパターン形成する。その後、銅箔1及びニッケル層をエッチングして、銅箔1によるバンプ7の形成及び配線部の露出を行う(図10f)。続いて、ソルダレジスト8を塗布し、バンプ7が露出するように絶縁層を形成した(図10g)。このバンプ7を介して外部の配線と接続する。
【0058】図11により、本発明の第十一の実施例について説明する。
【0059】厚さ0.035mmの電解銅箔1に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、複数組の配線パターンを露光、現像し、めっきレジストを形成する。続いて、純度99.9%以上の金めっきを0.0003mm、ニッケルめっきを0.003mm以上の厚さでめっきする。さらに、硫酸銅浴にて電解銅めっきを行い、レジストを剥離し、複数組の配線2を形成する(図11a)。このようにして、複数組の配線2を形成した銅箔1の配線面にポリイミドフィルム19を接着し、レーザを用いて配線2の接続端子部を露出させ(図11b)、銅箔1をエッチングで除去する(図11c)。以上のように、1枚のポリイミドフィルム上に複数組の配線2を形成した後、LSIチップ3を搭載する。LSIチップの接着には、半導体用ダイボンディングテープ4’を用いた。次に半導体端子部と配線2とをワイヤボンド100により接続する(図11d)。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて各々封止5する(図11e)。その後、配線2の接続端子部にはんだボール7を配置し溶融させる(図11f)。このはんだボール7を介して外部の配線と接続する。最後にポリイミドフィルムで連結されたパッケージを、金型で打ち抜く(図11g)。
【0060】図12により、本発明の第十二の実施例について説明する。
【0061】厚さ0.07mmの接着剤付きポリイミドフィルム20を、金型で打ち抜き接続端子部となる部分を開口させる(図12a)。次に、厚さ0.035mmの銅箔21を接着後(図12b)、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、複数組の配線パターンを露光、現像し、エッチングレジストを形成する。続いて銅箔をエッチングし、レジストを剥離し、複数組の配線2を形成する(図12c)。以上のように、1枚のポリイミドフィルム上に複数組の配線パターンを形成した後、LSIチップ3を搭載する。LSIチップ3の接着には、半導体用ダイボンディングテープ4’を用いた。次に半導体端子部と配線2とをワイヤボンド100により接続する(図12d)。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて各々封止5する(図12e)。その後、配線の接続端子部にはんだボール7を配置し溶融させる(図12f)。このはんだボール7を介して外部の配線と接続する。最後にポリイミドフィルムで連結されたパッケージを、金型で打ち抜く(図12g)。
【0062】図13?15により、本発明の第十三の実施例について説明する。
【0063】厚さ0.035mmの電解銅箔1の片面に厚さ0.001mmのニッケル層(図13では省略)をめっきする。感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、複数組の配線パターンのめっきレジストを露光、現像により形成する。続いて、硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめっきを0.003mm、純度99.9%以上の金めっきを0.0003mm以上の厚さでめっきし、めっきレジストを剥離し、配線2を形成した(図13a)。次に、配線2を形成した銅箔1を単位個数に分けた後、ポリイミド接着フィルムを介して別に用意したステンレス製フレーム22(厚さ;0.135mm)にはりつけた(図13b)。フレームとしては、りん青銅等の銅合金、銅箔、ニッケル箔、ニッケル合金箔等が使用できる。接着の方法としては他に金属間の共晶を利用した接合、超音波を利用した接合等を用いることも可能である。また、図14に示したように銅箔1上の配線をあらかじめ検査し、配線良品23だけを撰択し、フレーム22にはりつけると良い。図14において、1は電解銅箔、22はフレ-ム、24は配線不良品、25は位置合わせ用穴である。また、この実施例では、切り分けた銅箔上には配線1個となるようにしたが、切り分けた銅箔上に複数組の配線があるようにしても良い。フレーム22と配線付き銅箔との張り合わせの位置関係として、例えば図15(a)、(b)に示したものなど種々可能である。図15はフレ-ム22の平面図であり、26はフレ-ム開口部、27は配線付き銅箔の搭載位置、28は箔固定用接着剤である。次に、LSIチップ3を搭載し、半導体端子部と配線2とをワイヤボンド100により接続する(図13c)。LSIチップの搭載には半導体用ダイボンディングテープ4’を用いた。ここで、ボンディングテープ4’の代わりにダイボンド用銀ペースト等を用いてもよい。また、半導体チップの実装には、通常のワイヤーボンディング接続を用いたが、フィリップチップ等、他の方法を用いてもよい。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5した(図13d)。その後、銅箔1のみをアルカリエッチャントで溶解除去し、ニッケルを露出させた。ニッケル層を銅の溶解性の少ないニッケル剥離液にて除去して、配線部を露出させた。続いて、ソルダレジスト6を塗布し、接続用端子部を露出するようにパターンを形成した。この配線露出部に、はんだボール7を配置し溶融させた(図13e)。この後で、切断機を用いて切断し、フレーム22の不要な切片101を除いて、個々の半導体パッケージに分割した(図13f)。このはんだボール7を介して外部の配線と接続する。この例では、板取りを上げて効率よく半導体パッケ-ジを製造することができる。
【0064】図16により、本発明の第十四の実施例について説明する。
【0065】厚さ0.07mmの接着剤付きポリイミドフィルム29を、金型で打ち抜き接続端子部となる部分を開口させる。次に、厚さ0.035mmの銅箔を接着後、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、複数組の配線パターンを露光、現像し、エッチングレジストを形成た。続いて銅箔をエッチングし、レジストを剥離し、複数組の配線2を形成する(図16a)。ここで、銅箔上にポリイミドを直接コ-ティングした材料(例えば、日立化成工業(株)製、商品名50001)を用いて、接続端子部および配線2を形成するようにしても良い。開口部の形成もドリル加工、エキシマレ-ザ等のレ-ザ加工、印刷等の方法を用いたり、ポリイミドに感光性を持たせた材料を使用し、露光・現像により形成しても良い。ポリイミドの代わりに封止樹脂等他の材料を使用しても良い。
【0066】以上のように、1枚のポリイミドフィルム上に複数組の配線パターンを形成した後、配線付きフィルムを単位個数に分けた、ポリイミド接着接着剤28を介して別に用意したステンレス製フレーム22(厚さ;0.135mm)にはりつけた(図16b)。次に、LSIチップ3を搭載し、半導体端子部と配線2とをワイヤボンド100により接続する(図16c)。LSIチップの搭載には半導体用ダイボンディングテープ4´を用いた。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて封止5した(図16d)。続いて最初に設けた接続端子部となるべき開口部にはんだボール7を配置し溶融させる(図16e)。このはんだボール7を介して外部の配線と接続する。最後にフレームで連結されたパッケージを金型で打ち抜き、個々のパッケージに分割した(図16f)。
【0067】図17により本発明の第十五の実施例について説明する。
【0068】金属箔31上に絶縁基材32を直接形成した2層フレキシブル基材(図17a)の金属箔上に所定のレジスト像を形成し、公知のエッチング法により所望する複数組の配線パターン33を形成し、レジスト像を剥離する(図17b)。金属箔としては、電解銅箔や圧延銅箔あるいは銅合金箔などの単一箔の他、後工程で除去可能なキャリヤ箔上に銅薄層を有する複合金属箔なども適用可能である。具体的には、厚さ18μmの電解銅箔の片面に厚さ0.2μm程度のニッケル-リンめっき層を形成後、続けて厚さ5μm程度の銅薄層をめっきしたものなどが適用できる。この場合、銅薄層上にポリイミド層を形成した後、銅箔及びニッケル-リン層をエッチング除去することにより、銅薄層が露出する。すなわち、本願の発明においては銅薄層全てを露出させた後銅薄層を配線加工しても良いし、キャリヤ箔(銅箔/ニッケル薄層)をリードフレーム構造体の一部として利用しても良い。一方、絶縁基材としては、プロセス耐熱性などの観点からポリイミド材が一般的である。この場合、ポリイミドと銅箔の熱膨張係数が異なるとはんだリフロー工程において基材の反りが顕著になるため、ポリイミドとしては(化1)の繰り返し単位を有するポリイミドを70モル%以上含んだポリイミドを適用することが好ましい。
【0069】
【化1】

次に、後工程で外部基板との接続部となる位置に銅箔に達する凹部34を設ける(図17c)。凹部の加工方法は特に限定するものではなく、エキシマレーザや炭酸ガスレーザ及びYAGレーザなどレーザ加工の他、ウエットエッチング法などが適用可能である。
【0070】次に、所定の部分(開孔部35)をパンチング加工等で打ち抜いた接着材36付きフレーム基材37を配線パターン面に接着させる(図17d)。この場合、フレーム基材は特に限定するものではなく、ポリイミドフィルムや銅箔などの金属箔の適用が可能である。ここで、仮に2層フレキシブル基材のポリイミド層厚さが25μmで、かつ、接着するフレーム基材がポリイミドフィルムの場合、フレーム全体としての剛直性を確保するためにはフィルム厚さとして50?70μm程度が必要になる。なお、フレーム基材層を形成する領域についても特に限定するものではなく、半導体チップを搭載する部分にフレーム基材層を設けることも可能である。具体的には、チップ実装がワイヤボンディング方式の場合には、最小限ワイヤボンド用端子部38が露出していれば他の領域全てにフレーム基材層を設けても良い。次に、半導体チップ39を搭載し、金ワイヤ40で半導体チップと配線パターン間を電気的に接続させる(図17e)。一方、半導体チップ実装方式としてフェースダウン方式を採用する場合には、配線パターンの所定位置(半導体チップの外部接続用電極位置に対応)に金属パンプ等を設け、金属バンプを介して半導体チップと波線パターンとを電気的に接続させても良い。次に、トランスファーモールド用の金型にセットし、樹脂封止材41で封止する(図17f)。この場合、樹脂封止材は特に限定するものではなく、例えば、直径10?20μm程度のシリカを5?80wt%の範囲で含有したエポキシ系樹脂などが適用できる。次に、外部基板との接続部42を形成する。接続部42の形成方法としては、図17cの工程後にあらかじめ電解めっき法によりポリイミドフィルム厚さ以上のバンプを形成しておく方法や樹脂封止後にはんだ印刷法によりはんだバンプを形成する方法などが適用可能である。最後に、フレームからパッケージ部を切断して所望するパッケージが得られる(図17g)。
【0071】図17の第十五の実施例を更に具体的に説明する。
【0072】具体例1
厚さ12μmの電解銅箔を片面に有する2層フレキシブル基材(日立化成工業(株)製、商品名:MCF 5000I)の銅箔面上にドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHK815)をラミネートし、露光、現像により所望するレジストパターンを得た。次に、塩化第二鉄溶液で銅箔をエッチング加工後、レジストパターンを水酸化カリウム溶液で剥離することにより所定の配線パターンを得た。次に、エキシマレーザ加工機(住友重機械工業(株)製、装置名:INDEX200)を用いて絶縁基材側から配線パターン裏面に達する凹部(直径300μm)を所定の位置に所定の数だけ形成した。エキシマレーザ加工条件は、エネルギー密度250mJ/cm2、縮小率3.0、発振周波数200Hz、照射パルス数300パルスである。次に50μm厚さのポリイミドフィルム(宇部興産製、商品名:UPILEXS)の片面に厚さ10μmのポリイミド系接着材(日立化成工業(株)製、商品名:AS 2250)を有する接着シートを作製し、後工程でのワイヤボンド端子部に相当する領域を含む所定領域をパンチ加工により除去し、接着材を介してポリイミドフィルムと配線パターン付き2層フレキ基材とを加熱圧着させた。圧着条件は、圧力20kgf/cm2、温度180℃、加熱加圧時間60分である。次に、無電解ニッケル、金めっき法によりワイヤボンド用端子部にニッケル/金めっきを施した。めっき厚さは、それぞれ、3μm、0.3μmである。次に、半導体チップ搭載用ダイボンド材(日立化成工業(株)製、商品名:HM-1)を用いて半導体チップを搭載した。搭載条件は、プレス圧力5kgf/cm2、接着温度380℃及び圧着時間5秒である。次に、ワイヤボンディングにより半導体チップの外部電極部と配線パターンを電気的に接続した。その後、リードフレーム状に金型加工し、トランスファーモールド用金型にセットし、半導体封止用エポキシ樹脂(日立化成工業(株)製、CL-7700)を用いて185℃、90秒で封止した。続いて、前述の凹部に所定量のはんだを印刷塗布し、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した。最後に、パッケージ部を金型で打ち抜き、所望するパッケージを得た。
【0073】図18により本発明の第十六の実施例について説明する。
【0074】金属箔31上に絶縁基材32を直接形成した2層フレキシブル基材(図18a)の金属箔上に所定のレジスト像を形成し、公知のエッチング法により所望する複数組の配線パターン3を形成し、レジスト像を剥離する(図18b)。金属箔としては、電解銅箔や圧延銅箔あるいは銅合金箔などの単一箔の他、後工程で除去可能なキャリヤ箔上に銅薄層を有する複合金属箔なども適用可能である。具体的には、厚さ18μmの電解銅箔の片面に厚さ0.2μm程度のニッケル-リンめっき層を形成後、続けて厚さ5μm程度の銅薄層をめっきしたものなどが適用できる。この場合、銅薄層上にポリイミド層を形成した後、銅箔及びニッケル-リン層をエッチング除去することにより、銅薄層が露出する。すなわち、本願の発明においては銅薄層全てを露出させた後銅薄層を配線加工しても良いし、キャリヤ箔(銅箔/ニッケル薄層)をリードフレーム構造体の一部として利用しても良い。一方、絶縁基材としては、プロセス耐熱性などの観点からポリイミド材が一般的である。この場合、ポリイミドと銅箔の熱膨張係数が異なるとはんだリフロー工程において基材の反りが顕著になるため、ポリイミドとしては(化1)の繰り返し単位を有するポリイミドを70モル%以上含んだポリイミドを適用することが好ましい。
【0075】次に、後工程で外部基板との接続部となる位置に銅箔に達する凹部34を設ける(図18c)。凹部の加工方法は特に限定するものではなく、エキシマレーザや炭酸ガスレーザ及びYAGレーザなどレーザ加工の他、ウエットエッチング法などが適用可能である。
【0076】次に、第2絶縁基体として所定の部分(開孔部5)をパンチング加工等で打ち抜いた接着材36付きフレーム基材37を配線パターン面に接着させる(図18d)。ここで、仮に2層フレキシブル基材のポリイミド層厚さが25μmであれば、後工程でフレームに固着することを考慮すれば接着するポリイミドフィルムの厚さとして50?70μm程度が必要になる。なお、ポリイミドを接着する領域についても特に限定するものではなく、半導体チップを搭載する部分に設けることにより、CSPのように半導体チップ下部に外部接続端子を形成することも可能である。具体的には、チップ実装がワイヤボンディング方式の場合には、最小限ワイヤボンド用端子部38が露出していれば他の領域全てにポリイミドフィルムを接着しても良い。このようにして得られた絶縁基板を、個々の配線パターンに分離し(図18e)別に用意した例えばSUSなどのフレーム43に固着する(図18f)。次に、半導体チップ39を搭載し、金ワイヤ40で半導体チップと配線パターン間を電気的に接続させる(図18g)。一方、半導体チップ実装方式としてフェースダウン方式を採用する場合には、配線パターンの所定位置(半導体チップの外部接続用電極位置に対応)に金属パンプ等を設け、金属バンプを介して半導体チップと波線パターンとを電気的に接続させても良い。次に、トランスファーモールド用の金型にセットし、樹脂封止材41で封止する(図18h)。この場合、樹脂封止材は特に限定するものではなく、例えば、直径10?20μm程度のシリカを5?80wt%の範囲で含有したエポキシ系樹脂などが適用できる。次に、外部基板との接続部12を形成する。接続部12の形成方法としては、図18cの工程後にあらかじめ電解めっき法によりポリイミドフィルム厚さ以上のバンプを形成しておく方法や樹脂封止後にはんだ印刷法によりはんだバンプを形成する方法などが適用可能である。最後に、フレームからパッケージ部を切断して所望するパッケージが得られる(図18i)。
【0077】図18の第十六の実施例を更に具体的に説明する。
【0078】具体例2
厚さ12μmの電解銅箔を片面に有する2層フレキシブル基材(日立化成工業(株)製、商品名:MCF 5000I)の銅箔面上にドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHK815)をラミネートし、露光、現像により所望するレジストパターンを得た。次に、塩化第二鉄溶液で銅箔をエッチング加工後、レジストパターンを水酸化カリウム溶液で剥離することにより所定の配線パターンを得た。次に、エキシマレーザ加工機(住友重機械工業(株)製、装置名:INDEX200)を用いて絶縁基材側から配線パターン裏面に達する凹部(直径300μm)を所定の位置に所定の数だけ形成した。エキシマレーザ加工条件は、エネルギー密度250mJ/cm2、縮小率3.0、発振周波数200Hz、照射パルス数300パルスである。次に50μm厚さのポリイミドフィルム(宇部興産製、商品名:UPILEXS)の片面に厚さ10μmのポリイミド系接着材(日立化成工業(株)製、商品名:AS 2250)を有する接着シートを作製し、後工程でのワイヤボンド端子部に相当する領域を含む所定領域をパンチ加工により除去し、接着材を介してポリイミドフィルムと配線パターン付き2層フレキ基材とを加熱圧着させた。圧着条件は、圧力20kgf/cm2、温度180℃、加熱加圧時間60分である。次に、無電解ニッケル、金めっき法によりワイヤボンド用端子部にニッケル/金めっきを施した。めっき厚さは、それぞれ、3μm、0.3μmである。このようにして得られた基板を、個々の配線パターンに分離し、別に用意したSUSフレ-ムに固着した。次に、半導体チップ搭載用ダイボンド材(日立化成工業(株)製、商品名:HM-1)を用いて半導体チップを搭載した。搭載条件は、プレス圧力5kgf/cm2、接着温度380℃及び圧着時間5秒である。次に、ワイヤボンディングにより半導体チップの外部電極部と配線パターンを電気的に接続した。その後、リードフレーム状に金型加工し、トランスファーモールド用金型にセットし、半導体封止用エポキシ樹脂(日立化成工業(株)製、CL-7700)を用いて185℃、90秒で封止した。続いて、前述の凹部に所定量のはんだを印刷塗布し、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した。最後に、パッケージ部を金型で打ち抜き、所望するパッケージを得た。
【0079】図19、20、21により本発明の第十七の実施例について説明する。
【0080】支持体51上に複数組の所定の配線パターン52を形成する(図19a)。支持体としては、電解銅箔などの金属箔の他にポリイミドフィルムなどの絶縁基材を適用できる。絶縁基材を適用する場合には2通りの方法がある。第1の方法は、絶縁基材の所定部分に配線パターンに達する非貫通凹部を形成し、配線パターンの露出部に外部接続端子を形成する方法である。非貫通凹部はエキシマレーザや炭酸ガスレーザなどを適用して形成できる。第2の方法は、接着材付き絶縁基材にドリル加工したものを予め形成しておき、電解銅箔などと積層させた後、銅箔をエッチング加工する方法である。
【0081】一方、金属箔を適用する場合には、まずフォトレジストなどによりレジストパターンを形成後、金属箔をカソードとして電気めっき法で配線パターンを形成する。この場合、通常の電解銅箔や電解銅箔上に銅箔と化学エッチング条件の異なる金属(ニッケル、金、はんだ等)の薄層を設けたものなどが適用できる。また、配線パターンとしては銅が好ましいが、前述のように電解銅箔を支持体として適用する場合には、銅箔とエッチング条件の異なる金属自体を配線パターンとして適用したり、あるいは、銅箔エッチング時のバリヤ層となるパターン薄層をパターン銅めっき前に形成したりする必要がある。
【0082】次に、ダイボンド材53で半導体素子54を搭載後、半導体素子端子と配線パターンとを電気的に接続し(図19b)、トランスファーモールド法により複数組の半導体素子と配線パターンとを一括して樹脂封止材56で封止する(図19c)。樹脂封止材は特に限定するものではなく、例えば、直径10?20μm程度のシリカを5?80wt%の範囲で含有したエポキシ樹脂のが適用できる。なお、本発明は半導体素子の実装方式がフェースアップ方式の場合に限定されるものではなく、例えば、フェースダウン方式の場合にも適用可能である。具体的には、配線パターン52上の所定位置にフェースダウンボンド用のバンプをめっき法などにより形成した後、半導体素子の外部接続部とバンプとを電気的に接続させれば良い。
【0083】更に、図20や図21に示したように後工程でパッケージを分割しやすいようにしておくことは有効である。このうち、図20は複数個ある各パッケージ部分の境界部分に溝59を形成するものである。溝の幅や深さ等は、トランスファーモールド用金型の加工寸法により制御可能である。また、図21は、あらかじめ各パッケージ部に対応した部分をくり抜いた格子状中間板60を使用してトランスファーモールドを行なうものである。次に、支持体が金属箔の場合、化学エッチング法などにより支持体を除去し、所定の位置に外部接続用端子57を形成する(図19d)。支持体として絶縁基材を適用する場合には、前述したようにレーザ等により所定部分の絶縁基材のみを選択的に除去すれば良い。最後に、一括封止した基板を単位部分58に切断分離する。なお、配線パターン露出面に配線パターンを保護する目的でソルダーレジスト層を形成しても良い。
【0084】第十七の実施例を具体的に説明する。
【0085】具体例3
厚さ35μm、外形250mm角の電解銅箔のシャイニー面に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN640)をラミネートし、露光、現像により所望するレジストパターン(最少ライン/スペース=50μm/50μm)を形成した。次に、電気めっき法により、厚さ0.2μmのニッケル、30μmの銅、5μmのニッケル及び1μmのソフト金で構成される同一の配線パターンを300個(4ブロック/250mm角、75個/ブロック)形成した。次に、液温35℃、濃度3wt%の水酸化カリウム溶液を用いてレジストパターンを剥離し、85℃で15分間乾燥後、各ブロックに切断後、半導体素子実装用ダイボンド材(日立化成工業(株)製、商品名:HM-1)を用いて半導体素子を接着した。接着条件は、プレス圧力5kg/cm2、温度380℃及び圧着時間5秒である。次に、半導体素子の外部端子と金めっき端子部(第2の接続部)をワイヤボンドにより電気的に接続した後、トランスファーモールド金型にセットし、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて185℃、90秒で75個(1ブロックに相当)の配線パターンを一括封止することにより、各配線パターンを封止材中に転写した。次に、アルカリエッチャント(メルテックス(株)製、商品名:Aプロセス)を用いて電解銅箔の所望する部分をエッチング除去した。エッチング液の温度は40℃、スプレー圧力は1.2kgf/cm2である。次に、印刷法により外部接続端子部にはんだパターンを形成し、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した。最後に、ダイヤモンドカッターにより、各パッケージ部に分離して所望するパッケージを得た。
【0086】具体例4
厚さ35μm、外形250mm角の電解銅箔のシャイニー面に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN640)をラミネートし、露光、現像により所望するレジストパターン(最少ライン/スペース=50μm/50μm)を形成した。次に、電気めっき法により、厚さ0.2μmのニッケル、30μmの銅、5μmのニッケル及び1μmのソフト金で構成される同一の配線パターンを300個(4ブロック/250mm角、75個/ブロック)形成した。次に、液温35℃、濃度3wt%の水酸化カリウム溶液を用いてレジストパターンを剥離し、85℃で15分間乾燥後、各ブロックに切断後、半導体素子実装用ダイボンド材(日立化成工業(株)製、商品名:HM-1)を用いて半導体素子を接着した。接着条件は、プレス圧力5kg/cm2、温度380℃及び圧着時間5秒である。次に、半導体素子の外部端子と金めっき端子部(第2の接続部)をワイヤボンドにより電気的に接続した。次に、パッケージ領域に相当する部分(15mm角)をくり抜いた格子状ステンレス板を中間板としてトランスファーモールド金型にセットし、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて185℃、90秒で75個(1ブロックに相当)の配線パターンを一括封止することにより、各配線パターンを封止材中に転写した。中間板の格子部分は、各パッケージが中間板から分離しやすいように12°のテーパがついている。次に、アルカリエッチャント(メルテックス(株)製、商品名:Aプロセス)を用いて電解銅箔の所望する部分をエッチング除去した。各パッケージ部は、格子状中間板で保持されている。エッチング液の温度は40℃、スプレー圧力は1.2kgf/cm2である。最後に、印刷法により外部接続端子部にはんだパターンを形成し、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成し、中間板から各パッケージ部に分離して所望するパッケージを得た。
【0087】図22により本発明の第十八の実施例について説明する。
【0088】導電性の仮支持体61(図22a)上に複数組の所定のレジストパターン62(図22b)を形成する。次に、電気めっき法により仮支持体の露出部に配線パターン63を形成する。この場合、仮支持体は特に限定されるものではなく、例えば、通常の電解銅箔や電解銅箔上に銅箔と化学エッチング条件の異なる金属(ニッケル、金、はんだ等)の薄層を設けたものなどが適用できる。また、配線パターンとしては銅が好ましいが、前述のように電解銅箔を仮支持体として適用する場合には、銅箔とエッチング条件の異なる金属自体を配線パターンとして適用したり、あるいは、銅箔エッチング時のバリヤ層となるパターン薄層をパターン銅めっき前に形成したりする必要がある。仮支持体の厚さは、後工程でのハンドリング性や半導体素子実装時の寸法安定性などの点で支障がなければ特に限定されることはない。次に、仮支持体をカソードとして金ワイヤボンド用のめっき(通常は、ニッケル/金)64を施した後、レジストパターンを除去する(図22c)。なお、本発明は半導体素子の実装方式がフェースアップ方式の場合に限定されるものではなく、例えば、フェースダウン方式の場合にも適用可能である。具体的には、配線パターン63上の所定位置にフェースダウンボンド用のバンプをめっき法などにより形成した後、半導体素子の外部接続部とバンプとを電気的に接続させれば良い。
【0089】次に、半導体素子65をダイボンド材66などで接着し、半導体素子の外部接続端子と配線パターンとを電気的に接続する(図22d)。次に、トランスファーモールド用金型にセットし、樹脂封止材68で封止する(図22e)。この場合、樹脂封止材は特に限定するものではなく、例えば、直径10?20μm程度のシリカを5?80wt%の範囲で含有したエポキシ樹脂が適用できる。
【0090】次に、外部接続端子に相当する箇所に所定の金属パターン69を形成する(図22f)。この場合、適用する金属としては、導電性仮支持体をエッチング除去する条件下でエッチングされないものであれば良く、例えば、はんだ、金、ニッケル/金などが適用可能である。また、金属パターンの形成法としては、公知の電気めっき法やはんだ印刷法などが適用できる。更に、金属パターン69をはんだパターンを印刷法で形成する場合、リフローすることによりハンダバンプ70を形成することができる。この場合、パターン69の厚さを調節することにより、リフロー後のはんだバンプ70の高さを制御することができる。次に、金属パターンをエッチングレジストとして仮支持体の所定部分を除去し、配線パターンを露出させる。
【0091】最後に、金型加工、あるいは、ダイシング加工など適用して各パッケージ71を分割する(図22g)。なお、露出した配線パターンがニッケルなどの耐腐食性金属で保護されていない場合には、外部接続端子部以外の領域を公知のソルダーレジストなどで被覆しても良い。また、はんだを金属パターンとして適用する場合、リフロー工程は特に限定するものではなく、各パッケージに分割する前でも後でも良いし、あるいは、外部配線基板上に各パッケージを実装する際に行なっても良い。
【0092】第十八の実施例を具体的に説明する。
【0093】具体例5
厚さ70μmの電解銅箔のシャイニー面に、感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN640)をラミネートし、露光、現像により所望するレジストパターン(最少ライン/スペース=50μm/50μm)を形成した。次に、電気めっき法により、厚さ0.2μmのニッケル、30μmの銅、5μmのニッケル及び1μmのソフト金で構成される配線パターンを形成した。次に、液温35℃、濃度3wt%の水酸化カリウム溶液を用いてレジストパターンを剥離し、85℃で15分間乾燥後、半導体素子実装用ダイボンド材(日立化成工業(株)製、商品名:HM-1)を用いて半導体素子を接着した。接着条件は、プレス圧力5kg/cm2、温度380℃及び圧着時間5秒である。次に、半導体素子の外部端子と金めっき端子部(第2の接続部)をワイヤボンドにより電気的に接続した後、トランスファーモールド金型にセットし、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて185℃、90秒で封止することにより、配線パターンを封止材中に転写した。次に、電解銅箔上に感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、露光、現像により所望するレジストパターンを形成後、電気めっき法により厚さ40μmのはんだパッド(直径0.3mmφ、配置ピッチ1.0mm)を形成した。次に、ドライフィルムレジストを剥離した後、アルカリエッチャント(メルテックス(株)製、商品名:Aプロセス)を用いて電解銅箔の所望する部分をエッチング除去した。エッチング液の温度は40℃、スプレー圧力は1.2kgf/cm2である。最後に、赤外線リフロー炉によりはんだを溶融させて外部接続用バンプを形成した。
【0094】図23、24、25により本発明の第十九の実施例を説明する。
【0095】半導体実装用フレームの構成について図23を用いて説明する。89は半導体実装用基板であり絶縁基材と配線によって構成される。基板部と連結部90を介して、複数個連結されている。連結部90には、基準位置用ピン穴91が形成される。ピン穴91の代わりに画像認識で用いられる認識マーク等でも構わない。後工程では、これらの基準位置をもとに位置が決められる。特に半導体を樹脂でモールドする際はキャビティ内のピンをピン穴91にさして位置合わせを行うことなどが行われる。
【0096】更に図24及び25を用いて説明する。導電性仮基板である厚さ約0.070mmの電解銅箔81の片面に厚さ0.001mmのニッケル層(図24、25では省略)を電解めっきで形成した。次に感光性ドライフィルムレジスト(日立化成工業(株)製、商品名:フォテックHN340)をラミネートし、露光、現像により複数組の配線パターンのめっきレジストを形成する。この時の露光量は70mJ/cm2である。さらに、公知の硫酸銅浴にて電解銅めっきを行い、レジストを剥離し、複数組の配線82を形成する(図24a、図25a)。ここで、図25aに示したように連結部もにめっき銅82’を形成することも考えられ、これにより出来上がりのフレームの剛性をさらに高めることも可能である。図24a、図25aに示した構成は、銅/ニッケル薄層/銅の3層からなる基材をあらかじめ用意し、片方の銅箔を通常のエッチング工程で配線形成しても得られる。また、ここで得られた銅箔81/ニッケル薄層(図示せず)/銅配線82(及び82’)の構成を銅箔/ニッケル配線、ニッケル箔/銅配線等、ニッケル薄層のない2層構造にしてもよい。すなわち、金属種の撰択は本実施例の種類に限られることはないが、後の工程で仮基板の一部をエッチング除去(図24c、図25c)したときに、配線が撰択的に残るようにできることが好適な撰択基準となる。また、導電性仮基板はフレームの連結部の構成材となるため厚いほうが好ましいが、後でその一部をエッチング除去する工程があるため、適当な厚さを撰択する必要がある。導電性仮基板の厚みとしては、材質にもよるが、例えば銅箔を用いる場合、約0.03?0.3mm程度が好ましい。次に、複数組の配線82を形成した銅箔81の配線面にポリイミド接着剤83を接着した。ここで、ポリイミド接着剤83は、この材料に限られることなく、例えば、エポキシ系接着フィルム、ポリイミドフィルムに接着剤を塗布したフィルム等も利用可能である。次に、エキシマレーザを用いて外部接続端子用穴84を形成した(図24b、図25b)。後工程における工程簡略化のためには半導体を実装する前に接続端子を設けておくことが好適である。また、この穴84の形成法として他に、あらかじめドリルやパンチ加工でフィルムに外部接続端子用穴84を形成しておき、このフィルムを接着する方法を用いてもかまわない。さらにここで、この穴84に接続端子として用いる半田等の金属(図24f、図25fの88に相当)を充填させておいてもかまわないが、後の半導体実装工程、樹脂封止工程では、金属突起が障害となることもあり、後の工程で形成する方が好ましい。半導体素子実装基板部の外部接続端子用穴(または端子)は半導体素子搭載反対面にアレイ状に配置されるようにしるのが好ましい。
【0097】次に、配線パターンが形成されている部分の仮基板である電解銅箔の一部をエッチング除去した。このエッチング液として、この実施例の構成の場合、ニッケルに比べて銅の溶解速度が著しく高いエッチング液、エッチング条件を撰択するのがよい。この実施例では、エッチング液としてアルカリエッチャント(メルテックス(株)製、商品名:Aプロセス)が、エッチング条件としては例えば液温度を40℃、スプレー圧力を1.2kgf/cm2とした。ここで示した液の種類、条件は一例にすぎない。この工程によって基板部分のニッケル薄層が露出される。このニッケル薄層だけをエッチングする際には、銅よりニッケルの溶解速度が著しく高いエッチング液、エッチング条件を撰択するのがよい。この実施例では、ニッケルエッチャント(メルテックス(株)製、商品名:メルストリップN950)で選択的にエッチング除去した。エッチング液の温度を40℃、スプレー圧力を1.2kgf/cm2とした。ここで示した液の種類、条件も一例にすぎない。このような工程を経て、連結部の仮基板が残され、剛性のある半導体実装用フレームが得れれる(図24c、図25c)。この実施例ではこのフレームの銅配線端子部分には無電解ニッケル-金めっきが施される(図では省略)。これは、後工程でチップをワイヤーボンディングするために必要であり、このような表面処理は必要に応じて施せばよい。
【0098】さらに半導体チップ85を搭載する。半導体チップの接着には、半導体用ダイボンディングテープ86(例えば、日立化成工業(株)製、商品名:HM-1)を用いた。ここで、チップの下に配線がない場合には、ダイボンド用銀ペーストを用いて接着してもよい。次に半導体端子部と配線とをワイヤボンド100により接続する(図24d、図25d)。半導体端子との接続は、他の方法、例えば、フェイスダウンによるフィリップチップ接続や異方導電性背着剤による接着でもよい。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂(日立化成工業(株)製、商品名:CL-7700)を用いて各々封止87する(図24e、図25e)。その後、配線82の接続端子部に設けた接続用穴にはんだボール88を配置し溶融させて形成する(図24f、図25f)。このはんだボール88はいわゆる外部接続端子となる。連結部102によってつながっている複数個の半導体装置を金型で打ち抜いて個々の半導体装置が得られる(図24g、図25g)。
【0099】この実施例では、半導体実装用フレーム及び半導体装置製造法により、ポリイミドテープ等フィルム基板を用いたBGA、CSP等の半導体装置製造において、十分な剛性を備えたフレームを得ることができ、これを利用することによって半導体装置を精度良く効率良く作製可能になる。
【0100】本発明により、半導体チップの高集積度化に対応することができる半導体パッケージを生産性良く、かつ安定的に製造することができる。
【図面の簡単な説明】
【図1】図1は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図2】図2は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図3】図3は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図4】図4は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図5】図5は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図6】図6は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図7】図7は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図8】図8は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図9】図9は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図10】図10は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図11】図11は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図12】図12は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図13】図13は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図14】図14は、本発明の半導体パッケージの製造法の一例を説明する平面図である。
【図15】図15は、本発明の半導体パッケージの製造法の一例を説明する平面図である。
【図16】図16は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図17】図17は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図18】図18は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図19】図19は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図20】図20は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図21】図21は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図22】図22は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図23】図23は、本発明の半導体パッケージの製造法の一例を説明する平面図である。
【図24】図24は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
【図25】図25は、本発明の半導体パッケージの製造法の一例を説明する断面図である。
 
訂正の要旨 審決(決定)の【理由】欄参照。
審理終結日 2007-12-28 
結審通知日 2007-01-04 
審決日 2007-01-22 
出願番号 特願2002-137362(P2002-137362)
審決分類 P 1 123・ 575- ZA (H01L)
P 1 123・ 572- ZA (H01L)
P 1 123・ 121- ZA (H01L)
最終処分 成立  
前審関与審査官 加藤 浩一  
特許庁審判長 徳永 英男
特許庁審判官 國方 康伸
鈴木 正紀
登録日 2002-09-20 
登録番号 特許第3352084号(P3352084)
発明の名称 半導体素子搭載用基板及び半導体パッケージ  
代理人 高久 浩一郎  
代理人 高久 浩一郎  
代理人 大貫 進介  
代理人 中村 守  
代理人 三好 秀和  
代理人 原 裕子  
代理人 原 裕子  
代理人 山口 昭則  
代理人 中村 守  
代理人 佐々木 定雄  
代理人 伊東 忠彦  
代理人 豊岡 静男  
代理人 豊岡 静男  
代理人 三好 秀和  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ