現在、審決メルマガは配信を一時停止させていただいております。再開まで今暫くお待ち下さい。

  • ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 G06F
審判 査定不服 5項独立特許用件 特許、登録しない。 G06F
審判 査定不服 1項3号刊行物記載 特許、登録しない。 G06F
審判 査定不服 特37 条出願の単一性( 平成16 年1 月1 日から) 特許、登録しない。 G06F
管理番号 1261965
審判番号 不服2011-2359  
総通号数 154 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-10-26 
種別 拒絶査定不服の審決 
審判請求日 2011-02-01 
確定日 2012-08-13 
事件の表示 特願2007- 9576「欠陥フラッシュメモリダイの動作不能化」拒絶査定不服審判事件〔平成19年 8月 2日出願公開、特開2007-193811〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1.手続の経緯
本願は、
平成19年1月18日(パリ条約による優先権主張2006年1月18日、アメリカ合衆国)の出願であって、
平成21年12月18日付けで最初の拒絶理由通知(同年同月22日発送)がなされ、
平成22年3月19日付けで意見書が提出されるとともに、手続補正がなされ、
同年9月28日付けで拒絶査定(同年10月1日発送)がなされ、
平成23年2月1日付けで審判請求がなされるとともに、手続補正がなされたものである。
なお、同年同月17日付けで審査官より特許法第164条第3項に基づく報告(前置報告)がなされ、
同年8月29日付けで当審より同法第134条第4項に基づく審尋(同年9月2日発送)がなされ、
同年11月30日付けで回答書が提出されている。

第2.補正却下の決定
[補正却下の決定の結論]
平成23年2月1日付けの手続補正を却下する。

[理由]
1.本件補正
平成23年2月1日付けの手続補正(以下、「本件補正」という。)は、
平成22年3月19日付けの手続補正により補正された特許請求の範囲の記載
「 【請求項1】
複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、
フラッシュメモリデバイス内の1つまたは複数の欠陥フラッシュメモリダイを特定し、
特定された各ダイへのメモリアクセスの動作を不能化し、
前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする方法。
【請求項2】
前記メモリアクセスの前記不能化は、特定された各ダイに対するチップイネーブル信号の無効化を含むことを特徴とする請求項1に記載の方法。
【請求項3】
特定された各ダイに対するチップイネーブル信号の前記無効化は、前記チップイネーブル信号用のボンドワイヤを切断すること、前記チップイネーブル信号用のボンドワイヤの設置を省略すること、チップイネーブル信号を生成するのに使用される信号を短絡させること、前記フラッシュメモリデバイスのパッケージ上のチップイネーブルピンを切断すること、チップイネーブル信号用の不完全な信号経路を設けることからなるグループから選択された処理を含むことを特徴とする請求項2に記載の方法。
【請求項4】
メモリアクセスの動作の前記不能化は、前記特定されたダイからの電力へのアクセスの不能化を含むことを特徴とする請求項1に記載の方法。
【請求項5】
前記特定されたダイからの電力へのアクセスの前記不能化は、前記特定されたダイに電力を供給するボンドワイヤを切断すること、前記特定されたダイに電力を供給するボンドワイヤの設置を省略すること、前記特定されたダイに動作電力を供給する電力接続をレーザ溶融させること、前記特定されたダイに関連するヒューズを溶断させること、前記特定されたダイに給電する不完全な信号経路を設けることからなるグループから選択された処理を含むことを特徴とする請求項4に記載の方法。
【請求項6】
メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成することを含むことを特徴とする請求項1に記載の方法。
【請求項7】
前記特定されたダイへのアクセスを不能化するようにメモリコントローラを構成することが、前記特定されたダイからの読出しを求める要求を許可しないように前記フラッシュメモリデバイス内のメモリコントローラを構成することを含むことを特徴とする請求項6に記載の方法。
【請求項8】
前記特定されたダイへのアクセスを不能化するようにメモリコントローラを構成することが、前記特定されたダイへの書込みを求める要求を許可しないように前記フラッシュメモリデバイス内のメモリコントローラを構成することを含むことを特徴とする請求項6に記載の方法。
【請求項9】
構成対象である前記メモリコントローラが、前記特定されたダイ内にあることを特徴とする請求項6に記載の方法。
【請求項10】
更に、前記特定されたダイ以外の、前記フラッシュメモリデバイス内の使用可能フラッシュメモリ量を示すラベルを、前記フラッシュメモリデバイスに付すことを特徴とする請求項1に記載の方法。
【請求項11】
更に、特定された前記欠陥フラッシュメモリダイの各々における有効使用可能記憶容量を示す情報を、前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする請求項1に記載の方法。
【請求項12】
複数のフラッシュメモリダイを有するフラッシュメモリデバイスであって、
1つまたは複数の非欠陥フラッシュメモリダイと、
欠陥と特定された1つまたは複数のフラッシュメモリダイと、
欠陥と特定された前記ダイへのアクセスを不能化する手段と、
前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を読み出し可能に記憶する記憶手段とを備えることを特徴とするフラッシュメモリデバイス。
【請求項13】
アクセスを不能化する前記手段は、前記特定されたダイに対するチップイネーブル信号を不能化する手段を備えることを特徴とする請求項12に記載のフラッシュメモリデバイス。
【請求項14】
アクセスを不能化する前記手段は、前記特定されたダイからの電力へのアクセスを不能化する手段を備えることを特徴とする請求項12に記載のフラッシュメモリデバイス。
【請求項15】
アクセスを不能化する前記手段は、前記特定されたダイへのアクセスの要求を拒否する手段を備えることを特徴とする請求項12に記載のフラッシュメモリデバイス。
【請求項16】
前記フラッシュメモリデバイス上に、前記非欠陥フラッシュメモリダイの記憶容量を示すラベルをさらに備えることを特徴とする請求項12に記載のフラッシュメモリデバイス。
【請求項17】
特定された前記欠陥フラッシュメモリダイの各々における有効使用可能記憶容量を示す情報を、前記フラッシュメモリデバイスに読み出し可能に記憶する手段を更に備えることを特徴とする請求項12に記載のフラッシュメモリデバイス。
【請求項18】
コンピュータ読取り可能なプログラムを格納したコンピュータ読み取り可能な記憶媒体であって、前記プログラムがコンピュータに、
フラッシュメモリダイが欠陥であるかどうか判定するための少なくとも1つの基準を特定し、
公称の初期容量を提供する1組のフラッシュメモリダイにおいて、1つまたは複数の欠陥フラッシュメモリダイを特定し、
少なくとも1つの欠陥フラッシュメモリダイを不能化して、前記公称の初期容量未満の動作容量を有するフラッシュメモリシステムを提供し、
前記特定されたダイ以外の、前記フラッシュメモリシステム内のダイの容量に基づく前記動作容量を示す情報を前記フラッシュメモリシステムに読み出し可能に記憶することを含む処理を実行させることを特徴とするコンピュータ読み取り可能な記憶媒体。
【請求項19】
前記処理が、更に、前記フラッシュメモリシステムをフラッシュメモリパッケージに組み立てることを含むことを特徴とする請求項18に記載のコンピュータ読み取り可能な記憶媒体。
【請求項20】
前記動作容量は、前記公称の初期容量から不能化された前記ダイのそれぞれの容量分だけ減少させた容量と実質的に等しいことを特徴とする請求項18に記載のコンピュータ読み取り可能な記憶媒体。
【請求項21】
前記処理が、更に、前記動作容量を前記フラッシュメモリパッケージと関連付けることを含むことを特徴とする請求項19に記載のコンピュータ読み取り可能な記憶媒体。
【請求項22】
前記処理が、更に、関連付けられた前記動作容量を用いて前記フラッシュメモリパッケージにラベル付けすることを含むことを特徴とする請求項19に記載のコンピュータ読み取り可能な記憶媒体。
【請求項23】
前記1つまたは複数の欠陥フラッシュメモリダイを特定する処理は、前記少なくとも1つの基準に基づいて少なくとも1つの欠陥フラッシュメモリダイを特定するために、フラッシュメモリパッケージを試験することを含むことを特徴とする請求項18に記載のコンピュータ読み取り可能な記憶媒体。
【請求項24】
前記少なくとも1つの欠陥フラッシュメモリダイを不能化する処理は、前記特定されたダイに電力を供給するボンドワイヤを切断すること、前記特定されたダイに電力を供給するボンドワイヤの設置を省略すること、前記特定されたダイに動作電力を供給する電力接続をレーザ溶融させること、前記特定されたダイに関連するヒューズを溶断させること、前記特定されたダイに給電する不完全な信号経路を設けることからなるグループから選択された処理を含むことを特徴とする請求項18に記載のコンピュータ読み取り可能な記憶媒体。
【請求項25】
前記処理が、更に、特定された前記欠陥フラッシュメモリダイの各々における有効使用可能記憶容量を示す情報を、前記フラッシュメモリシステムに読み出し可能に記憶することを特徴とする請求項18に記載のコンピュータ読み取り可能な記憶媒体。」
(以下、「補正前の請求項」という。)を、
「 【請求項1】
複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、
フラッシュメモリデバイス内の1つまたは複数の欠陥フラッシュメモリダイを特定し、
特定された各ダイへのメモリアクセスの動作を不能化し、メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成し、
前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする方法。
【請求項2】
前記特定されたダイへのアクセスを不能化するようにメモリコントローラを構成することが、前記特定されたダイからの読出しを求める要求を許可しないように前記フラッシュメモリデバイス内のメモリコントローラを構成することを含むことを特徴とする請求項1に記載の方法。
【請求項3】
前記特定されたダイへのアクセスを不能化するようにメモリコントローラを構成することが、前記特定されたダイへの書込みを求める要求を許可しないように前記フラッシュメモリデバイス内のメモリコントローラを構成することを含むことを特徴とする請求項1に記載の方法。
【請求項4】
構成対象である前記メモリコントローラが、前記特定されたダイ内にあることを特徴とする請求項1に記載の方法。
【請求項5】
更に、前記特定されたダイ以外の、前記フラッシュメモリデバイス内の使用可能フラッシュメモリ量を示すラベルを、前記フラッシュメモリデバイスに付すことを特徴とする請求項1に記載の方法。
【請求項6】
更に、特定された前記欠陥フラッシュメモリダイの各々における有効使用可能記憶容量を示す情報を、前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする請求項1に記載の方法。
【請求項7】
複数のフラッシュメモリダイを有するフラッシュメモリデバイスであって、
1つまたは複数の非欠陥フラッシュメモリダイと、
欠陥と特定された1つまたは複数のフラッシュメモリダイと、
欠陥と特定された前記ダイへのアクセスを不能化する手段と、アクセスを不能化する前記手段は、前記特定されたダイへのアクセスの要求を拒否する手段を有し、
前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を読み出し可能に記憶する記憶手段とを備えることを特徴とするフラッシュメモリデバイス。
【請求項8】
前記フラッシュメモリデバイス上に、前記非欠陥フラッシュメモリダイの記憶容量を示すラベルをさらに備えることを特徴とする請求項7に記載のフラッシュメモリデバイス。
【請求項9】
特定された前記欠陥フラッシュメモリダイの各々における有効使用可能記憶容量を示す情報を、前記フラッシュメモリデバイスに読み出し可能に記憶する手段を更に備えることを特徴とする請求項7に記載のフラッシュメモリデバイス。
【請求項10】
コンピュータ読取り可能なプログラムを格納したコンピュータ読み取り可能な記憶媒体であって、前記プログラムがコンピュータに、
フラッシュメモリダイが欠陥であるかどうか判定するための少なくとも1つの基準を特定し、
公称の初期容量を提供する1組のフラッシュメモリダイにおいて、1つまたは複数の欠陥フラッシュメモリダイを特定し、
前記1つまたは複数の欠陥フラッシュメモリダイを不能化して、前記公称の初期容量未満の動作容量を有するフラッシュメモリシステムを提供し、欠陥フラッシュメモリダイの前記不能化は、特定された各ダイに対するチップイネーブル信号の無効化を含み、
前記特定されたダイ以外の、前記フラッシュメモリシステム内のダイの容量に基づく前記動作容量を示す情報を前記フラッシュメモリシステムに読み出し可能に記憶することを含む処理を実行させることを特徴とするコンピュータ読み取り可能な記憶媒体。
【請求項11】
前記処理が、更に、前記フラッシュメモリシステムをフラッシュメモリパッケージに組み立てることを含むことを特徴とする請求項10に記載のコンピュータ読み取り可能な記憶媒体。
【請求項12】
前記動作容量は、前記公称の初期容量から不能化された前記ダイのそれぞれの容量分だけ減少させた容量と実質的に等しいことを特徴とする請求項10に記載のコンピュータ読み取り可能な記憶媒体。
【請求項13】
前記処理が、更に、前記動作容量を前記フラッシュメモリパッケージと関連付けることを含むことを特徴とする請求項11に記載のコンピュータ読み取り可能な記憶媒体。
【請求項14】
前記処理が、更に、関連付けられた前記動作容量を用いて前記フラッシュメモリパッケージにラベル付けすることを含むことを特徴とする請求項11に記載のコンピュータ読み取り可能な記憶媒体。
【請求項15】
前記1つまたは複数の欠陥フラッシュメモリダイを特定する処理は、前記少なくとも1つの基準に基づいて少なくとも1つの欠陥フラッシュメモリダイを特定するために、フラッシュメモリパッケージを試験することを含むことを特徴とする請求項10に記載のコンピュータ読み取り可能な記憶媒体。
【請求項16】
前記処理が、更に、特定された前記欠陥フラッシュメモリダイの各々における有効使用可能記憶容量を示す情報を、前記フラッシュメモリシステムに読み出し可能に記憶することを特徴とする請求項10に記載のコンピュータ読み取り可能な記憶媒体。」
(以下、「補正後の請求項」という。)と補正するものである。なお、上記では補正前の各請求項と補正後の各請求項に付されていた下線は省略した。

2.補正内容の検討
本件補正は、請求項1に「メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成し、」という記載を追加することを含むものである。
本件補正における「メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成し、」という記載は、補正前の請求項1における「特定された各ダイへのメモリアクセスの動作を不能化し、」でいうところの「メモリアクセスの動作」を「不能化」する手法をさらに限定するものである。
そのため、本件補正は、補正前の請求項1における発明特定事項をさらに限定するものであり、その限定により産業上の利用分野や解決しようとする課題が特段変更されるものでもないから、本件補正は、少なくとも請求項1に関しては、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項第2号に掲げられている目的(以下、「限定的減縮の目的」という。)を有するものである。
このように、本件補正は、限定的減縮の目的を有するものであるので、以下では、本件補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するものであるか、特に、補正後の請求項1に係る発明が、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものであるかを検討する。

3.補正後の請求項1に係る発明の認定
補正後の請求項1に係る発明は、本件補正により補正された、本願の特許請求の範囲の請求項1に記載されたとおりの次のものと認められる。

「複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、
フラッシュメモリデバイス内の1つまたは複数の欠陥フラッシュメモリダイを特定し、
特定された各ダイへのメモリアクセスの動作を不能化し、メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成し、
前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする方法。」

4.先行技術文献に記載されている技術的事項と先行技術文献に記載されている発明の認定
ア.引用例1に記載されている技術的事項
本願の優先権主張の日前に頒布された刊行物である特開2002-123432号公報(平成14年4月26日出願公開。以下、「引用例1」という。)には、図面とともに、以下の技術的事項が記載されている。

(1の1)
「【0009】
【課題を解決するための手段】本発明は、上記の目的を達成するため、次の構成を有する。本発明の第1の要旨は、複数個のICチップを1つのパッケージ内に搭載してなる複合メモリ装置において、パッケージには、少なくとも1以上の不揮発性メモリチップを設け、不揮発性メモリチップの所定の領域に、各ICチップの動作テストの結果を含む履歴情報を書き込むことを特徴とする複合メモリ装置にある。
【0010】…(中略)…
【0011】本発明の第3の要旨は、要旨1または2記載の複合メモリ装置を選別する方法であって、不良品と判断された複合メモリ装置内の各ICチップの履歴情報を前記不揮発性メモリチップから読み出す読出工程と、読出工程で読み出した情報に基づいて、仕様変更の選別を行う選別工程と、を有することを特徴とする複合メモリ装置の選別方法にある。
【0012】本発明の第4の要旨は、選別工程は、履歴情報に含まれるにメモリ容量…(中略)…に関する評価結果情報に基づいてランク別に選別するようにしたことを特徴とする要旨3記載の複合メモリ装置の選別方法にある。
【0013】本発明の第5の要旨は、履歴情報に基づいて不具合のあるICチップを特定し、正常なICチップから電気的に切断する分離工程を有することを特徴とする要旨3または4記載の複合メモリ装置の選別方法にある。」

(1の2)
「【0015】…(中略)…不揮発性メモリチップ、例えばフラッシュメモリ…(後略)…」

(1の3)
「【0018】図1は、本発明に係る複合メモリモジュールの構成を例示する縦断面図である。CSP(Chip Size Package)の複合メモリモジュール1は、ICチップ2、4、及び不揮発性メモリチップ3を実装、封止してなる。…(中略)…
【0019】…(中略)…また、ICチップ2、4は、不揮発性メモリチップ…(中略)…で構成できる。」

(1の4)
「【0021】図2は、不揮発性メモリチップ3のメモリ領域の構成図である。図2において、31はフラッシュメモリのメインメモリ領域、32はフラッシュメモリ自身の製造履歴およびテスト履歴を記録する領域、33は複合メモリモジュール1内に搭載されている他のICチップ2、4の製造履歴およびテスト履歴を記録する領域を示している。」

(1の5)
「【0026】この出荷テストにおいて、各ICチップ2、3、4それそれに対するテスト履歴データが確定した時点で、テスターを用いて確定した各ICチップの製造履歴およびテスト履歴情報が、不揮発性メモリ3内の所定の領域32、33に書き込まれる(ステップS4a、S4b)。その際、不揮発性メモリ3自身のテスト履歴は領域32に書き込まれ、その他のICチップ2、4のテスト履歴は領域33に書き込まれる。」

(1の6)
「【0030】前記選別工程(S4c)において、製造者は図示しない簡易テスタを使用して複合メモリモジュール1の不揮発性メモリ3から必要な履歴情報を読み出すことにより、複合メモリモジュール1をメモリ容量…(中略)…に基づく仕様やランク別に選別することができる。本実施形態では、不揮発性メモリ3から読み出された履歴情報によってICチップ2が不良チップであることを知ることができるので、本来3チップ搭載品である複合メモリモジュール1を、2チップ搭載品すなわち2つのICチップ3、4のみ使用する別の製品として選別することができる。
【0031】この例のように3チップ搭載品を2チップ搭載品に仕様変更する場合、不具合なICチップ2の外部電源端子を切断することによって、他の2つのICチップ3、4は悪影響を受けることなく正常に動作できるようにすることができる。…(後略)…」

(1の7)
「【0033】このように、不良品と判断された複合メモリモジュール1内の不揮発性メモリチップ3に書き込まれている各ICチップ2、3、4の履歴情報に基づいて、その複合メモリモジュール1を所期の仕様と異なる別の仕様の製品として選別するようにしたことで、不良品として処理される複合メモリモジュール1の割合を小さくして、実質的に歩留まりを向上させ、複合メモリモジュール1の生産性を高めることができる。」

イ.引用発明の認定
上記(1の3)に「CSP(Chip Size Package)の複合メモリモジュール1は、ICチップ2、4、及び不揮発性メモリチップ3を実装、封止してなる。」、「ICチップ2、4は、不揮発性メモリチップ…(中略)…で構成できる。」と記載されていることから、引用例1は、複数の不揮発性メモリチップ2、3、4を有するCSP(Chip Size Package)の複合メモリモジュール1に関するものである。
また、上記(1の2)には「不揮発性メモリチップ、例えばフラッシュメモリ」と記載され、上記(1の4)には「図2は、不揮発性メモリチップ3のメモリ領域の構成図である。図2において、31はフラッシュメモリのメインメモリ領域、32はフラッシュメモリ自身の製造履歴およびテスト履歴を記録する領域、…(中略)…を示している。」と記載されていることから、引用例1における「不揮発性メモリチップ」は「フラッシュメモリ」であることが、引用例1においては想定されているものである。つまり、引用例1は、複数のフラッシュメモリである不揮発性メモリチップ2、3、4を有するCSP(Chip Size Package)の複合メモリモジュール1に関するものである。
このように、引用例1は、複数のフラッシュメモリである不揮発性メモリチップ2、3、4を有するCSP(Chip Size Package)の複合メモリモジュール1に関するものであるから、複数のフラッシュメモリである不揮発性メモリチップ2、3、4を有するCSP(Chip Size Package)の複合メモリモジュール1を作動させる方法に関するものであることも自明である。

上記(1の5)に「この出荷テストにおいて、各ICチップ2、3、4それそれに対するテスト履歴データが確定した時点で、テスターを用いて確定した各ICチップの製造履歴およびテスト履歴情報が、不揮発性メモリ3内の所定の領域32、33に書き込まれる(ステップS4a、S4b)。」と記載され、上記(1の6)に「複合メモリモジュール1の不揮発性メモリ3から必要な履歴情報を読み出すことにより、複合メモリモジュール1をメモリ容量…(中略)…に基づく仕様やランク別に選別することができる。本実施形態では、不揮発性メモリ3から読み出された履歴情報によってICチップ2が不良チップであることを知ることができる」と記載され、上記(1の1)に「履歴情報に基づいて不具合のあるICチップを特定し」と記載されている。また既に示したようにICチップ2、3、4は不揮発性メモリチップでよいものである。つまり、引用例1では、複合メモリモジュール1内の不具合のある不揮発性メモリチップを特定するものである。そして、引用例1における複合メモリモジュール1内には3つの不揮発性メモリチップがあるから、不具合のある不揮発性メモリチップとして特定されるものは1つまたは複数であることも自明である。よって、引用例1では、複合メモリモジュール1内の1つまたは複数の不具合のある不揮発性メモリチップを特定するものである。

上記(1の5)に「この出荷テストにおいて、各ICチップ2、3、4それそれに対するテスト履歴データが確定した時点で、テスターを用いて確定した各ICチップの製造履歴およびテスト履歴情報が、不揮発性メモリ3内の所定の領域32、33に書き込まれる(ステップS4a、S4b)。」と記載され、上記(1の6)に「複合メモリモジュール1の不揮発性メモリ3から必要な履歴情報を読み出すことにより、複合メモリモジュール1をメモリ容量…(中略)…に基づく仕様やランク別に選別することができる。本実施形態では、不揮発性メモリ3から読み出された履歴情報によってICチップ2が不良チップであることを知ることができるので、本来3チップ搭載品である複合メモリモジュール1を、2チップ搭載品すなわち2つのICチップ3、4のみ使用する別の製品として選別することができる。…(中略)…この例のように3チップ搭載品を2チップ搭載品に仕様変更する場合、不具合なICチップ2の外部電源端子を切断することによって、他の2つのICチップ3、4は悪影響を受けることなく正常に動作できるようにすることができる。」と記載され、上記(1の7)に「不良品と判断された複合メモリモジュール1内の不揮発性メモリチップ3に書き込まれている各ICチップ2、3、4の履歴情報に基づいて、その複合メモリモジュール1を所期の仕様と異なる別の仕様の製品として選別するようにした」と記載されている。また既に示したようにICチップ2、3、4は不揮発性メモリチップでよいものである。つまり、引用例1では、不具合があると特定された各不揮発性メモリチップへのメモリアクセスの動作を不能化するものであり、そのメモリアクセスの動作の不能化は、不具合があると特定された不揮発性メモリチップの外部電源端子を切断することによりなされるものである。

上記(1の5)に「この出荷テストにおいて、各ICチップ2、3、4それそれに対するテスト履歴データが確定した時点で、テスターを用いて確定した各ICチップの製造履歴およびテスト履歴情報が、不揮発性メモリ3内の所定の領域32、33に書き込まれる(ステップS4a、S4b)。」と記載され、上記(1の6)に「複合メモリモジュール1の不揮発性メモリ3から必要な履歴情報を読み出す」、「不揮発性メモリ3から読み出された履歴情報」と記載されていることから、引用例1では、テスト履歴情報を複合メモリモジュール1に読み出し可能に記憶するものである。
また、上記(1の6)に「複合メモリモジュール1の不揮発性メモリ3から必要な履歴情報を読み出すことにより、複合メモリモジュール1をメモリ容量…(中略)…に基づく仕様やランク別に選別することができる。本実施形態では、不揮発性メモリ3から読み出された履歴情報によってICチップ2が不良チップであることを知ることができるので、本来3チップ搭載品である複合メモリモジュール1を、2チップ搭載品すなわち2つのICチップ3、4のみ使用する別の製品として選別することができる。」と記載され、上記(1の7)に「不良品と判断された複合メモリモジュール1内の不揮発性メモリチップ3に書き込まれている各ICチップ2、3、4の履歴情報に基づいて、その複合メモリモジュール1を所期の仕様と異なる別の仕様の製品として選別するようにした」と記載され、上記(1の1)に「不良品と判断された複合メモリ装置内の各ICチップの履歴情報を前記不揮発性メモリチップから読み出す読出工程と、読出工程で読み出した情報に基づいて、仕様変更の選別を行う選別工程」、「選別工程は、履歴情報に含まれる」「メモリ容量…(中略)…に関する評価結果情報に基づいてランク別に選別するようにした」と記載されている。また既に示したようにICチップ2、3、4はフラッシュメモリである不揮発性メモリチップでよいものである。つまり、引用例1における「テスト履歴情報」を複合メモリモジュール1から読み出すことにより、当該複合メモリモジュール1を、不具合があると特定された不揮発性メモリチップ以外の、当該複合メモリモジュール1内の不揮発性メモリチップの容量に基づく使用可能フラッシュメモリ容量を有する複合メモリモジュールとして扱うことができるものである。結局のところ、引用例1における「テスト履歴情報」は、不具合があると特定された不揮発性メモリチップ以外の、複合メモリモジュール1内の不揮発性メモリチップの容量に基づく使用可能フラッシュメモリ容量を示す情報である。
よって、引用例1では、不具合があると特定された不揮発性メモリチップ以外の、複合メモリモジュール1内の不揮発性メモリチップの容量に基づく使用可能フラッシュメモリ容量を示す情報であるテスト履歴情報を複合メモリモジュール1に読み出し可能に記憶するものである。

上記引用例1の記載事項及び図面を総合勘案すると、引用例1には、次の発明(以下、「引用発明」という。)が記載されていると認められる。

「複数のフラッシュメモリである不揮発性メモリチップ2、3、4を有するCSP(Chip Size Package)の複合メモリモジュール1を作動させる方法であって、
複合メモリモジュール1内の1つまたは複数の不具合のある不揮発性メモリチップを特定し、
特定された各不揮発性メモリチップへのメモリアクセスの動作を不能化し、メモリアクセスの動作の不能化は、特定された不揮発性メモリチップの外部電源端子を切断することによりなされ、
特定された不揮発性メモリチップ以外の、複合メモリモジュール1内の不揮発性メモリチップの容量に基づく使用可能フラッシュメモリ容量を示す情報であるテスト履歴情報を複合メモリモジュール1に読み出し可能に記憶する方法。」

ウ.引用例2に記載されている技術的事項
本願の優先権主張の日前に頒布された刊行物である特開平2-3843号公報(平成2年1月9日出願公開。以下、「引用例2」という。)には、図面とともに、以下の技術的事項が記載されている。なお、引用例2においては全角文字と半角文字の表記が混在しているが、以下では全角文字に統一している。

(2の1)
「従来のICメモリカードは、以上のように構成されており、チップセレクト回路(3)は、インタフェースコネクタ(1)を介して入力される制御信号C及び上位アドレスA1に基づいて選択制御信号Sを出力し、所定のメモリチップ(2)を選択するようになっている。そして、選択されたメモリチップ(2)に対し、下位アドレスA2に応じてデータDを書き込み又は読み出しが行なわれる。」(第1頁右下欄第18行目?第2頁左上欄第5行目)

(2の2)
「次に、第1図及び第2図に示したこの発明の一実施例の動作について説明する。
まず、IC製造テスト工程において、各メモリチップ(2A)に含まれる欠陥の特定アドレスが分かるので、予め、切換信号発生回路(11)に特定アドレス及びそれに対応する代替アドレスA’をプログラムする。
通常のデータ読み出し時には、前述と同様に制御信号C及び選択信号Sにより、所定のメモリチップ(2A)から所望のデータDが読み出され、インタフェースコネクタ(1)を介して外部のマイクロコンピュータに送られる。
ここで、ICメモリカードに入力されるアドレス、即ち上位アドレスA1及び下位アドレスA2がメモリチップ(2A)の欠陥に対応した特定アドレスになると、切換信号発生回路(11)は、メモリ切換信号Eを有意にすると共に、代替アドレスA’を出力し、メモリチップ(2A)の特定アドレスの欠陥をマスクする。
メモリ切換信号Eは、インバータ回路(12)で反転されてチップセレクト回路(3A)に入力され、チップセレクト回路(3A)及びメモリチップ(2A)を全て非動作状態にすると共に、一方では、代替メモリ(10)に入力され、代替メモリ(10)を選択して動作状態とする。」(第3頁左上欄第15行目?同頁右上欄第19行目)

(2の3)
「尚、上記実施例では、不良のメモリチップ(2A)がマスクROMの場合について説明したが、他のROM又はRAMであってもよい。」(第3頁左下欄第18行目?同頁同欄第20行目)

エ.引用例3に記載されている技術的事項
本願の優先権主張の日前に頒布された刊行物である特開平4-120643号公報(平成4年4月21日出願公開。以下、「引用例3」という。)には、図面とともに、以下の技術的事項が記載されている。

(3の1)
「ファームウェアが格納されている各ROMチップ単位でイネーブル許可を可能とするためのデータを格納するROMセレクトレジスタ21」(第2頁右上欄第8行目?同頁同欄第11行目)

(3の2)
「CPU5は送られてきた障害チップの番号をROMセレクトレジスタ21に格納させ、障害ROMに対応するROMセレクトレジスタ21の出力レベルを“L”レベルとする。以上で障害ROMはディセエーブル状態となる。」(第2頁左下欄第14行目?同頁同欄第18行目)

(3の3)
引用例3の図面第1図には、ROMセレクトレジスタ21と複数のROM31?3nが示され、ROMセレクトレジスタ21の個々のビット出力がそれぞれのROM31?3nに対応することが示され、ROMセレクトレジスタ21のあるビット出力の出力レベルが“L”レベルになると、NAND回路を介して、対応するROM31?3nのアクティブローである入力に、ノンアクティブ(引用例3の用語でいうところの「イネーブル」ではない「ディセエーブル」)を示す“H”レベルの信号が入力されることが示されている。

オ.メモリアクセス動作を不能化する手法に関する周知技術の認定
上記(2の1)に「チップセレクト回路(3)は、…(中略)…選択制御信号Sを出力し、所定のメモリチップ(2)を選択するようになっている。」と記載され、上記(2の2)に「通常のデータ読み出し時には、前述と同様に…(中略)…選択信号Sにより、所定のメモリチップ(2A)から所望のデータDが読み出され」、「メモリチップ(2A)の欠陥に対応した特定アドレスになると、切換信号発生回路(11)は、メモリ切換信号Eを有意にすると共に、…(中略)…メモリチップ(2A)の特定アドレスの欠陥をマスクする。…(改行)…メモリ切換信号Eは、インバータ回路(12)で反転されてチップセレクト回路(3A)に入力され、チップセレクト回路(3A)及びメモリチップ(2A)を全て非動作状態にする」と記載されているように、引用例2では、メモリチップ(2A)へのメモリアクセスの動作を不能化するように、当該メモリチップ(2A)を非動作状態にする選択信号(選択制御信号)Sを当該メモリチップ(2A)に入力するごとく、メモリチップ(2A)を制御するための手段(引用例2においては「切換信号発生回路(11)」及び「チップセレクト回路(3)」)を構成するものである。
上記(3の1)に「ファームウェアが格納されている各ROMチップ単位でイネーブル許可を可能とするためのデータを格納するROMセレクトレジスタ21」と記載され、上記(3の2)に「CPU5は送られてきた障害チップの番号をROMセレクトレジスタ21に格納させ、障害ROMに対応するROMセレクトレジスタ21の出力レベルを“L”レベルとする。以上で障害ROMはディセエーブル状態となる。」と記載されるとともに、上記(3の3)として示したごとく、引用例3の図面第1図には、ROMセレクトレジスタ21と複数のROM31?3nが示され、ROMセレクトレジスタ21の個々のビット出力がそれぞれのROM31?3nに対応することが示され、ROMセレクトレジスタ21のあるビット出力の出力レベルが“L”レベルになると、NAND回路を介して、対応するROM31?3nのアクティブローである入力に、ノンアクティブ(引用例3の用語でいうところの「イネーブル」ではない「ディセエーブル」)を示す“H”レベルの信号が入力されることが示されている。つまり、引用例3では、ROMチップ31?3nへのメモリアクセスの動作を不能化するように、当該ROMチップ31?3nをイネーブルでない状態にする信号を当該ROMチップ31?3nに入力するごとく、ROMチップ31?3nを制御するための手段(引用例3においては「ROMセレクトレジスタ21」及び「NAND回路」)を構成するものである。
以上のごとく引用例2及び引用例3に例示されている技術、すなわち、メモリチップへのメモリアクセスの動作を不能化するように、当該メモリチップをイネーブルでない状態にする信号を当該メモリチップに入力するごとく、メモリチップを制御するための手段を構成することは、当業者にとって周知な技術である(以下、この周知技術を「周知技術1」という。)。

5.対比
補正後の請求項1に係る発明と引用発明を比較する。

引用発明の「フラッシュメモリである不揮発性メモリチップ」は補正後の請求項1に係る発明における「フラッシュメモリダイ」に相当する。
引用発明の「CSP(Chip Size Package)の複合メモリモジュール」は補正後の請求項1に係る発明における「フラッシュメモリデバイス」に相当する。
引用発明の「不具合のある不揮発性メモリチップ」は補正後の請求項1に係る発明における「欠陥フラッシュメモリダイ」に相当する。
引用発明の「使用可能フラッシュメモリ容量を示す情報であるテスト履歴情報」は補正後の請求項1に係る発明における「使用可能フラッシュメモリ容量を示す情報」に相当する。

すると、補正後の請求項1に係る発明と引用発明とは、次の点で一致する。

<一致点>
複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、
フラッシュメモリデバイス内の1つまたは複数の欠陥フラッシュメモリダイを特定し、
特定された各ダイへのメモリアクセスの動作を不能化し、
前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする方法。

一方で、両者は、次の点で相違する。

<相違点>
補正後の請求項1に係る発明では「メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成」することによりなされるものであるのに対し、引用発明では「メモリアクセスの動作の不能化は、特定された不揮発性メモリチップの外部電源端子を切断することによりなされ」るものである点。

6.判断
上記相違点について検討する。

既に周知技術1として示したように、メモリチップへのメモリアクセスの動作を不能化するように、当該メモリチップをイネーブルでない状態にする信号を当該メモリチップに入力するごとく、メモリチップを制御するための手段を構成することは、当業者にとって周知な技術である。
また、メモリチップを制御するための手段をメモリコントローラとすることも、当業者であれば適宜なし得たことである。
引用発明と周知技術1はともに、メモリチップへのメモリアクセスの動作の可否に関するものであるので、引用発明におけるメモリアクセスの動作の不能化の手法として周知技術1を適用し、引用発明において、メモリアクセスの動作の不能化を、特定された不揮発性メモリチップの外部電源端子を切断することにより為すことに代えて、特定された不揮発性メモリチップへのアクセスを動作不能化するようにメモリコントローラを構成することにより為すように設計変更することに、特段の困難性はない。
よって、上記相違点は格別のものではない。

また、補正後の請求項1に係る発明が有する作用効果は、引用発明及び周知技術1から当業者が予測できた範囲内のものである。

よって、補正後の請求項1に係る発明は、引用発明及び周知技術1に基いて、当業者が容易に発明をすることができたものである。

7.小括
したがって、補正後の請求項1に係る発明は、その優先権主張の日前に日本国内又は外国において頒布された刊行物に記載された発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。つまり、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。
よって、上記補正却下の決定の結論のとおり決定する。

第3.本願発明の認定
平成23年2月1日付けの手続補正は上記のとおり却下されたので、本願の請求項1に係る発明(以下、「本願発明」という。)は、平成22年3月19日付けの手続補正により補正された、本願の特許請求の範囲の請求項1に記載されたとおりの次のものと認められる。

「複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、
フラッシュメモリデバイス内の1つまたは複数の欠陥フラッシュメモリダイを特定し、
特定された各ダイへのメモリアクセスの動作を不能化し、
前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする方法。」

第4.特許法第29条第1項第3号の検討
1.先行技術文献に記載されている発明の認定
原審が拒絶理由通知において引用した引用例1には、図面とともに、上記「第2.補正却下の決定」の「4.先行技術文献に記載されている技術的事項と先行技術文献に記載されている発明の認定」の「ア.引用例1に記載されている技術的事項」で示される技術的事項が記載されており、上記「第2.補正却下の決定」の「4.先行技術文献に記載されている技術的事項と先行技術文献に記載されている発明の認定」の「イ.引用発明の認定」にて、「引用発明」として認定したとおりの発明が記載されていると認められる。

2.対比・判断
本願発明は、補正後の請求項1に係る発明から「メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成し、」という発明特定事項を除いたものである。
上記「第2.補正却下の決定」の「5.対比」にて示したように、補正後の請求項1に係る発明と引用発明との相違点は、補正後の請求項1に係る発明における「メモリアクセスの動作の前記不能化は、前記特定されたダイへのアクセスを動作不能化するようにメモリコントローラを構成し、」という発明特定事項に基づくものであるから、当該発明特定事項のない本願発明と引用発明には相違点がなく、次の点で一致することになる。

<一致点>
複数のフラッシュメモリダイを有するフラッシュメモリデバイスを作動させる方法であって、
フラッシュメモリデバイス内の1つまたは複数の欠陥フラッシュメモリダイを特定し、
特定された各ダイへのメモリアクセスの動作を不能化し、
前記特定されたダイ以外の、前記フラッシュメモリデバイス内のダイの容量に基づく使用可能フラッシュメモリ容量を示す情報を前記フラッシュメモリデバイスに読み出し可能に記憶することを特徴とする方法。

よって、本願発明は引用例1に記載された発明である。
本願発明は、特許法第29条第1項第3号に該当し、特許を受けることができない。

第5.特許法第37条の検討
上記「第4.特許法第29条第1項第3号の検討」で示したように、本願発明は、本願の優先権主張の日前に既に公知であり、先行技術に対する貢献をもたらすものではないから、本願発明には、特許法第37条が委任する経済産業省令である特許法施行規則第25条の8で定める特別な技術的特徴はない。それゆえ、本願発明と、本願の請求項4乃至11、14乃至25に係る発明との間に、同一又は対応する特別な技術的特徴はない。よって、本願発明と、本願の請求項4乃至11、14乃至25に係る発明とは、特許法第37条が委任する経済産業省令である特許法施行規則第25条の8で定める技術的関係を有しているとはいえないから、本願は同法第37条に規定する要件を満たしていない。

第6.むすび
本願の請求項1に係る発明は、その優先権主張の日前に日本国内又は外国において頒布された刊行物に記載された発明であるから、特許法第29条第1項第3号に該当し、他の請求項について検討をするまでもなく、特許を受けることができない。
さらに、本願の請求項1に係る発明と、本願の請求項4乃至11、及び、14乃至25に係る発明とは、特許法第37条が委任する経済産業省令である特許法施行規則第25条の8で定める技術的関係を有しているとはいえないから、本願は同法第37条に規定する要件を満たしていない。

よって、結論のとおり審決する。
 
審理終結日 2012-03-13 
結審通知日 2012-03-16 
審決日 2012-03-30 
出願番号 特願2007-9576(P2007-9576)
審決分類 P 1 8・ 113- Z (G06F)
P 1 8・ 575- Z (G06F)
P 1 8・ 65- Z (G06F)
P 1 8・ 121- Z (G06F)
最終処分 不成立  
前審関与審査官 堀江 義隆  
特許庁審判長 西山 昇
特許庁審判官 石井 茂和
清木 泰
発明の名称 欠陥フラッシュメモリダイの動作不能化  
代理人 木村 秀二  
代理人 大塚 康徳  
代理人 下山 治  
代理人 大塚 康弘  
代理人 永川 行光  
代理人 高柳 司郎  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ