ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 1項3号刊行物記載 特許、登録しない。 G11C 審判 査定不服 2項進歩性 特許、登録しない。 G11C 審判 査定不服 5項独立特許用件 特許、登録しない。 G11C |
---|---|
管理番号 | 1268935 |
審判番号 | 不服2011-17893 |
総通号数 | 159 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2013-03-29 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2011-08-18 |
確定日 | 2013-01-16 |
事件の表示 | 特願2007-328602「相変化メモリの駆動方法とシステム」拒絶査定不服審判事件〔平成20年 7月24日出願公開、特開2008-171541〕について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
第1.手続の経緯 本願は、平成19年12月20日(パリ条約第4条の規定の例による優先権主張2007年1月12日、台湾)の特許出願であって、平成22年11月15日付けの拒絶理由通知に対して平成23年2月28日に意見書及び手続補正書が提出されたが、同年4月12日付けで拒絶査定がなされた。 これに対して、同年8月18日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、同年11月7日付けで審尋がなされ、平成24年4月12日に回答書が提出された。 第2.補正の却下の決定 【補正の却下の決定の結論】 平成23年8月18日に提出された手続補正書による手続補正を却下する。 【理由】 1.補正の内容 平成23年8月18日に提出された手続補正書による手続補正(以下「本件補正」という。)は、特許請求の範囲及び明細書を補正するものであって、そのうち、特許請求の範囲の補正については、補正前の特許請求の範囲の請求項1?22のうち、補正前の特許請求の範囲の請求項1、9及び18を、補正後の特許請求の範囲の請求項1、9及び18へと補正するものであり、補正前後の各請求項は次のとおりである。 (補正前) 「【請求項1】 相変化メモリの駆動方法であって、 前記相変化メモリへのアクセス回数を計数するステップと、 前記アクセス回数が第1既定値より大きいときに、前記相変化メモリに対してリフレッシュ動作を行うステップとを含み、 前記アクセス回数は、前記相変化メモリのリセット回数、セット回数または読み取り回数を含む相変化メモリの駆動方法。」 「【請求項9】 複数のメモリブロックを有する相変化メモリの駆動方法であって、 メモリブロックを選択するステップと、 前記選択されたメモリブロックへのアクセス回数を計数するステップと、 前記アクセス回数が第1既定値より大きいときに、前記選択されたメモリブロックを標記し、前記標記したメモリブロックに対して特定期間だけリフレッシュ動作を行うステップとを含み、 前記アクセス回数は、前記メモリブロックのリセット回数、セット回数または読み取り回数を含む相変化メモリの駆動方法。」 「【請求項18】 相変化メモリと、 スペアメモリと、 前記相変化メモリへのリセット回数、セット回数または読み取り回数を含むアクセス回数を計数する計数手段と、 前記アクセス回数が第1既定値より大きいときに、前記相変化メモリに対してリフレッシュ動作を行い、前記相変化メモリに予め保存されたデ-タを前記スペアメモリにコピーおよび保存し、前記相変化メモリに対してリセット電流を入力し、前記スペアメモリに保存されたデ-タを前記スペアメモリから前記相変化メモリにコピーおよび保存する前記メモリ制御手段とを備えることを特徴とする相変化メモリの駆動システム。」 (補正後) 「【請求項1】 相変化メモリに過度に書き込まれるのを防止するように駆動する相変化メモリの駆動方法であって、 前記相変化メモリへのアクセス回数を計数するステップと、 前記アクセス回数が第1既定値より大きいときに、前記相変化メモリに対してリフレッシュ動作を行うステップとを含み、 前記アクセス回数は、前記相変化メモリのリセット回数、セット回数および読み取り回数を含む相変化メモリの駆動方法。」 「【請求項9】 相変化メモリに過度に書き込まれるのを防止するように駆動する複数のメモリブロックを有する相変化メモリの駆動方法であって、 メモリブロックを選択するステップと、 前記選択されたメモリブロックへのアクセス回数を計数するステップと、 前記アクセス回数が第1既定値より大きいときに、前記選択されたメモリブロックを標記し、前記標記したメモリブロックに対して特定期間だけリフレッシュ動作を行うステップとを含み、 前記アクセス回数は、前記メモリブロックのリセット回数、セット回数および読み取り回数を含む相変化メモリの駆動方法。」 「【請求項18】 相変化メモリと、 スペアメモリと、 前記相変化メモリへのリセット回数、セット回数および読み取り回数を含むアクセス回数を計数する計数手段と、 前記アクセス回数が第1既定値より大きいときに、前記相変化メモリに過度に書き込まれるのを防止するため、前記相変化メモリに対してリフレッシュ動作を行い、前記相変化メモリに予め保存されたデ-タを前記スペアメモリにコピーおよび保存し、前記相変化メモリに対してリセット電流を入力し、前記スペアメモリに保存されたデ-タを前記スペアメモリから前記相変化メモリにコピーおよび保存する前記メモリ制御手段とを備えることを特徴とする相変化メモリの駆動システム。」 2.本件補正による補正事項 本件補正による補正事項を整理すると次のとおりである。 (1)補正事項1 補正前の請求項1の「相変化メモリの駆動方法」を、「相変化メモリに過度に書き込まれるのを防止するように駆動する相変化メモリの駆動方法」と補正すること。 (2)補正事項2 補正前の請求項1の「前記アクセス回数は、前記相変化メモリのリセット回数、セット回数または読み取り回数を含む」を、「前記アクセス回数は、前記相変化メモリのリセット回数、セット回数および読み取り回数を含む」と補正すること。 (3)補正事項3 補正前の請求項9の「複数のメモリブロックを有する相変化メモリの駆動方法」を、「相変化メモリに過度に書き込まれるのを防止するように駆動する複数のメモリブロックを有する相変化メモリの駆動方法」と補正すること。 (4)補正事項4 補正前の請求項9の「前記アクセス回数は、前記メモリブロックのリセット回数、セット回数または読み取り回数を含む」を、「前記アクセス回数は、前記メモリブロックのリセット回数、セット回数および読み取り回数を含む」と補正すること。 (5)補正事項5 補正前の請求項18の「前記相変化メモリへのリセット回数、セット回数または読み取り回数を含むアクセス回数」を、「前記相変化メモリへのリセット回数、セット回数および読み取り回数を含むアクセス回数」と補正すること。 (6)補正事項6 補正前の請求項18の「前記アクセス回数が第1既定値より大きいときに、前記相変化メモリに対してリフレッシュ動作を行い」を、「前記アクセス回数が第1既定値より大きいときに、前記相変化メモリに過度に書き込まれるのを防止するため、前記相変化メモリに対してリフレッシュ動作を行い」と補正すること。 3.新規事項の追加の有無、及び、補正の目的の適否等についての検討 (1)補正事項1について 補正事項1は、補正前の請求項1に係る発明の発明特定事項である「相変化メモリの駆動方法」を「相変化メモリに過度に書き込まれるのを防止するように駆動する相変化メモリの駆動方法」として、補正前の請求項1に係る発明の発明特定事項である「相変化メモリの駆動方法」について技術的限定を加えるものであるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 また、補正事項1により補正された部分は、本願の願書に最初に添付した明細書(以下「当初明細書」という。また、本願の願書に最初に添付した明細書又は図面をまとめて「当初明細書等」という。)の0030段落及び0037段落に記載されているものと認められるから、補正事項1は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。したがって、補正事項1は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たす。 (2)補正事項2について 補正事項2は、補正前の請求項1に係る発明の発明特定事項である「前記アクセス回数は、前記相変化メモリのリセット回数、セット回数または読み取り回数を含む」を「前記アクセス回数は、前記相変化メモリのリセット回数、セット回数および読み取り回数を含む」として補正前の請求項1に係る発明の発明特定事項である「アクセス回数」に技術的限定を加えるものであるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 また、補正事項2により補正された部分は、当初明細書の0035段落の「本実施例に提供された駆動方法は単一のリセット回数、セット回数、または読み取り回数に対して制御することができ、または総合的に考慮して相変化メモリのリセット回数、セット回数、または読み取り回数を制御することができる。」という記載から導き出せるものと認められるから、補正事項2は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。したがって、補正事項2は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たす。 (3)補正事項3について 補正事項3は、補正前の請求項9に係る発明の発明特定事項である「複数のメモリブロックを有する相変化メモリの駆動方法」を「相変化メモリに過度に書き込まれるのを防止するように駆動する複数のメモリブロックを有する相変化メモリの駆動方法」として、補正前の請求項9に係る発明の発明特定事項である「複数のメモリブロックを有する相変化メモリの駆動方法」について技術的限定を加えるものであるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 また、補正事項3により補正された部分は、当初明細書の0030段落及び0037段落に記載されているものと認められるから、補正事項3は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。したがって、補正事項3は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たす。 (4)補正事項4について 補正事項4は、補正前の請求項9に係る発明の発明特定事項である「前記アクセス回数は、前記相変化メモリのリセット回数、セット回数または読み取り回数を含む」を「前記アクセス回数は、前記相変化メモリのリセット回数、セット回数および読み取り回数を含む」として補正前の請求項9に係る発明の発明特定事項である「アクセス回数」に技術的限定を加えるものであるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 また、補正事項4により補正された部分は、当初明細書の0035段落の「本実施例に提供された駆動方法は単一のリセット回数、セット回数、または読み取り回数に対して制御することができ、または総合的に考慮して相変化メモリのリセット回数、セット回数、または読み取り回数を制御することができる。」という記載から導き出せるものと認められるから、補正事項4は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。したがって、補正事項4は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たす。 (5)補正事項5について 補正事項5は、補正前の請求項18に係る発明の発明特定事項である「前記相変化メモリへのリセット回数、セット回数または読み取り回数を含むアクセス回数」を「前記相変化メモリへのリセット回数、セット回数および読み取り回数を含むアクセス回数」として、補正前の請求項18に係る発明の発明特定事項である「アクセス回数」に技術的限定を加えるものであるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 また、補正事項5により補正された部分は、当初明細書の0035段落の「本実施例に提供された駆動方法は単一のリセット回数、セット回数、または読み取り回数に対して制御することができ、または総合的に考慮して相変化メモリのリセット回数、セット回数、または読み取り回数を制御することができる。」という記載から導き出せるものと認められるから、補正事項5は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。したがって、補正事項5は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たす。 (6)補正事項6について 補正事項6は、補正前の請求項18に係る発明の発明特定事項である「リフレッシュ動作」を「前記相変化メモリに過度に書き込まれるのを防止するため」に行うとして、補正前の請求項18に係る発明の発明特定事項である「リフレッシュ動作」に技術的限定を加えるものであるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。 また、補正事項6により補正された部分は、当初明細書の0030段落及び0037段落に記載されているものと認められるから、補正事項6は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。したがって、補正事項6は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たす。 (7)新規事項の追加の有無、及び、補正の目的の適否等についての検討のまとめ 以上検討したとおりであるから、本件補正は、特許法第17条の2第3項及び第5項に規定する要件を満たすものである。 また、補正前の請求項1に係る発明と補正後の請求項1に係る発明、補正前の請求項9に係る発明と補正後の請求項9に係る発明、及び、補正前の請求項18に係る発明と補正後の請求項18に係る発明とが、それぞれ、同一の又は対応する特別な技術的特徴を有するものであり、特許法第37条の発明の単一性の要件を満たす一群の発明に該当することは明らかである。 したがって、本件補正は、特許法第17条の2第4項に規定する要件を満たすものである。 4.独立特許要件についての検討 以上のように、本件補正は、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、次に、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか否か、すなわち、本件補正がいわゆる独立特許要件を満たすものであるか否かについて、以下において更に検討する。 (1)補正後の発明 本件補正による補正後の請求項1?22に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1?22に記載されている事項により特定されるとおりのものであり、そのうちの請求項1に係る発明(以下「補正発明」という。)は、その請求項1に記載されている事項により特定される、前記「1.補正の内容」において、補正後の請求項1として記載したとおりのものであり、再掲すると次のとおりである。 「【請求項1】 相変化メモリに過度に書き込まれるのを防止するように駆動する相変化メモリの駆動方法であって、 前記相変化メモリへのアクセス回数を計数するステップと、 前記アクセス回数が第1既定値より大きいときに、前記相変化メモリに対してリフレッシュ動作を行うステップとを含み、 前記アクセス回数は、前記相変化メモリのリセット回数、セット回数および読み取り回数を含む相変化メモリの駆動方法。」 (2)引用刊行物及び引用発明 (2-1)引用例:特開2005-182909号公報 本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開2005-182909号公報(以下、「引用例」という。)には、「不揮発性半導体記憶装置」(発明の名称)に関して、図10、図11及び図12とともに次の記載がある(下線は、参考のため、当審において付したもの。以下、他の刊行物に同じ。)。 a.「【0001】 本発明は、不揮発性半導体記憶装置に係り、特に高速の書込み・消去を行うことができ、データ保持特性に優れるByte書換え型EEPROMにおいて、微細な実効セル面積を実現し、かつ、書込み・消去時のディスターブによるデータの損失防止を可能にする技術に関する。」 b.「【0003】 こうしたデータ格納用途のByte書換え型EEPROMで課題となるのが、非選択セルにおける書込み時のディスターブ及び消去時のディスターブである。ここでいうディスターブとは、あるメモリセルを選択しそのメモリセルの書込みもしくは消去を行うとき、選択したメモリセルに印加する電圧が同じ配線に接続されている非選択のメモリセルにも印加され、非選択のメモリセルが弱い書込み及び消去をされて徐々にデータが失われていく現象である。フラッシュEEPROMにおいて、書込み時もしく消去時に高電圧を印加する配線と同一の配線に接続されたメモリセルのブロックを一括で消去する場合、消去時のディスターブは問題とはならず、書込み時のディスターブも1回の書込みを行う間に受けるのみである。これに対し、Byte書換え型のEEPROMでは、最悪の場合、同一ブロック内の他のすべてのByteが10万回書き換えられる間中全く書込み及び消去をされないセルが存在することがあり、このセルは、10万回×(ブロック内のバイト数-1)分のディスターブを受け続ける。このように、Byte書き換え型EEPROMは、フラッシュEEPROMと比べ、遥かにディスターブの条件が厳しくなる。」 c.「【0018】 図10は、本発明の実施形態のByte書換え型EEPROMモジュールのブロック図である。従来のEEPROMモジュールを構成するメモリアレイ1、ビット線デコーダ・ドライバ2、ワード線デコーダ・ドライバ3、センスアンプ・書込み定電流MOS4、電源回路5、主制御部6に加えて、リフレッシュ制御回路7とデータ一時保管領域8を設けてある。EEPROMメモリアレイは、データ記憶ブロック9とErase/WriteカウンタエリアEW CT10からなる。データ記憶ブロックがリフレッシュの単位となり、図5?図7に示したリフレッシュブロックに対応する。ここでは、例として1バイト×1024ビットのデータ記憶ブロックが128個ある構成を示した。データ記憶ブロック9内のメモリセルは共通のソース線もしくはメモリゲート線と接続されており、書き換えは1バイト単位で行う。Erase/WriteカウンタエリアEW CT10は、データ記憶ブロックに対応した数だけ設けてある。このErase/WriteカウンタエリアEW CTに、対応するデータ記憶エリア内で行われた書換え回数を記憶する。データ記憶ブロック内とErase/WriteカウンタエリアEW CT内での消去及び書込みが相互に及ぼすディスターブを避けるため、両者を構成するメモリセルは共通のソース線及びメモリゲート線で接続されないようにすることが望ましい。」 d.「【0019】 図11は、本発明の消去、書込み及びディスターブ時間をリセットするリフレッシュ動作を示すフローチャートである。図10の中のNo.54 Block内の1バイトをErase及びWriteする場合の例を示した。 上位装置又はCPUは、まずNo.54 Blockの1バイトの消去と書込みを実行する。次にNo.54に対応するErase/Writeカウンタエリア(EW CT)をリードする。このリード値と予め決められた値yと比較し、リード値がy以下の場合には、EW CTを一旦Eraseし、EW CTをErase前にリードした値に+1を加えた値をEW CTにWriteする。これで、消去及び書込み動作が終了する。 【0020】 リード値がyより大きい場合にはリフレッシュ動作を行う。まず、No.54 Blockデータを全てリードし、No.54 Block全てのデータを、データ記憶ブロック9と同等かそれ以上のデータ容量を有するデータ一時保管メモリ10にWriteする。データ一時保管メモリとしては、SRAMやDRAM等の揮発性メモリもしくはEEPROMを構成する不揮発性メモリのどちらでも良い。但し、データ一時保管メモリとして不揮発性メモリを使用した場合は、対象BlockデータをWriteする以前に、データ一時保管メモリデータをEraseしておく必要がある。 【0021】 No.54 Block全てのデータをデータ一時保管メモリにWrite終了後、次にNo.54 Block内及びNo.54 Blockに対応するEW CT内の全てのデータをEraseする。次に、データ一時保管メモリのデータをNo.54 BlockにWriteする。以上でリフレッシュ動作が終了し、リフレッシュ動作を行った場合の消去及び書込み動作も終了する。 上記yの値は、メモリセルのディスターブ耐性によって決まり、例えば、10万回の消去・書込みに対するディスターブ耐性を有するメモリセルの場合、yの値は10万回に設定する。ちなみに、図10に示すEEPROMメモリアレイのブロック構成において本リフレッシュ動作を行わずに10万回の書き換えを保証する場合、最悪のケースで10万回×1023bytes≒1億回の消去及び書込みに対するディスターブ耐性が要求される。すなわち、本発明のリフレッシュ動作では、ディスターブにより弱い消去もしくは弱い書込みを受ける時間をある指定した書換え回数毎にリセットすることで大幅にディスターブによるデータの損失を防ぐことができる。 以上図11では、一度の書換えで1ブロック内の1バイトのみを消去・書込み及びリフレッシュ動作する場合の動作シーケンスを説明したが、実際には複数ブロックに存在する複数バイトのセルを消去及び書込みすることもありうる。この複数ブロックに存在する複数バイトを消去・書込みする場合の動作シーケンスの実施例を図12及び図13に示す。」 e.「【0024】 以上、図11?図13に示すシーケンスを用いて、本発明の消去、書込み及びリフレッシュの動作について説明したが、消去のみもしくは書込みのみを行う場合でも、EW CTのリード値と予め決められた値yと比較し、リード値がy以下の場合には、EW CTの値に+1を加え、リード値がyより大きい場合にはリフレッシュ動作を実行するようにする。但し、消去もしくは書込みのどちらか一方のみのディスターブが問題となる場合、その動作を行ったときにのみ、EW CTのカウント及びリフレッシュ動作を行えば良い。上記の書き換え回数のカウント方法は、消去と書込みの動作で1回としたが、書込みと消去のそれぞれで1回とカウントしても構わない。」 f.「【0026】 以上の実施例では、スプリットゲート型MONOSメモリセルで構成される不揮発性メモリを示したが、スプリットゲート型ではなく公知文献USP6,011,725に記載されているような単ゲート型の不揮発性メモリにおいても、また、MONOSメモリではなく浮遊ゲート中に電荷を蓄積する不揮発性メモリにおいても、同様にディスターブによるデータの損失を防止することができる。さらには、FeRAM、相変化メモリ、MRAM等の不揮発性メモリにおいても、本発明の効果は有効である。」 (2-2)引用発明 A.前記摘記事項aの「本発明は、不揮発性半導体記憶装置に係り、特に高速の書込み・消去を行うことができ、データ保持特性に優れるByte書換え型EEPROMにおいて、微細な実効セル面積を実現し、かつ、書込み・消去時のディスターブによるデータの損失防止を可能にする技術に関する。」という記載における「かつ、書込み・消去時のディスターブによるデータの損失防止を可能にする技術」の記載から、引用例には、「ディスターブによるデータの消失防止を可能にする」「Byte書換え型EEPROM」の駆動方法に関する発明が記載されていることは明らかである。 また、摘記事項fの「さらには、FeRAM、相変化メモリ、MRAM等の不揮発性メモリにおいても、本発明の効果は有効である。」という記載から、上記「Byte書換え型EEPROM」を「相変化メモリ」に置き換えることが記載されている。 結局、引用例には、「ディスターブによるデータの消失防止を可能にする」「相変化メモリ」の駆動方法に関する発明が記載されているといえる。 B.また、摘記事項cの「このErase/WriteカウンタエリアEW CTに、対応するデータ記憶エリア内で行われた書換え回数を記憶する。」における「書換え回数」は、上記「Byte書換え型EEPROM」を「相変化メモリ」に置き換えたときは、「相変化メモリ」の「書換え回数」であるといえるから、引用例の「相変化メモリ」の駆動方法は、「相変化メモリ」の「書換え回数」を計数して、「Erase/WriteカウンタエリアEW CT」に「記憶」するステップを備えていることは明らかである。 C.摘記事項dの「図11は、本発明の消去、書込み及びディスターブ時間をリセットするリフレッシュ動作を示すフローチャートである。…(中略)…上位装置又はCPUは、まずNo.54 Blockの1バイトの消去と書込みを実行する。次にNo.54に対応するErase/Writeカウンタエリア(EW CT)をリードする。このリード値と予め決められた値yと比較し、リード値がy以下の場合には、EW CTを一旦Eraseし、EW CTをErase前にリードした値に+1を加えた値をEW CTにWriteする。これで、消去及び書込み動作が終了する。」、「リード値がyより大きい場合にはリフレッシュ動作を行う。」という記載から、引用例の「相変化メモリ」の駆動方法は、「相変化メモリ」の「書換え回数」が「予め決められた値y」より「大きい場合」には、「相変化メモリ」に対して「リフレッシュ動作を行う」ステップを備えていることは明らかである。 D.摘記事項eの「上記の書き換え回数のカウント方法は、消去と書込みの動作で1回としたが、書込みと消去のそれぞれで1回とカウントしても構わない。」という記載から、引用例には、「相変化メモリ」の「書換え回数」は、前記「相変化メモリ」への「書込みと消去のそれぞれで1回とカウント」することも記載されているといえる。 以上A?Dから、引用例には次の発明(以下「引用発明」という。)が記載されているものと認められる。 「ディスターブによるデータの消失防止を可能にする相変化メモリの駆動方法であって、 前記相変化メモリの書換え回数を計数して、Erase/WriteカウンタエリアEW CTに記憶するステップと、 前記書換え回数が予め決められた値yより大きい場合には、前記相変化メモリに対してリフレッシュ動作を行うステップとを含み、 前記書換え回数は、前記相変化メモリへの書込みと消去のそれぞれで1回とカウントする相変化メモリの駆動方法。」 (3)対比 (3-1)補正発明と引用発明との対比 ア.引用発明は、「前記書換え回数が予め決められた値yより大きい場合には、前記相変化メモリに対してリフレッシュ動作を行う」ことで「ディスターブによるデータの消失防止を可能にする」ものである。 ここで、「(2-1)引用例」の摘記事項bにおける、「ここでいうディスターブとは、あるメモリセルを選択しそのメモリセルの書込みもしくは消去を行うとき、選択したメモリセルに印加する電圧が同じ配線に接続されている非選択のメモリセルにも印加され、非選択のメモリセルが弱い書込み及び消去をされて徐々にデータが失われていく現象である。……同一ブロック内の他のすべてのByteが10万回書き換えられる間中全く書込み及び消去をされないセルが存在することがあり、このセルは、10万回×(ブロック内のバイト数-1)分のディスターブを受け続ける。」との記載から、前記「ディスターブ」とは、引用発明の「相変化メモリ」の選択したセルの「書換え」が繰り返されると、非選択のセルのデータが、徐々に失われていく現象をいう。 したがって、引用発明の前記「ディスターブによるデータの消失防止を可能にする」とは、「予め決められた値y」を超える「回数」という過度な「書換え」が「相変化メモリ」になされて「データの消失」が生じるのを、「リフレッシュ動作を行う」ことで「防止」していることである、といえる。 よって、引用発明の「ディスターブによるデータの消失防止を可能にする相変化メモリの駆動方法」は、補正発明の「相変化メモリに過度に書き込まれるのを防止するように駆動する相変化メモリの駆動方法」に相当している。 イ.引用発明において、「書換え」は当然に「相変化メモリ」へのアクセス動作の一つである。 したがって、相変化メモリへの書換え回数を計数することは、相変化メモリへのアクセス回数を計数することの、下位概念である。 よって、引用発明の「前記相変化メモリへの書換え回数を計数して、Erase/WriteカウンタエリアEW CTに記憶するステップ」は、補正発明の「前記相変化メモリへのアクセス回数を計数するステップ」に相当している。 ウ.引用発明の「予め決められた値y」は、既定値である。 したがって、引用発明の「前記アクセス回数が予め決められた値yより大きい場合には、前記相変化メモリに対してリフレッシュ動作を行うステップとを含み」は、補正発明の「前記アクセス回数が第1既定値より大きいときに、前記相変化メモリに対してリフレッシュ動作を行うステップとを含み」に相当している。 エ.一般に、相変化メモリにおいて、材料を結晶化させる操作をセットと称し、材料をアモルファス状態にさせる、ないしは、非結晶化させる操作をリセットと称することは技術常識である。 してみれば、引用発明の「相変化メモリへの書込み」とは、データ“1”を書き込むかデータ“0”を書き込むかに応じて、「相変化メモリ」を「セット」するか「リセット」するかを意味することは、明らかである。 また、引用発明の「相変化メモリ」の「消去」とは、「相変化メモリ」を「セット」か「リセット」かのどちらかの状態にする(一般には「リセット」であると認められる)ことを意味することも、明らかである。 したがって、引用発明の「相変化メモリへの書込みと消去のそれぞれで1回とカウントする」において、「書込み」の「1回」あるいは「消去」の「1回」のいずれの場合も、前記「相変化メモリ」は「セット」か「リセット」のどちらかが「1回」なされるものである。すなわち、引用発明は、「前記相変化メモリ」のリセット、セットの「それぞれで1回とカウントする」ものである。 以上から、引用発明の「前記書換え回数は、前記相変化メモリへの書込みと消去のそれぞれで1回とカウントすること」と、補正発明の「前記アクセス回数は、前記相変化メモリのリセット回数、セット回数および読み取り回数を含む」こととは、アクセス回数は、相変化メモリのリセット回数、セット回数を含む点で一致している。 (3-2)一致点と相違点 以上を総合すると、補正発明と引用発明とは、 (一致点) 「相変化メモリに過度に書き込まれるのを防止するように駆動する相変化メモリの駆動方法であって、 前記相変化メモリへのアクセス回数を計数するステップと、 前記アクセス回数が第1既定値より大きいときに、前記相変化メモリに対してリフレッシュ動作を行うステップとを含み、 前記アクセス回数は、前記相変化メモリのリセット回数、セット回数を含む相変化メモリの駆動方法。」 である点で一致し、次の点で相違する。 (相違点) 補正発明の「前記アクセス回数」は「前記相変化メモリのリセット回数、セット回数および読み取り回数を含」むのに対して、引用発明は、「前記相変化メモリへの書込みと消去のそれぞれで1回とカウントする」、すなわち、「前記相変化メモリ」のリセット、セットの「それぞれで1回とカウントする」ため、引用発明の「前記書換え回数」は「読み取り回数」を含まない点。 (4)相違点についての当審の判断 ア.書き換え可能な不揮発性メモリは、一旦書き換えたデータを、繰り返し読み出すような用途に使用するのが、一般である。 したがって、引用発明の「相変化メモリ」も、書き換え可能な不揮発性メモリであるから、データの「書換え」、すなわち、セットまたはリセットも行われるが、それ以上の頻度でデータの読み出しが行われていると認められる。 イ.そして、相変化メモリにおけるディスターブが、書き込みや消去時に印加される書き込み電圧や消去電圧だけでなく、データの読み出し時に印加される読み出し電圧によっても発生することは、例えば下記の周知例1?周知例3に記載されているように、相変化メモリの技術分野においては技術常識である。 そして、ディスターブによるデータの消失防止を可能にする相変化メモリの駆動方法として、相変化メモリの読み出し回数をカウントし、読み出し回数をモニタして所定回数に達した時に、内部回路にリフレッシュ要求することは、平成23年4月12日付けでなされた拒絶査定において例示された、下記の周知例1に記載されるように、従来周知の技術事項である。 ウ.したがって、引用発明に接した当業者であれば、引用発明の「前記書換え回数」に読み出し回数も加えるようにして、補正発明のように構成することは容易になし得たことである。 よって、相違点は、当業者が容易になし得た範囲に含まれる程度のものである。 エ.周知例1:特開2006-202383号公報 本願の優先権主張の日前に日本国内において頒布され、平成23年4月12日付けでなされた拒絶査定において例示された刊行物である特開2006-202383号公報(以下「周知例1」という。)には、「メモリ装置及びそのリフレッシュ方法」(発明の名称)に関して、図12とともに次の記載がある。 ・「【0001】 本発明は、プログラム可能な抵抗素子付き(相変化)メモリとそのリフレッシュ方法に関する。」 ・「【0004】 そして、相変化メモリは、読み出し・書込みの繰り返しを重ねるたびに、素子特性の悪化が発生し記憶データが破壊される可能性がある。」 ・「【0009】 相変化素子は、不揮発性メモリ素子ではあるが、リードディスターブにより、相変化素子に電圧・電流が加わることにより、相変化素子の抵抗値の変化が起こり、リテンション特性と読み出しマージンを悪化させる。」 ・「【0021】 本発明に係るメモリ装置は、別のアスペクトにおいて、相変化素子を備えたメモリセルの読み出し回数をカウントし、読み出し回数をモニタして所定回数に達した時に、内部回路にリフレッシュ要求する構成としてもよい。」 したがって、周知例1には、ディスターブによるデータの消失防止を可能にする相変化メモリの駆動方法であって、読み出しの繰り返しを重ねても、素子特性の悪化が発生し記憶データが破壊される可能性があることから、相変化メモリの読み出し回数をカウントし、読み出し回数をモニタして所定回数に達した時に、内部回路にリフレッシュ要求することが、記載されている。 オ.周知例2:特開2005-108395号公報 本願の優先権主張の日前に日本国内において頒布された刊行物である特開2005-108395号公報(以下「周知例2」という。)には、「記憶装置」(発明の名称)に関して、次の記載がある。 ・「【0001】 この発明は、記憶装置に関し、より特定的には、相変化メモリの高信頼性化に関する。」 ・「【0006】 セルの徐熱が起こるとデータ“1”を保持していたメモリセルが加熱されることにより多結晶状態となりデータ“1”が破壊される。この書込時のデータの破壊をライトディスターブと本明細書では称する。」 ・「【0008】 第2にはリードディスターブの問題である。メモリセルから読出を行なう際にも、ヒータや相変化素子に読出電流Ireadが流れ、ある程度の熱が発生する。書込電流Iwrite/読出電流Ireadを、3桁以上に大きく保たないと読出電流Ireadによる発熱が徐熱となり、データ“1”が破壊されてしまう。セルの徐熱が起こるとデータ“1”を保持していたメモリセルが加熱されることにより多結晶状態となりデータ“1”が破壊される。この読出時のデータの破壊をリードディスターブと本明細書では称する。したがって、データ“1”を読出す際の読出電流値を小さく抑えるためにメモリセルの抵抗Rcell(H)を大きくする必要があり、データ“0”の書込が遅くなる。 【0009】 本発明は、ライトディスターブおよびリードディスターブの問題を解決し信頼性が高められた記憶装置を提供することを目的とする。」 上記記載から、周知例2には、相変化メモリにおけるディスターブが、書き込みや消去時に印加される書き込み電圧や消去電圧だけでなく、データの読み出し時に印加される読み出し電圧によっても発生することが、記載されている。 カ.周知例3:特開2006-221691号公報 本願の優先権主張の日前に日本国内において頒布された刊行物である特開2006-221691号公報(以下「周知例3」という。)には、「半導体記憶装置およびその書込み方法」(発明の名称)に関して、次の記載がある。 ・「【0001】 本発明は、半導体記憶装置およびその書込み方法に関し、特にプログラム可能な抵抗素子付きメモリを用いる半導体記憶装置およびその書込み方法に関する。」 ・「【0005】 ところで、相変化素子は、不揮発性メモリ素子ではあるが、リードディスターブによって、相変化素子に電圧・電流が加わり、相変化素子の抵抗値の変化が起こり、リテンション特性と読み出しマージンを悪化させる。 【0006】 また同様にして、ライト時においても、同様のディスターブにより相変化素子に電圧・電流が加わることにより、その抵抗値の変化が時間とともに劣化していくことが知られている。図6は、書込み・読み出しにおける相変化素子の抵抗値の変化を示す図である。横軸は、読出し/書き込み回数、縦軸は、相変化素子のSet/Resetの抵抗値である。読出し/書き込み回数の増加と共に、素子抵抗値の低下が見られる。」 上記記載から、周知例3には、相変化メモリにおけるディスターブが、書き込みや消去時に印加される書き込み電圧や消去電圧だけでなく、データの読み出し時に印加される読み出し電圧によっても発生することが、記載されている。 キ.以上検討したとおりであるから、補正発明と引用発明との相違点は、従来周知の技術事項を勘案して、引用発明から当業者が容易になし得た範囲に含まれる程度のものである。 したがって、補正発明は従来周知の技術事項を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができない。 (5)独立特許要件についてのまとめ 以上から、補正後の特許請求の範囲の請求項1に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、本件補正は、平成23年法律第63号改正附則第2条第18項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第6項において準用する同法第126条第5項の規定に適合しない。 5.小括 以上検討したとおり、本件補正は、平成23年法律第63号改正附則第2条第18項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第6項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3.本願発明について 1.本願発明 前記のとおり、平成23年8月18日に提出された手続補正書による手続補正は却下されたので、本願の請求項1?22に係る発明は、平成23年2月28日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1?22に記載されている事項により特定されるとおりのものであり、そのうちの請求項1に係る発明(以下「本願発明」という。)は、その請求項1に記載されている事項により特定される、前記「第2.補正の却下の決定」の「1.補正の内容」において補正前の請求項1として記載したとおりのものであり、再掲すると次のとおりである。 「【請求項1】 相変化メモリの駆動方法であって、 前記相変化メモリへのアクセス回数を計数するステップと、 前記アクセス回数が第1既定値より大きいときに、前記相変化メモリに対してリフレッシュ動作を行うステップとを含み、 前記アクセス回数は、前記相変化メモリのリセット回数、セット回数または読み取り回数を含む相変化メモリの駆動方法。」 2.引用刊行物及び引用発明 引用例の記載については、前記「第2.補正の却下の決定」の「4.独立特許要件についての検討」の「(2)引用刊行物及び引用発明」において、「(2-1)引用例」の項で摘記したとおりである。そして、引用発明については、同「(2-2)引用発明」の項において認定したとおりであり、再掲すると次のとおりである。 「ディスターブによるデータの消失防止を可能にする相変化メモリの駆動方法であって、 前記相変化メモリの書換え回数を計数して、Erase/WriteカウンタエリアEW CTに記憶するステップと、 前記書換え回数が予め決められた値yより大きい場合には、前記相変化メモリに対してリフレッシュ動作を行うステップとを含み、 前記書換え回数は、前記相変化メモリへの書込みと消去のそれぞれで1回とカウントする相変化メモリの駆動方法。」 3.本願発明と引用発明との対比判断 ア.引用発明の「ディスターブによるデータの消失防止を可能にする相変化メモリの駆動方法」は、本願発明の「相変化メモリの駆動方法」に相当している。 イ.「第2.補正の却下の決定」の「4.独立特許要件についての検討」の「(3)対比」の「(3-1)補正発明と引用発明との対比」の「イ」で検討したように、引用発明の「前記相変化メモリへの書換え回数を計数して、Erase/WriteカウンタエリアEW CTに記憶するステップ」は、本願発明の「前記相変化メモリへのアクセス回数を計数するステップ」に相当している。 ウ.同「(3-1)補正発明と引用発明との対比」の「ウ」で検討したように、引用発明の「前記アクセス回数が予め決められた値yより大きい場合には、前記相変化メモリに対してリフレッシュ動作を行うステップとを含み」は、本願発明の「前記アクセス回数が第1既定値より大きいときに、前記相変化メモリに対してリフレッシュ動作を行うステップとを含み」に相当している。 エ.同「(3-1)補正発明と引用発明との対比」の「エ」で検討したように、引用発明の「相変化メモリへの書込みと消去のそれぞれで1回とカウントする」において、「書込み」の「1回」あるいは「消去」の「1回」のいずれの場合も、前記「相変化メモリ」は「セット」か「リセット」のどちらかが「1回」なされるものである。すなわち、引用発明は、「前記相変化メモリ」のリセット、セットの「それぞれで1回とカウントする」ものである。 一方、本願発明において、「前記アクセス回数は、前記相変化メモリのリセット回数、セット回数または読み取り回数を含む」ことは、文理解釈上、「前記アクセス回数は、前記相変化メモリのリセット回数、セット回数」を「含む」ことを包含している。 したがって、引用発明の「前記書換え回数は、前記相変化メモリへの書込みと消去のそれぞれで1回とカウントすること」は、本願発明の「前記アクセス回数は、前記相変化メモリのリセット回数、セット回数または読み取り回数を含む」ことに相当している。 オ.以上を総合すると、本願発明と引用発明とは、 「相変化メモリの駆動方法であって、 前記相変化メモリへのアクセス回数を計数するステップと、 前記アクセス回数が第1既定値より大きいときに、前記相変化メモリに対してリフレッシュ動作を行うステップとを含み、 前記アクセス回数は、前記相変化メモリのリセット回数、セット回数を含む相変化メモリの駆動方法。」である点で一致し、両者に実質的な相違があるとは認められない。 したがって、本願発明と引用発明とは、同一の発明である。 カ.以上から、本願発明は引用例に記載された発明である。 第4.むすび 以上のとおり、本願発明は、引用例に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。 したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。 よって、結論のとおり審決する。 |
審理終結日 | 2012-08-23 |
結審通知日 | 2012-08-24 |
審決日 | 2012-09-05 |
出願番号 | 特願2007-328602(P2007-328602) |
審決分類 |
P
1
8・
575-
Z
(G11C)
P 1 8・ 113- Z (G11C) P 1 8・ 121- Z (G11C) |
最終処分 | 不成立 |
前審関与審査官 | 加藤 俊哉 |
特許庁審判長 |
鈴木 匡明 |
特許庁審判官 |
早川 朋一 恩田 春香 |
発明の名称 | 相変化メモリの駆動方法とシステム |
代理人 | 大貫 敏史 |
代理人 | 稲葉 良幸 |