• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 G09G
審判 査定不服 2項進歩性 特許、登録しない。 G09G
審判 査定不服 1項3号刊行物記載 特許、登録しない。 G09G
管理番号 1292566
審判番号 不服2013-1422  
総通号数 179 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2014-11-28 
種別 拒絶査定不服の審決 
審判請求日 2013-01-25 
確定日 2014-10-08 
事件の表示 特願2006-154220「表示装置及びその駆動方法」拒絶査定不服審判事件〔平成19年 1月18日出願公開、特開2007- 11322〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
平成18年 6月 2日:特許出願
(優先権 平成17年6月30日 大韓民国)
平成22年 6月24日:手続補正書(以下「手続補正1」という。)
平成23年 8月 2日付け:拒絶理由通知
平成23年11月 8日:手続補正書(以下「手続補正2」という。)
平成24年 9月18日付け:手続補正2の補正の却下の決定
平成24年 9月18日付け:拒絶査定
平成25年 1月25日:手続補正書(以下「本件補正」という。)
平成25年 1月25日:審判請求
平成25年 5月15日:前置報告
平成25年 8月 1日:審尋
平成25年12月 6日:回答書

第2 補正却下の決定
[結論]
本件補正を却下する。

[理由]
1 補正の内容
本件補正は,特許請求の範囲を補正するものである。
(1) 補正前の特許請求の範囲
本件補正前の特許請求の範囲は,以下のとおりである。
「【請求項1】
データ配線と,
前記データ配線と交差する第1ゲート配線及び第2ゲート配線と,
連続した第1及び第2スイッチング薄膜トランジスタ,第1駆動薄膜トランジスタ,第1有機電界発光ダイオード,並びに第1キャパシターを含む第1画素と,
連続した第3及び第4スイッチング薄膜トランジスタ,第2駆動薄膜トランジスタ,第2有機電界発光ダイオード,並びに第2キャパシターを含む第2画素とを含み,
前記第1スイッチング薄膜トランジスタは前記データ配線及び前記第1ゲート配線に連結され,前記第2スイッチング薄膜トランジスタは前記第1ゲート配線に接続され,前記第1有機電界発光ダイオードは前記第1駆動薄膜トランジスタに接続され,並びに前記第1キャパシターは前記第1駆動薄膜トランジスタに接続され,
前記第3スイッチング薄膜トランジスタは前記データ配線及び前記第2ゲート配線に連結され,前記第4スイッチング薄膜トランジスタは前記第1ゲート配線に接続され,前記第2有機電界発光ダイオードは前記第2駆動薄膜トランジスタに接続され,並びに前記第2キャパシターは前記第2駆動薄膜トランジスタに接続され,
前記第1乃至第4スイッチング薄膜トランジスタは同じn-タイプ又はｐ-タイプの薄膜トランジスタであることを特徴とする有機電界発光方式の表示装置。

【請求項2】
水平周期のうち第1期間及び第2期間に,第1画素の第1スイッチング素子をターンオンして,前記第1期間に,第2画素の第2スイッチング素子をターンオンする段階と,
前記第1期間及び第2期間の各々に,第1データ信号及び第2データ信号を,前記第1画素及び第2画素に連結されたデータ配線に印加する段階とを含み,
前記第1スイッチング素子は,連続した第1及び第2スイッチング薄膜トランジスタを含み,前記第2スイッチング素子は,連続した第3及び第4スイッチング薄膜トランジスタを含み,
前記第1画素は更に,第1駆動薄膜トランジスタ,第1有機電界発光ダイオード,及び第1キャパシターを含み,
前記第1スイッチング薄膜トランジスタは前記データ配線及び第1ゲート配線に連結され,前記第2スイッチング薄膜トランジスタは前記第1ゲート配線に接続され,前記第1有機電界発光ダイオードは前記第1駆動薄膜トランジスタに接続され,並びに前記第1キャパシターは前記第1駆動薄膜トランジスタに接続され,
前記第2画素は更に,第2駆動薄膜トランジスタ,第2有機電界発光ダイオード,及び第2キャパシターを含み,
前記第3スイッチング薄膜トランジスタは前記データ配線及び第2ゲート配線に連結され,前記第4スイッチング薄膜トランジスタは前記第1ゲート配線に接続され,前記第2有機電界発光ダイオードは前記第2駆動薄膜トランジスタに接続され,並びに前記第2キャパシターは前記第2駆動薄膜トランジスタに接続され,
前記第1乃至第4スイッチング薄膜トランジスタは同じn-タイプ又はｐ-タイプの薄膜トランジスタであることを特徴とする有機電界発光方式の表示装置の駆動方法。

【請求項3】
前記第1スイッチング素子及び第2スイッチング素子をターンオンする段階は,前記第1期間及び第2期間に,前記第1スイッチング素子に含まれる第1スイッチングトランジスタ及び第2スイッチングトランジスタと,前記第2スイッチング素子に含まれる第3スイッチングトランジスタとに,第1オンゲート信号を印加する段階と,
前記第1期間に,前記第2スイッチング素子に含まれる第4スイッチングトランジスタに,第2オンゲート信号を印加する段階とを含み,
前記第1スイッチングトランジスタ及び第2スイッチングトランジスタは,直列連結されて,前記第3スイッチングトランジスタ及び第4スイッチングトランジスタは,直列連結されることを特徴とする請求項2に記載の表示装置の駆動方法。

【請求項4】
前記第1期間は,前記第2期間より水平周期において早い期間であることを特徴とする請求項3に記載の表示装置の駆動方法。

【請求項5】
前記第1期間及び第2期間の各々は,前記水平周期の半分に当たることを特徴とする請求項4に記載の表示装置の駆動方法。

【請求項6】
水平周期のうち第1期間及び第2期間の各々に,第1データ信号及び第2データ信号を,データ配線を通して供給する段階と,
前記第1期間及び第2期間の各々に,前記第1データ信号及び第2データ信号を第1画素に蓄積して,前記第1期間に前記第1データ信号を第2画素に蓄積する段階とを含み,
前記第1画素は,連続した第1及び第2スイッチング薄膜トランジスタ,第1駆動薄膜トランジスタ,第1有機電界発光ダイオード,並びに第1キャパシターを含み,
前記第1スイッチング薄膜トランジスタは前記データ配線及び第1ゲート配線に連結され,前記第2スイッチング薄膜トランジスタは前記第1ゲート配線に接続され,前記第1有機電界発光ダイオードは前記第1駆動薄膜トランジスタに接続され,並びに前記第1キャパシターは前記第1駆動薄膜トランジスタに接続され,
前記第2画素は,連続した第3及び第4スイッチング薄膜トランジスタ,第2駆動薄膜トランジスタ,第2有機電界発光ダイオード,並びに第2キャパシターを含み,
前記第3スイッチング薄膜トランジスタは前記データ配線及び第2ゲート配線に連結され,前記第4スイッチング薄膜トランジスタは前記第1ゲート配線に接続され,前記第2有機電界発光ダイオードは前記第2駆動薄膜トランジスタに接続され,並びに前記第2キャパシターは前記第2駆動薄膜トランジスタに接続され,
前記第1乃至第4スイッチング薄膜トランジスタは同じn-タイプ又はｐ-タイプの薄膜トランジスタであることを特徴とする有機電界発光方式の表示装置の駆動方法。

【請求項7】
前記第1データ信号及び第2データ信号を蓄積する段階は,前記第1データ信号が,前記第1画素の第1スイッチング素子と前記第2画素の第2スイッチング素子に入力される段階と,
前記第2データ信号が,前記第1スイッチング素子に入力されて,前記第2スイッチング素子に入力されない段階とを含むことを特徴とする請求項6に記載の表示装置の駆動方法。」

(2) 補正後の特許請求の範囲
本件補正後の特許請求の範囲は,以下のとおりである。
「【請求項1】
データ配線と,
前記データ配線と交差する第1ゲート配線及び第2ゲート配線と,
第1スイッチング薄膜トランジスタ,ソース電極が前記第1スイッチング薄膜トランジスタのドレイン電極に接続する第2スイッチング薄膜トランジスタ,ゲート電極が前記第2スイッチング薄膜トランジスタのドレイン電極に接続する第1駆動薄膜トランジスタ,カソードが前記第1駆動薄膜ドランジスタのドレイン電極又は接地端子に接続する第1有機電界発光ダイオード,並びに電極が前記第2スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第2スイッチング薄膜トランジスタのドレイン電極及び前記第1駆動薄膜ドランジスタのソース電極に接続する第1キャパシターを含む第1画素と,
第3スイッチング薄膜トランジスタ,ソース電極が前記第3スイッチング薄膜トランジスタのドレイン電極に接続する第4スイッチング薄膜トランジスタ,ゲート電極が前記第4スイッチング薄膜トランジスタのドレイン電極に接続する第2駆動薄膜トランジスタ,カソードが前記第2駆動薄膜ドランジスタのドレイン電極又は接地端子に接続する第2有機電界発光ダイオード,並びに電極が前記第4スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第4スイッチング薄膜トランジスタのドレイン電極及び前記第2駆動薄膜ドランジスタのソース電極に接続する第2キャパシターを含む第2画素とを含み,
前記第1スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第1ゲート配線にそれぞれ接続され,前記第2スイッチング薄膜トランジスタのゲート電極は前記第1ゲート配線に接続され,並びに前記第1キャパシターの電極の一端は前記第1駆動薄膜トランジスタのゲート電極に接続され,
前記第3スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第2ゲート配線にそれぞれ接続され,前記第4スイッチング薄膜トランジスタのゲート電極は前記第1ゲート配線に接続され,並びに前記第2キャパシターの電極の一端は前記第2駆動薄膜トランジスタのゲート電極に接続され,
前記第1乃至第4スイッチング薄膜トランジスタは同じn-タイプ又はｐ-タイプの薄膜トランジスタであり,
前記第1ゲート配線はn番目のゲート配線であって,前記第2ゲート配線はn+1番目のゲート配線であることを特徴とする有機電界発光方式の表示装置。

【請求項2】
水平周期のうち第1期間及び第2期間に,第1画素の第1スイッチング素子をターンオンして,前記第1期間に,第2画素の第2スイッチング素子をターンオンする段階と,
前記第1期間及び第2期間の各々に,第1データ信号及び第2データ信号を,前記第1画素及び第2画素に連結されたデータ配線に印加する段階とを含み,
前記第1スイッチング素子は,第1スイッチング薄膜トランジスタ,ソース電極が前記第1スイッチング薄膜トランジスタのドレイン電極に接続する第2スイッチング薄膜トランジスタを含み,前記第2スイッチング素子は,第3スイッチング薄膜トランジスタ,ソース電極が前記第3スイッチング薄膜トランジスタのドレイン電極に接続する第4スイッチング薄膜トランジスタを含み,
前記第1画素は更に,ゲート電極が前記第2スイッチング薄膜トランジスタのドレイン電極に接続する第1駆動薄膜トランジスタ,カソードが前記第1駆動薄膜ドランジスタのドレイン電極又は接地端子に接続する第1有機電界発光ダイオード,及び電極が前記第2スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第2スイッチング薄膜トランジスタのドレイン電極及び前記第1駆動薄膜ドランジスタのソース電極に接続する第1キャパシターを含み,
前記第1スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第1ゲート配線にそれぞれ接続され,前記第2スイッチング薄膜トランジスタのゲート電極は前記第1ゲート配線に接続され,並びに前記第1キャパシターの電極の一端は前記第1駆動薄膜トランジスタのゲート電極に接続され,
前記第2画素は更に,ゲート電極が前記第4スイッチング薄膜トランジスタのドレイン電極に接続する第2駆動薄膜トランジスタ,カソードが前記第2駆動薄膜ドランジスタのドレイン電極又は接地端子に接続する第2有機電界発光ダイオード,及び電極が前記第4スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第4スイッチング薄膜トランジスタのドレイン電極及び前記第2駆動薄膜ドランジスタのソース電極に接続する第2キャパシターを含み,
前記第3スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第2ゲート配線にそれぞれ接続され,前記第4スイッチング薄膜トランジスタのゲート電極は前記第1ゲート配線に接続され,並びに前記第2キャパシターの電極の一端は前記第2駆動薄膜トランジスタのゲート電極に接続され,
前記第1乃至第4スイッチング薄膜トランジスタは同じn-タイプ又はｐ-タイプの薄膜トランジスタであり,
前記第1ゲート配線はn番目のゲート配線であって,前記第2ゲート配線はn+1番目のゲート配線であることを特徴とする有機電界発光方式の表示装置の駆動方法。

【請求項3】
前記第1スイッチング素子及び第2スイッチング素子をターンオンする段階は,前記第1期間及び第2期間に,前記第1及び第2スイッチング薄膜トランジスタと,前記第4スイッチング薄膜トランジスタとに,第1オンゲート信号を印加する段階と,
前記第1期間に,前記第4スイッチング薄膜トランジスタに,第2オンゲート信号を印加する段階とを含み,
前記第1及び第2スイッチング薄膜トランジスタは,直列接続されて,前記第3及び第4スイッチング薄膜トランジスタは,直列接続されることを特徴とする請求項2に記載の表示装置の駆動方法。

【請求項4】
前記第1期間は,前記第2期間より水平周期において早い期間であることを特徴とする請求項3に記載の表示装置の駆動方法。

【請求項5】
前記第1期間及び第2期間の各々は,前記水平周期の半分に当たることを特徴とする請求項4に記載の表示装置の駆動方法。

【請求項6】
水平周期のうち第1期間及び第2期間の各々に,第1データ信号及び第2データ信号を,データ配線を通して供給する段階と,
前記第1期間及び第2期間の各々に,前記第1データ信号及び第2データ信号を第1画素に蓄積して,前記第1期間に前記第1データ信号を第2画素に蓄積する段階とを含み,
前記第1画素は,第1スイッチング薄膜トランジスタ,ソース電極が前記第1スイッチング薄膜トランジスタのドレイン電極に接続する第2スイッチング薄膜トランジスタ,ゲート電極が前記第2スイッチング薄膜トランジスタのドレイン電極に接続する第1駆動薄膜トランジスタ,カソードが前記第1駆動薄膜ドランジスタのドレイン電極又は接地端子に接続する第1有機電界発光ダイオード,並びに電極が前記第2スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第2スイッチング薄膜トランジスタのドレイン電極及び前記第1駆動薄膜ドランジスタのソース電極に接続する第1キャパシターを含み,
前記第1スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第1ゲート配線にそれぞれ接続され,前記第2スイッチング薄膜トランジスタのゲート電極は前記第1ゲート配線に接続され,並びに前記第1キャパシターの電極の一端は前記第1駆動薄膜トランジスタのゲート電極に接続され,
前記第2画素は,第3スイッチング薄膜トランジスタ,ソース電極が前記第3スイッチング薄膜トランジスタのドレイン電極に接続する第4スイッチング薄膜トランジスタ,ゲート電極が前記第4スイッチング薄膜トランジスタのドレイン電極に接続する第2駆動薄膜トランジスタ,カソードが前記第2駆動薄膜ドランジスタのドレイン電極又は接地端子に接続する第2有機電界発光ダイオード,並びに電極が前記第4スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第4スイッチング薄膜トランジスタのドレイン電極及び前記第2駆動薄膜ドランジスタのソース電極に接続する第2キャパシターを含み,
前記第3スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第2ゲート配線にそれぞれ接続され,前記第4スイッチング薄膜トランジスタのゲート電極は前記第1ゲート配線に接続され,並びに前記第2キャパシターの電極の一端は前記第2駆動薄膜トランジスタのゲート電極に接続され,
前記第1乃至第4スイッチング薄膜トランジスタは同じn-タイプ又はｐ-タイプの薄膜トランジスタであり,
前記第1ゲート配線はn番目のゲート配線であって,前記第2ゲート配線はn+1番目のゲート配線であることを特徴とする有機電界発光方式の表示装置の駆動方法。

【請求項7】
前記第1データ信号及び第2データ信号を蓄積する段階は,前記第1データ信号が,前記第1画素の第1及び第2スイッチング薄膜トランジスタと前記第2画素の第3及び第4スイッチング薄膜トランジスタに入力される段階と,
前記第2データ信号が,前記第1,第2及び第4スイッチング薄膜トランジスタに入力されずに,前記第3スイッチング薄膜トランジスタに入力される段階とを含むことを特徴とする請求項6に記載の表示装置の駆動方法。」

2 本件補正の目的
本件補正は,本件補正前の特許請求の範囲の請求項1の記載について,(1)第1画素及び第2画素をそれぞれ構成する,回路素子の各端子の接続関係を明らかにするとともに,(2)本件補正前の特許請求の範囲の請求項1に係る発明(以下「本願発明」という。)を特定するために必要な事項である「第1ゲート配線」及び「第2ゲート配線」について,「前記第1ゲート配線はn番目のゲート配線であって,前記第2ゲート配線はn+1番目のゲート配線である」と限定して減縮する補正を含むものである。
そうしてみると,本件補正は,平成18年法律第55号改正附則3条1項によりなお従前の例によるとされる同法による改正前の特許法17条の2(以下,単に「特許法17条の2」という。)4項4号に掲げる明瞭でない記載の釈明及び4項2号に掲げる特許請求の範囲の減縮を目的とする補正に該当する。
そこで,本件補正後の特許請求の範囲の請求項1に係る発明(以下「本件補正後発明」という。)が特許出願の際に独立して特許を受けることができるものであるかについて,以下に検討する。

3 判断(36条6項2号)
本件補正後の特許請求の範囲の請求項1に記載の第1有機電界発光ダイオードについて,「又は」で記載された選択肢が「接地端子」の場合,第1有機電界発光ダイオードと他の回路素子との接続関係が記載されておらず,かつ,第1駆動薄膜トランジスタが何を駆動するものかも記載されていないから,発明が明確であるとはいえない。
第2有機電界発光ダイオードについても,同様である。
したがって,本件特許出願は,特許請求の範囲の記載が特許法36条6項2号に規定する要件を満たしていないから,特許出願の際に独立して特許を受けることができない。

4 判断(29条の2)
(1) 本件補正後発明
本件補正後発明は,以下のとおりである。なお,「ドランジスタ」の記載は,「トランジスタ」の明らかな誤記であるから,修正して記載した。
「 データ配線と,
前記データ配線と交差する第1ゲート配線及び第2ゲート配線と,
第1スイッチング薄膜トランジスタ,ソース電極が前記第1スイッチング薄膜トランジスタのドレイン電極に接続する第2スイッチング薄膜トランジスタ,ゲート電極が前記第2スイッチング薄膜トランジスタのドレイン電極に接続する第1駆動薄膜トランジスタ,カソードが前記第1駆動薄膜トランジスタのドレイン電極又は接地端子に接続する第1有機電界発光ダイオード,並びに電極が前記第2スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第2スイッチング薄膜トランジスタのドレイン電極及び前記第1駆動薄膜トランジスタのソース電極に接続する第1キャパシターを含む第1画素と,
第3スイッチング薄膜トランジスタ,ソース電極が前記第3スイッチング薄膜トランジスタのドレイン電極に接続する第4スイッチング薄膜トランジスタ,ゲート電極が前記第4スイッチング薄膜トランジスタのドレイン電極に接続する第2駆動薄膜トランジスタ,カソードが前記第2駆動薄膜トランジスタのドレイン電極又は接地端子に接続する第2有機電界発光ダイオード,並びに電極が前記第4スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第4スイッチング薄膜トランジスタのドレイン電極及び前記第2駆動薄膜トランジスタのソース電極に接続する第2キャパシターを含む第2画素とを含み,
前記第1スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第1ゲート配線にそれぞれ接続され,前記第2スイッチング薄膜トランジスタのゲート電極は前記第1ゲート配線に接続され,並びに前記第1キャパシターの電極の一端は前記第1駆動薄膜トランジスタのゲート電極に接続され,
前記第3スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第2ゲート配線にそれぞれ接続され,前記第4スイッチング薄膜トランジスタのゲート電極は前記第1ゲート配線に接続され,並びに前記第2キャパシターの電極の一端は前記第2駆動薄膜トランジスタのゲート電極に接続され,
前記第1乃至第4スイッチング薄膜トランジスタは同じn-タイプ又はｐ-タイプの薄膜トランジスタであり,
前記第1ゲート配線はn番目のゲート配線であって,前記第2ゲート配線はn+1番目のゲート配線であることを特徴とする有機電界発光方式の表示装置。」
【図1】


【図6】


(2) 先願に記載の事項
本件出願の優先日前にした優先権主張を伴う特許出願であって,その出願後に出願公開がされた特願2005-346717号(公開番号:特開2006-293293号,発明の名称:表示パネル,これを具備した表示装置及びその駆動方法,出願人:三星電子株式会社,出願日:平成17年11月30日,優先日:平成17年4月7日,公開日:平成18年10月26日,以下「先願」という。)には,図面とともに,以下の事項が記載されている。
ア 「【0024】
図1は,本発明の実施例による表示パネルの画素部に形成された有機電界駆動素子の等価回路図である。」
【図1】(当審注:参照記号「VL(k+1)」は,「VL(k-1)」の誤記である。)


イ 「【0026】
前記第1画素部P1と前記第2画素部P2は,m番目データ配線DLmを共有し,前記第1画素部P1と前記第3画素部P3は,k番目バイアス電圧配線VLkを共有する。
【0027】
具体的に,前記第1画素部P1は,第1スイッチングトランジスタQS11と第2スイッチングトランジスタQS12,駆動トランジスタQD1,及びストレージキャパシタCST1を含む。前記第1スイッチングトランジスタQS11は,n番目ゲート配線GLnと接続されたゲート電極,m番目データ配線DLmと接続されたソース電極,及び前記第2スイッチングトランジスタQS12と接続されたドレイン電極を含む。
【0028】
前記第2スイッチングトランジスタQS12は,n+1番目ゲート配線GLn+1に接続されたゲート電極,第1スイッチングトランジスタQS11と接続されたソース電極,及び駆動トランジスタQD1と接続されたドレイン電極を含む。
【0029】
前記駆動トランジスタQD1は,前記第2スイッチングトランジスタQS12と接続されたゲート電極,k番目バイアス電圧配線VLkと接続されたソース電極,及び有機EL素子EL1と接続されたドレイン電極を含む。
【0030】
前記ストレージキャパシタCST1は,前記k番目バイアス電圧配線VLkと接続された第1電極,及び前記第2スイッチングトランジスタQS12のドレイン電極と前記駆動トランジスタQD1のゲート電極に共通に接続された第2電極を含む。
【0031】
前記第2画素部P2は,前記第1画素部P1と隣接するように形成され,前記第1画素部P1とm番目データ配線DLmを共有する。前記第2画素部P2は,第1スイッチングトランジスタQS21,第2スイッチングトランジスタQS22,駆動トランジスタQD2,及びストレージキャパシタCST2を含む。前記第1スイッチングトランジスタQS21は,n番目ゲート配線GLnと接続されたゲート電極,m番目データ配線DLmと接続されたソース電極,及び前記第2スイッチングトランジスタQS22と接続されたドレイン電極を含む。
【0032】
前記第2スイッチングトランジスタQS22は,n番目ゲート配線GLnに接続されたゲート電極,第1スイッチングトランジスタQS21と接続されたソース電極,及び前記駆動トランジスタQD2と接続されたドレイン電極を含む。
【0033】
前記駆動トランジスタQD2は,前記第2スイッチングトランジスタQS22と接続されたゲート電極,k-1番目バイアス電圧配線VLk-1と接続されたソース電極,及び有機EL素子EL2と接続されたドレイン電極を含む。
【0034】
前記ストレージキャパシタCST2は,前記k-1番目バイアス電圧配線VLk-1と接続された第1電極,及び前記第2スイッチングトランジスタQS22のドレイン電極と前記駆動トランジスタQD2のゲート電極に共通に接続された第2電極を含む。
【0035】
前記第3画素部P3は,前記第1画素部P1と隣接するように形成され,前記k番目バイアス電圧配線VLkを共有する。前記第3画素部P3は,第1スイッチングトランジスタQS31,第2スイッチングトランジスタQS32,駆動トランジスタQD3,及びストレージキャパシタCST3を含む。前記第1スイッチングトランジスタQS31は,n番目ゲート配線GLnと接続されたゲート電極,m-1番目データ配線DLm-1と接続されたソース電極,及び前記第2スイッチングトランジスタQS32と接続されたドレイン電極を含む。
【0036】
前記第2スイッチングトランジスタQS32は,n番目ゲート配線GLnに接続されたゲート電極,第1スイッチングトランジスタQS31と接続されたソース電極,及び駆動トランジスタQD3と接続されたドレイン電極を含む。
【0037】
前記駆動トランジスタQD3は,前記第2スイッチングトランジスタQS32と接続されたゲート電極,k番目バイアス電圧配線VLkと接続されたソース電極,及び有機EL素子EL3と接続されたドレイン電極を含む。
【0038】
前記ストレージキャパシタCST3は,前記k番目バイアス電圧配線VLkと接続された第1電極,及び前記第2スイッチングトランジスタQS32のドレイン電極と前記駆動トランジスタQD3のゲート電極に共通に接続された第2電極を含む。」
ウ 「【0039】
前記第1画素部P1乃至第3画素部P3に形成された有機電界駆動素子の駆動は,以下,第1画素部P1に形成された有機電界駆動素子を例として説明する。
【0040】
前記n+1番目ゲート配線GLn+1にn+1番目ゲートパルスが同時に印加されると,前記第2スイッチングトランジスタQS12がターンオンされる。一方,前記n+1番目ゲートパルスが印加される時,n番目ゲート配線GLnにn番目ゲートパルスが印加され,前記第1スイッチングトランジスタQS11をターンオンさせる。これによって,前記第2スイッチングトランジスタQS12を通じて電気的に接続された前記第1スイッチングトランジスタQS11に印加されたデータ電圧は,前記駆動トランジスタQD1に印加される。前記駆動トランジスタQD1に印加された前記データ電圧は,前記有機EL素子EL1に印加される。これによって,前記有機EL素子EL1は,前記データ電圧に対応する所定の明るさに発光する。前記ストレージキャパシタCST1は,前記データ電圧によって充電された充電電圧を一つのフレーム区間の間に維持する。
【0041】
図2は,図1に図示された表示パネルの平面図である。」
【図2】(当審注:参照記号「WD1」は「QD1」の誤記である。また,参照番号「132」,「131」及び「133」が指す領域は,どちらかといえば「CST1」であり,参照記号「CST1」で示された領域が,どちらかといえば「QD1」である。)


エ 「【0051】
図3は,図2に図示された表示パネルを3-3ラインに沿って切断した断面図である。」
【図3】(当審注:参照番号「108」は,図示された箇所よりも一層上の層を指し示すのが正しい。)


オ 「【0052】
図2及び図3を参照すると,表示パネルは,第1画素部P1,及び前記第1画素部P1とk番目バイアス電圧配線VLkを共有する第3画素部P3を含む。以下では,前記第1画素部P1を例として前記表示パネルの断面図を説明する。
【0053】
基板101上にゲート金属を蒸着してパターニングして,ゲート金属パターンを形成する。前記ゲート金属パターンは,トランジスタQS11,QS12,QD1のゲート電極111,121,131,n番目ゲート配線GLn,及び前記ゲート電極121とn+1番目ゲート配線GLn+1を接続する接続配線121’を含む。
【0054】
前記ゲートパターンが形成された前記基板101上に,ゲート絶縁層102を形成する。前記ゲート絶縁層102は,前記ゲート金属パターンと前記ゲート金属パターン上に形成される任意の層を電気的に絶縁させる。
【0055】
前記ゲート絶縁層102上に,前記トランジスタQS11,QS12,QD1のチャンネル層を形成する。
【0056】
前記ゲート絶縁層102上に,ソース-ドレイン金属層を蒸着してパターニングして,ソース-ドレイン金属パターンを形成する。
【0057】
前記ソース-ドレイン金属パターンは,前記トランジスタのソース及びドレイン電極112,113,122,123,132,133と,m番目データ配線DLmを含む。
【0058】
前記ソース-ドレイン金属パターンが形成された基板101上に,パッシベーション層103を形成する。前記パッシベーション層103上に層間絶縁層104を形成する。前記層間絶縁層103は,好ましく,ポリイミド膜,ポリアミド膜,アクリル膜,BCB(ベンゾサイクロブタジエン)膜のような有機樹脂膜である。このような有機樹脂膜は,非常に平坦な表面を形成するのが容易で,比誘電率が非常に低いという長所を有する。
【0059】
前記パッシベーション層103及び層間絶縁層104を部分的に除去してコンタクトホール106a,106b,106cを形成する。
【0060】
前記コンタクトホール106a,106b,106cが形成された基板101上に,ITOのような導電性酸化物からなる画素電極層を蒸着及びパターニングして,画素電極パターンを形成する。
【0061】
前記画素電極パターンは,前記第1画素部P1に形成された画素電極151,及び接触部153を含む。具体的に,前記画素電極151は,前記コンタクトホール106aを通じて前記駆動トランジスタQD1のドレイン電極133と前記画素電極151を電気的に接続する。前記接触部153は,前記コンタクトホール106b,106cを通じて前記第2スイッチングトランジスタQS12のドレイン電極123と駆動トランジスタQD1のゲート電極131を電気的に接続する。
【0062】
前記画素電極パターンが形成された基板101上に発光領域を定義する隔壁105が形成され,前記隔壁105が形成されない領域を主としてEL層161が形成され,前記EL層161の上,及び隔壁105上には対向電極層107が形成され,前記対向電極層107上には保護層108が形成される。
【0063】
ここで,EL層161は積層構造で形成される時,より良い発光効率を得ることができる。通常に,前記EL層161は,画素電極151上に正孔注入層,正孔輸送層,発光層,及び電子輸送層を順次に形成することによって形成される。その代わりに,前記EL層161は,正孔輸送層,発光層,及び電子輸送層がこのような順次に形成された積層構造,又は正孔注入層,正孔輸送層,発光層,電子輸送層,及び電子注入層がこのような順次に形成された積層構造を取っても良い。
【0064】
仮に,本発明による有機電界発光表示装置が独立発光とボトム発光方式を有する場合には,前記EL層161はR,G,Bのうち,いずれか一つの光を発光する有機発光層であり,前記対向電極層107は金属電極であることが好ましい。前記画素電極151がアノード(又は,正極性)役割を行うと,前記対向電極層107はカソード(又は,負極性)役割を行い,前記画素電極151がカソード役割を行うと,前記対向電極層107はアノード役割を行う。
【0065】
又,独立発光とトップ発光方式を有する場合には,前記EL層161はR,G,Bのうち,いずれか一つの光を発光する有機発光層であり,前記対向電極層107は,ITOのような透明電極であることが好ましい。
【0066】
又,カラーフィルターとボトム発光方式を有する場合には,前記パッシベーション層103と前記層間絶縁層104との間には,レッド(R),グリーン(G),及びブルー(B)のうち,いずれか一つのカラーフィルターが更に具備され,前記対向電極層107は金属電極であることが好ましい。
【0067】
又,カラーフィルターとトップ発光方式を有する場合には,前記パッシベーション層103と前記層間絶縁層104との間には,R,G,Bのうち,いずれか一つのカラーフィルターが更に具備され,前記対向電極層107は,ITOのような透明電極であることが好ましい。」
カ 「【0079】
以上の図面では,トランジスタがNチャンネルであることを示しているが,前記トランジスタは前記Pチャンネルトランジスタでも良い。」
キ 「【0080】
図5及び図6は,本発明の実施例による隣接した画素部の駆動方式についての一例の波形図である。」
【図5】


【図6】


ク 「【0081】
図2乃至図6を参照すると,一つのゲート信号はサブパルスSGとメインパルスMGを有する。前記サブパルスSGは,以前ゲート信号のメインパルスMGと同じタイミング区間を有し,好ましくは,前記メインパルスMPの前半区間と同じタイミング区間を有する。
【0082】
n番目ゲート配線GLnに第nゲート信号Gnが印加される。前記第nゲート信号GnのメインパルスMGnの前半区間T1が印加される間,n+1番目ゲート配線GLn+1には第n+1ゲート信号Gn+1のサブパルスSGn+1が印加される。
【0083】
これによって,前記T1区間の間には前記n+1番目ゲート配線Gn+1と電気的に接続された前記第1画素部P1の前記第2スイッチングトランジスタQS12がターンオンされ,前記m番目データ配線DLmから印加されたデータ信号によって前記第1画素部P1が駆動される。又,前記T1区間の間には前記n番目ゲート配線Gnと電気的に接続された前記第2画素部P2の前記第2スイッチングトランジスタQS22がターンオンされ,前記m番目データ配線DLmから印加されたデータ信号によって前記第2画素部P2が駆動される。
【0084】
以後,前記第nゲート信号GnのメインパルスMGn後半区間T2には,前記第n+1ゲート信号Gn+1がロー状態なので,前記n番目ゲート配線GLnと電気的に第2スイッチングトランジスタQS22を有する前記第2画素部P2のみ駆動される。即ち,前記T2区間の間には前記n番目ゲート配線Gnと電気的に接続された前記第2画素部P2の前記第2スイッチングトランジスタQS22がターンオンされ,前記m番目データ配線DLmから印加されたデータ信号によって前記第2画素部P2が駆動される。
【0085】
このような方式で,前記m番目データ配線を共有する隣接した第1及び第2画素部P1,P2の有機電界発光素子は駆動される。」
ケ 「【0119】
以上で説明したように,本発明によると,2つの画素部がデータ配線又はバイアス電圧配線を共有することによって,任意のデータ配線と隣接するバイアス電圧配線間の間隔を広く形成することができる。
【0120】
これによって,表示パネルの製造工程時に発生可能な配線間のショート(短絡)現象を防止して,製品の品質を向上させることができる。
【0121】
以上,本発明の実施例によって詳細に説明したが,本発明はこれに限定されず,本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく,本発明を修正または変更できる。」

(3) 先願発明
先願の明細書の段落【0079】には,図1のNチャンネルトランジスタがPチャンネルトランジスタでも良いことが記載され,また,先願の明細書の段落【0066】には,有機電界発光装置がボトム発光方式の場合が記載されているところ,先願の図3において,各トランジスタがPチャンネルトランジスタでボトム発光方式の場合は,Pチャンネル駆動トランジスタのドレイン電極に接続する画素電極がITOとなり,その上に,EL層として,少なくとも正孔注入層,発光層及び電子輸送層が積層され,EL層の上の対向電極層は金属電極となるから,有機EL素子のアノード及びカソードは,Pチャンネル駆動トランジスタのドレイン電極及び対向電極層に,それぞれ接続されることとなる。また,先願の段落【0052】ないし【0056】に記載の方法で製造されるトランジスタは,一般に,「薄膜トランジスタ」と称される。
そこで,先願の図1の第2画素部P2及び第1画素部P1の等価回路において,Pチャンネル薄膜トランジスタ及びボトム発光方式の態様について検討すると,先願には,以下の発明が記載されている(以下「先願発明」という。)。
「 m番目データ配線DLmと,
n番目ゲート配線GLn及びn+1番目ゲート配線GLn+1と,
第1スイッチングトランジスタQS21,第1スイッチングトランジスタQS21のドレイン電極と接続されたソース電極を含む第2スイッチングトランジスタQS22,第2スイッチングトランジスタQS22のドレイン電極と接続されたゲート電極を含む駆動トランジスタQD2,駆動トランジスタQD2のドレイン電極と接続されたアノード及び対向電極層と接続されたカソードを含む有機EL素子EL2,並びに,第2スイッチングトランジスタQS22のドレイン電極に接続された第2電極及びk-1番目バイアス電圧配線VLk-1と接続された第1電極を含むストレージキャパシタCST2,を含む第2画素部P2と,
第1スイッチングトランジスタQS11,第1スイッチングトランジスタQS11のドレイン電極と接続されたソース電極を含む第2スイッチングトランジスタQS12,第2スイッチングトランジスタQS12のドレイン電極と接続されたゲート電極を含む駆動トランジスタQD1,駆動トランジスタQD1のドレイン電極と接続されたアノード及び対向電極層と接続されたカソードを含む有機EL素子EL1,並びに,第2スイッチングトランジスタQS12のドレイン電極に接続された第2電極及びk番目バイアス電圧配線VLkと接続された第1電極を含むストレージキャパシタCST1,を含む第1画素部P1とを含み,
第1スイッチングトランジスタQS21は,n番目ゲート配線GLnと接続されたゲート電極,m番目データ配線DLmと接続されたソース電極を含み,第2スイッチングトランジスタQS22は,n番目ゲート配線GLnと接続されたゲート電極を含み,並びに,ストレージキャパシタCST2は,駆動トランジスタQD2のゲート電極と接続された第2電極を含み,
第1スイッチングトランジスタQS11は,n番目ゲート配線GLnと接続されたゲート電極,m番目データ配線DLmと接続されたソース電極を含み,第2スイッチングトランジスタQS12は,n+1番目ゲート配線GLn+1に接続されたゲート電極を含み,ストレージキャパシタCST1は,駆動トランジスタQD1のゲート電極と接続された第2電極を含み,
駆動トランジスタQD2は,k-1番目バイアス電圧配線VLk-1と接続されたソース電極を含み,
駆動トランジスタQD1は,k番目バイアス電圧配線VLkと接続されたソース電極を含み,
各トランジスタはPチャンネル薄膜トランジスタである,
有機電界発光表示装置。」

(4) 対比
本件補正後発明と先願発明を対比すると,以下のとおりである。
ア データ配線
先願発明の「m番目データ配線DLm」は,本件補正後発明の「データ配線」に相当する。
イ 第1ゲート配線及び第2ゲート配線
先願発明は,「n番目ゲート配線GLn及びn+1番目ゲート配線GLn+1」の構成を具備するところ,ゲート配線がデータ配線と交差して設けられることは当業者において技術常識であり,先願の図1及び2からも見て取れる事項である。
そうしてみると,先願発明の「n番目ゲート配線GLn及びn+1番目ゲート配線GLn+1」は,本件補正後発明の「前記データ配線と交差する第1ゲート配線及び第2ゲート配線」に相当する。また,先願発明は,本件補正後発明の「前記第1ゲート配線はn番目のゲート配線であって,前記第2ゲート配線はn+1番目のゲート配線である」の要件も満たす。
ウ 第1スイッチング薄膜トランジスタ
先願発明は,「第1スイッチングトランジスタQS21」の構成を具備するから,先願発明の「第1スイッチングトランジスタQS21」は,本件補正後発明の「第1スイッチング薄膜トランジスタ」に相当する。
また,先願発明は,「第1スイッチングトランジスタQS21は,n番目ゲート配線GLnと接続されたゲート電極,m番目データ配線DLmと接続されたソース電極を含み」の構成を具備するから,先願発明は,本件補正後発明の「前記第1スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第1ゲート配線にそれぞれ接続され」の要件も満たす。
エ 第2スイッチング薄膜トランジスタ
先願発明は,「第1スイッチングトランジスタQS21のドレイン電極と接続されたソース電極を含む第2スイッチングトランジスタQS22」の構成を具備するから,先願発明の「第2スイッチングトランジスタQS22」は,本件補正後発明の「ソース電極が前記第1スイッチング薄膜トランジスタのドレイン電極に接続する第2スイッチング薄膜トランジスタ」に相当する。
また,先願発明は,「第2スイッチングトランジスタQS22は,n番目ゲート配線GLnと接続されたゲート電極を含み」の構成を具備するから,先願発明は,本件補正後発明の「前記第2スイッチング薄膜トランジスタのゲート電極は前記第1ゲート配線に接続され」の要件も満たす。
オ 第1駆動薄膜トランジスタ
先願発明は,「第2スイッチングトランジスタQS22のドレイン電極と接続されたゲート電極を含む駆動トランジスタQD2」の構成を具備するから,先願発明の「駆動トランジスタQD2」は,本件補正後発明の「ゲート電極が前記第2スイッチング薄膜トランジスタのドレイン電極に接続する第1駆動薄膜トランジスタ」に相当する。
カ 第1有機電界発光ダイオード
先願発明は,「駆動トランジスタQD2のドレイン電極と接続されたアノード及び対向電極層と接続されたカソードを含む有機EL素子EL2」の構成を具備するから,先願発明の「有機EL素子EL2」と本件補正後発明の「第1有機電界発光ダイオード」は,「第1有機電界発光ダイオード」の点で共通する。
キ 第1キャパシター
先願発明は,「第2スイッチングトランジスタQS22のドレイン電極に接続された第2電極及びk-1番目バイアス電圧配線VLk-1と接続された第1電極を含むストレージキャパシタCST2」及び「駆動トランジスタQD2は,k-1番目バイアス電圧配線VLk-1と接続されたソース電極を含み」の構成を具備するから,先願発明の「ストレージキャパシタCST2」は,本件補正後発明の「前記第2スイッチング薄膜トランジスタのドレイン電極及び前記第1駆動薄膜トランジスタのソース電極に接続する第1キャパシター」に相当する。さらに,先願発明が,「第2スイッチングトランジスタQS22のドレイン電極と接続されたゲート電極を含む駆動トランジスタQD2」の構成を具備することを併せて考慮すると,先願発明は,本件補正後発明の「前記第1キャパシターの電極の一端は前記第1駆動薄膜トランジスタのゲート電極に接続され」の要件も満たす。
ク 第1画素
上記ウないしキの対比結果を踏まえると,先願発明の「第2画素部P2」は,本件補正後発明の「第1画素」に相当する。
ケ 第3スイッチング薄膜トランジスタ
先願発明は,「第1スイッチングトランジスタQS11」の構成を具備するから,先願発明の「第1スイッチングトランジスタQS11」は,本件補正後発明の「第3スイッチング薄膜トランジスタ」に相当する。
また,先願発明は,「第1スイッチングトランジスタQS11は,n番目ゲート配線GLnと接続されたゲート電極,m番目データ配線DLmと接続されたソース電極を含み」の構成を具備するから,先願発明は,本件補正後発明の「前記第3スイッチング薄膜トランジスタのソース電極」「は前記データ配線」「に」「接続され」の要件も満たす。
コ 第4スイッチング薄膜トランジスタ
先願発明は,「第1スイッチングトランジスタQS11のドレイン電極と接続されたソース電極を含む第2スイッチングトランジスタQS12」の構成を具備するから,先願発明の「第2スイッチングトランジスタQS12」は,本件補正後発明の「ソース電極が前記第3スイッチング薄膜トランジスタのドレイン電極に接続する第4スイッチング薄膜トランジスタ」に相当する。
サ 第2駆動薄膜トランジスタ
先願発明は,「第2スイッチングトランジスタQS12のドレイン電極と接続されたゲート電極を含む駆動トランジスタQD1」の構成を具備するから,先願発明の「駆動トランジスタQD1」は,本件補正後発明の「ゲート電極が前記第4スイッチング薄膜トランジスタのドレイン電極に接続する第2駆動薄膜トランジスタ」に相当する。
シ 第2有機電界発光ダイオード
先願発明は,「駆動トランジスタQD1のドレイン電極と接続されたアノード及び対向電極層と接続されたカソードを含む有機EL素子EL1」の構成を具備するから,先願発明の「有機EL素子EL1」と本件補正後発明の「第2有機電界発光ダイオード」は,「第2有機電界発光ダイオード」の点で共通する。
ス 第2キャパシター
先願発明は,「第2スイッチングトランジスタQS12のドレイン電極に接続された第2電極及びk番目バイアス電圧配線VLkと接続された第1電極を含むストレージキャパシタCST1」及び「駆動トランジスタQD1は,k番目バイアス電圧配線VLkと接続されたソース電極を含み」の構成を具備するから,先願発明の「ストレージキャパシタCST1」は,本件補正後発明の「前記第4スイッチング薄膜トランジスタのドレイン電極及び前記第2駆動薄膜トランジスタのソース電極に接続する第2キャパシター」に相当する。さらに,先願発明が,「第2スイッチングトランジスタQS12のドレイン電極と接続されたゲート電極を含む駆動トランジスタQD1」の構成を具備することを併せて考慮すると,先願発明は,本件補正後発明の「前記第2キャパシターの電極の一端は前記第2駆動薄膜トランジスタのゲート電極に接続され」の要件も満たす。
セ 第2画素
上記ケないしスの対比結果を踏まえると,先願発明の「第1画素部P1」は,本件補正後発明の「第2画素」に相当する。
ソ ｐ-タイプの薄膜トランジスタ
先願発明は,「各トランジスタはPチャンネル薄膜トランジスタである」の構成を具備するから,先願発明は,「前記第1乃至第4スイッチング薄膜トランジスタは同じ」「ｐ-タイプの薄膜トランジスタであり」の要件を満たす。
タ 有機電界発光方式の表示装置
以上アないしソの対比結果を踏まえると,先願発明の「有機電界発光表示装置」は,本件補正後発明の「有機電界発光方式の表示装置」に相当する。

(5) 一致点及び相違点
本件補正後発明と先願発明の一致点は,以下のとおりである。
「 データ配線と,
前記データ配線と交差する第1ゲート配線及び第2ゲート配線と,
第1スイッチング薄膜トランジスタ,ソース電極が前記第1スイッチング薄膜トランジスタのドレイン電極に接続する第2スイッチング薄膜トランジスタ,ゲート電極が前記第2スイッチング薄膜トランジスタのドレイン電極に接続する第1駆動薄膜トランジスタ,第1有機電界発光ダイオード,並びに電極が前記第2スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第2スイッチング薄膜トランジスタのドレイン電極及び前記第1駆動薄膜トランジスタのソース電極に接続する第1キャパシターを含む第1画素と,
第3スイッチング薄膜トランジスタ,ソース電極が前記第3スイッチング薄膜トランジスタのドレイン電極に接続する第4スイッチング薄膜トランジスタ,ゲート電極が前記第4スイッチング薄膜トランジスタのドレイン電極に接続する第2駆動薄膜トランジスタ,第2有機電界発光ダイオード,並びに電極が前記第4スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第4スイッチング薄膜トランジスタのドレイン電極及び前記第2駆動薄膜トランジスタのソース電極に接続する第2キャパシターを含む第2画素とを含み,
前記第1スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第1ゲート配線にそれぞれ接続され,前記第2スイッチング薄膜トランジスタのゲート電極は前記第1ゲート配線に接続され,並びに前記第1キャパシターの電極の一端は前記第1駆動薄膜トランジスタのゲート電極に接続され,
前記第3スイッチング薄膜トランジスタのソース電極は前記データ配線に接続され,並びに前記第2キャパシターの電極の一端は前記第2駆動薄膜トランジスタのゲート電極に接続され,
前記第1乃至第4スイッチング薄膜トランジスタは同じn-タイプ又はｐ-タイプの薄膜トランジスタであり,
前記第1ゲート配線はn番目のゲート配線であって,前記第2ゲート配線はn+1番目のゲート配線である有機電界発光方式の表示装置。」

本件補正後発明と先願発明の一応の相違点は,以下のとおりである。
(相違点1)
本件補正後発明の第1有機電界発光ダイオードは,「カソードが前記第1駆動薄膜トランジスタのドレイン電極又は接地端子に接続する」の構成を具備するのに対し,先願発明の有機EL素子EL2は「対向電極層と接続されたカソードを含む」の構成を具備する点。
また,本件補正後発明の第2有機電界発光ダイオードは,「カソードが前記第2駆動薄膜トランジスタのドレイン電極又は接地端子に接続する」の構成を具備するのに対し,先願発明の有機EL素子EL1は「対向電極層と接続されたカソードを含む」の構成を具備する点。

(相違点2)
本件補正後発明の第3スイッチング薄膜トランジスタのゲート電極は第2ゲート配線に接続されているのに対し,先願発明の第1スイッチングトランジスタQS11のゲート電極は,n番目ゲート配線GLnと接続されている点。
また,本件補正後発明の第4スイッチング薄膜トランジスタのゲート電極は第1ゲート配線に接続されているのに対し,先願発明の第2スイッチングトランジスタQS12のゲート電極は,n+1番目ゲート配線GLnと接続されている点。

要するに,便宜上,本件出願の図6を用いて換言すると,本件補正後発明と先願発明は,以下の2点で,一応,相違する。
(相違点1)
本件補正後発明の「GND」が,先願発明では「対向電極」である点。
(相違点2)
本件補正後発明と先願発明では,「SW_E1」及び「SW_E2」のゲート接続部位を異にする(入れ替わっている)点。

(6) 判断
(相違点1について)
先願の段落【0062】及び【0064】の記載並びに図3からは,先願発明の対向電極層がベタパターンであることが理解できるから,先願の記載に接した当業者ならば,先願発明の対向電極層の電位が接地である態様や,適宜の(有機EL素子を駆動するに必要十分な程度,バイアス電圧よりも低い)安定電位である態様を,技術常識から導き出すことができ,これら態様は,先願に実質的に記載されている。
そうしてみると,相違点1は,相違点ではない。

(相違点2について)
先願の図1,5及び6の波形図,並びに,段落【0081】ないし【0085】の記載からは,先願発明における第1画素部P1の駆動トランジスタQD1の駆動及び第2画素部の駆動トランジスタQD2の駆動が,n番目ゲート配線GLn及びn+1番目ゲート配線GLn+1のハイ・ローの組み合わせにより論理的に決まることが理解できる。すなわち,先願の記載に接した当業者ならば,先願発明の第1スイッチングトランジスタQS11及び第2スイッチングトランジスタQS12は,直列で連結されているため,両トランジスタがオンした場合のみ駆動トランジスタQD1が駆動され,両トランジスタのゲート接続部位を入れ替えても駆動結果に影響しないことが理解できるから,当業者ならば,先願発明の両トランジスタのゲート接続の態様に加え,両トランジスタのゲート接続部位を異にした態様も,先願の記載内容から論理的に導き出すことができる。少なくとも,先願発明において,直列で連結され論理積の作用を果たす両トランジスタのゲート接続部位を入れ替えることは,ゲート線の駆動波形にすら何ら変更を及ぼさない程度の微差に過ぎない。
そうしてみると,相違点2は,相違点ではないか,実質同一といえる程度の微差に過ぎない。
なお,原審で引用された特開2001-27751号公報(以下「周知例」という。)には,隣接した二つの走査ラインに印加される駆動信号を制御して,一つのデータラインでその両側の画素領域に画像信号を伝達するようにした液晶表示装置として,図5の態様が開示されているところ,第1薄膜トランジスタ71aと第2薄膜トランジスタ71bのゲート接続部位を異にして図7の態様に変更しても,走査ラインの駆動波形にすら何ら変更を及ぼさず(図6及び8),同じ結果が得られることが開示されている。

(7) 小括
以上のとおりであるから,本件補正後発明は,本件出願の優先日前の優先日を有する特許出願であって,その出願後に出願公開がされた先願の願書に最初に添付された明細書及び図面に記載された発明と同一であり,しかも,本件出願の発明者と先願の発明者は同一でなく,また,本件出願時において,本件出願の出願人と先願の出願人は同一でないから,特許法29条の2の規定により特許を受けることができない。

(8) 付記
ここまで,本件出願の請求項1に係る発明について検討したが,先願発明の両トランジスタのゲート接続を入れ替えても有機電界発光表示装置の駆動については何ら変更する必要がないこと等を考慮すると,本件出願の請求項6に係る発明(表示装置の駆動方法)についても同様に先願に記載された発明であるといえるから,特許法29条の2の規定により特許を受けることができない。

5 判断(29条2項)
(1) 引用例に記載の事項
本件出願の優先日前に頒布された刊行物である特開2002-40990号公報(発明の名称:「電子装置およびその駆動方法」,出願人:「株式会社半導体エネルギー研究所」,公開日:平成14年2月8日,以下「引用例」という。)には,図面とともに,以下の事項が記載されている。
ア 「【0001】
【発明の属する技術分野】本発明は,電子装置の構成に関する。本発明は,特に,絶縁体上に作成される薄膜トランジスタ(TFT)を有するアクティブマトリクス型電子装置およびアクティブマトリクス型電子装置の駆動方法に関する。」
イ 「【0015】続いて,画素部の駆動について説明する。図22に,図21の画素部2101の一部を示す。図22(A)は,3×3画素のマトリクスを示している。点線枠2200にて囲まれた部分が1画素であり,図22(B)にその拡大図を示す。図22(B)において,2201は,画素に信号を書き込む時のスイッチング素子として機能するTFT(以下,スイッチング用TFTという)である。このスイッチング用TFT2201にはNチャネル型もしくはPチャネル型のいずれの極性を用いても良い。2202はEL素子2203に供給する電流を制御するための素子(電流制御素子)として機能するTFT(以下,EL駆動用TFTという)である。EL駆動用TFT2202にPチャネル型を用いる場合には,EL素子2203の陽極2209と電流供給線2207との間に配置する。別の構成方法として,EL駆動用TFT2202にNチャネル型を用いて,EL素子2203の陰極2210と陰極電極2208との間に配置したりすることも可能である。しかし,TFTの動作としてソース接地が良いこと,EL素子2203の製造上の制約などから,EL駆動用TFT2202にはPチャネル型を用い,EL素子2203の陽極2209と電流供給線2207との間にEL駆動用TFT2202を配置する方式が一般的であり,多く採用されている。2204は,ソース信号線2206から入力される信号(電圧)を保持するための保持容量である。図22(B)での保持容量2204の一方の端子は,電流供給線2207に接続されているが,専用の配線を用いることもある。スイッチング用TFT2201のゲート電極は,ゲート信号線2205に,ソース領域は,ソース信号線2206に接続されている。」
【図22】


ウ 「【0015】続いて,画素部の駆動について説明する。図22に,図21の画素部2101の一部を示す。図22(A)は,3×3画素のマトリクスを示している。点線枠2200にて囲まれた部分が1画素であり,図22(B)にその拡大図を示す。図22(B)において,2201は,画素に信号を書き込む時のスイッチング素子として機能するTFT(以下,スイッチング用TFTという)である。このスイッチング用TFT2201にはNチャネル型もしくはPチャネル型のいずれの極性を用いても良い。2202はEL素子2203に供給する電流を制御するための素子(電流制御素子)として機能するTFT(以下,EL駆動用TFTという)である。EL駆動用TFT2202にPチャネル型を用いる場合には,EL素子2203の陽極2209と電流供給線2207との間に配置する。別の構成方法として,EL駆動用TFT2202にNチャネル型を用いて,EL素子2203の陰極2210と陰極電極2208との間に配置したりすることも可能である。しかし,TFTの動作としてソース接地が良いこと,EL素子2203の製造上の制約などから,EL駆動用TFT2202にはPチャネル型を用い,EL素子2203の陽極2209と電流供給線2207との間にEL駆動用TFT2202を配置する方式が一般的であり,多く採用されている。2204は,ソース信号線2206から入力される信号(電圧)を保持するための保持容量である。図22(B)での保持容量2204の一方の端子は,電流供給線2207に接続されているが,専用の配線を用いることもある。スイッチング用TFT2201のゲート電極は,ゲート信号線2205に,ソース領域は,ソース信号線2206に接続されている。」
エ 「【0019】
【発明が解決しようとする課題】近年,ELディスプレイは,その大画面化と並び,さらなる高精細化が求められている。しかし,画素部分を高精細にすべく画素ピッチを縮小することによって,駆動回路の配置スペースを圧迫するという問題点がある。つまり,例えば同サイズのパネルにおいて,VGAからXGAとする場合,水平方向の画素数は640画素から1024画素に増加する。このとき1画素の幅は62.5[%]となり,ソース信号線側駆動回路の1段分の配置幅も62.5[%]まで縮小することになる。
【0020】上記の問題を解決するには,駆動回路のさらなる縮小が必要となってくるが,デザインルール,回路動作の信頼性,歩留まりの点等を考慮すると,容易な解決策とは言い難い。
【0021】よって本発明においては,新規の構造を有する画素を用いて,前述した駆動回路の配置スペースの問題を回避しつつ,さらなる高精細化の可能な電子装置を提供することを課題とする。」
オ 「【0022】
【課題を解決するための手段】上述した課題を解決するために,本発明においては以下のような手段を講じた。
【0023】通常の画素は,図22(B)に示したように,1画素あたり1本のソース信号線2206と,1本のゲート信号線2205と,1本の電流供給線2207を有していた。本発明の電子装置における画素は,図1に示すように,隣接した2画素の間に1本のソース信号線110を有し,画素Aと画素Bとで共有する。しかし,そのままでは画素Aと画素Bとには常に同じ画像信号しか書き込むことが出来ない。よって,画素選択部113を設け,ソース信号線110に入力される画像信号を,画素Aのスイッチング用TFT101もしくは画素Bのスイッチング用TFT102のいずれか一方にのみ通すようにする。駆動方法について簡潔に説明すると,1水平期間を前半と後半との期間に分割し,前半の期間で画素Aへの書き込みを完了する。その後,後半の期間では画素Bへの書き込みを完了するという手順をとる。
【0024】このような構造とすることで,ソース信号線側駆動回路の段数を,水平方向の画素数の1/2の段数(駆動回路の構成により,ダミー段を有する場合はこの限りではない)とすることが出来るため,高精細化によって画素ピッチが縮小した場合にも,容易に駆動回路の配置が可能となる。」
【図1】


カ 「【0026】請求項1に記載の本発明の電子装置は,ソース信号線側駆動回路と,ゲート信号線側駆動回路と,画素選択信号線側駆動回路と,画素部とを有し,前記画素部は,m本のソース信号線と,k本のゲート信号線と,2km個の画素を有し,前記m本のソース信号線はそれぞれ,k個の画素選択部を有し,前記m本のソース信号線の各々は,画素選択部を介して2k個の画素と電気的に接続され,前記2km個の画素はそれぞれ,スイッチング用トランジスタと,EL駆動用トランジスタと,EL素子とを有し,前記スイッチング用トランジスタのゲート電極は,前記ゲート信号線と電気的に接続され,前記スイッチング用トランジスタの不純物領域は,一方はソース信号線と電気的に接続され,残る一方は前記EL駆動用トランジスタのゲート電極と電気的に接続され,前記EL駆動用トランジスタの不純物領域は,一方は電流供給線と電気的に接続され,残る一方はEL素子の一方の電極と電気的に接続されていることを特徴としている。」
キ 「【0048】図4は,図3と同様,水平m×垂直nの画素数を有する電子装置において,4ビット(24=16)階調,フレーム周波数60[Hz]で画像の表示を行う場合のタイミングチャートである。順を追って説明する。この場合,1秒間に60回,画面の描画を行う。1画面を1回描画する期間が1フレーム期間である。(図4(A))
【0049】1フレーム期間は,複数のサブフレーム期間に分割される。ここでは,4ビット階調であるので,SF1?SF4の4つのサブフレーム期間に分割される。各サブフレーム期間は,アドレス(書き込み)期間とサステイン(点灯)期間とを有する。アドレス(書き込み)期間は,1画面分の信号の書き込みを行う期間であるから,全てのアドレス(書き込み)期間Ta1?Ta4の長さは等しい。サステイン(点灯)期間については,Tｓ1:Tｓ2:Tｓ3:Tｓ4=23:22:21:20=8:4:2:1とし,どのサステイン(点灯)期間にEL素子を点灯させるかによって階調を表現する。なお,このサブフレーム期間の順番は,順番は関係なく,ランダムにしても構わない。(図4(B))
【0050】アドレス(書き込み)期間においては,1行目から順にゲート信号線が選択され,順次ソース信号線から入力されるデジタル映像信号を画素に書き込む。ゲート信号線1行あたりの選択期間を1水平期間と表記する。最終行までの選択が終了した後,サステイン(点灯)期間に移行し,EL素子が点灯する。ここまでの駆動方法,タイミングに関しては,通常と同様である。(図4(C))
【0051】本発明の電子装置は,1水平期間の前半と後半とで,1本のソース信号線に接続された,異なる2つの画素に信号の書き込みを行う。1水平期間の前半では,画素選択部によって選択された,1,3,5,・・・,m-3,m-1番目の画素(図1に示した画素Aに該当する)について,ドットデータサンプリング期間において,シフトレジスタからのパルスを受けた第1のラッチ回路において,デジタル映像信号の保持がされ,画素Aについて水平方向1行分のラッチが終了すると,ラインデータラッチ期間において,第1のラッチ回路から第2のラッチ回路へのデータの転送がされる。1水平期間の後半では,画素選択部によって選択された,2,4,6,・・・,m-2,m番目の画素(図1に示した画素Bに該当する)について,ドットデータサンプリング期間において,シフトレジスタからのパルスを受けた第1のラッチ回路において,デジタル映像信号の保持がされ,画素Bについて水平方向1行分のラッチが終了すると,ラインデータラッチ期間において,第1のラッチ回路から第2のラッチ回路へと,デジタル映像信号が転送される。(図4(D))
【0052】通常,水平方向にm個の画素を有する場合は,ソース信号線側駆動回路はm段を有していたが,本発明の構成を用いることにより,m/2段にすることが出来る。また,動作周波数を引き上げる必要等も無いため,信頼性の面でも問題はない。よって,画面の高精細化による画素ピッチの狭幅化によって,駆動回路の配置スペースの圧迫などといった,回路設計上の問題を回避することが出来る。」
ク 「【0126】[実施例6]本実施例においては,本発明の電子装置を作製した例について説明する。
【0127】図17(A)は本発明を用いた電子装置の上面図であり,図17(A)をX-X'面で切断した断面図を図17(B)に示す。図17(A)において,4001は基板,4002は画素部,4003はソース信号線側駆動回路,4004はゲート信号線側駆動回路であり,それぞれの駆動回路は配線4005,4006,4007を経てFPC4008に至り,外部機器へと接続される。
【0128】このとき,画素部4002においては,好ましくは駆動回路および画素部を囲むようにしてカバー材4009,密封材4010,シーリング材(ハウジング材ともいう)4011(図9(B)に図示)が設けられている。
【0129】また,図17(B)は本実施例の電子装置の断面構造であり,基板4001,下地膜4012の上に駆動回路用TFT(但し,ここではNチャネル型TFTとPチャネル型TFTを組み合わせたCMOS回路を図示している)4013および画素部用TFT4014(但し,ここではEL素子への電流を制御するEL駆動用TFTだけ図示している)が形成されている。これらのTFTは公知の構造(トップゲート構造あるいはボトムゲート構造)を用いれば良い。」
【図17】(B)


ケ 「【0130】公知の作製方法を用いて駆動回路用TFT4013,画素部用TFT4014が完成したら,樹脂材料でなる層間絶縁膜(平坦化膜)4015の上に画素部用TFT4014のドレインと電気的に接続する透明導電膜でなる画素電極4016を形成する。透明導電膜としては,酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして,画素電極4016を形成したら,絶縁膜4017を形成し,画素電極4016上に開口部を形成する。
【0131】次に,EL層4018を形成する。EL層4018は公知のEL材料(正孔注入層,正孔輸送層,発光層,電子輸送層または電子注入層)を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また,EL材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法を用いるが,高分子系材料を用いる場合には,スピンコート法,印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【0132】本実施例では,シャドウマスクを用いて蒸着法によりEL層を形成する。シャドウマスクを用いて画素毎に波長の異なる発光が可能な発光層(赤色発光層,緑色発光層および青色発光層)を形成することで,カラー表示が可能となる。その他にも,色変換層(CCM)とカラーフィルタを組み合わせた方式,白色発光層とカラーフィルタを組み合わせた方式があるがいずれの方法を用いても良い。勿論,単色発光の電子装置とすることもできる。
【0133】EL層4018を形成したら,その上に陰極4019を形成する。陰極4019とEL層4018の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って,真空中でEL層4018と陰極4019を連続成膜するか,EL層4018を不活性雰囲気で形成し,大気解放しないで陰極4019を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。
【0134】なお,本実施例では陰極4019として,LiF(フッ化リチウム)膜とAl(アルミニウム)膜の積層構造を用いる。具体的にはEL層4018上に蒸着法で1[nm]厚のLiF(フッ化リチウム)膜を形成し,その上に300[nm]厚のアルミニウム膜を形成する。勿論,公知の陰極材料であるMgAg電極を用いても良い。そして陰極4019は4020で示される領域において配線4007に接続される。配線4007は陰極4019に所定の電圧を与えるための電源線であり,導電性ペースト材料4021を介してFPC4008に接続される。」
コ 「【請求項1】ソース信号線側駆動回路と,ゲート信号線側駆動回路と,画素選択信号線側駆動回路と,画素部とを有し,
前記画素部は,m本のソース信号線と,k本のゲート信号線と,2km個の画素を有し,
前記m本のソース信号線はそれぞれ,k個の画素選択部を有し,
前記m本のソース信号線の各々は,画素選択部を介して2k個の画素と電気的に接続され,
前記2km個の画素はそれぞれ,スイッチング用トランジスタと,EL駆動用トランジスタと,EL素子とを有し,
前記スイッチング用トランジスタのゲート電極は,前記ゲート信号線と電気的に接続され,
前記スイッチング用トランジスタの不純物領域は,一方はソース信号線と電気的に接続され,残る一方は前記EL駆動用トランジスタのゲート電極と電気的に接続され,
前記EL駆動用トランジスタの不純物領域は,一方は電流供給線と電気的に接続され,残る一方はEL素子の一方の電極と電気的に接続されていることを特徴とする電子装置。」
サ 「【0199】以上の様に,本発明の適用範囲は極めて広く,あらゆる分野の電子機器に用いることが可能である。また,本実施例の電子機器は実施例1?実施例10に示したいずれの構成を適用しても良い。
【発明の効果】通常,水平方向にm個の画素を有する場合は,ソース信号線側駆動回路はm段を有していたが,本発明の構成を用いることにより,m/2段にすることが出来る。また,動作周波数を引き上げる必要等も無いため,信頼性の面でも問題はない。よって,画面の高精細化による画素ピッチが狭くなることによって,駆動回路の配置スペースを圧迫されることによる設計上の問題を回避することが出来,電子装置の高精細化に大いに貢献出来る。
【0200】また,画素部でソース信号線を共用することで全体の配線数を減らすことも可能であり,開口率の面においても通常の構造の画素部よりも有利となる点もあるといえる。」

(2) 引用発明
引用例の段落【0015】には,「スイッチング用TFT2201にはNチャネル型もしくはPチャネル型のいずれの極性を用いても良い」及び「TFTの動作としてソース接地が良いこと,EL素子2203の製造上の制約などから,EL駆動用TFT2202にはPチャネル型を用い,EL素子2203の陽極2209と電流供給線2207との間にEL駆動用TFT2202を配置する方式が一般的であり,多く採用されている」と記載されている。そこで,スイッチング用TFT及びEL駆動用TFTとして,Pチャネル型を採用した場合について,検討すると,引用例には,以下の発明が記載されている(以下,「引用発明」という。)。
「 ソース信号線側駆動回路と,ゲート信号線側駆動回路と,画素選択信号線側駆動回路と,画素部とを有し,
画素部は,m本のソース信号線と,k本のゲート信号線と,2km個の画素を有し,
m本のソース信号線はそれぞれ,k個の画素選択部を有し,
m本のソース信号線の各々は,画素選択部を介して2k個の画素と電気的に接続され,
2km個の画素はそれぞれ,スイッチング用トランジスタと,EL駆動用トランジスタと,EL素子とを有し,
スイッチング用トランジスタのゲート電極は,ゲート信号線と電気的に接続され,
スイッチング用トランジスタの不純物領域は,一方はソース信号線と電気的に接続され,残る一方はEL駆動用トランジスタのゲート電極と電気的に接続され,
EL駆動用トランジスタの不純物領域は,一方は電流供給線と電気的に接続され,残る一方はEL素子の一方の電極と電気的に接続され,
さらに,
一方の端子が電流供給線に接続され,他方の端子がEL駆動用トランジスタのゲート電極に接続された保持容量を有し,
EL素子の一方の電極は陽極であり,他方の電極は陰極を介して電源線に接続され,
スイッチング用トランジスタ及びEL駆動用トランジスタはPチャネル型である,
電子装置。」

(3) 対比,一致点及び相違点
対比に際して,引用発明の画素部のうち,n本目のゲート信号線と,n+1本目のゲート信号線の間にあり,かつ,m本目のソース信号線の左右の画素部(以下,1水平期間の前半の期間で書込みが完了する画素を「画素A」,後半の期間で書き込みが完了する画素を「画素B」という。)について検討する。また,(a)各トランジスタの「ソース」及び「ドレイン」の呼び方,(b)ソース信号線とゲート信号線が交差することについて,技術常識を考慮する。
引用発明と本件補正後発明を対比すると,以下のとおりとなる。
引用発明の,「ソース信号線」,「n本目のゲート信号線」,「画素Bのスイッチング用トランジスタ」,「画素BのEL駆動用トランジスタ」,「画素BのEL素子」,「画素Bの保持容量」,「画素B」,「画素Aのスイッチング用トランジスタ」,「画素AのEL駆動用トランジスタ」,「画素AのEL素子」,「画素Aの保持容量」,「画素A」及び「電子装置」は,それぞれ,本件補正後発明の,「データ配線」,「第1ゲート配線」,「第2スイッチング薄膜トランジスタ」,「第1駆動薄膜トランジスタ」,「第1有機電界発光ダイオード」,「第1キャパシター」,「第1画素」,「第4スイッチング薄膜トランジスタ」,「第2駆動薄膜トランジスタ」,「第2有機電界発光ダイオード」,「第2キャパシター」,「第2画素」及び「有機電界発光方式の表示装置」に相当する。

そうしてみると,本件補正後発明と引用発明の一致点及び相違点は以下のとおりである。

(一致点)
「 データ配線と,
前記データ配線と交差する第1ゲート配線及び第2ゲート配線と,
第2スイッチング薄膜トランジスタ,ゲート電極が前記第2スイッチング薄膜トランジスタのドレイン電極に接続する第1駆動薄膜トランジスタ,第1有機電界発光ダイオード,並びに電極が前記第2スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第2スイッチング薄膜トランジスタのドレイン電極及び前記第1駆動薄膜トランジスタのソース電極に接続する第1キャパシターを含む第1画素と,
第4スイッチング薄膜トランジスタ,ゲート電極が前記第4スイッチング薄膜トランジスタのドレイン電極に接続する第2駆動薄膜トランジスタ,第2有機電界発光ダイオード,並びに電極が前記第4スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第4スイッチング薄膜トランジスタのドレイン電極及び前記第2駆動薄膜トランジスタのソース電極に接続する第2キャパシターを含む第2画素とを含み,
前記第2スイッチング薄膜トランジスタのゲート電極は前記第1ゲート配線に接続され,並びに前記第1キャパシターの電極の一端は前記第1駆動薄膜トランジスタのゲート電極に接続され,
前記第4スイッチング薄膜トランジスタのゲート電極は前記第1ゲート配線に接続され,並びに前記第2キャパシターの電極の一端は前記第2駆動薄膜トランジスタのゲート電極に接続され,
前記第2及び4スイッチング薄膜トランジスタは同じn-タイプ又はｐ-タイプの薄膜トランジスタであり,
前記第1ゲート配線はn番目のゲート配線であって,前記第2ゲート配線はn+1番目のゲート配線であることを特徴とする有機電界発光方式の表示装置。」

(相違点1)
第1有機電界発光ダイオード及び第2有機電界発光ダイオードについて,本件補正後発明は,「カソードが」「接地端子に接続する」構成を具備するのに対し,引用発明のEL素子は,「他方の電極は陰極を介して電源線に接続され」る構成を具備する点。

(相違点2)
本件補正後発明は,「第1スイッチング薄膜トランジスタ」を具備し,本件補正後発明の「前記第1スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第1ゲート配線にそれぞれ接続され」,また,本件補正後発明の「第2スイッチング薄膜トランジスタ」は,「ソース電極が前記第1スイッチング薄膜トランジスタのドレイン電極に接続する」構成を具備するのに対して,引用発明は,この構成を具備しない点。
また,本件補正後発明は,「第3スイッチング薄膜トランジスタ」を具備し,本件補正後発明の「前記第3スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第2ゲート配線にそれぞれ接続され」,また,本件補正後発明の「第4スイッチング薄膜トランジスタ」は,「ソース電極が前記第3スイッチング薄膜トランジスタのドレイン電極に接続する」構成を具備するのに対して,引用発明は,この構成を具備しない点。

(4) 判断
(相違点1について)
電源線の一態様として接地線があることは,当業者における技術常識である。引用発明において電源線を接地線とすることは,技術常識から導き出すことができる事項であるから,相違点1は,相違点ではない。

(相違点2について)
引用発明は,画素選択部を具備するところ,引用発明の画素選択部は,「ソース信号線110に入力される画像信号を,画素Aのスイッチング用TFT101もしくは画素Bのスイッチング用TFT102のいずれか一方にのみ通すようにする」(段落【0023】)との課題解決手段を具備するものであるけれども,「駆動方法について簡潔に説明すると,1水平期間を前半と後半との期間に分割し,前半の期間で画素Aへの書き込みを完了する。その後,後半の期間では画素Bへの書き込みを完了するという手順をとる」(段落【0023】)ことによって,「通常,水平方向にm個の画素を有する場合は,ソース信号線側駆動回路はm段を有していたが,本発明の構成を用いることにより,m/2段にすることが出来る。また,動作周波数を引き上げる必要等も無いため,信頼性の面でも問題はない。よって,画面の高精細化による画素ピッチが狭くなることによって,駆動回路の配置スペースを圧迫されることによる設計上の問題を回避することが出来,電子装置の高精細化に大いに貢献出来る。」,「また,画素部でソース信号線を共用することで全体の配線数を減らすことも可能であり,開口率の面においても通常の構造の画素部よりも有利となる点もあるといえる。」との効果を得ることを目的としたものである。また,引用例において具体的に例示されている駆動方法は,1フレームを複数のサブフレーム期間に分割して階調表現を行う駆動方法である(段落【0048】ないし【0052】)から,サステイン期間の開始時点において適切な値が画素に書き込まれれば,アドレス期間において,画素に過渡的に異なる値が書き込まれても,表示に影響しない。
そして,引用発明は,「特に,絶縁体上に作成される薄膜トランジスタ(TFT)を有するアクティブマトリクス型電子装置」(段落【0001】)に関するものであるところ,「絶縁体上に作成される薄膜トランジスタ(TFT)を有するアクティブマトリクス型電子装置」として周知の液晶表示装置において,一つのデータラインでその両側の画素領域に画像信号を伝達することによってデータライン数を半分に減らすことができるようにするための手段として,データラインに格納された画像信号を第1画素領域に選択的に伝えるための第1スイチング部と,データラインに格納された画素信号を第2画素領域へ選択的に伝えるための第2スイチング部を具備し,第2スイチング部はソースがデータラインに連結されゲートが該当走査ラインに連結される第3薄膜トランジスターと,ゲートが該当走査ラインに連結され第3薄膜トランジスターによって伝えられた画像信号を第2画素領域へ伝える第4薄膜トランジスターとから構成され,第1スイチング部はソースがデータラインに連結されゲートは次回該当走査ラインに連結される第1薄膜トランジスターと,第1薄膜トランジスターと直列で連結されゲートが該当走査ラインに連結される第2薄膜トランジスターから構成され,隣接した二つの走査ラインに印加される駆動信号を制御して,一つのデータラインでその両側の画素領域に画像信号を伝達することによってデータライン数を半分に減らすことができるようにすることは,周知技術である(必要ならば,前記周知例(特開2001-27751号公報)及び特開2004-334216号公報を参照。)。
そうしてみると,引用発明の効果に着目した当業者が,引用発明の課題解決手段である画素選択部及びスイッチング用トランジスタを,同様の効果を奏する課題解決手段である周知技術の構成に置き換えて,相違点2に係る構成を克服することは,当業者が容易にできることである。

(5) 小括
したがって,本件補正後発明は,引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから,同法第29条第2項の規定により特許出願の際に独立して特許を受けることができないものである。

6 補正却下の決定のまとめ
本件補正は,平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので,同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明
1 本願発明について
以上のとおり本件補正は却下されたので,本件出願の請求項1ないし7に係る発明は,明細書及び図面の記載からみて,手続補正1の特許請求の範囲に記載されたとおりのものであるところ,その請求項1に係る発明は次のとおりである(再掲:本願発明)。
「【請求項1】
データ配線と,
前記データ配線と交差する第1ゲート配線及び第2ゲート配線と,
連続した第1及び第2スイッチング薄膜トランジスタ,第1駆動薄膜トランジスタ,第1有機電界発光ダイオード,並びに第1キャパシターを含む第1画素と,
連続した第3及び第4スイッチング薄膜トランジスタ,第2駆動薄膜トランジスタ,第2有機電界発光ダイオード,並びに第2キャパシターを含む第2画素とを含み,
前記第1スイッチング薄膜トランジスタは前記データ配線及び前記第1ゲート配線に連結され,前記第2スイッチング薄膜トランジスタは前記第1ゲート配線に接続され,前記第1有機電界発光ダイオードは前記第1駆動薄膜トランジスタに接続され,並びに前記第1キャパシターは前記第1駆動薄膜トランジスタに接続され,
前記第3スイッチング薄膜トランジスタは前記データ配線及び前記第2ゲート配線に連結され,前記第4スイッチング薄膜トランジスタは前記第1ゲート配線に接続され,前記第2有機電界発光ダイオードは前記第2駆動薄膜トランジスタに接続され,並びに前記第2キャパシターは前記第2駆動薄膜トランジスタに接続され,
前記第1乃至第4スイッチング薄膜トランジスタは同じn-タイプ又はｐ-タイプの薄膜トランジスタであることを特徴とする有機電界発光方式の表示装置。」

2 原査定の拒絶の理由
原査定の拒絶の理由は,以下の理由1ないし3を含むものである。
(理由1)この出願は,特許請求の範囲の記載が,特許法36条6項2号に規定する要件を満たしていない。

(理由2)この出願の請求項1ないし7に係る発明は,その出願の日前の特許出願であって,その出願後に出願公開がされた特願2005-346717号(特開2006-293293号)の願書に最初に添付された明細書,特許請求の範囲又は図面に記載された発明と同一であり,しかも,この出願の発明者がその出願前の特許出願に係る上記の発明をした者と同一ではなく,またこの出願の時において,その出願人が上記特許出願の出願人と同一でもないので,特許法29条の2の規定により,特許を受けることができない。

(理由3)この出願の請求項1ないし7に係る発明は,その出願前に日本国内において,頒布された特開2002-40990号公報に記載された発明及び周知技術(特開2001-27751号公報,特開2004-334216号公報)に基づいて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない。

3 理由1(36条6項2号)について
(請求項1,2及び6について)
特許請求の範囲の請求項1,2及び6には,「連続した第1及び第2スイッチング薄膜トランジスタ」と記載されているところ,この記載は,(a)薄膜トランジスタが基板上に連続して形成されている結果,トランジスタとしての回路特性が揃っていることを特定するものなのか,(b)電流の流れ道が連続している(ソース-ドレインが直列関係にある)ことを特定するものなのか,(c)(a)及び(b)の双方を特定するものなのか,不明である。
また,特許請求の範囲の請求項1,2及び6には,トランジスタの接続関係に関して,「連続」,「連結」及び「接続」の用語が使い分けて記載されており,用語が異なれば,当然,その接続の態様も相違するものと考えられる。しかしながら,特許請求の範囲の記載全体を見ても,さらには明細書を参酌しても,これら接続態様の相違が不明である。

(請求項7について)
特許請求の範囲の請求項7には,請求項6を引用して,「前記第1画素の第1スイッチング素子」及び「前記第2画素の第2スイッチング素子」と記載されているが,請求項6には,第1画素が「第1スイッチング素子」を具備するとは記載されておらず,また,第2画素が「第2スイッチング素子」を具備するとも記載されていない。
さらに,「スイッチング素子」に類する素子として,請求項6には,第1画素が第1スイッチング薄膜トランジスタと第2スイッチング薄膜トランジスタを具備することが記載されているが,請求項7記載の「第1スイッチング素子」がこれらのどちらを指すのか不明であり,また,請求項6には,第2画素が第3スイッチング薄膜トランジスタと第4スイッチング薄膜トランジスタを具備することが記載されているが,請求項7記載の「第2スイッチング素子」がこれらのどちらを指すのかも不明である。

以上のとおり,本件出願の特許請求の範囲の請求項1,2及び6に係る発明は,いずれも明確でない。

4 理由2(29条の2)について
(1) 先願に記載の事項及び先願発明
原査定の拒絶の理由に引用された先願に記載の事項及び先願発明は,前記「第2 補正却下の決定」「4 判断(29条の2)」の「(2) 先願に記載の事項」及び「(3) 先願発明」に記載したとおりである。

(2) 対比及び判断
理由1のとおり,本件出願の特許請求の範囲の請求項1の各トランジスタの接続関係は,明確ではないが,念のために,本願発明を,本件補正後発明から,「前記第1ゲート配線はn番目のゲート配線であって,前記第2ゲート配線はn+1番目のゲート配線である」の発明特定事項を省いたものと仮定する。
そうすると,本願発明の発明特定事項を全て含み,さらに,他の発明特定事項を付加したものに相当する本件補正後発明が,前記「第2 補正却下の決定」「4 判断(29条の2)」の「(4) 対比」,「(5) 一致点及び相違点」及び「(6) 判断」で述べたとおり,先願発明と同一であることを考慮すると,本願発明も,同様に,先願発明と同一である。
また,請求項6に係る発明も,先願発明と同一である。

5 理由3(29条2項)について
(1) 引用例に記載の事項及び引用発明
原査定の拒絶の理由に引用された引用例に記載の事項及び引用発明は,前記「第2 補正却下の決定」「5 判断(29条2項)」の「(1) 引用例に記載の事項」及び「(2) 引用発明」に記載したとおりである。

(2) 理由1のとおり,本件出願の特許請求の範囲の請求項1の各トランジスタの接続関係は,明確ではないが,念のために,本願発明を,本件補正後発明から,「前記第1ゲート配線はn番目のゲート配線であって,前記第2ゲート配線はn+1番目のゲート配線である」の発明特定事項を省いたものと仮定する。
(3) そうすると,本願発明の発明特定事項を全て含み,さらに,他の発明特定事項を付加したものに相当する本件補正後発明が,「第2 補正却下の決定」「5 判断(29条2項)」の「(3) 対比,一致点及び相違点」及び「(4) 判断」で述べたとおり,引用発明及び周知技術に基づいて当業者が容易に発明できたことを考慮すると,本願発明も,同様に,引用発明及び周知技術に基づいて当業者が容易に発明できたものである。

第4 まとめ
以上のとおり,(理由1)この出願は,特許請求の範囲の記載が,特許法36条6項2号に規定する要件を満たしておらず,(理由2)この出願の請求項1及び6に係る発明は,その出願の優先日前の優先日を有する特許出願であって,その出願後に出願公開がされた特願2005-346717号(特開2006-293293号)の願書に最初に添付された明細書,特許請求の範囲又は図面に記載された発明と同一であり,しかも,この出願の発明者がその出願前の特許出願に係る上記の発明をした者と同一ではなく,またこの出願の時において,その出願人が上記特許出願の出願人と同一でもないので,特許法29条の2の規定により,特許を受けることができず,(理由3)この出願の請求項1及び6に係る発明は,その優先日前に日本国内において,頒布された特開2002-40990号公報に記載された発明及び周知技術(特開2001-27751号公報,特開2004-334216号公報)に基づいて,その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法29条2項の規定により特許を受けることができない。
したがって,他の請求項に係る発明について審理するまでもなく,本願は拒絶すべきものである。
よって,結論のとおり審決する。
 
審理終結日 2014-05-09 
結審通知日 2014-05-13 
審決日 2014-05-27 
出願番号 特願2006-154220(P2006-154220)
審決分類 P 1 8・ 113- Z (G09G)
P 1 8・ 121- Z (G09G)
P 1 8・ 575- Z (G09G)
最終処分 不成立  
前審関与審査官 小川 浩史、橋本 直明  
特許庁審判長 飯野 茂
特許庁審判官 樋口 信宏
小林 紀史
発明の名称 表示装置及びその駆動方法  
代理人 岡部 讓  
代理人 吉澤 弘司  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ