ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード![]() |
審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L |
---|---|
管理番号 | 1295688 |
審判番号 | 不服2012-21975 |
総通号数 | 182 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2015-02-27 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2012-11-06 |
確定日 | 2015-01-07 |
事件の表示 | 特願2011-198888号「半導体装置」拒絶査定不服審判事件〔平成25年 4月 4日出願公開、特開2013- 62328号〕について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
1.手続の経緯,本願発明 本願は,平成23年9月12日の出願であって,平成24年8月3日付けで拒絶査定がされ,これに対し,平成24年11月6日に拒絶査定に対する不服の審判が請求されると同時に手続補正がされ,その後当審において平成25年5月22日付けで拒絶の理由を通知したところ,平成25年7月23日付けで特許請求の範囲及び明細書を対象とする手続補正がなされるとともに意見書が提出された。 そして,本願の各請求項に係る発明は,平成25年7月23日付けで補正された特許請求の範囲の請求項1?7に記載された事項により特定されるとおりのものであるところ,そのうちの請求項2に係る発明(以下「本願発明」という。)は,次のとおりである。 「【請求項2】 基板と, 前記基板上に配置される,第1の半導体チップと, 前記第1の半導体チップ上に配置され,Alを含む電極と, 前記電極と前記基板とを電気的に接続する,AuまたはCuを含む第1の接続部材と, 前記第1の半導体チップ,前記第1の接続部材を封止する第1の封止部材と, 前記第1の封止部材上に接着される1以上の第2の半導体チップと, 前記1以上の第2の半導体チップと前記基板とを電気的に接続する1以上の第2の接続部材と, 前記第1の接続部材,前記1以上の第2の半導体チップ,および前記1以上の第2の接続部材を封止する第2の封止部材と,を具備し, 前記基板のコア層およびソルダーレジスト層,および前記第1の封止部材,の樹脂の重量W0に対する,前記コア層,前記ソルダーレジスト層,および前記第1の封止部材中のClイオンおよびBrイオンの合計重量W1の比が13.5ppm以下であり, 前記重量W0に対する,前記第1の封止部材中のClイオンおよびBrイオンの合計重量W2の比が7.5ppm以下である, 半導体装置。」 2.引用文献及びその記載事項 (1)当審の拒絶の理由に引用され,本願出願日前に頒布された刊行物である特開2011-129894号公報(以下「引用例1」という。)には,図面とともに次の事項が記載されている。 1a)「【0016】 図1Bに示すように,パッケージ基板1は,ガラスエポキシ基板3と,電極材5と,受動素子8と,を備える。例えば,ガラスエポキシ基板3は,ガラス基板と,ガラス基板上のエポキシを硬化させたガラスエポキシ材料又はエポキシを半硬化させたシート状の接着部材(以下,「プリプレグ」という)と,から構成される。 【0017】 図2に示すように,電極材5は,複数の配線層2を備える。例えば,各配線層2は銅配線である。複数の配線層2の最下層(以下,「第1配線層」という)2aの下面には,外部端子7が接続されている。例えば,外部端子7は,半田ボールである。外部端子7と第1配線層2aとの接続部分は,ソルダーレジスト(図示せず)で覆われる。なお,本発明の第1実施形態では,この外部端子7は,メッキ(Ni/Au又はNi/Pd/Au)を介して第1配線層2aと直接接続されても良い。 【0018】 図2に示すように,ガラスエポキシ基板3の下面には第1配線層2aが設けられ,ガラスエポキシ基板3の上面には,第2配線層2bが設けられる。なお,この第2配線層2bの一部は,ガラスエポキシ基板3に形成されたバンプ4を介して第1配線層2aと接続さ れている。なお,第2配線層2bは,バンプ4に換えて,ガラスエポキシ基板3に形成された貫通孔(図示せず)を介して第1配線層2aと接続されてもよい。この第2配線層2bは,導電材料9によって受動素子8と接続されている。例えば,導電材料9は,半田である。 【0019】 図1A及び図1Bに示すように,パッケージ基板1上には,複数のボンディングパッド16が設けられる。このボンディングパッド16は,図2の複数の配線層2の最上層(以下,「第3配線層」という)2cと電気的に接続されている。 【0020】 図1B及び図2に示すように,受動素子8及び導電材料9は,絶縁膜層6で覆われる。例えば,絶縁膜層6は,プリプレグを溶融することにより形成される。図2の電極材5は,絶縁膜層6を介して受動素子8に隣接するように設けられる。この電極材5は,複数の配線層2(第1配線層2a,第2配線層2b,第3配線層2c,及び第2配線層2bと第3配線層2cとの間の複数の配線層(以下,「第4配線層」という)2d)と,複数のバンプ4と,を備える。複数のバンプ4は,それぞれ,第1配線層2aと第2配線層2bとの間と,第2配線層2bと最下層の第4配線層2dとの間と,各第4配線層2dの間と,最上層の第4配線層2dと第3配線層2cとの間に設けられる。複数の第4配線層2dは,第2配線層2bと第3配線層2cとの間に設けられ,バンプ4によって互いに接続されている。電極材5は,例えば,バンプ4と,第4配線層2dと,を交互に重ね,プリプレグを溶融させてバンプ4と各第4配線層2dとを熱圧着させることにより形成される。具体的には,プリプレグが溶融して,バンプ4とバンプ4の上面側に設けられた第4配線層2dの導電層とが接触することにより,各第4配線層2dが互いに接続される。また,最下層の第4配線層2dの下面と第2配線層2bの上面とは,バンプ4によって接続されている。また,第3配線層2cの下面と最上層の第4配線層2dの上面とは,バンプ4によって接続されている。その結果,複数の第4配線層2dを介して第3配線層2cと第2配線層2bとが接続される。」 1b)「【0025】 図1Bに示すように,複数のメモリチップ11,コントローラチップ12,及び中継部材14は,樹脂21で覆われる。」 1c)「【0043】 (第3実施形態) 本発明の第3実施形態について説明する。第3実施形態は,パッケージ基板内に受動素子が設けられ,パッケージ基板の上方にメモリチップが設けられ,パッケージ基板とメモリチップとの間にコントローラチップが設けられる半導体装置の例である。 【0044】 本発明の第3実施形態に係る半導体装置の構成について説明する。図7は,本発明の第3実施形態に係る半導体装置の構成図である。図7Aは,本発明の第3実施形態に係る半導体装置の平面図である。図7Bは,図7AのA-A線に沿った断面図である。 【0045】 図7Bに示すように,パッケージ基板1は,ガラスエポキシ基板3と,電極材5と,受動素子8と,を備える。例えば,ガラスエポキシ基板3は,ガラス基板と,ガラス基板上のエポキシを硬化させたガラスエポキシ材料又はエポキシを半硬化させたシート状のプリプレグと,から構成される。電極材5は,第1実施形態と同様である(図2を参照)。 【0046】 図7A及び図7Bに示すように,パッケージ基板1上には,複数のボンディングパッド16が設けられる。このボンディングパッド16は,図2の複数の配線層2の最上層(第3配線層)2cと接続されている。 【0047】 図7Bに示すように,パッケージ基板1上には,接着部材10を介してコントローラチップ12が形成される。コントローラチップ12は,封止用部材24により封止される。封止用部材24上には,接着部材10を介して複数のメモリチップ11が積層される。メモリチップ11上は,複数の第1パッド(メモリパッド)22を有している。また,本発明の第3実施形態では,接着部材10及びメモリチップ11の対が複数層形成される。接着部材10及びメモリチップ11の各対は,それぞれの中心線が重ならないように交互に積層される。すなわち,接着部材10及びメモリチップ11の各対は,下層のメモリチップ11上の第1パッド22の上面に上層の接着部材10及びメモリチップ11の対が重ならないように積層される。但し,最下層のメモリチップ11は,接着部材10を介さずに,封止用部材24上に直接設けられる。 【0048】 図7Bに示すように,コントローラチップ12上には,複数の第2パッド(コントローラパッド)13が設けられる。また,図7Aに示すように,上方から見たコントローラチップ12の面積は,上方から見たメモリチップ11の面積よりも小さい。 【0049】 図7Bに示すように,メモリチップ11上の各第1パッド22は,第1ワイヤ15によってパッケージ基板1上のボンディングパッド16に接続されている。また,コントローラチップ12上の各第2パッド13は,第2ワイヤ17によりパッケージ基板1上のボンディングパッド16に接続されている。例えば,第1ワイヤ15及び第2ワイヤ17の材料は,金線,銀線,銅線,又はこれらの混合物である。 【0050】 本発明の第3実施形態では,電極材5が複数の配線層2及びバンプ4によって形成される例について説明したが,本発明の範囲はこれに限られるものではない。例えば,電極材5は,パッケージ基板1に貫通孔を形成し,この貫通孔に導電材料を埋め込むことによって形成されても良い。 【0051】 本発明の第3実施形態によれば,パッケージ基板1の上方にメモリチップ11が設けられ,パッケージ基板1とメモリチップ11との間にコントローラチップ12が設けられ,パッケージ基板1内に受動素子8が設けられる。そして,コントローラチップ12は,ワイヤボンディング接続によってパッケージ基板1と接続される。これにより,半導体装置を小型化することができるとともに,パッケージ基板1とコントローラチップ12との間のワイヤ長を短くすることができる。その結果,半導体装置が高速に動作可能になる。また,中継部材14が不要なので,半導体装置の製造コストを低減することができる。 【0052】 ここで,半導体装置の上方から見て,メモリチップ11,コントローラチップ12及び受動素子8の面積のうち,メモリチップ11の面積が最も大きい。すなわち,半導体装置の上方から見て,メモリチップ11の内側に,コントローラチップ12,受動素子8及び中継部材14が全て包含されるように配置されている。その結果,半導体装置の上方から見た面積を小さくすることができる。 【0053】 また,本発明の第3実施形態によれば,受動素子8は,パッケージ基板1内に設けられる。従って,半田等を用いて受動素子8を容易に搭載することができる。また,搭載時におけるメモリチップ11等へのダメージを回避することができる。 【0054】 また,受動素子8は,半田ポール7の近くに配置することができる。その結果,半導体装置の外部から半田ボール7を介して入力される信号のノイズを効果的に除去することができる。また,コントローラチップ12はパッケージ基板1の上方に設けられるため,等長配線のレイアウトが容易になる。このような構成は高速動作するSSDに特に効果がある。」 1d)図7A?7Bを参照すると, コントローラチップ12と第2ワイヤ17は,封止用部材24により封止されており,また,封止用部材24,複数のメモリチップ11,第1ワイヤ15は樹脂21で覆われているといえる。 上記の記載事項及び図面の記載を総合すると,引用例1には次の発明(以下「引用発明」という。)が実質的に記載されている。 「パッケージ基板1は,ガラスエポキシ基板3,電極材5,複数の配線層2,受動素子8,プリプレグを溶融することにより形成される絶縁膜層6を備えており, 複数の配線層2の最下層(第1配線層)2aの下面には,外部端子7が接続され, 外部端子7と第1配線層2aとの接続部分は,ソルダーレジスト(図示せず)で覆われており, パッケージ基板1上には,接着部材10を介してコントローラチップ12が形成され, コントローラチップ12上の各第2パッド13は,第2ワイヤ17によりパッケージ基板1上のボンディングパッド16に接続され, 第2ワイヤ17の材料は,金線,銀線,銅線,又はこれらの混合物であり, コントローラチップ12と第2ワイヤ17は,封止用部材24により封止され, 封止用部材24上には,接着部材10を介して複数のメモリチップ11が積層され, 最下層のメモリチップ11は,接着部材10を介さずに,封止用部材24上に直接設けられ, メモリチップ11上の各第1パッド22は,第1ワイヤ15によってパッケージ基板1上のボンディングパッド16に接続され, 封止部材24,複数のメモリチップ11,第1ワイヤ15は樹脂21で覆われている半導体装置。」 (2)当審の拒絶の理由に引用され,本願出願日前に頒布された刊行物である特開2002-338661号公報(以下「引用例2」という。)には,図面とともに次の事項が記載されている。 2a)「【0002】 【従来の技術】これまで,半導体チップはリードフレームを使用して,モールド樹脂により保護されたパッケージとしてプリント配線板に実装されていた。しかし,近年,BGA(ボール・グリッド・アレイ)やCSP(チップ・サイズ・パッケージ)といったパッケージが開発され,これまで使用されていたリードフレームに代わり,プリント配線板に直接チップが実装されるようになった。半導体パッケージでは,使用する材料にイオン性の不純物,特にハロゲンイオンが存在すると耐湿信頼性試験(プレッシャークッカーテスト(PCT)など)において回路腐食による接合不良や絶縁不良が出ることが知られており,回路のファインピッチ化の妨げになっている。 【0003】 【発明が解決しようとする課題】本発明は,上記問題点に鑑み考案されたもので,ハロゲンイオン等のイオン性不純物の発生が少ない,プリント配線板用途として有用なエポキシ樹脂組成物及びそれを用いたプリプレグ,金属箔張積層板,樹脂付金属箔及びプリント配線板を提供することを目的とする。」 2b)「【0067】 【発明の効果】本発明のプリント配線板用樹脂組成物を用いて,プリプレグ,絶縁基材,絶縁層を形成して作製した多層プリント配線板は,不純物イオン濃度特に塩素イオン濃度を低減することができ,結果として,ハロゲンイオン濃度に起因するとされる耐湿信頼性試験(プレッシャークッカーテスト(PCT)など)において配線層腐食による接合不良や絶縁不良を防ぐことができる。従って本発明は,ビルドアップ方式の高密度多層プリント配線板分野において,優れた実用上の効果を発揮する。」 (3)当審の拒絶の理由に引用され,本願出願日前に頒布された刊行物である特開昭62-257815号公報(以下「引用例3」という。)には,図面とともに次の事項が記載されている。 3a)「〔技術分野〕 この発明は,プリント配線板等に使用される積層板の連続的な製法に関する。」(第1ページ右欄第12?14行) 3b)「以上のような樹脂中に含まれる不純物の種類としては,樹脂がエポキシ樹脂である場合には,このエポキシ樹脂の原料となるエピクロロヒドリン中に含まれるCI^(-)やエポキシ樹脂の生成反応の促進剤であるアルカリ中に含まれるNa^(+)等のイオン,あるいは,エポキシ樹脂に含まれるCl基やα-グリコール系のOH基等の不純基等があげられる。このような不純物があると,それによって,積層板の表面に形成された金属箔や電子部品等の回路部材が腐食されたり,電気絶縁性が低下したりするばかりでなく,エポキシ樹脂硬化のための,前記イミダゾール系等の触媒を,このような不純物(特に不純基)が吸収してしまって,硬化反応が充分に行われなくなり,それによって積層板の物性が低下する恐れがある。したがって,このような不純物の含有率は低ければ低い程好ましいのである。以上のような不純物の含有率の範囲は,この発明では特に限定されないが,各イオンの含有率は,ppmでNa^(+)≦1ppm,Cl^(-)≦20ppmであることが好ましく,各不純基の含有率は,Cl基≦0.07重量%,OH基≦0.04当量であることが好ましい。」(第2ページ右下欄第10行?第3ページ左上欄第11行) (4)当審の拒絶の理由に引用され,本願出願日前に頒布された刊行物である特開2002-31889号公報(以下「引用例4」という。)には,図面とともに次の事項が記載されている。 4a)「【0006】一般に,このような電子部品モジュールに用いられるソルダーレジスト層は,乾燥状態での絶縁抵抗が10^(11)?10^(13)Ωである。しかしながら,このソルダーレジスト層は,一般に,含有する感光性樹脂がソルダーレジスト層に露光・現像により開口を形成する際の現像性を発現させるために水酸基やカルボキシル基を含有することから,吸水率が高く空気中の水分を徐々に吸収して,この水分がソルダーレジスト層の絶縁抵抗を108Ω以下にまで低下させてしまい配線導体層間を短絡させてしまったり,さらには,この水分が配線導体層を腐食させてしまい,その結果,配線基板の電気信頼性を劣化させてしまうという問題点を有していた。また,ソルダーレジスト層は,含有する感光性樹脂組成物がその製造の精製工程中において除去できない塩素イオン・臭素イオン等のハロゲンイオンやナトリウムイオン等のアルカリイオンなどの不純物イオンを,それぞれ20?100ppm,2?200ppm程度含有しているため,例えば,温度が130℃で相対湿度が85%の高温高湿槽中で5.5Vの電圧を長時間印加する高加速度試験(HAST)を行うと,イオンマイグレーションにより配線導体層間の絶縁抵抗が急激に低下し絶縁破壊を起こし,その結果,電子部品モジュールを電気的に短絡させてしまうという問題点を有していた。」 4b)「【0066】また,フィルム状の感光性ソルダーレジストAの不純物イオン濃度は,温度が85℃で相対湿度が85%の雰囲気中に96時間放置後,フィルム状の感光性ソルダーレジストAを100℃の熱水でイオン抽出した後,抽出液をイオンクロマトグラフィー法を用いて測定して求めた。感光性ソルダーレジスト層Aの不純物イオン濃度は塩素イオンが3.0ppmと,ナトリウムイオンが0.5ppmであった。」 (5)当審の拒絶の理由に引用され,本願出願日前に頒布された刊行物である再公表特許第2007/126130号(以下「引用例5」という。)には,図面とともに次の事項が記載されている。 5a)「ソルダーレジスト材料中に含まれるNaイオン又はClイオンがそれぞれ10ppm以下である,請求の範囲第1項?第6項のいずれか1項記載のソルダーレジスト材料。」(第2ページ第25?26行) 5b)「さらに,本発明の好ましい態様によれば,ソルダーレジスト材料中に含まれるNaイオン又はClイオンのイオン性不純物が少ないので,耐湿信頼性に優れるソルダーレジストを提供することができる。」(第5ページ第23?25行) 5c)「(ii)実質的にハロゲン原子を含まないエポキシ樹脂 本発明で用いる樹脂組成物では,実質的にハロゲン原子を含まないエポキシ樹脂を含有することが好ましい。これにより,該ソルダーレジスト材料を実装時等でガラス転移温度以上の高温にした場合であってもハロゲン原子による回路腐食がなく,実装後の信頼性が向上する。ここで「実質的にハロゲン原子を含まない」とは,ハロゲン原子による回路腐食がなく,実装後の信頼性に影響がない程度でハロゲン原子が微量含まれていてもよく,好ましくは,含まないことである。」(第8ページ第33?39行) (6)当審の拒絶の理由に引用され,本願出願日前に頒布された刊行物である特開2003-253092号公報(以下「引用例6」という。)には,図面とともに次の事項が記載されている。 6a)「【請求項1】 (A)エポキシ樹脂,(B)硬化剤,(C)複合金属水酸化物,を必須成分とするエポキシ樹脂成形材料において,該材料の成形品の粉砕物を1g当たり10mlの水で抽出した抽出水のナトリウムイオン (Na^(+))濃度が0?3ppm,かつ塩素イオン(Cl^(-))濃度が0?3ppm,かつ電気伝導度が100μS/cm以下,かつpHが5.0?9.0であることを特徴とする封止用エポキシ樹脂成形材料。」 6b)「【0013】上述したナトリウムイオン (Na^(+))および塩素イオン(Cl^(-))濃度が上記に指定した量を超えると,耐湿性が低下,すなわちICの配線が腐食して動作不良となりやすくなる。抽出水のイオン量の範囲としては,塩素イオン(Cl^(-))は0?3ppmであり,好ましくは0?2ppmである。塩素イオン(Cl^(-))は3ppmより多いと吸湿によって塩素イオン(Cl^(-))によるIC配線の腐食が短時間に進む傾向にあり実使用上に問題が生じる。またナトリウムイオン (Na^(+))は0?3ppmであり,好ましくは0?2ppmであり,電気伝導度は0?100μS/cmであり,好ましくは0?50μS/cmである。電気伝導度が100μSを超えたり,ナトリウムイオン (Na^(+))が3ppmより多いと,もれ電流の増加により,ノイズ,クロストーク,電圧オフセットが生じたり,またICの配線が腐蝕したりして,回路の動作に悪影響を与える。また,pHは5.0?9.0であり,pHがこの範囲より低いとICの金属配線,特にアルミニウム等の腐蝕が顕著になる傾向にあり,一方この範囲より高いと,パッケージ表面がリードフレームメッキ処理工程時に白化して外観不良になったり,またICの配線の腐蝕が生じやすくなる。好ましいpH範囲は6.0?8.0である。」 6c)「【0068】 【発明の効果】本発明の封止用エポキシ樹脂成形材料は実施例で示したようにノンハロゲンかつノンアンチモンで難燃化を達成でき,これを用いてIC,LSI等の電子部品を封止すれば,耐リフロー性,耐湿性及び高温放置特性等の信頼性が良好な製品を得ることができ,その工業的価値は大である。」 (7)当審の拒絶の理由に引用され,本願出願日前に頒布された刊行物である特開2007-99996号公報(以下「引用例7」という。)には,図面とともに次の事項が記載されている。 7a)「【請求項3】 塩素イオン濃度が30ppm以下,臭素イオン濃度が10ppm以下,ナトリウムイオン濃度が6ppm以下で,かつ,リン酸イオン濃度が10ppm以下であることを特徴とする請求項1または2記載の封止用樹脂組成物。」 7b)「【0001】 本発明は,半導体素子等の封止材料として使用される封止用樹脂組成物,およびこれを用いた半導体封止装置に関する。」 7c)「【0005】 しかしながら,ハロゲン化合物は,例えば高温に放置した場合に塩素イオンや臭素イオン等が遊離し,半導体装置の信頼性を低下させるという問題がある。また,一部のハロゲン系難燃剤は,燃焼時に毒性の強いダイオキシン化合物を発生し,また,アンチモン化合物は,それ自体毒性が強い,という環境上の問題もある。」 (8)当審の拒絶の理由に引用され,本願出願日前に頒布された刊行物である再公表特許第2010/041651号公報(以下「引用例8」という。)には,図面とともに次の事項が記載されている。 8a)「【請求項1】 ダイパッド部を有するリードフレーム又は回路基板と,前記リードフレームのダイパッド部上又は前記回路基板上に搭載された1個以上の半導体素子と,前記リードフレーム又は前記回路基板に設けられた電気的接合部と前記半導体素子に設けられた電極パッドとを電気的に接続する銅ワイヤと,前記半導体素子と前記銅ワイヤとを封止する封止材とを備え, 前記銅ワイヤの線径が25μm以下であり, 前記銅ワイヤがその表面にパラジウムを含む金属材料で構成された被覆層を有しており, 前記封止材が(A)エポキシ樹脂,(B)硬化剤,(C)充填材,(D)硫黄原子含有化合物を含むエポキシ樹脂組成物の硬化物で構成されている, 半導体装置。 【請求項2】 前記エポキシ樹脂組成物の硬化物を125℃,相対湿度100%RH,20時間の条件で抽出した抽出水中の塩素イオン濃度が,10ppm以下である,請求項1に記載の半導体装置。」 8b)「【0072】 このような(A)エポキシ樹脂のうち,封止材の耐湿信頼性を考慮すると,イオン性不純物であるCl^(-)(塩素イオン)が極力少ないものが好ましく,より具体的には,(A)エポキシ樹脂全体に対するCl^(-)(塩素イオン)などのイオン性不純物の含有割合が10ppm以下であるものが好ましく,5ppm以下であるものがより好ましい。なお,エポキシ樹脂全体に対するCl^(-)(塩素イオン)の含有割合は,以下のようにして測定することができる。すなわち,先ず,エポキシ樹脂などの試料5gと蒸留水50gとをテフロン(登録商標)製耐圧容器に入れて密閉し,温度125℃,相対湿度100%RH,20時間の処理(プレッシャークッカー処理)を行う。次に,室温まで冷却した後,抽出水を遠心分離し,20μmフィルターにてろ過し,キャピラリー電気泳動装置(例えば,大塚電子(株)製「CAPI?3300」)を用いて塩素イオン濃度を測定する。ここで得られる塩素イオン濃度(単位:ppm)は試料5g中から抽出された塩素イオンを10倍に希釈した数値であるため,下記式: 試料単位質量あたりの塩素イオン濃度(単位:ppm) =(キャピラリー電気泳動装置で求めた塩素イオン濃度)×50÷5 により樹脂単位質量あたりの塩素イオン量に換算する。」 3.対比 本願発明と引用発明とを対比する。 引用発明の「パッケージ基板1」は本願発明の「基板」に相当する。 以下同様に,「コントローラチップ12」は「第1の半導体チップ」に,「第2パッド13」は「電極」に,「第2ワイヤ17」は「第1の接続部材」に,「封止用部材24」は「第1の封止部材」に,「メモリチップ11」は「第2の半導体チップ」に,「第1ワイヤ15」は「第2の接続部材」に,「樹脂21」は「第2の封止部材」に,「ソルダーレジスト」は「ソルダーレジスト層」に,「ガラスエポキシ基板3」及び「プリプレグを溶融することにより形成される絶縁膜層6」は「基板のコア層」に,それぞれ相当する。 引用発明では,「パッケージ基板1上には,接着部材10を介してコントローラチップ12が形成され」ているから,引用発明は本願発明の「基板上に配置される,第1の半導体チップ」なる構成を備える。 引用発明では,「コントローラチップ12上の各第2パッド13は,第2ワイヤ17によりパッケージ基板1上のボンディングパッド16に接続され」ており,「第2ワイヤ17の材料は,金線,銀線,銅線,又はこれらの混合物」であるから,引用発明は本願発明の「前記第1の半導体チップ上に配置された電極と,前記電極と前記基板とを電気的に接続する,AuまたはCuを含む第1の接続部材」なる構成を備える。 引用発明では,「コントローラチップ12と第2ワイヤ17は,封止用部材24により封止され,」ているから,引用発明は本願発明の「前記第1の半導体チップ,前記第1の接続部材を封止する第1の封止部材」なる構成を備える。 引用発明ではメモリチップ11は複数で,「最下層のメモリチップ11は,接着部材10を介さずに,封止用部材24上に直接設けられ」ているから,引用発明は本願発明の「第1の封止部材上に接着される1以上の第2の半導体チップ」なる構成を備える。 引用発明では,「メモリチップ11上の各第1パッド22は,第1ワイヤ15によってパッケージ基板1上のボンディングパッド16に接続され,」ているから,引用発明は本願発明の「前記1以上の第2の半導体チップと前記基板とを電気的に接続する1以上の第2の接続部材」なる構成を備える。 引用発明では,「コントローラチップ12と第2ワイヤ17は,封止用部材24により封止され」,「封止部材24,複数のメモリチップ11,第1ワイヤ15は樹脂21で覆われている」から,引用発明は本願発明の「第1の接続部材,前記1以上の第2の半導体チップ,および前記1以上の第2の接続部材を封止する第2の封止部材」なる構成を備える。 以上のことから,本願発明と引用発明とは次の点で一致する。 「基板と, 前記基板上に配置される,第1の半導体チップと, 前記第1の半導体チップ上に配置された電極と, 前記電極と前記基板とを電気的に接続する,AuまたはCuを含む第1の接続部材と, 前記第1の半導体チップ,前記第1の接続部材を封止する第1の封止部材と, 前記第1の封止部材上に接着される1以上の第2の半導体チップと, 前記1以上の第2の半導体チップと前記基板とを電気的に接続する1以上の第2の接続部材と, 前記第1の接続部材,前記1以上の第2の半導体チップ,および前記1以上の第2の接続部材を封止する第2の封止部材とを具備した半導体装置。」 一方で,両者は次の点で相違する。 [相違点1] 電極に関して,本願発明では「Alを含む電極」であるのに対して,引用発明ではAlを含むかどうかは明確ではない点。 [相違点2] 本願発明では「基板のコア層およびソルダーレジスト層,および前記第1の封止部材,の樹脂の重量W0に対する,前記コア層,前記ソルダーレジスト層,および前記第1の封止部材中のClイオンおよびBrイオンの合計重量W1の比が13.5ppm以下であり,前記重量W0に対する,前記第1の封止部材中のClイオンおよびBrイオンの合計重量W2の比が7.5ppm以下である」のに対して,引用発明ではClイオンおよびBrイオンについて明確ではない点。 4.判断 上記相違点について検討する。 [相違点1]について 半導体チップ上に設けられる電極をAl(アルミニウム)とすることは,例えば特開2010-50491号公報(段落【0046】を参照。パッドが本願発明の「電極」に相当する。),特開2011-29664号公報(段落【0044】を参照。パッドが本願発明の「電極」に相当する。),及び,特開2009-158750号公報(段落【0020】及び図3を参照。パッドが本願発明の「電極」に相当する。)に記載されているように慣用の技術である。 したがって,引用発明において,第2パッド(電極)を「Al」とすることにより,本願発明の上記相違点1に係る構成とすることは,当業者が容易になし得たものである。 [相違点2]について 引用例2には,半導体チップは,プリント配線板に直接チップが実装されるようになっており,半導体パッケージでは,ハロゲンイオンが存在すると耐湿信頼性試験(プレッシャークッカーテスト(PCT)など)において回路腐食による接合不良や絶縁不良が出ることが知られていることが記載されている。また,ハロゲンイオン等のイオン性不純物の発生が少ないプリント配線板用途としてのエポキシ樹脂組成物,及び,このプリント配線板用樹脂組成物を用いて,プリプレグ,絶縁基材,絶縁層を形成して作製した多層プリント配線板は,不純物イオン濃度特に塩素イオン濃度を低減することができ,ハロゲンイオン濃度に起因するとされる耐湿信頼性試験において配線層腐食による接合不良や絶縁不良を防ぐことができることが記載されている。(前記引用例2の記載事項2a)?2b)を参照。) 引用例3には,プリント配線板等に使用される積層板において,Cl^(-)のイオン等があると電子部品等の回路部材が腐食されることが記載されている。(前記引用例3の記載事項3a)?3b)を参照。) 引用例4には,電子モジュールに用いられるソルダーレジスト層は,塩素イオン・臭素イオン等のハロゲンイオンなどの不純物イオンを,それぞれ20?100ppm,2?200ppm程度含有しているため,例えば,高温高湿槽中での高加速度試験(HAST)を行うと,イオンマイグレーションにより配線導体層間の絶縁抵抗が急激に低下し絶縁破壊を起こし,その結果,電子部品モジュールを電気的に短絡させてしまうという問題があったことが記載されている。また,フィルム状の感光性ソルダーレジストの不純物イオン濃度は,塩素イオンが3.0ppmであることが記載されている。(前記引用例4の記載事項4a)?4b)を参照。) 引用例5には,ソルダーレジストとして,CLイオンが10ppm以下とすること,イオン不純物が少ないと耐湿信頼性に優れること,及び,ハロゲン原子を含まないとハロゲン原子による回路腐食がなくなることが記載されている。(前記引用例5の記載事項5a)?5b)を参照。) 引用文献6には,電子部品封止用エポキシ樹脂として,塩素イオン濃度が0?3ppmのもの,塩素イオン(Cl^(-))は3ppmより多いと吸湿によって塩素イオン(Cl^(-))によるIC配線の腐食が短時間に進む傾向にあり問題が生じること,及び,このようなエポキシ樹脂でIC,LSI等の電子部品を封止すれば,耐湿性が良好となることが記載されている。(前記引用例6の記載事項6a)?6c)を参照。) 引用文献7には,半導体素子の封止樹脂として,塩素イオン濃度が30ppm以下,臭素イオン濃度が10ppm以下のもの,及び,ハロゲン化合物は,高温に放置した場合に塩素イオンや臭素イオン等が遊離し,半導体装置の信頼性を低下させることが記載されている。(前記引用例7の記載事項7a)?7c)を参照。) 引用文献8には,半導体装置のエポキシ樹脂として,封止材の耐湿信頼性を考慮すると,Cl^(-)イオンが極力少ないものが好ましく,塩素イオン濃度が5ppm以下であるものが好ましいことが記載されている。(前記引用例8の記載事項8a)?8b)を参照。) 上記引用例2?8の記載から,半導体パッケージではハロゲンイオン(塩素イオン及び臭素イオン)が存在すると回路腐食による接合不良や絶縁不良が出ることは,技術常識であること,半導体装置において,パッケージとしての配線板用樹脂,ソルダーレジスト及び封止材料として,耐湿製の観点から,ハロゲンイオンが少ないものが望まれていたこと,及び,そのイオンの量として数ppm程度のものも検討されていたことが理解される。 ここで,上記事項の「パッケージとしての配線板用樹脂」は引用発明の「ガラスエポキシ基板3」及び「プリプレグを溶融することにより形成される絶縁膜層6」に相当し,同様に,上記事項の「ソルダーレジスト」は引用発明の「ソルダーレジスト」に,上記事項の「封止材料」は引用発明の「封止用部材24」及び「樹脂21」に相当する。 すると,引用発明において,「ガラスエポキシ基板3」,「プリプレグを溶融することにより形成される絶縁膜層6」,「ソルダーレジスト」及び「封止用部材24」,すなわち「基板のコア層」,「ソルダーレジスト層」及び「第1の封止部材」における,それぞれのハロゲンイオンとしての塩素イオンと臭素イオンとを,耐湿性の観点から少なくすることは,当業者であれば当然考慮したものといえる。 そして,基板のコア層,ソルダーレジスト層及び第1の封止部材中の,各々のClイオンおよびBrイオンを少なくすれば,「基板のコア層およびソルダーレジスト層,および前記第1の封止部材,の樹脂の重量W0」に対する,「コア層,前記ソルダーレジスト層,および前記第1の封止部材中のClイオンおよびBrイオンの合計重量W1の比」及び「第1の封止部材中のClイオンおよびBrイオンの合計重量W2の比」についても,同様に少なくなることから,本願発明のように,比較対象として,基板のコア層,ソルダーレジスト層及び第1の封止部材の樹脂の重量W0を用い,これに対するW1及びW2の比で特定することは,設計事項に過ぎない。 また,従来からイオンの量として数ppm程度とすることも検討されており,イオンの量が少ないにこしたことはないから,重量W0に対するW1の比,及び,重量W0に対するW2の比として,本願発明が「13.5ppm以下」及び「7.5ppm以下」とした点は,設計事項である。 したがって,引用発明において,本願発明の上記相違点2に係る構成とすることは,当業者が容易になし得たものといえる。 そして,本願発明により得られる作用効果も,引用発明及び引用文献2?8記載の事項及び慣用の技術から当業者であれば予測できる程度のものであって,格別のものとはいえない。 以上のことから,本願発明は,引用発明及び引用文献2?8記載の事項及び慣用の技術に基づいて当業者が容易に発明をすることができたものである。 5.むすび 以上のとおり,本願発明(請求項2に係る発明)は,引用発明及び引用文献2?8記載の事項及び慣用の技術に基づいて当業者が容易に発明をすることができたものであり,特許法第29条第2項の規定により特許を受けることができないから,他の請求項に係る発明について検討するまでもなく,本願は拒絶されるべきものである。 よって,結論のとおり審決する。 |
審理終結日 | 2013-12-05 |
結審通知日 | 2013-12-06 |
審決日 | 2013-12-17 |
出願番号 | 特願2011-198888(P2011-198888) |
審決分類 |
P
1
8・
121-
WZ
(H01L)
|
最終処分 | 不成立 |
前審関与審査官 | 越本 秀幸、日比野 隆治 |
特許庁審判長 |
丸山 英行 |
特許庁審判官 |
小関 峰夫 平田 信勝 |
発明の名称 | 半導体装置 |
代理人 | 藤原 康高 |