ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H04L |
|---|---|
| 管理番号 | 1305926 |
| 審判番号 | 不服2014-5250 |
| 総通号数 | 191 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2015-11-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2014-03-19 |
| 確定日 | 2015-09-24 |
| 事件の表示 | 特願2011-534718「短い待ち時間のブロック暗号」拒絶査定不服審判事件〔平成22年 5月20日国際公開、WO2010/056531、平成24年 3月29日国内公表、特表2012-507949〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1 手続の経緯 本件審判請求に係る出願(以下,「本願」という。)は,2009年10月28日(パリ条約による優先権主張外国庁受理,2008年10月30日(以下,「優先日」という。),アメリカ合衆国)を国際出願日とする出願であって,平成23年5月2日付けで特許法第184条の5第1項に規定される書面が提出され,同年6月30日付けで特許法第184条の4第1項の規定による国際出願日における明細書,請求の範囲,図面(図面の中の説明に限る。)及び要約の翻訳文が提出されるとともに,同日付けで審査請求がなされ,平成25年2月25日付けで拒絶理由通知(同年3月5日発送)がなされ,同年8月5日付けで意見書が提出されるとともに,同日付けで手続補正がなされたが,同年11月13日付けで拒絶査定(同年11月19日謄本送達)がなされたものである。 これに対して,本件審判請求は,「原査定を取り消す。本願は特許をすべきものである、との審決を求める。」ことを請求の趣旨として,平成26年3月19日付けで本件審判請求がなされるとともに,同日付けで請求項の削除を目的とした手続補正がなされ,同年5月1日付けで審査官により特許法第164条第3項に定める報告(前置報告)がなされたものである。 2 本願発明 本願の特許請求の範囲の請求項1に係る発明(以下,「本願発明」という。)は,上記平成26年3月19日付け手続補正書により補正された特許請求の範囲の記載からみて,その特許請求の範囲の請求項1に記載された以下のとおりのものと認める。 「メモリアドレス中に記憶させるデータをエンクリプトする方法において、 第1の複数のブロック暗号ラウンド中で前記メモリアドレスをエンクリプトすることと、 前記第1の複数のブロック暗号ラウンドのうちの1つ以上からの情報を使用して、データラウンドキーを発生させることと、 前記第1の複数のブロック暗号ラウンドの後で、前記エンクリプトされたメモリアドレスに、前記データを結合させることと、 前記データラウンドキーを使用して、第2の複数のブロック暗号ラウンド中で前記データをエンクリプトすることと を含み、 前記メモリアドレスをエンクリプトすることと、前記データラウンドキーを発生させることとは、前記データが利用可能になる前に開始される、方法。」 3 引用文献 ア 本願の優先日前に頒布又は電気通信回線を通じて公衆に利用可能とされ,原審の拒絶の査定の理由である上記平成25年2月25日付けの拒絶理由通知において引用された文献である,特表2005-505069号公報(平成17年2月17日公表。以下,「引用文献」という。)には,図面とともに,以下の技術的事項が記載されている。 (当審注:下線は,参考のために当審で附加したものである。) A 「【請求項10】 暗号化された形態でのメモリにおける記憶のためにデータワードを暗号化する方法であって、前記各々のデータワードは各々関連するアドレスによって特定され、前記方法は、 データワードに関連するアドレスをハッシュされたアドレスに変換するステップと、 前記ハッシュされたアドレスに前記データワードを結合させるステップと、 前記メモリにおける後続する記憶のために、暗号化されたワードに前記結合されたワード/ハッシュされたアドレスを暗号化するためのブロック暗号部を使用するステップと を含む方法。」 B 「【0016】 暗号化器20は、入力部26を介して処理ユニットから、複数のコンポーネントから構成されるデータワードDを受信する。通常、コンポーネントはバイトであるが、ニブル(1/2バイト(nibble))又は16ビットコンポーネントのような他のサイズも使用され得る。暗号化器20は、メモリ60におけるワードの記憶位置を特定する入力部22を介してアドレスAも受信する。好ましくは、アドレスA及びワードDを供給する処理ユニットが、同じ暗号化されたモジュールにも組み込まれる。暗号化器20は、アドレスをハッシュされたアドレスB1(A)に変換するためのハッシュ関数(haｓhing fｕncｔiｏn)部B1を含んでいる。好ましくは、ハッシュ関数部B1は、ブロック暗号のラウンド(ｒｏｕnd ｏf blｏck ciｐheｒ)の形態で実現されるキーによるハッシュ関数となる。DES又はTEAはよく知られていると共に、本発明によるシステムにおいて使用されるべき好適な暗号である。暗号化器20は、ハッシュされたアドレスB1(A)を受信ワードDに結合するための結合器(cｏmbineｒ)24も含んでいる。好ましくは、結合器24はビット形式のXOR(排他的論理和(eｘclｕｓiｖe OR))関数として実現される。これにより、XOR(D,B1(A))の中間結果がもたらされる。結合器24の出力は、暗号化されたワードD’をもたらす暗号化器20のブロック暗号器B2を介して入力される。書き込み器(ｗｒiｔeｒ)30は、アドレスAの制御下で暗号化されたワードD’をメモリに書き込む。・・・(後略)」 C 「【0021】 好ましくは、ハッシュ関数部B1は、既定数のnラウンド(k イ ここで,上記引用文献に記載されている事項を検討する。 (ア)上記Aの記載からすると,引用文献には, “暗号化された形態でのメモリにおける記憶のためにデータワードを暗号化する方法において, データワードに関連するアドレスをハッシュされたアドレスに変換することと, 前記ハッシュされたアドレスに前記データワードを結合させることと, 暗号化されたワードに前記結合されたワード/ハッシュされたアドレスを暗号化するためのブロック暗号部を使用することと を含む方法。” が記載されていると解される。 (イ)上記Bの「暗号化器20は、入力部26を介して処理ユニットから、・・・データワードDを受信する・・・暗号化器20は、メモリ60におけるワードの記憶位置を特定する入力部22を介してアドレスAも受信する・・・暗号化器20は、アドレスをハッシュされたアドレスB1(A)に変換するためのハッシュ関数(haｓhing fｕncｔiｏn)部B1を含んでいる。好ましくは、ハッシュ関数部B1は、ブロック暗号のラウンド(ｒｏｕnd ｏf blｏck ciｐheｒ)の形態で実現されるキーによるハッシュ関数となる」との記載,上記Cの「ハッシュ関数部B1は、既定数のnラウンド(k であると解される。 (ウ)上記Bの「暗号化器20は、ハッシュされたアドレスB1(A)を受信ワードDに結合するための結合器(cｏmbineｒ)24も含んでいる」との記載からすると,結合器における結合は,ハッシュされたアドレスを用いて行うものであるから,上記(ア)で検討した「前記ハッシュされたアドレスに前記データワードを結合させること」が,“第1の複数のブロック暗号のラウンドの後で”行われるものであることは自明である。 (エ)上記Bの「結合器24はビット形式のXOR(排他的論理和(eｘclｕｓiｖe OR))関数として実現される。これにより、XOR(D,B1(A))の中間結果がもたらされる。結合器24の出力は、暗号化されたワードD’をもたらす暗号化器20のブロック暗号器B2を介して入力される」との記載,上記Cの「nラウンドは、アドレスをハッシュするB1演算と、中間結果XOR(D,B1(A))を暗号化するB2・・・とに分割される」との記載からすると,上記(ア)で検討した「暗号化されたワードに前記結合されたワード/ハッシュされたアドレスを暗号化するためのブロック暗号部を使用すること」とは, “ブロック暗号器B2における複数のブロック暗号のラウンド(以下,「第2の複数のブロック暗号のラウンド」と称す。)中で,結合させた結果(中間結果)を暗号化すること” であると解される。 ウ 以上,(ア)ないし(エ)で検討した事項を踏まえると,引用文献には,次の発明(以下,「引用発明」という。)が記載されているものと認められる。 「暗号化された形態でのメモリにおける記憶のためにデータワードを暗号化する方法において, 第1の複数のブロック暗号のラウンド中で前記データワードに関連するアドレスをハッシュされたアドレスに変換することと, 前記第1の複数のブロック暗号のラウンドの後で,前記ハッシュされたアドレスに前記データワードを結合させることと, 第2の複数のブロック暗号のラウンド中で,前記結合させた結果を暗号化することと を含む方法。」 4 参考文献 (1)参考文献1 本願の優先日前に頒布又は電気通信回線を通じて公衆に利用可能とされた文献である,特開2008-151829号公報(平成20年7月3日出願公開。以下,「参考文献1」という。)には,図面とともに,以下の技術的事項が記載されている。 (当審注:下線は,参考のために当審で附加したものである。) D 「【0001】 本発明は、共通ブロック暗号の業界標準であるAES(Advanced Encryption Standard)の暗号演算を行う暗号演算装置に関する。 【背景技術】 【0002】 図8は、FIPS197(Federal Information Processing Standards 197)(例えば、下記の非特許文献1を参照)で規定されているAESの暗号化アルゴリズムを示しており、図9は、AESの復号アルゴリズムを示している。 【0003】 図8の暗号化アルゴリズムでは、128ビットの平文から128ビットの暗号文が生成される。秘密鍵の鍵データは、128ビット、192ビット、または256ビットの3種類から選択することができる。 【0004】 まず、鍵スケジュール801を実行することで、鍵データからNｒ+1個のラウンド鍵(Rｏｕnd Keｙ)0?Nｒが生成される。排他的論理和(XOR)演算器802は、平文とラウンド鍵0のXORを出力する。」 (2)参考文献2 本願の優先日前に頒布又は電気通信回線を通じて公衆に利用可能とされた文献である,特開2007-94377号公報(平成19年4月12日出願公開。以下,「参考文献2」という。)には,図面とともに,以下の技術的事項が記載されている。 (当審注:下線は,参考のために当審で附加したものである。) E 「【0014】 例えば、AESの処理構成をｘ86プロセッサ上でソフトウエアで実現する場合、ラウンド関数における演算をテーブルとしてメモリに保持しておく、ラウンド鍵を事前に計算しておく等、大きなメモリを使用可能という利点を活かした工夫が可能である。・・・(後略)」 5 対比 (1)本願発明と引用発明とを対比する。 ア (ア)引用発明の「データワード」及び「暗号化」は,それぞれ,本願発明の「データ」及び「エンクリプト」に相当する。 (イ)そして,引用発明の「メモリにおける記憶」とは,メモリ中の指定されたアドレスに記憶させることに他ならないことから,本願発明の「メモリアドレス中に記憶」させることに相当するといえる。 (ウ)してみると,引用発明の「暗号化された形態でのメモリにおける記憶のためにデータワードを暗号化する方法」は,本願発明の「メモリアドレス中に記憶させるデータをエンクリプトする方法」に相当するといえる。 イ (ア)引用発明の「アドレス」は,本願発明の「メモリアドレス」に相当する。また,引用発明の「前記データワードに関連するアドレスをハッシュされたアドレスに変換する」とは,アドレスをブロック暗号を使用して暗号化(エンクリプト)していることに他ならない。 (イ)してみると,引用発明の「第1の複数のブロック暗号のラウンド中で前記データワードに関連するアドレスをハッシュされたアドレスに変換すること」は,本願発明の「第1の複数のブロック暗号ラウンド中で前記メモリアドレスをエンクリプトすること」に相当するといえる。 ウ 上記イの検討結果からすると,引用発明の「前記第1の複数のブロック暗号のラウンドの後で,前記ハッシュされたアドレスに前記データワードを結合させること」は,本願発明の「前記第1の複数のブロック暗号ラウンドの後で、前記エンクリプトされたメモリアドレスに、前記データを結合させること」に相当するといえる。 エ (ア)引用発明の「前記結合させた結果を暗号化すること」は,本願発明の「前記データをエンクリプトすること」に相当する。 (イ)してみると,引用発明と本願発明とは,“第2の複数のブロック暗号ラウンド中で前記データをエンクリプトすること”を含む点で共通するといえる。 (2)以上から,本願発明と引用発明とは,以下の点で一致し,また,以下の点で相違する。 [一致点] 「メモリアドレス中に記憶させるデータをエンクリプトする方法において, 第1の複数のブロック暗号ラウンド中で前記メモリアドレスをエンクリプトすることと, 前記第1の複数のブロック暗号ラウンドの後で,前記エンクリプトされたメモリアドレスに,前記データを結合させることと, 第2の複数のブロック暗号ラウンド中で前記データをエンクリプトすることと を含む方法。」 [相違点1] 第1の複数のブロック暗号ラウンドにおいて,本願発明が「前記第1の複数のブロック暗号ラウンドのうちの1つ以上からの情報を使用して、データラウンドキーを発生させること」を含むものであるのに対して,引用発明では,そのようなものを含むことについて明記されていない点。 [相違点2] 第2の複数のブロック暗号ラウンドにおいて,本願発明が,「データラウンドキー」を使用するものであるのに対して,引用発明では,そのようなものを使用することについて明記されていない点。 [相違点3] 本願発明が,「前記メモリアドレスをエンクリプトすることと、前記データラウンドキーを発生させることとは、前記データが利用可能になる前に開始される」ものであるのに対して,引用発明は,そのようなものであるか明記されていない点。 6 判断 上記相違点1ないし相違点3について検討する。 ア 相違点1及び相違点2について (ア)ブロック暗号において,鍵スケジュールを実行してラウンドキーを発生させることは,上記参考文献1(上記D及び関連する図8等参照。)にも記載されるように,当該技術分野における技術常識的事項である。 (イ)そうすると,引用発明における第1の複数のブロック暗号のラウンドにおいても,鍵スケジュールを実行してラウンドキーを発生させるように構成すること,すなわち上記相違点1に係る構成とすることは,当業者が容易に想到し得たことである。 (ウ)そして,上記Cに「ハッシュ関数部B1は、既定数のnラウンド(k イ 相違点3について (ア)上記アで検討したように,引用発明のブロック暗号ラウンドにおいて,鍵スケジュールを実行してラウンドキーを発生させるように構成することは,当業者が容易に想到し得たことである。 (イ)そして,処理時間を短縮するために,事前に処理できる部分を予め処理しておくことは,情報処理の技術分野における常とう手段であるところ,ブロック暗号の処理においても,処理時間を短縮させるために,ラウンド鍵を事前に計算しておくことは,本願の優先日前において,周知技術であった。(必要があれば,上記参考文献2の上記E等参照。) (ウ)一方,上記Bに「暗号化器20は、ハッシュされたアドレスB1(A)を受信ワードDに結合するための結合器(cｏmbineｒ)24も含んでいる・・・結合器24はビット形式のXOR(排他的論理和(eｘclｕｓiｖe OR))関数として実現される。これにより、XOR(D,B1(A))の中間結果がもたらされる」と記載されるように,引用発明において,「第1の複数のブロック暗号のラウンド中で前記データワードに関連するアドレスをハッシュされたアドレスに変換する」処理が,「ハッシュされたアドレスに前記データワードを結合させる」処理の前に開始されるものであることは,当業者にとって自明の事項である。 (ウ)してみると,引用発明において,データワードに関連するアドレスをハッシュされたアドレスに変換することと,ラウンドキーを発生させることとを,データワードを利用可能になる(結合させる処理)前に開始させるように構成すること,すなわち上記相違点3に係る構成とすることは,当業者が容易に想到し得たことである。 ウ 上記で検討したごとく,相違点1ないし相違点3に係る構成は,いずれも当業者が容易に想到し得たものであり,そして,これらの相違点を総合的に勘案しても,本願発明の奏する作用効果は,上記引用発明及び周知技術の奏する作用効果から予測される範囲内のものにすぎず,格別顕著なものということはできない。 エ したがって,本願発明は,上記引用発明に基づいて,当業者が容易に発明をすることができたものである。 7 むすび 以上のとおり,本願発明は,本願の特許出願前に日本国内又は外国において頒布された刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基づいて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。 よって,結論のとおり審決する。 |
| 審理終結日 | 2015-04-20 |
| 結審通知日 | 2015-04-21 |
| 審決日 | 2015-05-13 |
| 出願番号 | 特願2011-534718(P2011-534718) |
| 審決分類 |
P
1
8・
121-
Z
(H04L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 青木 重徳 |
| 特許庁審判長 |
石井 茂和 |
| 特許庁審判官 |
戸島 弘詩 田中 秀人 |
| 発明の名称 | 短い待ち時間のブロック暗号 |
| 代理人 | 福原 淑弘 |
| 代理人 | 井関 守三 |
| 代理人 | 堀内 美保子 |
| 代理人 | 井上 正 |
| 代理人 | 砂川 克 |
| 代理人 | 佐藤 立志 |
| 代理人 | 峰 隆司 |
| 代理人 | 蔵田 昌俊 |
| 代理人 | 河野 直樹 |
| 代理人 | 岡田 貴志 |
| 代理人 | 野河 信久 |