• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 特許、登録しない。 H01L
審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H01L
管理番号 1307271
審判番号 不服2014-18229  
総通号数 192 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2015-12-25 
種別 拒絶査定不服の審決 
審判請求日 2014-09-12 
確定日 2015-10-28 
事件の表示 特願2011-533910「成長用基板が取り外された直列接続フリップチップLED」拒絶査定不服審判事件〔平成22年 5月14日国際公開、WO2010/052622、平成24年 3月29日国内公表、特表2012-507848〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、2009年10月29日(パリ条約による優先権主張外国庁受理2008年11月6日、アメリカ合衆国)を国際出願日とする出願であって、平成23年5月9日に手続補正書が提出され、平成25年10月17日付けで拒絶理由が通知され、それに対して、平成26年4月22日に意見書及び手続補正書が提出されたが、同年5月1日付けで拒絶査定がなされた。
それに対して、同年9月12日に拒絶査定不服審判が請求されるとともに手続補正書が提出された。

第2 平成26年9月12日に提出された手続補正書による補正についての却下の決定
[補正の却下の決定の結論]
平成26年9月12日に提出された手続補正書による補正(以下「本件補正」という。)を却下する。

[理由]
1 本件補正の内容
本件補正は、補正前の特許請求の範囲の請求項1ないし14を、補正後の特許請求の範囲の請求項1ないし14とするものであり、補正前後の請求項11は、それぞれ次のとおりである。

(補正前)
「【請求項11】
直列接続する複数の発光ダイオード(LED)を有するモジュールであって:
電気的に分離された個々のLEDであって、各LEDは、n型層、活性層、及びp型層を有する、個々のLED;
前記個々のLEDを一つになるように機械的に結合させる前記個々のLED間に設けられ、前記成長用基板全体にわたってエピタキシャル成長し、かつ前記活性層と前記成長用基板が除去された表面との間に位置する半絶縁性分離領域;並びに、
前記個々のLEDを直列に接続する金属パターン;
を有するモジュール。」

(補正後)
「【請求項11】
直列接続する複数の発光ダイオード(LED)を有するモジュールであって:
電気的に分離された個々のLEDであって、各LEDは、n型層、活性層、及びp型層を有する、個々のLED;
前記個々のLEDを一つになるように機械的に結合させる前記個々のLED間に設けられ、前記成長用基板全体にわたってエピタキシャル成長し、かつ前記活性層と前記成長用基板が除去された表面との間に位置する半絶縁性分離領域;並びに、
前記個々のLEDを直列に接続する金属パターン;
を有し、
前記半絶縁性分離領域は、少なくとも一部がイオン注入によって生成され、
前記イオン注入によって、前記半絶縁性分離領域の結晶構造中に欠陥が生成される、
モジュール。」

2 本件補正についての検討
(1)補正事項1
本件補正の内容(以下「補正事項1」という。)は次のとおりである。

補正前の請求項11に記載された「金属パターン; を有する」を、「金属パターン; を有し、 前記半絶縁性分離領域は、少なくとも一部がイオン注入によって生成され、 前記イオン注入によって、前記半絶縁性分離領域の結晶構造中に欠陥が生成される、」と、記載を付加して、補正後の請求項11とする。

(2)新規事項の追加の有無について
ア 補正事項1について
(ア)本願の願書に最初に添付された明細書等の記載
本願の願書に最初に添付された明細書、特許請求の範囲または図面(以下「当初明細書等」という。)には、補正事項1、すなわち、「前記半絶縁性分離領域は、少なくとも一部がイオン注入によって生成され、 前記イオン注入によって、前記半絶縁性分離領域の結晶構造中に欠陥が生成される」に関連して、以下の事項が記載されている(下線は合議体が付加した。以下同じ。)。

・「【0015】
他の実施例では、SI-GaN層を成長させる代わりに、p型、n型、又はドーピングされていないGaN層が、前記サファイア基板上で成長し、それに続いてブランケットイオン注入が行われる。前記イオン注入は、前記GaN層の結晶構造中に欠陥を生成することで、前記GaN層を半絶縁性にする。続いて通常のLED層が前記SI-GaN層全体にわたって成長する。続いて前記LED層には、前記個々のLEDを電気的に分離するように、前記SI-GaN層に到達する溝が形成される。その後前記LED/基板は、直列接続LEDを有するLEDモジュールを生成するようにダイシングされる。前記LEDは、サブマウントウエハ上でフリップチップとして載置される。続いて前記基板は、レーザーリフトオフによって、前記サブマウントウエハ上の各モジュールから取り外される。モジュール用の前記LEDは、金属パターンによって直列に接続される。前記SI-GaN層は、基板のリフトオフ中及び前記基板が取り外された後、前記LEDに対する機械的支持を供する。前記の曝露された表面の任意で行われるPECエッチングは、該PECエッチング中に前記SI-GaN層へ電気的にバイアス印加することによって実行されて良い。」

・「【0016】
他の実施例では、LED層は前記基板上で成長する。続いて、前記p型層と活性層を貫通して、前記n型層を部分的に入り込む溝が生成される。ダイシングして前記LEDモジュールを分離しした後、前記LEDはサブマウントウエハ上のフリップチップとして生成され、前記基板はレーザーリフトオフによって取り外される。モジュール用の前記LEDは、金属パターンによって直列に接続する。その後前記の曝露された表面は、前記溝が終端する地点までイオン注入される。それにより前記n型層の上部は半絶縁性となる。前記半絶縁性部分は、支持をするため、前記LEDを一つにするように機械的に接続させる。続いて前記の曝露された表面の任意で行われるPECエッチングが、前記PECエッチング中に前記表面層にバイアス印加することによって実行されて良い。」

・「【0017】
他の実施例では、LED層が前記基板上で成長し、かつ前記LED層は、LED間の境界を曝露するようにマスクされる。続いて前記p型層、活性層、及びn型層を介して前記LEDの境界領域へイオンが注入されることで、前記LEDの上記部分は半絶縁性となる。前記LEDを電気的に分離するための溝は必要ない。溝が存在しないため、前記成長用基板が取り外された後、前記LEDは、前記のイオン注入された領域によって機械的に接続される。前記LEDは、金属パターンによって、直列配置で一つに接続する前記サブマウント上での載置後、前記LEDの曝露された表面は任意で、前記の曝露された層へバイアス印加しながら、前記PECエッチングされて良い。前記のイオン注入された領域は、能動デバイスの端部にて表面積のわずかな割合しか占めず、良好な光取り出しを実現するために粗くする必要がなくなる。」

・「【0059】
図11Aはサファイア基板82全体にわたって成長するGaN層80を図示している。層80の厚さは0.5?4μmであって良い。その厚さは重要ではない。層80は、p型層、n型層、又はドーピングされていない層であって良い。続いてイオン83を層80へ注入するためのイオン注入が行われる。イオン注入は、層80の結晶構造中に欠陥を生成することによって、層80を半絶縁性にする。イオン(プロトン)注入は、4μmの厚さのエピタキシャル層であれば、8×10^(13)/cm^(2)の照射量で400keVのエネルギーで行われる。最適な照射量及びエネルギーは実験的に決定され、かつ(たとえば層の厚さに依存して)これらの値から±50%変化して良い。照射量及びエネルギーは、注入が誘起する光吸収を最小限に抑制しながら十分な分離を実現するように最適化されなければならない。イオン種には、He、Zn、Al、及びMgが含まれる(がこれらに限定されるわけではない)。GaN材料中に絶縁領域を生成するイオン注入は当業者には周知である。」

・「【0065】
図12A及び図12Bは、個々のLED間に機械的に支持する層を生成するのにイオン注入を用いる他のプロセスを図示している。図12Aでは、n型層84、活性層86、及びp型層88が基板82全体にわたって成長する。マスク及びRIE98を用いることによって、p型層88と活性層86を貫通してn型層84へ部分的に入り込む溝96が形成される。前述したように、溝96は個々のLEDを分離する。
【0066】
図12Bでは、フリップチップを形成するのに金属コンタクト26と42が生成され、かつダイシング後、LEDモジュールはサブマウントウエハ44上に載置される。続いて基板はレーザーリフトオフを用いて取り外される。簡明を期すため、LED層は層94として図示される。その後上面100は、図11Aで説明した手法と同一の手法を用いることによって、イオン102が注入される。それによりn型層の上部から溝96が終端するところまでの領域が半絶縁性となる。モジュール内の直列接続するLEDを形成する他の処理はこれまでの実施例と同一である。」

・「【0067】
図13は、LEDを分離するように形成される溝が存在しない他の実施例を図示している。LED層84、86、及び88は基板82全体にわたって成長する。続いてフォトレジストマスク104が、個々のLED間の半絶縁性の境界となる領域を曝露するように、構造全体にわたって形成される。続いてイオン106が十分高いエネルギーで注入されることで、境界領域内の層84、86、及び88の結晶構造中に欠陥を生成することで、これらの境界領域を半絶縁性にすることで、実効的にLEDを互いに電気的に分離する。続いてマスク104が取り外される。これまで説明してきた実施例では、金属コンタクトが生成され、モジュールがダイシングされ、そのモジュールがサブマウントウエハ上に載置され、LEDが直列接続され、基板が取り外され、かつLEDモジュール/サブマウントが分離される。イオン注入された領域は、デバイス間の境界での発光領域のわずか-たとえば約8%-しか占めず、かつ良好な光放出を実現するのにPECプロセスによって粗くされる必要がない。」

・「【0071】
図14は、溝の有無に関係なく、イオン注入を用いてLEDを電気的に分離するプロセスを広範に記載するフローチャートである。
【0072】
工程110では、LED層が基板全体にわたってエピタキシャル成長する。
【0073】
工程112では、イオン注入によって、また場合によっては図11A?図13で説明した溝によって、LEDは互いに電気的に分離される。いずれの場合においても、個々のLEDは、イオン注入によって形成される半絶縁層によって機械的に一つに接続される。機械的な接続によって、LEDの耐久性は改善され、そのLEDの位置合わせが助けられ、かつ基板リフトオフ中での追加的支持が供される。各LEDはフリップチップである(光取り出し面に対して反対を向く面上にp型コンタクトもn型コンタクトも存在する)。」

(イ)当初明細書等の記載についての検討
上記摘記事項を参照すると、当初明細書等の段落【0015】及び【0059】、図11A?11Cには、サファイア基板全体にわたって成長したGaN層へイオン注入を行い、結晶構造中に欠陥を生成することによって、GaN層を半絶縁性にすること、段落【0016】及び【0065】?【0066】、図12A、12Bには、n型層、活性層、及びp型層を基板全体にわたって形成し、p型層と活性層を貫通してn型層へ部分的に入り込む溝を形成し、基板を取り外し、イオンが注入されることによりn型層の上部から溝が終端するところまでの領域を半絶縁性とすること、段落【0017】及び【0067】、図13には、LED層を基板全体にわたって成長し、LED間の境界領域へイオンが注入されることで、これらの境界領域を半絶縁性にすること、並びに、段落【0071】?【0073】には、LED層を基板全体にわたってエピタキシャル成長し、個々のLEDを、イオン注入によって形成される半絶縁層によって機械的に一つに接続することが、それぞれ開示されている。
以上の事項から、当初明細書等には、イオン注入によって結晶構造中に欠陥を生成することで、イオンが注入された層または領域を半絶縁性にすることが記載されている。
したがって、当初明細書等には、「『半絶縁性領域』は、その全てが『イオン注入によって生成され』」た」ものであることが開示されているといえる。

他方、本件補正後の請求項11には、「前記半絶縁性分離領域は、少なくとも一部がイオン注入によって生成され」と記載されているから、本件補正後の請求項11には、「前記半絶縁性分離領域」が、イオン注入によって生成された「少なくとも一部」と、それ以外の部分とからなるものも包含されることが明らかである。

しかしながら、上記で検討したとおり、当初明細書等には、「『半絶縁性領域』は、その全てが『イオン注入によって生成され』」た」ものであることが開示されているものの、「『半絶縁性領域』が、イオン注入によって生成された『少なくとも一部』と、それ以外の部分とからなるもの」は記載されておらず、したがって、補正後の請求項11に記載された「前記半絶縁性分離領域は、少なくとも一部がイオン注入によって生成され」ることは当初明細書等に記載も示唆もされているとはいえず、かつ、当初明細書等の記載からみて自明な事項であるとも認められない。
したがって、補正事項1は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものといえるから、当初明細書等に記載した事項の範囲内においてなされたものではない。

新規事項の追加の有無についてのまとめ
以上のとおりであるから、本件補正は、特許法第17条の2第3項に規定する要件を満たしていない。

(3)独立特許要件について
ア 検討の前提
上記(2)において検討したとおり、本件補正は、特許法第17条の2第3項に規定する要件を満たしていないが、補正事項1は、請求項に発明特定事項を更に追加するものであるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当するものと解する余地もあることから、本件補正による補正後の特許請求の範囲の請求項11に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか(特許法第17条の2第6項において準用する同法第126条第7項の規定に適合するか)について、念のため検討する。

イ 本件補正後の発明
本件補正後の請求項11に係る発明(以下「補正発明」という。)は、上記「1 本件補正の内容」の「(補正後)」の記載からみて、以下のとおりと認める。

「【請求項11】
直列接続する複数の発光ダイオード(LED)を有するモジュールであって:
電気的に分離された個々のLEDであって、各LEDは、n型層、活性層、及びp型層を有する、個々のLED;
前記個々のLEDを一つになるように機械的に結合させる前記個々のLED間に設けられ、成長用基板全体にわたってエピタキシャル成長し、かつ前記活性層と前記成長用基板が除去された表面との間に位置する半絶縁性分離領域;並びに、
前記個々のLEDを直列に接続する金属パターン;
を有し、
前記半絶縁性分離領域は、少なくとも一部がイオン注入によって生成され、
前記イオン注入によって、前記半絶縁性分離領域の結晶構造中に欠陥が生成される、
モジュール。」
なお、請求項11には、「前記成長用基板全体にわたって」と記載されているが、「成長用基板全体」は、「前記」されていないので、「前記成長用基板全体にわたって」は「成長用基板全体にわたって」の誤記と認め、補正発明を上記のように認定した。

ウ 特許法第36条第1項及び第2項に規定する要件(特許請求の範囲の記載不備)について
(ア)請求項11には、「前記個々のLEDを一つになるように機械的に結合させる前記個々のLED間に設けられ、前記成長用基板全体にわたってエピタキシャル成長し、かつ前記活性層と前記成長用基板が除去された表面との間に位置する半絶縁性分離領域」、「前記半絶縁性分離領域は、少なくとも一部がイオン注入によって生成され」と記載されている。

(イ)一方、本願の明細書には、次のように記載されている。
・「【0015】
他の実施例では、SI-GaN層を成長させる代わりに、p型、n型、又はドーピングされていないGaN層が、前記サファイア基板上で成長し、それに続いてブランケットイオン注入が行われる。前記イオン注入は、前記GaN層の結晶構造中に欠陥を生成することで、前記GaN層を半絶縁性にする。続いて通常のLED層が前記SI-GaN層全体にわたって成長する。続いて前記LED層には、前記個々のLEDを電気的に分離するように、前記SI-GaN層に到達する溝が形成される。その後前記LED/基板は、直列接続LEDを有するLEDモジュールを生成するようにダイシングされる。前記LEDは、サブマウントウエハ上でフリップチップとして載置される。続いて前記基板は、レーザーリフトオフによって、前記サブマウントウエハ上の各モジュールから取り外される。モジュール用の前記LEDは、金属パターンによって直列に接続される。前記SI-GaN層は、基板のリフトオフ中及び前記基板が取り外された後、前記LEDに対する機械的支持を供する。前記の曝露された表面の任意で行われるPECエッチングは、該PECエッチング中に前記SI-GaN層へ電気的にバイアス印加することによって実行されて良い。
【0016】
他の実施例では、LED層は前記基板上で成長する。続いて、前記p型層と活性層を貫通して、前記n型層を部分的に入り込む溝が生成される。ダイシングして前記LEDモジュールを分離しした後、前記LEDはサブマウントウエハ上のフリップチップとして生成され、前記基板はレーザーリフトオフによって取り外される。モジュール用の前記LEDは、金属パターンによって直列に接続する。その後前記の曝露された表面は、前記溝が終端する地点までイオン注入される。それにより前記n型層の上部は半絶縁性となる。前記半絶縁性部分は、支持をするため、前記LEDを一つにするように機械的に接続させる。続いて前記の曝露された表面の任意で行われるPECエッチングが、前記PECエッチング中に前記表面層にバイアス印加することによって実行されて良い。
【0017】
他の実施例では、LED層が前記基板上で成長し、かつ前記LED層は、LED間の境界を曝露するようにマスクされる。続いて前記p型層、活性層、及びn型層を介して前記LEDの境界領域へイオンが注入されることで、前記LEDの上記部分は半絶縁性となる。前記LEDを電気的に分離するための溝は必要ない。溝が存在しないため、前記成長用基板が取り外された後、前記LEDは、前記のイオン注入された領域によって機械的に接続される。前記LEDは、金属パターンによって、直列配置で一つに接続する前記サブマウント上での載置後、前記LEDの曝露された表面は任意で、前記の曝露された層へバイアス印加しながら、前記PECエッチングされて良い。前記のイオン注入された領域は、能動デバイスの端部にて表面積のわずかな割合しか占めず、良好な光取り出しを実現するために粗くする必要がなくなる。」

・「【0059】
図11Aはサファイア基板82全体にわたって成長するGaN層80を図示している。層80の厚さは0.5?4μmであって良い。その厚さは重要ではない。層80は、p型層、n型層、又はドーピングされていない層であって良い。続いてイオン83を層80へ注入するためのイオン注入が行われる。イオン注入は、層80の結晶構造中に欠陥を生成することによって、層80を半絶縁性にする。イオン(プロトン)注入は、4μmの厚さのエピタキシャル層であれば、8×10^(13)/cm^(2)の照射量で400keVのエネルギーで行われる。最適な照射量及びエネルギーは実験的に決定され、かつ(たとえば層の厚さに依存して)これらの値から±50%変化して良い。照射量及びエネルギーは、注入が誘起する光吸収を最小限に抑制しながら十分な分離を実現するように最適化されなければならない。イオン種には、He、Zn、Al、及びMgが含まれる(がこれらに限定されるわけではない)。GaN材料中に絶縁領域を生成するイオン注入は当業者には周知である。」

・「【0066】
図12Bでは、フリップチップを形成するのに金属コンタクト26と42が生成され、かつダイシング後、LEDモジュールはサブマウントウエハ44上に載置される。続いて基板はレーザーリフトオフを用いて取り外される。簡明を期すため、LED層は層94として図示される。その後上面100は、図11Aで説明した手法と同一の手法を用いることによって、イオン102が注入される。それによりn型層の上部から溝96が終端するところまでの領域が半絶縁性となる。モジュール内の直列接続するLEDを形成する他の処理はこれまでの実施例と同一である。」

・「【0067】
図13は、LEDを分離するように形成される溝が存在しない他の実施例を図示している。LED層84、86、及び88は基板82全体にわたって成長する。続いてフォトレジストマスク104が、個々のLED間の半絶縁性の境界となる領域を曝露するように、構造全体にわたって形成される。続いてイオン106が十分高いエネルギーで注入されることで、境界領域内の層84、86、及び88の結晶構造中に欠陥を生成することで、これらの境界領域を半絶縁性にすることで、実効的にLEDを互いに電気的に分離する。続いてマスク104が取り外される。これまで説明してきた実施例では、金属コンタクトが生成され、モジュールがダイシングされ、そのモジュールがサブマウントウエハ上に載置され、LEDが直列接続され、基板が取り外され、かつLEDモジュール/サブマウントが分離される。イオン注入された領域は、デバイス間の境界での発光領域のわずか-たとえば約8%-しか占めず、かつ良好な光放出を実現するのにPECプロセスによって粗くされる必要がない。」

(ウ)上記摘記事項を参照すると、段落【0059】に記載の「半絶縁性にされた『層80』」、段落【0066】に記載の「半絶縁性となされた『n型層の上部から溝96が終端するところまでの領域』」、並びに段落【0067】に記載の「半絶縁性にされた『境界領域内の層84、86、及び88』」は、いずれも「イオン注入によって生成され」たものであるといえる。

他方、請求項11には、「前記半絶縁性分離領域は、少なくとも一部がイオン注入によって生成され」と記載されているから、請求項11には、「前記半絶縁性分離領域」が、イオン注入によって生成された「少なくとも一部」と、それ以外の部分とからなるものも包含されることが明らかである。

しかしながら、「『半絶縁性分離領域』が、イオン注入によって生成された『少なくとも一部』以外の部分を含む」ことについては、その他段落【0015】?【0017】等明細書全体を精査しても記載されているものとは認められない。
したがって、補正発明は、発明の詳細な説明に記載されたものとは認められない。

また、図11A?11C、12A、12B、13を参酌しても、請求項11に記載された「前記半絶縁性分離領域は、少なくとも一部がイオン注入によって生成され」における「少なくとも一部」が、「前記半絶縁性分離領域」のうちのどの部分であり、また、「少なくとも一部」以外の部分がどの部分であるのか不明りょうである。
よって、補正発明は、明確でない。

(エ)以上のとおり、この出願は、特許請求の範囲の記載が上記のとおり不備であるから、特許法第36条第6項第1項及び第2号に規定する要件を満たさず、特許出願の際独立して特許を受けることができない。

エ 特許法第29条第2項に規定する要件(進歩性)について
(ア)引用例の記載と引用発明
a 引用例1:国際公開第2008/091837号
本願の優先権主張の日前に外国において頒布された刊行物である国際公開第2008/091837号(以下「引用例1」という。)には、「FAULT TOLERANT LIGHT EMITTERS, SYSTEMS INCORPORATING FAULT TORELANT LIGHT EMITTERS AND METHODS OF FABRICATING FAULT TOLERANT LIGHT EMITTERS」(Title)に関して、Fig. 1ないしFig. 14とともに以下の事項が記載されている(下線は合議体が付与した。なお、日本語訳として、ファミリ文献特開2010-517273号公報の記載を用いた。段落番号は当該公報に記載の段落番号である。)。

(a)「Field of the Invention(s)
The present inventive subject matter relates to light emitters, systems incorporating such light emitters, and methods of making such light emitters and systems. In particular, the present inventive subject matter is directed to fault tolerant light emitters, systems incorporating them, and methods of making them.」(第1ページ第11?15行)
(「【0002】
(発明の分野)
本発明の主題は、発光体、そのような発光体を含むシステムおよびそのような発光体およびシステムを作製する方法に関する。特に本発明の主題は、フォールト・トレラント発光体、それらを含むシステムおよびそれらを作製する方法を指向する。」)

(b)「Detailed Description of the Invention(s)
The present inventive subject matter now will be described more fully hereinafter with reference to the accompanying drawings, in which embodiments of the inventive subject matter are shown.…(略)…
According to the present inventive subject matter, there is provided a higher voltage, lower cuirent device, so that the system benefits can be obtained. While the discussion herein frequently refers to LEDs, the present inventive subject matter is applicable to all types of light emitting devices, e.g. , solid state light emitting devices, a variety of which are well-known to those skilled in the art. Such solid state light emitting devices include inorganic and organic light emitters Examples of types of such light emitting devices include a wide variety of light emitting diodes (inorganic or organic, including polymer light emitting diodes (PLEDs)), laser diodes, thin film electroluminescent devices, light emitting polymers (LEPs), a variety of each of which are well-known in the art.
According to the present inventive subject matter, instead of using a single P/N junction, the device is made into multiple regions so that each isolated region can be series connected to obtain the desired arrangements that provide higher voltage operation and fault tolerance in the device. In this way, a large area (single component) can be used with the benefit of placing (or packaging) fewer chips while still obtaining the best overall system performance.」(第20ページ第13行?第23ページ第1行)
(「【0055】
(発明の詳細な説明)
ここで本発明の主題について、これ以降、本発明の主題の実施の形態が示されている添付図面を参照しながらより完全に説明する。…(略)…
【0062】
本発明の主題によれば、システムとしての利点が得られる高電圧、低電流のデバイスが提供される。ここでの議論はしばしばLEDに言及するが、本発明の主題は、すべてのタイプの発光デバイス、例えば多様なものが当業者によく知られている固体発光デバイスにも適用可能である。そのような固体発光デバイスには無機および有機の発光体が含まれる。そのような発光デバイスのタイプの例には、多様な発光ダイオード(無機又は有機で、ポリマー発光ダイオード(PLED)を含む)、レーザ・ダイオード、薄膜エレクトロルミネッセント・デバイス、発光ポリマー(LEP)など、それぞれが当業者に良く知られた多様なものが含まれる。
【0063】
本発明の主題によれば、単一のP/N接合を使用する代わりに、デバイスは複数の領域に作りこまれ、それによって各々の分離された領域が直列に接続されることによって、デバイス中に高電圧動作およびフォールト・トレランスを提供する望ましい構成が得られる。このようなやり方で、システム全体で最良の性能を保ちつつ大面積(単一部品)を使用して、より少ないチップを配置(又はパッケージング)する利点が得られる。」)

(c)「Fig. 1 depicts a representative light emitter 10 having multiple interconnected regions 12. The light emitter 10 of Fig. 1 may provide a high voltage light emitter having a relatively small area. However, the manufacturability of such a light emitter may depend on the composition of the respective regions and how the respective regions of the light emitter are electrically interconnected. For example, if the regions are individual light emitting diodes connected serially as described in Fig. 2, such a light emitter may be difficult to fabricate in that failure of a single light emitting diode as an open circuit in the string would result in loss of the entire string. For single string devices, this would result in a complete loss of light output from the device or one entire string for multiple string devices. Because the light emitting devices are on a common substrate and it would be difficult to repair or replace the individual devices, a failure of one device could result in rejection of the entire part. As such, the overall yield in producing such light emitters would be lower per unit area of wafer than the yield for the individual devices that make up the light emitter.
To overcome problems associated with series strings of devices, the "high voltage" light emitter according to the present inventive subject matter is configured in a series of parallel- connected subsets (i.e., the light emitting devices are electrically connected as a plurality of serially connected subsets, each subset comprising at least three parallel-connected light emitting devices). Such an arrangement (i.e., a series of parallel-connected subsets) is illustrated in Fig. 3. The interconnected regions 12 include parallel-connected light emitting devices. These parallel- connected subsets of the light emitting devices are then serially connected. The parallel- connected subsets provide redundancy if a failure occurs (open or short). If an open occurs, only one device or pixel is lost for the entire construction. If a short occurs, all devices in that particular parallel subset (three are shown in the light emitter depicted in Fig. 3) fail. These failures could occur at t=0 (upon fabrication and test) or in the field (in use). Such an arrangement (i.e., series of parallel-connected subsets) permits the ability to increase wafer yield (higher yielding wafer), which is an extremely important result.
While Fig 3 illustrates sixteen subsets of devices in series, other numbers of devices in series may also be provided. The number of subsets can be selected based on the forward voltage drop of the light emitting devices utilized and the desired operation voltage. For example, forty subsets or more may be connected in series. Such a series connection for a device with a forward voltage of 3.2 volts would be 128V. Similarly, 100 or more subsets could be connected in series to provide light emitters with operating voltages of 300 volts or more. For example, subsets could be connected in series to provide an operating voltage of 325 volts or more or even 395 volts or more. Such light emitters could be operated, for example, with a boost power supply from a 230 VAC or 277V AC line voltage as described below.」(第23ページ第2行?第24ページ第7行)
(「【実施例】
【0064】
図1は、相互接続された複数の領域12を有する代表的な発光体10を示す。図1の発光体10は比較的狭い面積を有する高電圧発光体を提供する。しかし、そのような発光体の製造可能性は、それぞれの領域の構造および発光体のそれぞれの領域がどのように電気的に接続されるかに依存する。例えば、領域が図2に示されたように直列に接続された個別的発光ダイオードである場合には、一列中で回路が開放することによる単一の発光ダイオードの故障が一列全体のロスにつながることから、そのような発光体は製造が困難である。単一の列のデバイスであれば、これはデバイスからの光出力の完全なロスにつながり、あるいは複数の一列のデバイスの場合は、1つの列全体が失われることになる。発光デバイスが共通基板の上にあって、個別デバイスを修復又は置換することが困難であるため、1つのデバイスの故障がパーツ全体を除外する結果につながる。それゆえ、このような発光体を作製する総合的な歩留りは、その発光体を作り上げる個別デバイスの歩留りよりもウエハの単位面積当たりで低い。
【0065】
デバイスの直列の一列に関連する問題を克服するために、本発明の主題による「高電圧」発光体は、一連の並列接続されたサブセットの形に構成される(すなわち、発光デバイスは複数の直列に接続されたサブセットとして電気的に接続され、各サブセットは少なくとも3つの並列接続された発光デバイスを含む)。そのような配置(すなわち一連の並列接続されたサブセット)が図3に示されている。相互接続された領域12は並列接続された発光デバイスを含む。これらの発光デバイスを並列に接続したサブセットが次に直列に接続される。並列接続のサブセットは、故障(開放又は短絡)が発生した場合に冗長性を提供する。開放が発生した場合は、構造全体について1つのデバイス又はピクセルが失われるだけである。もし短絡が発生すると、その特定の並列サブセット中のすべてのデバイス(図3に示された発光体には、3つ示されている)が失われる。これらの故障は、t=0(製造および試験時に)で発生するか、あるいは現地で(使用中に)発生する。このような構成(すなわち、並列接続されたサブセットを直列接続したもの)はウエハ歩留りの増加(歩留りの高いウエハ)を可能にし、このことは非常に重要な結果である。
【0066】
図3は直列につながれた16のデバイス・サブセットを示しているが、直列に違う数のデバイスを設けることもできる。サブセットの数は、使用される発光デバイスの順方向電圧降下および望ましい動作電圧に基づいて選ぶことができる。例えば、40又はそれ以上のサブセットを直列につなぐことができる。3.2ボルトの順方向電圧を有するデバイスをそれだけ直列に接続すると、128Vになる。同様に、300ボルト又はそれ以上の動作電圧を持つ発光体を提供するように、100又はそれ以上のサブセットを接続することもできる。例えば、325ボルト又はそれ以上、更に395ボルト又はそれ以上の動作電圧を提供するようにサブセットを直列接続することもできる。そのような発光体は、例えば、以下で述べるように、230VAC又は277VACのライン電圧からのブースト電源で動作させることができる。」)

(d)「In certain embodiments of the present inventive subject matter, a plurality of mechanically connected light emitting devices from a common semiconductor substrate are electrically connected to provide a high voltage monolithic large area light emitter. In particular embodiments, the light emitting devices are light emitting diodes (LEDs). The light emitter structure includes a plurality of light emitting devices electrically connected in an array having a dimension of at least three columns of light emitting devices (i.e., each subset includes at least three parallel-connected light emitting devices). The array electrical interconnection provides for the anodes of the light emitting devices in a row (i e., a subset) to be electrically connected together and the cathodes in a row to be electrically connected to the anodes of the light emitting devices in an adjacent row. The number of "columns" refers to the number of light emitting devices in a row, i.e., whose anodes are electrically connected together. By electrically connecting the light emitting devices in an array, the failure of one or more devices in any row of the array may be compensated for by the other devices in the row. Similarly, by electrically connecting the devices in an array, failure of one or more devices in a column may also be compensated for by the other devices in the array. At least two rows are included, to make the large area multi-light emitting device light emitter a high-voltage device to reduce resistive losses in an overall system for producing light.」(第25ページ第2?18行)
(「【0071】
本発明の主題の特定の実施の形態で、共通の半導体基板から機械的に接続された複数の発光デバイスは、高電圧のモノリシックな大面積発光体を提供するように電気的に接続される。特別な実施の形態で、発光デバイスは発光ダイオード(LED)である。発光体構造は、発光デバイスの少なくとも3つの列の次元を有するアレイとして電気的に接続された複数の発光デバイスを含む(すなわち、各サブセットは、少なくとも3つの並列接続された発光デバイスを含む)。アレイの電気的相互接続は、1つの行中の発光デバイスのアノードを一緒に電気的に接続させるようにし、また1つの行中のカソードを隣接行の発光デバイスのアノードに電気的に接続させるようにする。「列」の数は、1つの行中にある、すなわちそれらのアノードが電気的に一緒に接続されている発光デバイスの数を指す。アレイ中の発光デバイスを電気的に接続することによって、アレイの任意の行中の1又は複数のデバイスの故障は、行中の他のデバイスによって補償される。同様に、アレイ中のデバイスを電気的に接続することによって、1つの列中の1又は複数のデバイスの故障もまたアレイ中の他のデバイスによって補償される。大面積のマルチ発光デバイス発光体を、光を発生するためのシステム全体における抵抗性損失を減らすように高電圧デバイスとするために、少なくとも2つの行が含まれる。」)

(e)「Exemplary embodiments of the present inventive subject matter will now be described with reference to Figs. 4 through 6G, where devices with an insulating substrate or buffer layer are provided. The devices in the embodiments depicted in Figs. 4 through 6G have two "topside" contacts and are referred to herein as "lateral" devices in that current does not flow through the substrate and/or buffer layer but flows "laterally" to/from a contact through, for example, a current spreading layer or contact layer.…(略)…
Fig. 4 is a top plan view of a large area high voltage monolithic light emitter 100 according to some embodiments of the present inventive subject matter. As seen in Fig. 4, the lighting device 100 includes a plurality of light emitting devices 110 on a common substrate 200. The lighting emitting devices 110 are defined by isolation regions 112 that define the peripheries of the individual light emitting devices 110. The individual light emitting devices 110 each have an anode contact 116 and a cathode contact 114.
As seen in Fig. 4, the anodes 116 of light emitting devices 110 in subsequent rows are connected to the cathodes 114 of devices 110 in previous rows by the interconnection patterns 118. The anodes 116 of devices 110 in a first row of the light emitter 100 are connected together to provide an anode contact 120 for the monolithic light emitter 100. The cathode contacts 114 of the last row of devices 110 in the array are also connected together to provide a cathode contact 122 for the monolithic light emitter 100. Thus, the structure of Fig. 4 provides an array of light emitting devices 110 electrically connected as illustrated in Fig. 3 as a monolithic light emitter 100.
One or more of the monolithic light emitters 100 maybe formed on a wafer of light emitting devices 110 and then separated into individual monolithic light emitters 100. Thus, the isolated light emitting devices 110 are separated from a wafer in groups, and in some embodiments in respective groups from contiguous regions of the wafer, so that each contiguous region provides a monolithic structure 100 that includes a plurality of individual light emitting devices 110. This separation process may, for example, be carried out by sawing, scoring and breaking, or by other techniques known to those of skill in the art for separating die within a wafer.
Fig. 5 A is an exemplary cross-section of the monolithic light emitter 100 taken along lines V-V. As seen in Fig. 5A, multiple light emitting devices are provided on a common substrate 200. As discussed above, the substrate 200 may comprise any suitable material or combination of materials. For example, the substrate may comprise sapphire, SiC, AlN, GaN, ZnO or other suitable semiconductor substrate. The particular material for the substrate 200 may be selected based on the light emitting devices to be formed on the substrate. Substrates and techniques for forming light emitting devices on substrates are known to those of skill in the art.
Furthermore, in some embodiments, the substrate 200 may be removed or thinned after mounting the monolithic light emitter 100 on another substrate to provide mechanical support for the individual devices. The substrate 200 may also be thinned, laser patterned, etched or subjected to chemical mechanical polishing (CMP). For example, as illustrated in Fig. 5A, light extraction features 190 may also be provided on the substrate to improve extraction of light through the substrate. In particular embodiments, the light extraction features 190 approximate a "moth eye" structure. In other embodiments, other light extraction features may also be provided. Various light extraction features are known to those of skill in the art. Techniques for patterning the substrate for light extraction are also known to those of skill in the art.」(第26ページ第20行?第28ページ第10行)
(「【0074】
ここで、図4から図6Gを参照しながら本発明の主題の例示的実施の形態について説明する。これらの図面には絶縁性基板又はバッファ層を備えたデバイスが提供されている。図4から6Gに示された実施の形態のデバイスは、2つの「上側」コンタクトを有し、電流が基板および/又はバッファ層を通って流れず、その代わり例えば電流分散層又はコンタクト層を通ってコンタクトからコンタクトへ「横に」流れることから、以下では「横型」デバイスと呼ばれる。…(略)…
【0075】
図4は、本発明の主題のいくつかの実施の形態に従う大面積高電圧のモノリシック発光体100の上面図である。図4に見られるように、発光デバイス100は共通基板200上に複数の発光デバイス110を含む。発光デバイス110は、個別発光デバイス110の周囲を画定する分離領域112によって画定される。個々の発光デバイス110は、それぞれアノード・コンタクト116およびカソード・コンタクト114を有する。
【0076】
図4から分かるように、後続の行中の発光デバイス110のアノード116が、相互接続パターン118によって先の行中のデバイス110のカソード114に接続されている。発光体100の第1の行中のデバイス110のアノード116は、モノリシック発光体100に関するアノード120を提供するように一緒に接続される。アレイ中のデバイス110の最後の行のカソード・コンタクト114も、モノリシック発光体100に関するカソード・コンタクト122を提供するように一緒に接続される。このように、図4の構造は、図3にモノリシック発光体100として示されたように、電気的に接続された発光デバイス110のアレイを提供する。
【0077】
発光デバイス110のウエハ上に1又は複数のモノリシック発光体100が形成されて、次に個々のモノリシック発光体100に分離される。このように、分離された発光デバイス110はウエハからグループで分離され、いくつかの実施の形態では、ウエハの連続した領域からそれぞれのグループで分離されるため、各々の連続した領域は、複数の個別発光デバイス110を含むモノリシック構造100を提供する。この分離プロセスは、例えばソーイング、罫書きおよび破断によって実行されるか、あるいはウエハ内のダイを分離するための当業者に既知の他の方法によって実行される。
【0078】
図5Aは、ラインV-V’に沿ったモノリシック発光体100の例示的断面図である。図5Aに見られるように、共通基板200上に複数の発光デバイスが設けられる。上で述べたように、基板200は任意の適当な材料又は材料の組合せを含む。例えば、基板はサファイヤ、SiC、AlN、GaN、ZnO又はその他の適当な半導体基板を含む。基板200の特別な材料の選択は、基板上に形成すべき発光デバイスに依存する。基板および基板上に発光デバイスを形成する方法は当業者に知られている。
【0079】
更にいくつかの実施の形態で、基板200は、個別デバイスのための機械的支持を提供するために別の基板にモノリシック発光体100を搭載したあとで取り除かれるか、あるいは薄くされる。基板200はまた薄くされ、レーザ・パターニングされ、エッチされるかあるいは化学機械研磨(CMP)を施されてもよい。例えば、図5Aに示されたように、基板を通した光の取り出しを改善するように、基板上に光取り出し構造190を設けることもできる。特別な実施の形態では、光取り出し構造190は「蛾の目(moth eye)」構造に似ている。その他の実施の形態では、その他の光取り出し構造が設けられる。当業者には各種の光取り出し構造が知られている。基板を光取り出しのためにパターニングする方法もまた当業者に知られている。」)

(f)「Each light emitting device 110 depicted in Fig. 5A also includes an n-type semiconductor layer 204 that may act as a contact layer, one or more quantum well layers 206 and a p-type semiconductor layer 208 that also may act as a contact layer. These layers are collectively referred to as the "active layers" of the device. The particular structure, materials and configuration of the active layers may be any suitable structure, materials or configuration that is capable of producing light when a current passes between the p-type layer and the n-type layer. Various structures, materials and configurations for the active layers of a light emitting device are known to those of skill in the art. Any suitable structures, materials and configurations for the active layers may be utilized in embodiments of the present inventive subject matter as long as such structures, materials and configurations allow for the electrical interconnection of individual devices on the substrate 200 as described herein with reference to the exemplary structures, materials and configurations. In particular embodiments, the structure, materials and configuration may allow for the electrical interconnection of devices which are within a contiguous region on a wafer.
The individual devices 110 of the lighting device 100 are defined by isolation regions 112. The isolation regions 112 may, in some embodiments, be provided by ion implantation to create insulating or semi-insulating regions that extend through the active layers as illustrated in Fig. 5 A. Alternatively or additionally, trenches could be formed between the devices 110. The trenches could, optionally, be filled with an insulator, such as SiO_( x ) or SiN, to provide a more planar surface on which the electrical interconnect 118 is provided. Combinations of trenches and implantation could also be provided. For example, a trench could be formed and then ions implanted into the sidewalls and/or bottom of the trench to make these regions insulating or semi-insulating.
Also illustrated in Fig. 5A is an n^( + ) contact region 210 that extends from a top surface of the device through the isolating region 112 to the n-type layer 204. The n^( + ) contact region 210 allows for the formation of the cathode 114 to provide a more planar device. The n^( + ) contact region 210 may, for example, be provided by ion implantation through the isolation region to the n-type layer 204.
…(略)…
With regard to either Fig. 5A or Fig. 5B, an n-type contact 114 provides a cathode contact for each device and a p-type contact 116 provides an anode contact for each device. …(略)…
Figs. 5A and 5B also illustrate an optional insulating layer 212 that may be provided on exposed portions of the devices and/or between devices. The insulating layer 212 may function as a protective and/or passivation layer for the devices.…(略)…」(第29ページ第2行?第30ページ第21行)
(「【0082】
図5Aに示された各発光デバイス110(合議体注:「100」は誤訳と認定した。)は、コンタクト層としても働くn形半導体層204、1又は複数の量子井戸層206およびこれもコンタクト層として働くp形半導体層208を含む。これらの層は、集合的にデバイスの「活性層」と呼ばれる。活性層に特有な構造、材料および構成は、p形層とn形層との間に電流を流したときに、光を発生することのできる任意の構造、材料又は構成でよい。発光デバイスの活性層のための各種の構造、材料および構成は当業者に知られている。活性層のための任意の適当な構造、材料および構成は、それらがここに例示的な構造、材料および構成を参照しながら説明したように、基板200上の個別デバイスの電気的相互接続を許容する限り、本発明の主題の実施の形態において利用できる。特定の実施の形態で、構造、材料および構成は、ウエハ上の連続した領域内にあるデバイスの電気的相互接続を許容する。
【0083】
照明装置100の個別デバイス110は分離領域112によって画定される。いくつかの実施の形態で、分離領域112は、図5Aに示されるように、活性層を通って延びる絶縁性又は半絶縁性領域を生成するためのイオン注入によって設けられる。その代りに、又は付加的に、デバイス110間にトレンチを形成してもよい。トレンチは、オプションとしてSiOx又はSiNなどの絶縁体で充填することができ、それによってより平坦な表面を提供することができ、その上に電気的相互接続118が設けられる。トレンチと注入の組合せを使用することもできる。例えば、トレンチを形成したあとでトレンチの側面および/又は底面にイオン注入を行って、それらの領域を絶縁性又は半絶縁性とすることができる。
【0084】
更に図5Aには、デバイスの上表面から分離領域112を通ってn形層204に延びるn^(+)コンタクト領域210が示されている。n^(+)コンタクト領域210は、より平坦なデバイスを提供するためのカソード114の形成を可能にする。n^(+)コンタクト領域210は、例えば分離領域を貫通してn形層204に達するイオン注入によって設けられる。
【0085】
…(略)…
【0086】
図5A又は図5Bのいずれかに関して、n形コンタクト114は各デバイスのカソード・コンタクトを提供し、p形コンタクト116は各デバイスのアノード・コンタクトを提供する。…(略)…
【0087】
図5Aおよび5Bは、デバイスの露出部分上および/又はデバイス間に設けられるオプションの絶縁層212も示している。絶縁層212はデバイスのための保護および/又はパッシベーション層として働く。…(略)…」)

(g)「Figs. 6A through 6G illustrate an exemplary series of processing steps for providing a lighting device 100 according to some embodiments of the present inventive subject matter. As seen in Fig. 6A, a mask 310 is deposited and patterned on a wafer having an n-type active layer 304, quantum well layer 306 and p-type active layer 308 formed thereon. As discussed above, any desired known particular configuration and fabrication of active layers can be employed according to the present inventive subject matter, and any suitable technique and materials for forming active layers may be utilized. The patterned mask 310 opens windows corresponding to the isolation regions between the individual devices. Mask materials and techniques for patterning masks are well known to those of skill in the art and need not be described in detail here. After patterning the mask 310, ions 312 are implanted in the active layers 304, 306 and 308 to turn the region below the window in the mask 310 insulating or semi-insulating by, for example, damaging the crystal lattice of the underlying semiconductor layers, to form isolation regions 314. Suitable ions and implant energies will depend on the material system, the structure of the underlying device active layers and the dimensions of those layers. The determination of suitable ions and implant energies are within the routine skill of those in the art in light of the present disclosure
Fig. 6B illustrates the formation of an insulating region through which a contact region to the n-type layer 204 is provided. A second mask layer is formed or further patterning of the mask layer 310 may be performed to provide the second patterned mask layer 316 having windows that expose the region of the active layers 306 and 308 through which the contact region to the n-type layer 204 is formed. Ion implantation may then be performed using the mask layer 316 to implant the ions 312 into the active layers 306 and 308 to make the region below the window in the mask layer 316 insulating or semi-insulating.
Fig. 6C illustrates one technique for forming a contact region to the n-type layer 204 to provide substantially planar contacts for the devices 110. In Fig. 6C, the mask layer 316 is removed and a third mask layer 318 is formed and patterned to provide windows corresponding to the contact region 210. Ion implantation is performed using the mask layer 318 to implant ions 320 into the exposed regions of the active layers 306 and 308 to provide an n^( + ) contact region that extends to and/or into the n-type layer 204. In some material systems, an anneal of the implanted region may be performed to activate the implanted ions. Such anneal may be provided as a separate step or may be provided as part of another anneal step, for example, if an anneal is provided to form the ohmic contact to the p-type region.
As used herein, references to "+" or "-" in the context of n-type or p-type semiconductor materials are relative indications of the level of doping of such regions. Thus, for example, the n^( + ) contact region 210 would be more highly doped than the n-type layer 204.
Fig. 6D illustrates the formation of the ohmic contact 114 to the n-type contact region 210. A fourth mask layer is formed or further patterning of the third mask layer 318 may be performed to provide the fourth patterned mask layer 320 having windows that expose the n^( + ) contact region 210. A blanket deposition of contact material and, in some embodiments contact metal, is performed to provide the contact layer 322. The portions of the contact layer 322 formed on the fourth patterned mask layer 320 are removed by, for example, CMP, lift-off or other techniques known to those of skill in the art, to provide the ohmic contact 114 to the n^( + ) contact region 210.
Fig. 6E illustrates the formation of the ohmic contact 116 to the p-type region 308. A fifth mask layer is formed and patterned, for example, by blanket deposition and patterning, to provide the fifth patterned mask layer 324 having windows that expose the p-type layer 308. A blanket deposition of contact material and, in some embodiments contact metal, is performed to provide the contact layer 326. The portions of the contact layer 326 formed on the fifth patterned mask layer 324 are removed by, for example, CMP, lift-off or other techniques known to those of skill in the art, to provide the ohmic contact 116 to the p-type layer 308.
Fig. 6F illustrates formation of the interconnection 118. A sixth mask layer is formed or further patterning of the fifth mask layer 334 may be performed to provide the sixth patterned mask layer 328 having windows corresponding to the locations for the interconnection 118. The windows in the sixth patterned mask layer 328 extend to expose the ohmic contacts 114 and 116 so as to selectively electrically connect the individual devices 110 as described herein. A blanket deposition of interconnection material and, in some embodiments interconnection metal, is performed to provide the interconnection layer 330. The portions of the interconnection layer 330 that are not formed in the windows of the fourth patterned mask layer 322 are removed by, for example, CMP or other techniques known to those of skill in the art, to provide the interconnection structure 118 that selectively electrically connects the ohmic contacts 114 and 116 to provide the structure illustrated in Fig. 6G.」(第30ページ第25行?第32ページ第27行)
(「【0088】
図6Aから6Gは、本発明の主題のいくつかの実施の形態による照明装置100を提供するための例示的な一連の処理工程を示す。図6Aに見られるように、その上にn形活性層304、量子井戸層306およびp形活性層308が形成されたウエハ上に、マスク310が堆積およびパターニングされる。上で述べたように、本発明の主題に従って、活性層に関して任意の特有の構成および作製を採用することができ、活性層を形成するために任意の適当な方法および材料を利用することができる。パターニングされたマスク310は、個別デバイス間の分離領域に対応する窓が開けられている。マスク材料およびマスクをパターニングする方法は当業者によく知られており、ここで詳細に説明する必要はない。マスク310をパターニングしたあとで、活性層304、306および308中にイオン312が注入されて、マスク310中の窓の下の領域を、例えば下層の半導体層の結晶格子を損傷することによって、絶縁性又は半絶縁性に変換することによって分離領域314が形成される。適当なイオンおよび注入エネルギーは、材料系、下層デバイスの活性層の構造およびこれらの層の寸法に依存する。適切なイオンおよび注入エネルギーの決定は、本開示に照らして当該分野の通常の知見に含まれる。
【0089】
図6Bは絶縁領域の形成を示しており、これを通してn形層204へのコンタクト領域が提供される。第2のマスク層が形成されるか、あるいはマスク層310を更にパターニングすることによって、それを通してn形層204へのコンタクト領域を形成するための活性層306および308の領域を露出する窓を有する第2のマスク層316が提供される。次にマスク層316を用いてイオン注入が実行されて、活性層306および308中にイオン312が注入され、マスク層316中の窓の下の領域が絶縁性又は半絶縁性にされる。
【0090】
図6Cは、デバイス110の本質的に平坦なコンタクトを提供するための、n形層204へのコンタクト領域を形成する1つの方法を示す。図6Cでマスク層316は取り去られており、第3のマスク層318が形成およびパターニングされ、コンタクト領域210に対応する窓が提供される。マスク層318を用いてイオン注入が実行され、活性層306および308の露出領域にイオン320が注入されn形層204に達し、そこまで、かつ/又はその中まで延びるn^(+)コンタクト領域が提供される。いくつかの材料系では、注入されたイオンを活性化するために注入領域のアニールが実行される。そのようなアニールは、別の工程として実行されるか、あるいは、例えばp形領域へのオーミック・コンタクトを形成するためにアニールが実行される場合には、別のアニール工程の一部として実行される。
【0091】
ここで、n形又はp形半導体材料に関して使用される「+」又は「-」という表現は、そのような領域のドーピング・レベルの相対的な表示である。すなわち、例えば、n^(+)コンタクト領域210はn形層204よりも高濃度にドープされている。
【0092】
図6Dは、n形コンタクト領域210へのオーミック・コンタクト114の形成を示す。第4のマスクが形成されるか、あるいは第3のマスク層318を更にパターニングすることによって、n^(+)コンタクト領域210を露出する窓を有する第4のパターニングされたマスク層320が提供される。コンタクト材料およびいくつかの実施の形態ではコンタクト金属の全面堆積が実行されて、コンタクト層322が提供される。第4のパターニングされたマスク層320の上に形成されたコンタクト層322の部分は、例えば、CMP、リフト・オフ又はその他の当業者に既知の方法によって取り除かれて、n^(+)コンタクト領域210へのオーミック・コンタクト114が設けられる。
【0093】
図6Eは、p形領域308へのオーミック・コンタクト116の形成を示す。例えば、全面堆積およびパターニングによって第5のマスク層が形成およびパターニングされて、p形層308を露出する窓を有する第5のパターニングされたマスク層324が提供される。コンタクト材料およびいくつかの実施の形態では、コンタクト金属の全面堆積が実行されて、コンタクト層326が提供される。第5のパターニングされたマスク層324の上に形成されたコンタクト層326の部分は、例えば、CMP、リフト・オフ又はその他の当業者に既知の方法によって取り除かれ、p^(+)形層308へのオーミック・コンタクト116が設けられる。
【0094】
図6Fは相互接続118の形成を示す。第6のマスク層が形成されるか、あるいは第5のマスク層334が更にパターニングされて、相互接続118の場所に対応する窓を有する第6のパターニングされたマスク層328が設けられる。第6のパターニングされたマスク層328中の窓は、オーミック・コンタクト114および116を露出するように広がって、ここで述べるように、個別デバイス110を選択的に電気的に接続する。相互接続材料およびいくつかの実施の形態では、相互接続金属の全面堆積が実行され、相互接続層330が設けられる。第4のパターニングされたマスク層322の窓に形成されない相互接続層330の部分は、例えばCMP又はその他の当業者に既知の方法によって取り除かれ、オーミック・コンタクト114および116を選択的に電気的に接続する相互接続構造118が提供され、図6Gに示された構造が得られる。」)

(h)「Fig. 13 illustrates an AC monolithic device 1000. The AC monolithic device 1000 includes a plurality of light emitting diodes 1010 provided as two or more arrays 1014, 1016 of serially connected subsets 1012 of parallel connected light emitting diodes 1010. The diodes 1010 may be interconnected as described elsewhere herein. The diodes 1010 may have a common substrate and/or be formed from a common n-type or p-type layer. The arrays 1014 and 1016 may be electrically arranged in an anti-parallel relationship such that when an alternating current (AC) power source is applied to the two arrays 1014, 1016, substantially all of the current flows through only one of the arrays on alternating cycles of the AC input. Thus, the monolithic device 1000 may be suitable for use as an AC device. The expression "anti-parallel", as used herein, refers to circuitry in which arrays of diodes are arranged in parallel, with the diodes in at least one array being oriented (biased) in a direction which is opposite to the direction of orientation (bias) of the diodes in at least one other array (as shown in the circuit depicted in Fig. 13).」(第42ページ第6?18行)
(「【0129】
図13は、AC用モノリシック・デバイス1000を示す。AC用モノリシック・デバイス1000は、並列接続された発光ダイオード1010のサブセット1012を直列に接続したものを含む2つ以上のアレイ1014、1016として提供される複数の発光ダイオード1010を含む。ダイオード1010は、この明細書の別の場所で説明されているように相互接続される。ダイオード1010は共通基板を有し、更に/又は共通のn形又はp形層から形成される。アレイ1014および1016は逆並列の形に電気的に配置され、交流(AC)電源が2つのアレイ1014、1016に印加されるときに、AC入力の交番するサイクルにおいて、実質的にすべての電流がアレイの一方のみを流れるようになっている。このように、モノリシック・デバイス1000はAC用デバイスとして使用するのに適したものとなっている。ここで使用される「逆並列」という表現は、ダイオードのアレイが並列に配置された回路であって、少なくとも1つのアレイ中のダイオードが、少なくとも1つの他のアレイ中のダイオードの向き(バイアス)に対して逆の方向に向いている(バイアスされている)回路を意味する(図13に示した回路のように)。」)

(i)「That which is claimed is:
…(略)…
22. A light emitter, comprising: a plurality of light emitting devices; means for mechanically interconnecting the plurality of light emitting devices; and means for electrically interconnecting the plurality of light emitting devices to provide serially connected subsets of light emitting devices that are electrically interconnected in parallel, each subset comprising at least three light emitting devices.」(第46ページ第1行?第48ページ第15行)
(「【請求項22】
発光体であって、
複数の発光デバイスと、
複数の発光デバイスを機械的に相互接続するための手段と、
複数の発光デバイスを電気的に相互接続して、電気的に並列に相互接続された発光デバイスのサブセットを直列に接続したものを提供する手段であって、各サブセットが少なくとも3つの発光デバイスを含む手段と、
を含む発光体。」)

b 引用発明1
上記「a 引用例1」の摘記事項(c)、(e)(ファミリ文献の段落【0065】、【0076】)及びFig. 5Aを参照すると、発光体100において、個々の発光デバイス110は、「相互接続パターン118によって直列に接続された」ものであることは明らかである。
上記摘記事項(g)(ファミリ文献の段落【0088】?【0089】)及びFig. 6A?6Cを参照すると、分離領域314及び112は、活性層304、306および308中にイオン注入されて、半導体層の結晶格子を損傷することにより、半絶縁性に変換することによって形成されていることは明らかである。
上記摘記事項(e)、(g)(ファミリ文献の段落【0076】、【0094】)及びFig. 5A、Fig.6F?6Gを参照すると、相互接続構造パターン118は、「『相互接続金属の全面堆積が実行され』て設けられた金属層330」から得られたものであるから、相互接続構造パターン118は、金属パターンであるといえる。

したがって、上記摘記事項(e)(ファミリ文献の段落【0079】)、Fig. 3、Fig. 4、Fig. 5A、Fig. 6A?6C及び摘記事項(i)(ファミリ文献の請求項22)を参酌してまとめると、引用例1には、以下の発明(以下「引用発明1」という。)が記載されている。

「モノリシック発光体100であって、
複数の発光デバイス110と、
複数の発光デバイス110を機械的に相互接続するための別の基板と、
複数の発光デバイス110を電気的に相互接続して、電気的に並列に相互接続された発光デバイスのサブセットを直列に接続したものを提供する手段と、を含み、
前記発光デバイス110は発光ダイオード(LED)であり、
前記複数の発光デバイスは共通基板200上に設けられ、基板200は、前記別の基板にモノリック発光体100を搭載したあとで、取り除かれ、
個々の発光デバイス110は、相互接続金属パターン118によって直列に接続され、
各発光デバイス110は、n形半導体層204、304、1又は複数の量子井戸層206、306およびp形半導体層208、308を含み、これらの層は、集合的にデバイスの「活性層」と呼ばれ、
個別発光デバイス110は分離領域112によって画定され、分離領域112は、活性層を通って延びる半絶縁性領域を生成するためのイオン注入によって設けられており、前記イオン注入によって、半導体層の結晶格子が損傷されており、
分離領域112の形成は、
その上にn形活性層304、量子井戸層306およびp形活性層308が形成されたウエハ上に、マスク310が堆積およびパターニングされ、パターニングされたマスク310は、個別デバイス間の分離領域に対応する窓が開けられ、活性層304、306および308中にイオン312が注入されて、マスク310中の窓の下の領域を、半導体層の結晶格子を損傷することにより、半絶縁性に変換することによって分離領域314が形成され、第2のマスク層316を用いてイオン注入が実行されて、活性層306および308中にイオン312が注入され、マスク層316中の窓の下の領域が半絶縁性にされることで、分離領域112が形成される、
モノリシック発光体100。」

(イ)対比
補正発明と引用発明1とを対比する。

a 引用発明1の「発光デバイス110」、「相互接続金属パターン118」は、それぞれ補正発明の「発光ダイオード(LED)」、「パターン」に相当する。

b 補正発明の「複数の発光ダイオード(LED)を有するモジュール」と引用発明1の「モノリシック発光体100」は、「発光体」である点で共通するとともに、引用発明1の「モノリシック発光体100」は、「複数の発光デバイス110と、複数の発光デバイス110を機械的に相互接続するための手段と、複数の発光デバイス110を電気的に相互接続して、電気的に並列に相互接続された発光デバイスのサブセットを直列に接続したものを提供する手段と、を含み」、「個々の発光デバイス110は、相互接続金属パターン118によって直列に接続され」る。
したがって、補正発明と引用発明1とは、
「直列接続する複数の発光ダイオード(LED)」を有する発光体であって、「前記個々のLEDを直列に接続する金属パターン」を有する
点で一致する。

c 引用発明1の「各発光デバイス110」は、「n形半導体層204、1又は複数の量子井戸層206およびp形半導体層208を含み、これらの層は、集合的にデバイスの「活性層」と呼ばれ」るから、引用発明の「n形半導体層204、304」、「1又は複数の量子井戸層206、306」、「p形半導体層208、308」は、それぞれ補正発明の「n型層」、「活性層」、「p型層」に相当する。

d 引用発明1では、「個別発光デバイス110は分離領域112によって画定され、分離領域112は、活性層を通って延びる半絶縁性領域を生成するためのイオン注入によって設けられており、前記イオン注入によって、半導体層の結晶格子が損傷されて」いるから、個々の発光デバイス110間に設けられる半絶縁性分離領域を有するものといえる。
したがって、補正発明と引用発明1とは、
「電気的に分離された個々のLED」を有し、「前記個々のLED間に設けられる半絶縁性分離領域」を有し、「前記半絶縁性分離領域は、少なくとも一部がイオン注入によって生成され、前記イオン注入によって、前記半絶縁性分離領域の結晶構造中に欠陥が生成される」
点で一致する。

e 以上をまとめると、補正発明と引用発明1の一致点及び相違点は次のとおりである。
<一致点>
「直列接続する複数の発光ダイオード(LED)を有する発光体であって:
電気的に分離された個々のLEDであって、各LEDは、n型層、活性層、及びp型層を有する、個々のLED;
前記個々のLED間に設けられる半絶縁性分離領域;並びに、
前記個々のLEDを直列に接続する金属パターン;
を有し、
前記半絶縁性分離領域は、少なくとも一部がイオン注入によって生成され、
前記イオン注入によって、前記半絶縁性分離領域の結晶構造中に欠陥が生成される、
発光体。」

<相違点1>
補正発明は、「直列接続する複数の発光ダイオード(LED)を有する『モジュール』」に係る発明で、「モジュール」であるのに対し、引用発明1は、「複数の発光デバイス110を電気的に相互接続して、電気的に並列に相互接続された発光デバイスのサブセットを直列に接続したものを提供する手段」を含むものの、「モノリシック発光体100」に係る発明であり、「モジュール」といえるか否か不明である点。

<相違点2>
補正発明は、「前記個々のLEDを一つになるように機械的に結合させる前記個々のLED間に設けられ、成長用基板全体にわたってエピタキシャル成長し、かつ前記活性層と前記成長用基板が除去された表面との間に位置する半絶縁性分離領域」を有するのに対し、引用発明1は、「前記複数の発光デバイスは共通基板200上に設けられ、基板200は、前記別の基板にモノリック発光体100を搭載したあとで、取り除かれ」、「個別発光デバイス110は分離領域112によって画定され、分離領域112は、活性層を通って延びる半絶縁性領域を生成するためのイオン注入によって設けられており、前記イオン注入によって、半導体層の結晶格子が損傷されて」いるものの、補正発明の上記のような特定はなされていない点。

(ウ)判断
a 相違点1について
「モジュール」について、本願の明細書には、以下のように記載されている。
・「【0035】
続いてLED/基板は、たとえば鋸による切断又はスクライブ・ブレーク(scribe-and-break)法によりダイシングされて、任意の数のLEDを有するLEDのモジュールが形成される。後に各モジュールは、他全てのプロセス後に、単一のパッケージ内にまとめられる。」
・「【0053】
工程66では、LEDは、LEDは貫通するが半絶縁層は貫通しない溝によって、互いに電気的に分離する。特にサブマウントが可撓性である場合には、厚い半絶縁性層は、サファイア基板が取り外された後における、個々のLEDの位置合わせを維持するのを助ける。さらにサブマウントに高温処理が施される場合、半絶縁層は、金属のクリープ現象から生じるLEDを位置合わせのずれを抑える。またさらに半絶縁層はそれぞれのLEDの端部を覆い、かつダイの端部は湿気に対して最も弱いので、前記半絶縁層はこのような弱点を緩和する。各LEDはフリップチップである(光取り出し面に対して反対を向く面上にp型コンタクトもn型コンタクトも存在する)。任意で、サファイア基板は、LEDモジュールが取り出されるようにダイシングされる。各LEDモジュールは単一のパッケージに含まれるべきLEDを含む。」

本願明細書の上記段落を含め、明細書、特許請求の範囲及び図面全般を精査しても、「モジュール」の用語の定義又は説明を見い出せない。

一方、「モジュール」には、「電気機器やコンピューター装置などの、構成要素の単位。独立の完成した機能をもち、交換や着脱が可能で、より大きなシステムに構成される。」との意味がある(必要であれば、goo辞書(http://dictionary.goo.ne.jp/jn/)掲載のデジタル大辞泉を参照のこと。)。

引用発明1の「モノリシック発光体100」は、「複数の発光デバイス110と、複数の発光デバイス110を機械的に相互接続するための手段と、複数の発光デバイス110を電気的に相互接続して、電気的に並列に相互接続された発光デバイスのサブセットを直列に接続したものを提供する手段と、を含」むから、「独立の完成した機能」をもつものであることは、当業者には明らかである。
また、上記「a 引用例1」の摘記事項(h)(ファミリ文献の段落【0129】)及び引用例1のFig. 13には、2つ以上のアレイ1014、1016を有するAC用モノリシック・デバイス1000が開示されており、上記摘記事項(d)(ファミリ文献の段落【0071】)、摘記事項(e)(ファミリ文献の段落【0076】)、及び引用例1のFig. 3、Fig. 4を参照すると、当該アレイ1014、1016は、摘記事項(e)(ファミリ文献の段落【0076】)及びFig. 4に開示されたモノリシック発光体100に対応するものであることは当業者には明らかである。
したがって、引用発明1の「モノリシック発光体100」は、「より大きなシステムに構成される」ものであることは、当業者には明らかである。

したがって、引用発明1の「モノリシック発光体」を「モジュール」として構成することは、当業者であれば適宜なし得たことである。
よって、相違点1は、当業者が容易になし得た程度のものである。

b 相違点2について
補正発明の「『前記個々のLEDを一つになるように機械的に結合させる前記個々のLED間に設けられ』る半絶縁性分離領域」に関連して、本願の明細書の段落【0073】には、「工程112では、イオン注入によって、また場合によっては図11A?図13で説明した溝によって、LEDは互いに電気的に分離される。いずれの場合においても、個々のLEDは、イオン注入によって形成される半絶縁層によって機械的に一つに接続される。」と記載されており、段落【0067】には、「図13は、LEDを分離するように形成される溝が存在しない他の実施例を図示している。LED層84、86、及び88は基板82全体にわたって成長する。続いてフォトレジストマスク104が、個々のLED間の半絶縁性の境界となる領域を曝露するように、構造全体にわたって形成される。続いてイオン106が十分高いエネルギーで注入されることで、境界領域内の層84、86、及び88の結晶構造中に欠陥を生成することで、これらの境界領域を半絶縁性にすることで、実効的にLEDを互いに電気的に分離する。」と記載されている。
一方、引用発明1は、「分離領域112の形成は、その上にn形活性層304、量子井戸層306およびp形活性層308が形成されたウエハ上に、マスク310が堆積およびパターニングされ、パターニングされたマスク310は、個別デバイス間の分離領域に対応する窓が開けられ、活性層304、306および308中にイオン312が注入されて、マスク310中の窓の下の領域を、半導体層の結晶格子を損傷することにより、半絶縁性に変換することによって分離領域314が形成され、第2のマスク層316を用いてイオン注入が実行されて、活性層306および308中にイオン312が注入され、マスク層316中の窓の下の領域が半絶縁性にされることで、分離領域112が形成される」ものである。
したがって、引用例1のFig. 5A、Fig. 6A?6Gも参照すると、引用発明1において、分離領域112は、補正発明のように、「前記個々のLED(発光デバイス110)を一つになるように機械的に結合させる前記個々のLED間に設けられ」るものであると認められる。

引用発明1の「各発光デバイス110」は、「n形半導体層204、304、1又は複数の量子井戸層206、306およびp形半導体層208、308を含」むものである。
また、基板上に形成されたn型半導体層、活性層、及びp型半導体層を有する発光デバイスにおいて、n型半導体層、活性層、及びp型半導体層の形成をエピタキシャル成長により行うことは常套手段である。
そして、引用発明1の「共通基板200」は補正発明の「成長用基板」に相当するから、引用例1のFig. 5A、Fig. 6A?6Cも参照すると、引用発明1において、マスク310または第2のマスク層316を用いてイオン312が注入される「活性層304、306および308」を、補正発明のように、「成長用基板(共通基板200)全体にわたってエピタキシャル成長し」たものとすることは、当業者であれば適宜なし得たことである。

また、引用例1のFig. 6A?6Gも参照すると、引用発明1において、分離領域112が、「前記活性層(1又は複数の量子井戸層206、306)」と「前記成長用基板が除去された表面(「前記複数の発光デバイスは共通基板200上に設けられ、基板200は、前記別の基板にモノリック発光体100を搭載したあとで、取り除かれ」る表面)」との間に位置することは明らかである。

したがって、引用発明1において、相違点2に係る補正発明の構成を採用することは当業者であれば適宜なし得たことである。
よって、相違点2は、当業者が容易になし得た程度のものである。

c 判断についてのまとめ
以上検討したとおり、相違点1及び相違点2は、いずれも当業者が容易になし得た程度のものである。
したがって、補正発明は、引用発明1及び引用例1の記載事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定する要件を満たさず、特許出願の際独立して特許を受けることができない。

オ 独立特許要件についてのまとめ
本件補正は、補正後の特許請求の範囲の請求項11に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第17条の2第6項において準用する同法第126条第7項の規定に適合しない。

3 補正の却下の決定についてのむすび
以上のとおりであるから、本件補正は、特許法第17条の2第3項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものであり、又、仮に同法第17条の2第3項に規定する要件を満たしていると仮定した場合であっても、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に適合しないものであるから、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1 本願発明
本件補正は上記のとおり却下されたので、本願の請求項1ないし14に係る発明は、平成26年4月22日付けの手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1ないし14に記載されている事項により特定されるものであり、その請求項11に係る発明(以下「本願発明」という。)は、その請求項11に記載されている事項により特定される以下のとおりのものである。

「【請求項11】
直列接続する複数の発光ダイオード(LED)を有するモジュールであって:
電気的に分離された個々のLEDであって、各LEDは、n型層、活性層、及びp型層を有する、個々のLED;
前記個々のLEDを一つになるように機械的に結合させる前記個々のLED間に設けられ、成長用基板全体にわたってエピタキシャル成長し、かつ前記活性層と前記成長用基板が除去された表面との間に位置する半絶縁性分離領域;並びに、
前記個々のLEDを直列に接続する金属パターン;
を有するモジュール。」
なお、請求項11には、「前記成長用基板全体にわたって」と記載されているが、「成長用基板全体」は、「前記」されていないので、「前記成長用基板全体にわたって」は「成長用基板全体にわたって」の誤記と認め、本願発明を上記のように認定した。

2 引用例の記載と引用発明
(1)引用例2:特開2007-324576号公報
原査定の拒絶の理由で引用された、本願の優先権主張の日前に頒布された刊行物である特開2007-324576号公報(以下「引用例2」という。)には、「集積型半導体発光装置およびその製造方法」(発明の名称)に関して、図1ないし図17とともに以下の事項が記載されている。

(a)「【技術分野】
【0001】
本発明は集積型の化合物半導体発光装置に関するものであり、特に、GaN系材料を用いた発光ダイオード(LED)に関するものである。…(略)…」

(b)「【発明が解決しようとする課題】
【0012】
本発明は、大面積の面光源的発光が可能な集積型の化合物半導体発光装置であって、発光強度の面内均一性がすぐれた装置を提供することを目的とする。また、発光ユニット毎に、発光強度が多少ともばらついた劣化を示したとしても、高い面内均一性が確保され、かつ高い面内均一性を確保し続けることができる装置を提供することを目的とする。」

(c)「【発明の効果】
【0066】
本発明によれば、大面積の面光源的発光が可能な集積型の化合物半導体発光装置であって、発光強度の面内均一性がすぐれた装置を提供することができる。また、発光ユニット毎に、発光強度が多少ともばらついた劣化を示したとしても、高い面内均一性が確保され、かつ高い面内均一性を確保し続けることができる装置を提供することができる。
…(略)…
【0068】
本発明では、発光ユニット同士は、電気的には分離されていながら、光学的には光学結合層により結合しているため、ある発光ユニットの量子井戸層にて発光した光が、他の発光ユニット部分にも分布する。そのため、従来の構成では輝度が低下する発光ユニット間からも、本発明の発光装置では光が放射されてくるため、比較的均一性の高い面発光が得られる。また、発光ユニット間で発光強度のばらつきがある場合でも、あるいは多少ともばらつきのある劣化を示したとしても、光学結合層の存在により、面内発光強度の均一性が高い。さらに、仮に1つの発光ユニットに不良が生じて点灯しなくなった場合でも、不良発光ユニットの直上において、ある程度の発光強度が確保されるため、面均一性が良好である。
【0069】
また、本発明では主たる光取り出し方向に基板が存在しないため、以下のような利点を併せ持つことが出来る。たとえばC+サファイア基板上に一般的なMOCVD法で形成された、GaN系材料、InGaN系材料、AlGaN系材料、InAlGaN系材料、InAlGaBN形材料などの材料いずれかの材料で構成された半導体発光素子であれば、これら材料のサファイア基板面側は窒素面となり、これら材料の成長方向はGa面となるのが普通である。ここで、一般的にGa面はケミカルエッチング等のしにくい面であって、光取り出し効率を向上させるための粗面化などは実施しにくいが、窒素面は比較的容易にケミカルエッチングが可能であって、これによって粗面化などが可能である。これに対して、基板が存在する場合、代表的なサファイア等の基板ではケミカルエッチングがほとんど不可能である。従って、本発明では、サファイア基板等を剥離し、その後に露出した窒素面をケミカルエッチングすることで、容易に粗面化が可能になり、その結果、発光装置の発光効率等を容易に向上することができる。」

(d)「【0072】
図1に、本発明の集積型化合物半導体発光装置(以下、単に発光装置という)の1例を示す。また、図1の発光装置の構造を詳細に説明するために、作製途中の形状を示す図2も参照しながら説明する。ここでは、図1、図2に示すように、3つの発光ユニット11によって1つの発光装置10を構成する例を示しているが、集積の個数は特に限定はなく、提供される一つの基板内で適宜個数を設定可能である。例えば2個でもよく、また、500個を越える個数を集積してもかまわない。ここで、好ましくは25?200個であり、また2次元的に配列されていることも好ましい。
【0073】
本発明において、1つの発光ユニットは、図に示すように、少なくとも、第一導電型クラッド層24を含む第一導電型半導体層、第二導電型クラッド層26を含む第二導電型半導体層、および前記第一および第二導電型半導体層の間に挟まれた活性層構造25を有する化合物半導体薄膜結晶層、第二導電型側電極27、並びに第一導電型側電極28を有する。図のように発光ユニット間分離溝12は、集積型化合物半導体発光装置10内の発光ユニット11を区画しているが、光学結合層23は、発光ユニット間に共通して設けられている。さらに、製造過程において、基板21に最初に成膜されるバッファ層22も発光ユニット間に共通している。
…(略)…
【0075】
本発明では、発光ユニット11は、互いに発光ユニット間分離溝12により電気的には分離されている。即ち、発光ユニット間分離溝12は、薄膜結晶層中の導電性の高い層を分断しており、発光ユニット間で実質的な電気的結合はない。尚、本発明において、1つの発光ユニット内の発光ポイント(独立した発光部)は1つである。
【0076】
一方、本発明では、光学結合層23が、発光ユニット間に共通して存在し、発光ユニットが光学的には結合した状況をつくっている。即ち、ある一つの発光ユニットから放射された光は、光学結合層での適度な伝播と放射(リーク)によって、他のユニット部分にも到達し、一つの発光ユニット部分のみに局在することなく、他の発光ユニット部分にも到達する。このためには、発光ユニット間分離溝12は、光学結合層の界面まで達しているか、または図1に示すように光学結合層が分断されない状態でその中まで達していることが必要である。そして、詳細は後述するが、光学結合層は実質的に絶縁性であり、また層内での適度な導波機能を実現するために、相対的に屈折率が高い材料で構成される。
【0077】
また、本発明では、発光ユニット間分離溝の幅が、好ましくは2?300μm、さらに好ましくは5?50μm、最も好ましくは8?15μmである。発光ユニット間分離溝の幅が短いと、光学結合層と共に、面発光の均一性が向上する。
【0078】
図2には、中央の発光装置10に隣接する別の発光装置も一部図示されている。製造過程ではこのように、同一基板21上に、それぞれの発光装置10が、装置間分離溝13によって分離されて形成される。図1に示す完成した発光装置は、図2の中の1つの発光装置10を、支持体40上の金属面41に、金属ハンダ42を介して第二導電型側電極27および第一導電型側電極28をそれぞれ接続した構造に相当する。製造方法の1例は、後述する。」

(e)「【0090】
<基板>
本発明では、基板はその上に半導体層を成長させることが可能なものが選ばれ、また最終的に除去できるものが用いられる。基板は、透明である必要はないが、製造工程で、基板を後述するレーザディボンディングにより剥離するときには、その特定の波長のレーザ光を透過することが好ましい。また、電気的には絶縁性基板である事が好ましい。これは、製造工程で、同様にレーザディボンディング法によって基板を剥離する際に、導電性基板ではその自由電子による吸収等によって、このような基板剥離方法を採用しにくくなるからである。具体的な材料としては、例えばInAlGaN系発光材料またはInAlBGaN系材料をその上に薄膜結晶成長させるためは、サファイア、SiC、GaN、LiGaO_(2)、ZnO、ScAlMgO_(4)、NdGaO_(3)、およびMgOから選ばれることが望ましく、特にサファイア、GaN、ZnO基板が好ましい。特にGaN基板を用いる際には、そのSiのドーピング濃度はアンドープ基板を用いる場合には、3×10^(17)cm^(-3)のSi濃度以下が望ましく、さらに望ましくは1×10^(17)cm^(-3)以下であることが、電気抵抗の観点と結晶性の観点からが望ましい。また、基板を除去する際にケミカルエッチングを前提とする際には、塩酸等で容易に除去可能なZnOが望ましい。」

(f)「【0103】
<光学結合層>
本発明の光学結合層は、発光装置を構成する発光ユニット間の光学的結合を実現するための層であって、かつ、集積型半導体発光装置内に内在する発光ユニット間の電気的絶縁を阻害しない層である。
【0104】
光学結合層23は、化合物半導体層で形成されることが好ましく、図1、2に示すように、バッファ層と第一導電型半導体層(図では第一導電型クラッド層)の間に存在することが望ましい。また、成膜方法は特に制限はないが、集積型半導体発光装置を簡便に作製するために、他の薄膜結晶層と同時に、薄膜結晶成長技術を用いて作製することが望ましい。
…(略)…
【0119】
さらに、光学結合層は、各発光ユニットに共通して存在するが、各発光ユニット間の電気的絶縁を阻害しないように材料選択をすることが必須である。もし、例えば発光装置内のすべての発光ユニットが電気的に結合しているとすると、発光ユニット(一対のpn接合)の1つが劣化した際に、その影響は劣化した発光ユニットの光度低下にとどまらずに、集積型化合物半導体発光装置内全体の電流注入経路の変化として現れる。そのため、1発光ユニットの劣化が発光装置の特性変動として大きく現れてしまう。本発明においては、光学結合層は、各発光ユニット間の電気的絶縁を確保できるように材料選択をすることが極めて好ましい。電気的に絶縁されていることで、駆動中にある発光ユニットが劣化したとしても、その劣化は、発光ユニット1つの問題で済む。さらに、隣接する発光ユニットが光学的に結合していることで、劣化してしまった発光ユニット部分の近傍からも光学結合層が導波した光の出力がある程度期待され、発光強度も極端に低下することを免れる。このため、劣化した部分を含めた発光強度の面内均一性が比較的や保持されやすい。
【0120】
ここで、光学結合層は、1つの発光ユニットにおける劣化等の変化が他のユニットに影響を及ぼさない程度に実質的に絶縁性を有していればよく、例えば層全体の比抵抗ρ_(oc)(Ω・cm)が0.5(Ω・cm)以上であることが好ましい。さらに好ましくは、1.0(Ω・cm)以上であり、さらに好ましくは1.5(Ω・cm)以上、最も好ましくは5(Ω・cm)以上である。比抵抗が高いためには、光学結合層はアンドープであることが望ましいが、光学結合層が複数の層からなる場合などにおいては、一部ドーピングされている層があっても、これがアンドープ層の間にあり、発光ユニット間が電気的に結合していないのであれば問題はない。この場合、第一導電型半導体層(例えば第一導電型クラッド層)に隣接する層が上記の比抵抗を有していればよい。また、一般的に半導体においては、その材料に対して透明な波長領域では、同一の材料であっても、アンドープ層の屈折率が意図的にドーピングされ多数のキャリアを有する層よりも屈折率が高くなるので、光学的な特性から考えても、また、電気的特性から考えても、アンドープ層は好ましい。」

(g)「【0159】
<支持体>
支持体40は、基板剥離の際の薄膜結晶層の支持体としての役割を果たせることが必須であるが、さらに、本支持体は、素子完成後の電流導入と放熱の機能をあわせ持つことも非常に望ましい。この観点で、支持体の母材は、金属、AlN、SiC、ダイヤモンド、BNおよびCuWからなる群より選ばれることがことが望ましい。これら材料は、放熱性に優れ、高出力の発光素子に不可避である発熱の問題を効率よく抑制できる点で好ましい。またAl_(2)O_(3)、Si、ガラス等も安価であって支持体として利用範囲が広く好ましい。また、後述する基板除去時にレーザ照射によって薄膜結晶層の一部を金属Gaと窒素に分解した際には、金属Gaを除去する際にウェットエッチングを実施する事が望ましいが、この際も、支持体はエッチングされない材質であることが望ましい。さらに、基板そのものをウェットエッチングすることも可能であって、この際にも支持体はエッチングされない材質であることが望ましい。尚、支持体の母材を金属から選択する際には、その周りを耐エッチング性のある誘電体等で覆う事が望ましい。金属の母材としては、発光素子の発光波長における反射率の高い材料が望ましく、Al、Ag等が望ましい。また、誘電体等で覆う際には、各種CVD法で形成したSiNx、SiO_(2)等が望ましい。
【0160】
支持体は、さらに素子完成後の電流導入と放熱の機能をあわせ持つとの観点では、母材の上に、電流導入用の電極配線を有することが望ましく、また、この電極配線上で装置を搭載する部分には、適宜発光装置と支持体の接合用の接着層を有することが望ましい。ここで、接着層は、Agを含んだペースト、金属バンプ等を使用することも可能ではあるが、金属ハンダで構成されていることが、放熱性の観点で非常に望ましい。金属ハンダはAgを含んだペースト材、金属バンプなどと比較して圧倒的に放熱性に優れたフリップチップマウントが実現可能である。ここで、金属ハンダとしては、In、InAg、InSn、SnAg、PbSn、AuSn、AuGeおよびAuSi等を挙げることができる。特に、AuSn、AuSi、AuGe等の高融点ハンダがより望ましい。これは、発光素子を超高出力動作させるために大電流を注入すると、素子近傍の温度が200℃程度に上昇するためであって、ハンダ材の融点として駆動時の素子温度よりも高い融点を有する金属ハンダがより好ましい。また、場合によっては、フリップチップマウント時の素子の段差を打ち消すために、バンプを用い、さらに、金属ハンダ材でその周りを埋めながら接合する事も望ましい。
【0161】
また、本発明の集積型化合物半導体発光装置は、支持体上の金属配線を自在に変化させることで、1つの発光装置内の各発光ユニットを並列接続にも、直列接続にも、またはこれらを混在させることも可能である。」

(h)「【0162】
〔製造方法〕
次に、本発明の集積型化合物半導体発光装置の製造方法について説明する。
【0163】
本発明の製造方法の1例では、図4に示すように、まず基板21を用意し、その表面にバッファ層22、光学結合層23、第一導電型クラッド層24、活性層構造25および第二導電型クラッド層26を薄膜結晶成長により順次成膜する。これらの薄膜結晶層の形成には、MOCVD法が望ましく用いられる。しかし、MBE法、PLD法なども全部の薄膜結晶層、あるいは一部の薄膜結晶層を形成するために用いることが可能である。これらの層構成は、素子の目的等に合わせて適宜変更が可能である。また、薄膜結晶層の形成後は、各種の処理を実施してもかまわない。なお、本明細書では、薄膜結晶層の成長後の熱処理等も含めて、「薄膜結晶成長」と記載している。
…(略)…
【0171】
次に図6に示すように、発光ユニット間分離溝12を、第二エッチング工程により形成する。第二エッチング工程は、第一エッチング工程と比較して、さらに深くGaN系材料をエッチングすることが必要となる。…(略)…
【0181】
次に、図7に示すように、装置間分離溝13を、第三エッチング工程により形成する。第三エッチング工程では、エッチングすべきGaN系材料の厚みは、バッファ層、光学結合層をすべてエッチングすることが必要なことから、第二エッチング工程と比較しても、極めて深く、5?10μmとなることがあり、また10μmを超えることもある。…(略)…」

(i)「【0195】
このようにして、図10(図2)の構造が形成された後には、基板除去するための前準備をする。通常、図10に示された構造を、ウエハー全体として、あるいはその一部を、先ず、支持体40に接合する。これは、薄膜結晶層全体としても高々15μm程度の厚みであるので、基板を剥離してしまうと、機械的強度が不十分になりそれだけで自立してその後のプロセスを受けることが困難になるからである。支持体の材料等については前述のとおりであり、支持体上の金属面41(電極配線等)に例えば金属ハンダ42で接続して搭載する。
…(略)…
【0197】
次に、支持体に素子を接合した後に、基板を剥離する。…(略)…
【0200】
その後、装置間分離溝が存在する箇所に対応する分離領域において、支持体と共に発光装置を分離して単体の発光装置を得る。ここで、支持体の分離領域には、金属配線が存在しないことが望ましい。ここに金属配線が存在すると装置間の分離が実施しにくいからである。本発明の集積型化合物半導体発光装置は、支持体上の金属配線を自在に変化させることで、1つの発光装置内の各発光ユニットを並列接続にも、直列接続にも、これらを混合した配線にする事も可能である。
【0201】
支持体の分離領域部分の切断には、母材によって、ダイシング、スクライビングとブレーキングなど適宜プロセスを選択可能である。また、装置間分離溝が、光学結合層とバッファ層を合わせた層の途中まで形成されている場合(例えば、発光ユニット間分離溝と同等の深さで、光学結合層の途中まで溝が形成されている場合)には、装置間分離溝を使用して、ダイヤモンドスクライブによる傷いれ、レーザスクライブによる光学結合層および/またはバッファ層の一部のアブレーション等を実施する事で、薄膜結晶成長層部分における発光装置間の分離は容易に実現可能である。その後、支持体はダイシングによって、各発光装置に分離することが可能である。場合によっては、発光装置間の分離は、薄膜結晶成長層と支持体をダイシングによって同時に分離することも可能である。
【0202】
このようにして、図1に示された1発光装置が完成する。」

(j)「【0205】
(実施例1)
図11に示した半導体発光装置を以下の手順で作製した。関連する工程図として、図4?10を参照する。
【0206】
厚みが430μmのc+面サファイア基板21を用意し、この上に、まずMOCVD法を用いて、第1のバッファ層22aとして厚み10nmの低温成長したアンドープのGaN層を形成し、この後に厚み1μmの第2のバッファ層22bとして厚み0.5μmのアンドープGaN層と厚み0.5μmのSiドープ(Si濃度7×10^(17)cm^(-3))のGaN層を1040℃で積層した。連続して光学結合層23として厚み3.5μmのアンドープGaN層を1035℃で形成した。
【0207】
さらに、第一導電型(n型)第二クラッド層24bとしてSiドープ(Si濃度1×10^(18)cm^(-3))のGaN層を2μm厚に形成し、第一導電型(n型)コンタクト層24cとしてSiドープ(Si濃度3×10^(18)cm^(-3))のGaN層を0.5μm厚に形成し、さらに第一導電型(n型)第一クラッド層24aとしてSiドープ(Si濃度1.5×10^(18)cm^(-3))のAl_(0.15)Ga_(0.85)N層を0.1μmの厚さで形成した。さらに活性層構造25として、バリア層として850℃で13nmの厚さに成膜したアンドープGaN層と、量子井戸層として720℃で2nmの厚さに成膜したアンドープIn_(0.1)Ga_(0.9)N層とを、量子井戸層が全部で5層で両側がバリア層となるように交互に成膜した。さらに成長温度を1025℃にして、第二導電型(p型)第一クラッド層26aとしてMgドープ(Mg濃度5×10^(19)cm^(-3))Al_(0.15)Ga_(0.85)N層を0.1μmの厚さに形成した。さらに連続して、第二導電型(p型)第二クラッド層26bとしてMgドープ(Mg濃度5×10^(19)cm^(-3))GaN層を0.07μmの厚さに形成した。最後に第二導電型(p型)コンタクト層26cとしてMgドープ(Mg濃度1×10^(20)cm^(-3))GaN層を0.03μmの厚さに形成した。
…(略)…
【0223】
次いで、基板剥離を実施する前準備として、支持体40として、表面にNi/Pt/Auの積層構造の金属配線(金属層41)が形成されたSi基板を用意した。この支持体に、発光装置が作りこまれたウエハー(基板21上の薄膜結晶成長層、電極、絶縁層等)全体を、AuSnハンダを用いて接合した。接合時には、支持体40と発光装置が形成されたウエハーを300℃に加熱ししてp側電極とn側電極が、それぞれ設計された支持体上の金属配線にAuSnハンダで融着されるようにした。この際に、素子の意図しない短絡等は発生しなかった。
【0224】
次に、基板剥離を実施するために、エキシマレーザ(248nm)を、薄膜結晶成長を実施していない基板21面から照射し、基板を剥離した(レーザディボンディング)。この後に、GaNバッファ層の一部が窒素と金属Gaに分解されることで発生したGa金属をウェットエッチングによって除去した。
【0225】
次いで、支持体40に金属ハンダ42で融着されている極薄膜の発光素子のバッファ層側に、アルミナからなる低反射光学膜45をスパッタ法によって形成した。この際には、アルミナは素子の発光波長に対して低反射コーティングとなるように、光学膜厚として発光波長の1/4を成膜した。
【0226】
最後に、1つ1つの発光装置を分割するために、ダイシングソーを用いて、支持体内の素子分離領域部分をカットした。ここで、支持体内素子分離領域には、金属配線等が存在しなかったことから意図しない配線の剥離等は発生しなかった。このようにして、図11に示す集積型の化合物半導体発光素子を完成させた。」

(2)引用発明2
引用例2の段落【0160】?【0161】、【0195】、【0200】、【0223】を参照すると、段落【0078】に記載の「支持体40上の金属面41」は、「支持体40上の金属配線41」に対応することは明らかである。

したがって、図1?17を参酌してまとめると、引用例2には、以下の発明(以下「引用発明2」という。)が記載されている。

「複数個の発光ユニット11によって構成される集積型化合物半導体発光装置10であって、
1つの発光ユニット11は、第一導電型クラッド層24、活性構造25、および第二導電型クラッド層26を有する化合物半導体薄膜結晶層、第二導電型側電極27、並びに第一導電型側電極28を有し、
発光装置10は、表面に金属配線41が形成された支持体40に、金属ハンダ42を介して第二導電型側電極27および第一導電型側電極28がそれぞれ接続されており、
発光ユニット11は、互いに発光ユニット間分離溝12により電気的には分離されており、
発光ユニット間の光学的結合を実現するための層である光学結合層23が、発光ユニット間に共通して設けられているが、各発光ユニット間の電気的絶縁を阻害しないように材料選択されており、
当該光学結合層23は、実質的に絶縁性で、化合物半導体層で形成され、薄膜結晶成長技術を用いて作製されており、層全体の比抵抗ρ_(oc)(Ω・cm)は最も好ましくは5(Ω・cm)以上であり、
1つの発光装置内の各発光ユニットは直列接続されており、
各発光装置10は、
まず、基板21表面にバッファ層22、光学結合層23、第一導電型クラッド層24、活性層構造25および第二導電型クラッド層26をMOCVD法などを用いて薄膜結晶成長により順次成膜し、
発光ユニット間分離溝12を形成し、
装置間分離溝13を形成し、それによって、同一基板21上の、それぞれの発光装置10が、装置間分離溝13によって分離されて形成された構造を形成し、
当該構造を、支持体上の電極配線41に金属ハンダ42で接続して搭載し、
次に、基板21を剥離し、
その後、装置間分離溝13が存在する箇所に対応する分離領域において、支持体と共に発光装置を分離して単体の各発光装置を得ることによって製造される、
発光装置。」

3 対比
本願発明と引用発明2とを対比する。

(1)引用発明2の「1つの発光ユニット11は、第一導電型クラッド層24、活性構造25、および第二導電型クラッド層26を有する化合物半導体薄膜結晶層、第二導電型側電極27、並びに第一導電型側電極28を有」するので、引用例2の段落【0001】も参照すると、引用発明2の「発光ユニット11」は発光ダイオードであるといえる。
したがって、本願発明の「複数の発光ダイオード(LED)を有するモジュール」と引用発明2の「複数個の発光ユニット11によって構成される集積型化合物半導体発光装置」は、「『複数の発光ダイオード(LED)』を有する発光装置」である点で一致する。

また、技術常識を勘案すると、引用発明2の「活性構造25」は、本願発明の「活性層」に相当し、引用例2の段落【0207】も参照すると、引用発明2の「第一導電型クラッド層24」と「第2導電型クラッド層26」はそれぞれ、本願発明の「n型層」または「p型層」の一方と他方とに相当することは明らかである。
さらに、引用発明2では、「1つの発光装置内の各発光ユニットは直列接続されて」いる。

以上から、本願発明と引用発明2とは、
「直列接続する複数の発光ダイオード(LED)を有する発光装置」である
点、及び
「各LEDは、n型層、活性層、及びp型層を有する」
点で一致する。

(2)引用発明2では、「発光ユニット11は、互いに発光ユニット間分離溝12により電気的には分離されて」いるから、本願発明と引用発明2とは、
「電気的に分離された個々のLED」を有する
点で一致する。

(3)引用発明2では、「発光ユニット間の光学的結合を実現するための層である光学結合層23が、発光ユニット間に共通して設けられているが、各発光ユニット間の電気的絶縁を阻害しないように材料選択されており、当該光学結合層23は、実質的に絶縁性で、化合物半導体層で形成され、薄膜結晶成長技術を用いて作製されており、層全体の比抵抗ρ_(oc)(Ω・cm)は最も好ましくは5(Ω・cm)以上であり」、「まず、基板21表面にバッファ層22、光学結合層23、第一導電型クラッド層24、活性層構造25および第二導電型クラッド層26をMOCVD法などを用いて薄膜結晶成長により順次成膜し、発光ユニット間分離溝12を形成し、装置間分離溝13を形成し、それによって、同一基板21上の、それぞれの発光装置10が、装置間分離溝13によって分離されて形成された構造を形成し、当該構造を、支持体上の電極配線41に金属ハンダ42で接続して搭載し、次に、基板21を剥離し、その後、装置間分離溝13が存在する箇所に対応する分離領域において、支持体と共に発光装置を分離して単体の各発光装置を得ることによって製造される」。
したがって、引用発明2において、「光学結合層23」は、個々の発光ユニット間に設けられたものであるといえる。
また、引用発明2では、「光学結合層23」は、「各発光ユニット間の電気的絶縁を阻害しないように材料選択されており」、「当該光学結合層23は、実質的に絶縁性で、化合物半導体層で形成され、薄膜結晶成長技術を用いて作製されており、層全体の比抵抗ρ_(oc)(Ω・cm)は最も好ましくは5(Ω・cm)以上であ」るから、引用発明2の「光学結合層23」は、「半絶縁性分離領域」であるといえる。
さらに、引用発明2では、「基板21表面にバッファ層22、光学結合層23、第一導電型クラッド層24、活性層構造25および第二導電型クラッド層26をMOCVD法などを用いて薄膜結晶成長により順次成膜」するから、「基板21」は成長用基板であり、図1、4、10、11も参照すると、「光学結合層23」は、基板21全体にわたって成長し、かつ、活性層構造25と基板21が剥離された表面との間に位置するものであるといえる。
以上から、本願発明と引用発明2とは、
「前記個々のLED間に設けられ、成長用基板全体にわたって成長し、かつ前記活性層と前記成長用基板が除去された表面との間に位置する半絶縁性分離領域」を有する
点で一致する。

(4)引用発明2では、「発光装置10は、表面に金属配線41が形成された支持体40に、金属ハンダ42を介して第二導電型側電極27および第一導電型側電極28が接続されており」、当該「第二導電型側電極27および第一導電型側電極28」は、「1つの発光ユニット11」が有する電極であり、また、「1つの発光装置内の各発光ユニットは直列接続されて」いる。
したがって、引用発明2の「金属配線41」は、個々の発光ユニット11を直列に接続する配線であるといえるから、本願発明と引用発明2とは、
「前記個々のLEDを直列に接続する金属パターン」を有する
点で一致する。

(5)以上をまとめると、本願発明と引用発明2の一致点及び相違点は次のとおりである。
<一致点>
「直列接続する複数の発光ダイオード(LED)を有する発光装置であって:
電気的に分離された個々のLEDであって、各LEDは、n型層、活性層、及びp型層を有する、個々のLED;
前記個々のLED間に設けられ、成長用基板全体にわたって成長し、かつ前記活性層と前記成長用基板が除去された表面との間に位置する半絶縁性分離領域;並びに、
前記個々のLEDを直列に接続する金属パターン;
を有する発光装置。」

<相違点3>
本願発明は、「複数の発光ダイオード(LED)を有するモジュール」に係る発明で、「モジュール」であるのに対し、引用発明2は、「複数個の発光ユニット11によって構成される集積型化合物半導体発光装置10」に係る発明であり、発光装置が「モジュール」といえるか否か不明である点。

<相違点4>
半絶縁性分離領域について、本願発明では、「前記個々のLEDを一つになるように機械的に結合させる前記個々のLED間に設けられ、前記成長用基板全体にわたってエピタキシャル成長」するものであるが、引用発明2では、「光学結合層」は、「発光ユニット間に共通して設けられている」ものの、「前記個々のLEDを一つになるように機械的に結合させる」ものであることは特定されていない点(以下「相違点4-1」という。)、及び、「光学結合層」は、「化合物半導体層で形成され、薄膜結晶成長技術を用いて作製されており」、「MOCVD法などを用いて薄膜結晶成長により」「成膜」されているものの、「エピタキシャル成長」したものであることは特定されていない点(以下「相違点4-2」という。)。

4 判断
(1)相違点3について
「モジュール」について、本願の明細書には、以下のように記載されている。
・「【0035】
続いてLED/基板は、たとえば鋸による切断又はスクライブ・ブレーク(scribe-and-break)法によりダイシングされて、任意の数のLEDを有するLEDのモジュールが形成される。後に各モジュールは、他全てのプロセス後に、単一のパッケージ内にまとめられる。」
・「【0053】
工程66では、LEDは、LEDは貫通するが半絶縁層は貫通しない溝によって、互いに電気的に分離する。特にサブマウントが可撓性である場合には、厚い半絶縁性層は、サファイア基板が取り外された後における、個々のLEDの位置合わせを維持するのを助ける。さらにサブマウントに高温処理が施される場合、半絶縁層は、金属のクリープ現象から生じるLEDを位置合わせのずれを抑える。またさらに半絶縁層はそれぞれのLEDの端部を覆い、かつダイの端部は湿気に対して最も弱いので、前記半絶縁層はこのような弱点を緩和する。各LEDはフリップチップである(光取り出し面に対して反対を向く面上にp型コンタクトもn型コンタクトも存在する)。任意で、サファイア基板は、LEDモジュールが取り出されるようにダイシングされる。各LEDモジュールは単一のパッケージに含まれるべきLEDを含む。」

本願明細書の上記段落を含め、明細書、特許請求の範囲及び図面全般を精査しても、「モジュール」の用語の定義又は説明を見い出せない。

一方、「モジュール」には、「電気機器やコンピューター装置などの、構成要素の単位。独立の完成した機能をもち、交換や着脱が可能で、より大きなシステムに構成される。」との意味がある(必要であれば、goo辞書(http://dictionary.goo.ne.jp/jn/)掲載のデジタル大辞泉を参照のこと。)。

上記「2 引用例の記載と引用発明」「(1)引用例2」の摘記事項(b)の段落【0012】及び摘記事項(c)の段落【0066】を参照すると、「本発明は、大面積の面光源的発光が可能な集積型の化合物半導体発光装置であって、発光強度の面内均一性がすぐれた装置を提供することを目的とする」旨が記載されており、また、摘記事項(d)の段落【0072】には、発光装置10を構成する発光ユニット11の「集積の個数は特に限定はない」旨が記載されており、また、「例えば2個でもよく、また、500個を超える個数を集積しても構わない。」と、摘記事項(g)の段落【0161】には、「また、本発明の集積型化合物半導体発光装置は、支持体上の金属配線を自在に変化させることで、1つの発光装置内の各発光ユニットを並列接続にも、直列接続にも、またはこれらを混在させることも可能である。」と記載されている。

引用例2には、上記「集積型の化合物半導体発光装置」について、その具体的用途やパッケージングについては明記されていないものの、上記摘記事項を参照すると、引用発明2の発光装置は、「面光源」として用いることができ、かつ発光ユニットの集積の個数や各発光ユニットの接続を適宜設定できるものであると認められる。
したがって、引用発明2の発光装置を、「独立の完成した機能」をもつ単位とすること、すなわち、「モジュール」とすることは、当業者であれば適宜なし得たことと認められる。
よって、相違点3は、当業者が容易になし得た程度のものである。

(2)相違点4について
ア 相違点4-1について
上記「2 引用例の記載と引用発明」「(1)引用例2」の摘記事項(d)の段落【0076】には、「発光ユニット間分離溝12は、光学結合層の界面まで達しているか、または図1に示すように光学結合層が分断されない状態でその中まで達していることが必要である。」と記載されていることから、引用発明2において、「光学結合層」は、「個々の発光ユニットを一つになるように機械的に結合させる個々の発光ユニット間に設けられ」るという構成を実質的に備えるものであるといえる。

イ 相違点4-2について
引用発明2の「光学結合層」は、「化合物半導体層で形成され、薄膜結晶成長技術を用いて作製されており」、「MOCVD法などを用いて薄膜結晶成長」により成膜して製造されるものである。
他方、一般に、化合物半導体の薄膜結晶成長技術において、MOCVD法など用いて成膜する際に、「エピタキシャル成長」となるように成膜することは普通に行われていることであるから、引用発明2において、「光学結合層」を「エピタキシャル成長」したものとすることは当業者であれば適宜なし得たことである。
よって、相違点4-2は、当業者が容易になし得た程度のものである。

(3)判断についてのまとめ
以上検討したとおり、相違点3及び相違点4は、いずれも当業者が容易になし得た程度のものである。
したがって、本願発明は、引用発明2及び引用例2の記載事項に基づいて、当業者が容易に発明をすることができたものである。

5 本願発明についてのまとめ
以上のとおり、本願発明は、引用発明2及び引用例2の記載事項に基づいて当業者が容易に発明をすることができたものであるから、本願発明は、特許法第29条第2項の規定により、特許を受けることができない。

第4 むすび
以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
よって、結論のとおり審決する。
 
審理終結日 2015-05-29 
結審通知日 2015-06-02 
審決日 2015-06-17 
出願番号 特願2011-533910(P2011-533910)
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 575- Z (H01L)
P 1 8・ 537- Z (H01L)
P 1 8・ 561- Z (H01L)
最終処分 不成立  
前審関与審査官 村井 友和  
特許庁審判長 恩田 春香
特許庁審判官 星野 浩一
近藤 幸浩
発明の名称 成長用基板が取り外された直列接続フリップチップLED  
代理人 伊東 忠重  
代理人 伊東 忠彦  
代理人 伊東 忠重  
代理人 大貫 進介  
代理人 伊東 忠彦  
代理人 大貫 進介  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ