• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1316013
審判番号 不服2014-25728  
総通号数 200 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2016-08-26 
種別 拒絶査定不服の審決 
審判請求日 2014-12-16 
確定日 2016-06-15 
事件の表示 特願2012-152933「ネスト化複合スイッチ」拒絶査定不服審判事件〔平成25年 2月21日出願公開、特開2013- 38406〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯

本願は、平成24年7月6日(パリ条約による優先権主張2011年7月11日、米国、2012年7月5日、米国)の出願であって、平成24年8月28日付けで翻訳文提出書及び手続補正書の提出がなされ、平成26年1月8日付けで拒絶理由の通知がなされ、同年6月13日付けで意見書及び手続補正書の提出がなされ、同年8月5日付けで拒絶査定がなされ、これに対して同年12月16日付けで拒絶査定不服審判の請求がなされるとともに手続補正書の提出がなされ、平成27年1月16日付けで前置報告がなされ、同年5月8日付けで上申書の提出がなされたものである。



第2 補正の却下の決定

[補正の却下の決定の結論]
平成26年12月16日付けの手続補正書による補正を却下する。

[理由]

1 補正の内容 について
平成26年12月16日付けの手続補正(以下「本件補正」という。)は、補正前の特許請求の範囲の請求項1乃至20を補正して、補正後の特許請求の範囲の請求項1乃至20とするものであり、補正前後の請求項1は、各々次のとおりである。

(補正前)
「複合スイッチに結合されたノーマリオン・プライマリ・トランジスタを具えたネスト化複合スイッチであって、
前記複合スイッチは、中間型トランジスタとカスコード接続された低電圧(LV)トランジスタを含み、前記中間型トランジスタは、前記LVトランジスタよりは大きく、かつ前記ノーマリオン・プライマリ・トランジスタよりは小さい降伏電圧を有し、
前記ノーマリオン・プライマリ・トランジスタのゲートは、前記LVトランジスタのソースに接続されていることを特徴とするネスト化複合スイッチ。」

(補正後)
「複合スイッチに結合されたノーマリオン・プライマリ・トランジスタを具えたネスト化複合スイッチであって、
前記複合スイッチは、ノーマリオン中間型トランジスタとカスコード接続された低電圧(LV)トランジスタを含み、前記ノーマリオン中間型トランジスタは、前記LVトランジスタよりは大きく、かつ前記ノーマリオン・プライマリ・トランジスタよりは小さい降伏電圧を有し、
前記ノーマリオン・プライマリ・トランジスタのゲートは、前記LVトランジスタのソースに接続されていることを特徴とするネスト化複合スイッチ。」

本件補正では、本件補正前の請求項1は本件補正後の請求項1に対応し、本件補正前の請求項1と本件補正後の請求項1を比較すると、本件補正後の請求項1に係る本件補正には、以下の補正事項が含まれる。

[補正事項]
補正前の請求項1の「中間型トランジスタ」を「ノーマリオン中間型トランジスタ」とする補正。


2 補正の適否について
補正事項により補正された部分は、本願において、特許法第36条の2第6項の規定により明細書、特許請求の範囲及び図面とみなされた、平成24年8月28日に提出された外国語書面の翻訳文(以下「当初明細書等」という)の段落【0014】に記載されているものと認められるから、補正事項は当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではない。したがって、補正事項は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第17条の2第3項に規定する要件を満たす。
また、補正事項は、補正前の請求項1における「中間型トランジスタ」を「ノーマリオン」の「中間型トランジスタ」に限定するものであるから、特許法第17条の2第5項第2号に掲げる、特許請求の範囲の減縮を目的とするものに該当する。
そうすると,補正事項は,特許法第17条の2第4項の規定に適合することは明らかであり,また,特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
以上検討したとおり、本件補正は、特許法第17条の2第3項、第4項、及び、第5項に規定する要件を満たす。


3 独立特許要件について
本件補正は、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、特許法第17条の2第6項において準用する同法第126条第7項の規定によって、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであることを要する。
そこで、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか(特許法第17条の2第6項において準用する同法第126条第7項の規定に適合するか)について、以下に検討する。

3.1 補正後の発明
本願の請求項1乃至20に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1乃至20に記載されている事項により特定されるとおりのものであり、そのうちの請求項1に係る発明(以下、「本件補正発明」という。)は、上記1.の「(補正後)」の箇所に記載したとおりのものであり、再掲すると次のとおりである。

「複合スイッチに結合されたノーマリオン・プライマリ・トランジスタを具えたネスト化複合スイッチであって、
前記複合スイッチは、ノーマリオン中間型トランジスタとカスコード接続された低電圧(LV)トランジスタを含み、前記ノーマリオン中間型トランジスタは、前記LVトランジスタよりは大きく、かつ前記ノーマリオン・プライマリ・トランジスタよりは小さい降伏電圧を有し、
前記ノーマリオン・プライマリ・トランジスタのゲートは、前記LVトランジスタのソースに接続されていることを特徴とするネスト化複合スイッチ。」

3.2 引用文献
原査定の拒絶の理由に引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である、特開2004-247496号公報(以下、「引用文献」という。)には、下記の事項が記載されている。

A 「【0041】
図1と図2に示す炭化珪素半導体装置100においては、JFET2のドレインD2は、JFET1のソースS1に接続されている。また、前記のように、JFET1とJFET2は、共通のｐ+型不純物拡散領域4をそれぞれのゲートG1/G2としている。従って、図2の等価回路図では、JFET2とJFET1におけるそれぞれのゲートG1/G2同士が接続されている。
【0042】
図1と図2に示す炭化珪素半導体装置100は、JFET2とJFET1を組み合わせて、同じSiCからなる半導体基板10に集積化したものである。JFET2のドレインD2をJFET1のソースS1に接続し、それぞれのゲートG1/G2同士を接続することで、この炭化珪素半導体装置100を、三端子の半導体装置としている。」

B 「【0047】
図2の等価回路図からわかるように、炭化珪素半導体装置100では、横型のJFET2が、縦型のJFET1と較べて、低電圧で動作する。言い換えれば、図1,2に示す炭化珪素半導体装置100では、高耐圧で低オン抵抗の縦型のJFET1を、低電圧で動作する横型のJFET2で制御することになる。従って、図1,2に示す炭化珪素半導体装置100は、全体として、高耐圧で制御が容易な高性能の半導体装置となっている。
【0048】
図3(a),(b)は、図1,2に示す炭化珪素半導体装置100の電流-電圧(I-V)特性のシミュレーション結果である。図3(a)はオン状態でのI-V特性であり、図1,2に示すゲートG1/G2の電圧VG=1.0V,1.5V,2.0V,2.5Vの時の特性を示す。また、図3(b)はオフ状態でのI-V特性であり、VG=-7.0Vの時の特性を示す。図3(a),(b)に見られるように、図1,2に示す炭化珪素半導体装置100は、ゲートG1/G2に負の電位を与えた時に初めてオフ状態となる。従って、図1,2の炭化珪素半導体装置100は、全体としてノーマリオンで動作する三端子の半導体装置ということができる。」

C 「【0050】
図5は、図1,2に示す炭化珪素半導体装置100において、トータル電圧Vddに対して、JFET1とJFET2の各々のドレインD1,D2にかかる電圧VDを示したグラフである。図に見られるように、トータル電圧Vddを大きくしていくと、JFET1には高電圧がかかっていくが、JFET2は低い電圧のままである。従って、図1,2に示す炭化珪素半導体装置100では、JFET2は低電圧で動作させることができる。
【0051】
図1,2の炭化珪素半導体装置100は、別チップで構成された珪素(Si)からなるMOS型電界効果トランジスタ(Si-MOSFET)を接続して、制御してもよい。
【0052】
図6は、その接続例を示す等価回路図である。一点差線で囲った部分が図1,2の炭化珪素半導体装置100で、SiからなるMOS型電界効果トランジスタ(Si-MOSFET3)のドレインD3が、JFET2のソースS2に接続されている。また、Si-MOSFET3のソースS3が、炭化珪素半導体装置100のゲートG1/G2に接続されて、ゲートG1/G2が逆バイアスされ、炭化珪素半導体装置100がSi-MOSFET3により制御される。図6の等価回路図の接続により、互いに接続されたSi-MOSFET3と炭化珪素半導体装置100を、全体として、ノーマリオフで動作する三端子の半導体装置とすることができる。
【0053】
図6の等価回路図では、Si-MOSFET3が炭化珪素半導体装置100に接続されているため、Si-MOSFET3を用いない場合に較べて、炭化珪素半導体装置100をより低電圧で制御することができる。言い換えれば、炭化珪素半導体装置100をより高耐圧の半導体装置として用いることができる。特に、図6のSi-MOSFET3として、5ボルト以上、10ボルト以下のゲート電圧により、オン状態となるものを用いれば、Si-MOSFET3を介して、ロジック回路の電圧レベルで炭化珪素半導体装置100を制御することができ、回路全体が簡略化される。また、図6のSi-MOSFET3には、別チップで構成された安価なSi-MOSFETを利用することができるので、図6のSi-MOSFET3の接続によるコストアップは抑制される。」

ここで、上記引用文献の記載事項について検討する。

D トランジスタの接続構成について
上記Aには、「炭化珪素半導体装置100」の構成として、「JFET2のドレインD2は、JFET1のソースS1に接続」され、「JFET2とJFET1におけるそれぞれのゲートG1/G2同士が接続」されていることが記載されている。
また、「炭化珪素半導体装置100」と「Si-MOSFET3」との接続構成については、「SiからなるMOS型電界効果トランジスタ(Si-MOSFET3)のドレインD3が、JFET2のソースS2に接続」され、「Si-MOSFET3のソースS3が、炭化珪素半導体装置100のゲートG1/G2に接続」されていることが、上記Cに記載されている。
よって、引用文献には、「JFET2のドレインD2がJFET1のソースS1に接続され、前記JFET2と前記JFET1のそれぞれのゲートG1/G2同士が接続された炭化珪素半導体装置100と、Si-MOSFET3のドレインD3が前記JFET2のソースS2に接続され、前記Si-MOSFET3のソースS3が、前記JFET2と前記JFET1のゲートG1/G2に接続された半導体装置」の構成が記載されている。

E JFET1及びJFET2の特性について
上記Bには、「図1,2に示す炭化珪素半導体装置100は、ゲートG1/G2に負の電位を与えた時に初めてオフ状態となる。従って、図1,2の炭化珪素半導体装置100は、全体としてノーマリオンで動作する」ことが記載されている。
よって、引用文献には、「炭化珪素半導体装置100は、ゲートG1/G2に負の電位を与えた時に初めてオフ状態となり、全体としてノーマリオンで動作する」ことが記載されている。

F Si-MOSFET3の炭化珪素半導体装置100の制御について
上記Cには、「互いに接続されたSi-MOSFET3と炭化珪素半導体装置100を、全体として、ノーマリオフで動作」すること、「Si-MOSFET3として、5ボルト以上、10ボルト以下のゲート電圧により、オン状態となるものを用いれば、Si-MOSFET3を介して、ロジック回路の電圧レベルで炭化珪素半導体装置100を制御することができ」ることが記載されている。
よって、引用文献には、「互いに接続されたSi-MOSFET3と炭化珪素半導体装置100は、全体としてノーマリオフで動作し、Si-MOSFET3は、5ボルト以上、10ボルト以下のゲート電圧により、オン状態となるものを用いれば、Si-MOSFET3を介して、ロジック回路の電圧レベルで炭化珪素半導体装置100を制御することができ」ることが記載されている。

よって、上記A乃至F及び関連図面の記載から、引用文献には、下記の発明(以下、「引用発明」という。)が記載されていると認められる。

「JFET2のドレインD2がJFET1のソースS1に接続され、前記JFET2と前記JFET1のそれぞれのゲートG1/G2同士が接続された炭化珪素半導体装置100と、Si-MOSFET3のドレインD3が前記JFET2のソースS2に接続され、前記Si-MOSFET3のソースS3が、前記JFET2と前記JFET1のゲートG1/G2に接続された半導体装置であって、
前記炭化珪素半導体装置100は、ゲートG1/G2に負の電位を与えた時に初めてオフ状態となり、全体としてノーマリオンで動作するものであり、
互いに接続された前記Si-MOSFET3と前記炭化珪素半導体装置100は、全体としてノーマリオフで動作し、前記Si-MOSFET3は、5ボルト以上、10ボルト以下のゲート電圧により、オン状態となるものを用いれば、前記Si-MOSFET3を介して、ロジック回路の電圧レベルで前記炭化珪素半導体装置100を制御することができる半導体装置。」

3.3 対比
(1)本件補正発明と引用発明との対応関係について
ア 本件補正発明と引用発明のトランジスタの対応関係について
本件補正発明では、「低電圧(LV)トランジスタ」は、「ノーマリオン中間型トランジスタとカスコード接続された」ものであり、「ノーマリオン・プライマリ・トランジスタのゲートは、前記LVトランジスタのソースに接続され」たものである。
これに対し、引用発明の「Si-MOSFET3」は、「ドレインD3が前記JFET2のソースS2に接続」されることでカスコード接続がなされ、また、「Si-MOSFET3のソースS3が、前記JFET2と前記JFET1のゲートG1/G2に接続」されることで、JFET1のゲートG1はSi-MOSFET3のソースS3に接続されたものとなる。
よって、引用発明の「JFET1」、「JFET2」、「Si-MOSFET3」は、本件補正発明の「ノーマリオン・プライマリ・トランジスタ」、「ノーマリオン中間型トランジスタ」、「低電圧(LV)トランジスタ」に対応したものといえる。

イ 引用発明のJFET1の制御について
JFET1とJFET2の関係についてみると、引用文献に「図1,2に示す炭化珪素半導体装置100では、高耐圧で低オン抵抗の縦型のJFET1を、低電圧で動作する横型のJFET2で制御することになる。」(上記Bの段落【0047】)と記載されていることから、「JFET1」は「JFET2」に制御されたものである。
また、JFET1とJFET2を接続した「炭化珪素半導体装置100」と「Si-MOSFET3」の関係についてみると、引用発明では、「Si-MOSFET3」は、「ロジック回路の電圧レベルで前記炭化珪素半導体装置100を制御する」ものであるから、「JFET1」は「Si-MOSFET3」にも制御されたものである。
以上から、「JFET1」は、「JFET2」及び「Si-MOSFET3」に制御されたものであるといえる。
そして、「JFET1」を制御する「JFET2」及び「Si-MOSFET3」は、複数のFETで構成された複合素子であり、かつ、「Si-MOSFET3」のゲート電圧に応じてオン又はオフ状態となるスイッチとして機能するものであることを踏まえれば、「JFET2」及び「Si-MOSFET3」からなる構成は、「複合スイッチ」と呼び得るものである。

ウ 引用発明の「JFET1」、「JFET2」のノーマリオン特性について
引用発明の「JFET1」及び「JFET2」は、「それぞれのゲートG1/G2同士が接続され」、「ゲートG1/G2に負の電位を与えた時に初めてオフ状態となり、全体としてノーマリオンで動作するもの」であり、「JFET1」及び「JFET2」の一方が「ノーマリオフ」の場合には「全体としてノーマリオンで動作する」ことはないことを踏まえると、「JFET1」及び「JFET2」は、それぞれ「ノーマリオン」の特性を有するものと認められる。

エ 本件補正発明と引用発明の高耐圧のトランジスタについて
本願明細書の段落【0005】には、「中間型トランジスタ」とは、「標準的な降伏電圧がLVデバイスよりは大きく、『プライマリ・デバイス』よりは小さいデバイスを称する」と記載されていることから、本件補正発明の「ノーマリオン・プライマリ・トランジスタ」は、降伏電圧が一番大きな、高耐圧のトランジスタから構成されているといえる。
また、引用文献の段落【0047】には、「JFET1」について、「高耐圧で低オン抵抗の縦型のJFET1」と記載されている。
よって、上記ウの事項を踏まえると、本件補正発明の「ノーマリオン・プライマリ・トランジスタ」と引用発明の「JFET1」は、「ノーマリオン高耐圧トランジスタ」である点で共通している。

オ 「ネスト化」の接続構成について
本願明細書の段落【0008】には、「ネスト(入れ子)化複合スイッチ」と記載され、本願の図面【図3】には、「ネスト化複合スイッチの好適な実現を示す図」として、中間型トランジスタ322のドレインがプライマリトランジスタ310のソースに接続され、中間型トランジスタ322とプライマリトランジスタ310のそれぞれのゲート同士が接続され、LVトランジスタ324のドレインが中間型トランジスタ322のソースに接続され、LVトランジスタ324のソースが、中間型トランジスタ322とプライマリトランジスタ310のゲートに接続された構成が記載されている。
そして、上記アから、引用発明の「JFET1」、「JFET2」、「Si-MOSFET3」は、本件補正発明の「ノーマリオン・プライマリ・トランジスタ」、「ノーマリオン中間型トランジスタ」、「低電圧(LV)トランジスタ」にそれぞれ対応したものであるところ、引用発明の「JFET1」、「JFET2」、「Si-MOSFET3」は、上記本願の図面【図3】の接続構成になっており、上記イから、引用発明も「複合スイッチ」を含んだ構成であることを踏まえると、引用発明の「半導体装置」は、下記の相違点を除いて「ネスト化複合スイッチ」と呼び得るものである。

(2)本件補正発明と引用発明の一致点及び相違点について
上記の対応関係から本件補正発明と引用発明は、下記の点で一致し、また相違する。

(一致点)
「複合スイッチに結合されたノーマリオン高耐圧トランジスタを具えたネスト化複合スイッチであって、
前記複合スイッチは、ノーマリオントランジスタとカスコード接続されたトランジスタを含み、
前記ノーマリオン高耐圧トランジスタのゲートは、前記トランジスタのソースに接続されていることを特徴とするネスト化複合スイッチ。」

(相違点)
本件補正発明は、「前記ノーマリオン中間型トランジスタは、前記LVトランジスタよりは大きく、かつ前記ノーマリオン・プライマリ・トランジスタよりは小さい降伏電圧を有」することで、トランジスタが「プライマリ」、「中間型」、「低電圧(LV)」に区別されているのに対し、引用発明の「JFET1」、「JFET2」、「Si-MOSFET3」は、それぞれの降伏電圧が定かではない点。

3.4 当審の判断
(1)相違点の判断
(1-1)JFET2とSi-MOSFET3の降伏電圧について
引用文献には、「Si-MOSFET3」が、「炭化珪素半導体装置100をより低電圧で制御することができる」こと(上記Cの段落【0053】)、及び、高電圧がJFET1のドレインに印加されたとしても、JFET2のドレインにはそのような高電圧が印加されないこと(上記Cの段落【0050】)が記載されているので、JFET2のソースに接続されるSi-MOSFET3のドレインには、更に低下した電圧が印加されるものと認められる。
また、炭化珪素(SiC)は、珪素(Si)よりもバンドギャップが広く、絶縁破壊電界が大きいため耐圧が高いことは、本願の優先権主張の日前、当該技術分野では技術常識であったと認められる。
してみると、Si-MOSFET3は低電圧で動作するものであり大きな耐圧が求められていないこと、及び、JFET2が炭化珪素(SiC)から形成され、Si-MOSFET3は珪素(Si)で形成されていることを踏まえれば、引用発明において、JFET2の方がSi-MOSFET3より耐圧が高い、即ち、降伏電圧が大きい構造であると認められる。また、仮にそうでないとしても、JFET2の方がSi-MOSFET3より大きい降伏電圧を有するように構成することは、引用文献の上記の記載に接した当業者が普通に行い得るものといえる。

(1-2)JFET1とJFET2の降伏電圧について
引用文献には、「炭化珪素半導体装置100では、横型のJFET2が、縦型のJFET1と較べて、低電圧で動作する。言い換えれば、図1,2に示す炭化珪素半導体装置100では、高耐圧で低オン抵抗の縦型のJFET1を、低電圧で動作する横型のJFET2で制御することになる。」(上記Bの段落【0047】)ことが記載され、さらに、上記(1-1)に記載したように、引用文献には、高電圧がJFET1のドレインに印加されたとしても、JFET2のドレインにはそのような高電圧が印加されないこと(上記Cの段落【0050】)が記載されている。
また、数100Vの高電圧が印加されるパワー半導体の分野において、一般的に縦型構造の方が横型構造よりも高耐圧・大電流の特性を有していることは、当業者には周知の事項と認められる。
してみると、JFET1がJFET2より高耐圧が必要であること、JFET1の縦構造がJFET2の横構造より高耐圧に有利であることを踏まえれば、引用発明において、JFET2の方がJFET1より耐圧が低い、即ち、JFET2の降伏電圧がJFET1の降伏電圧より小さい構造であると認められる。また、仮にそうでないとしても、JFET2の方がJFET1より小さい降伏電圧を有するように構成することは、引用文献の上記の記載に接した当業者が普通に行い得るものといえる。


(1-3)まとめ
以上から、引用文献には、「JFET1」、「JFET2」、「Si-MOSFET3」のそれぞれの降伏電圧については記載されていないものの、引用発明においては、JFET2の方がSi-MOSFET3より降伏電圧が大きく、JFET2の方がJFET1より降伏電圧が小さい構造であると認められる。
また、仮にそうでないとしても、JFET2の方がSi-MOSFET3より大きい降伏電圧を有するように構成し、JFET2の方がJFET1より小さい降伏電圧を有するように構成することは、引用文献の記載に接した当業者が普通に行い得ることである。

よって、本件補正発明と引用発明との相違点は、いずれも実質的な相違点であるとはいえず、仮にそうでないとしても、当業者が容易になし得たものであるから、本件補正発明は、特許法第29条第1項第3号の規定、又は、特許法第29条第2項の規定により、特許出願の際、独立して特許を受けることができない。

(2)審判請求人の主張について
なお、審判請求人は、平成27年5月8日付けで上申書において、
引用文献の段落0005に、「・・・この炭化珪素半導体装置は、ノーマリオフで動作する縦型のJFETとノーマリオンで動作する縦型のJFETを組み合わせたもので、全体としてノーマリオフで動作させることができる。」ことが記載されていること、引用文献の図3(a)および図3(b)には、炭化珪素半導体装置100のオン状態のI-V特性と、オフ状態のI-V特性から、「ゲート電圧V_(G)が0になると、少なくとも横型のJFET2はオフになるため、炭化珪素半導体装置100もオフ状態になると結論づけることはリーズナブル」であり、引用文献の段落0048に、「『図1,2の炭化珪素半導体装置100は、全体としてノーマリオンで動作する三端子の半導体装置ということができる』で記載されているとしても、これは誤記であり、炭化珪素半導体装置100は、全体としてノーマリオフで動作するものである」と思料すると、主張している。
しかしながら、引用文献の段落【0005】に記載された構成は、引用発明の構成に係るものではなく、また、図3(a)および図3(b)には、ゲート電圧V_(G)が0[V]の場合の特性は記載されていないことから、引用発明の「炭化珪素半導体装置100」のゲート電圧V_(G)を0[V]にした場合にオフ状態になると結論づけることはできない。
よって、引用文献の段落【0048】の、「図1,2の炭化珪素半導体装置100は、全体としてノーマリオンで動作する三端子の半導体装置ということができる」の記載が誤記であるとは認められないことから、上記審判請求人の主張を採用することはできない。
そして、本件補正発明の作用効果も、引用発明、引用文献の記載事項から当業者が予測できる範囲のものである。

3.5 むすび
よって、本件補正は、特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。



第3 補正却下の決定を踏まえた検討

1 本願発明
平成26年12月16日付けの手続補正は、上記のとおり却下されたので、本願に係る発明は、平成26年6月13日付け手続補正書の特許請求の範囲の請求項1乃至20に記載されている事項により特定されるとおりのものであり、そのうちの請求項1に係る発明(以下「本願発明」という。)は、上記「第2」「1」の「(補正前)」の箇所に記載したとおりのものであり、再掲すると次のとおりである。

「複合スイッチに結合されたノーマリオン・プライマリ・トランジスタを具えたネスト化複合スイッチであって、
前記複合スイッチは、中間型トランジスタとカスコード接続された低電圧(LV)トランジスタを含み、前記中間型トランジスタは、前記LVトランジスタよりは大きく、かつ前記ノーマリオン・プライマリ・トランジスタよりは小さい降伏電圧を有し、
前記ノーマリオン・プライマリ・トランジスタのゲートは、前記LVトランジスタのソースに接続されていることを特徴とするネスト化複合スイッチ。」


2 引用文献
これに対して、原査定の拒絶の理由に引用された引用文献の記載事項及び引用発明は、上記「第2」「3」「3.2」に記載したとおりである。


3 対比・判断
本願発明は、上記「第2」「2」で検討した本件補正発明における限定を省いたものである。
そうすると、本願発明の構成要素を全て含み、さらに特定の点に限定を施したものに相当する本件補正発明が、上記「第2」「3」「3.4」に記載したとおり、引用文献に記載された発明であるか、仮にそうでないとしても、本件補正発明は、引用発明、引用文献の記載事項に基いて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用文献に記載された発明であるか、仮にそうでないとしても、引用発明、引用文献の記載事項に基いて、当業者が容易に発明をすることができたものである。


4 むすび
以上のとおり、本願発明は、引用発明と実質的に同一であるから、引用文献に記載された発明であって、特許法第29条第1項第3号に該当し、特許を受けることができないか、仮にそうでないとしても、本願発明は、引用文献に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。
したがって、本願は、特許法第49条第2号の規定に該当するから、他の請求項について検討するまでもなく、拒絶されるべきものである。
よって、結論のとおり審決する。
 
審理終結日 2016-01-13 
結審通知日 2016-01-19 
審決日 2016-02-02 
出願番号 特願2012-152933(P2012-152933)
審決分類 P 1 8・ 113- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 宇多川 勉  
特許庁審判長 鈴木 匡明
特許庁審判官 飯田 清司
綿引 隆
発明の名称 ネスト化複合スイッチ  
代理人 杉村 憲司  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ