• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H03K
審判 査定不服 2項進歩性 特許、登録しない。 H03K
管理番号 1316444
審判番号 不服2015-10793  
総通号数 200 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2016-08-26 
種別 拒絶査定不服の審決 
審判請求日 2015-06-08 
確定日 2016-06-22 
事件の表示 特願2010-284080「高周波スイッチ回路および高周波スイッチ回路の制御方法」拒絶査定不服審判事件〔平成24年 7月12日出願公開、特開2012-134697〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は,平成22年12月21日の出願であって,平成27年3月4日付けで拒絶査定がなされ,これに対し,同年6月8日に拒絶査定に対する審判請求がなされると同時に手続補正書が提出され,同年8月3日付けで審査官が作成した前置報告書に対して,同年10月6日に上申書が提出されたものである。



第2 補正却下の決定
[補正却下の決定の結論]
平成27年6月8日に提出された手続補正書による手続補正を却下する。

[理由]
1.本願発明と補正後の発明
平成27年6月8日に提出された手続補正書による手続補正(以下,「本件補正」という。)は,平成26年10月22日に提出された手続補正書の特許請求の範囲の請求項1に記載された,

「 基準クロック信号を生成する発振手段と,
前記基準クロック信号を分周して前記基準クロック信号よりも周波数が低い低速クロック信号を生成する分周手段と,
所定のアクティブ期間を有するクロック選択用パルス信号を生成するパルス生成手段と,
前記クロック選択用パルス信号がアクティブのとき前記基準クロック信号を選択する一方で,前記クロック選択用パルス信号がアクティブではないとき前記低速クロック信号を選択するクロック選択手段と,
前記クロック選択手段で選択されたクロック信号の周波数に応じた速度で負電荷をキャパシタに蓄積して所定の負電圧を生成する降圧手段と,
前記所定の負電圧が印加されてオフ状態を維持する少なくとも1つのスイッチ素子を備えるスイッチング手段と,
を有する,高周波スイッチ回路。」

という発明(以下,「本願発明」という。)を,本件補正に係る手続補正書の特許請求の範囲の請求項1に記載された,

「 基準クロック信号を生成する発振手段と,
前記基準クロック信号を分周して前記基準クロック信号よりも周波数が低い低速クロック信号を生成する分周手段と,
所定のアクティブ期間を有するクロック選択用パルス信号を生成するパルス生成手段と,
前記クロック選択用パルス信号がアクティブのとき前記基準クロック信号を選択する一方で,前記クロック選択用パルス信号がアクティブではないとき前記低速クロック信号を選択するクロック選択手段と,
前記クロック選択手段で選択されたクロック信号の周波数に応じた速度で負電荷をキャパシタに蓄積して所定の負電圧を生成する降圧手段と,
前記所定の負電圧が印加されてオフ状態を維持する少なくとも1つのスイッチ素子を備えるスイッチング手段と,を有し,
前記スイッチ素子は,前記オフ状態のとき,オン電圧が印加されることによりオン状態へ移行を開始する,高周波スイッチ回路。」(下線は,請求人が手続補正書において補正箇所を示すものとして付加したものを援用したものである。)

という発明(以下,「補正後の発明」という。)に補正することを含むものである。


2.補正の適否
(1)新規事項の有無,補正の目的要件,シフト補正の有無
上記補正の内容は,「スイッチ素子」が「前記オフ状態のとき,オン電圧が印加されることによりオン状態へ移行を開始する」ものであることを特定するものである。
そうしてみると,上記補正は本件発明の構成要素である「スイッチ素子」の構成をさらに限定する補正であるから,特許請求の範囲の減縮を目的とする補正に該当する。
また,上記補正の内容は,本願の願書に最初に添付した明細書【0070】及び【0071】段落に記載された事項であるから,上記補正は,願書に最初に添付した明細書,特許請求の範囲又は図面の範囲内においてなされた補正である。
したがって,上記補正は,特許法第17条の2第3項(新規事項),及び同法第17条の2第5項第2号(補正の目的)の規定に適合している。また,特許法第17条の2第4項(シフト補正)の規定に違反しないことも明らかである。


(2)独立特許要件
上記補正は,特許請求の範囲の減縮を目的とするものであるから,補正後の発明が特許出願の際に独立して特許を受けることができるものであるのかどうかについて,以下に検討する。

[補正後の発明]
上記「1.本願発明と補正後の発明」の項において,「補正後の発明」として認定したとおりである。

[引用発明]
原査定の拒絶理由に引用された特開2010-246081号公報(以下,「引用例」という。)には,「スイッチ回路」に関して,図面とともに以下の事項が記載されている。

ア.「【技術分野】
【0001】
本発明は,スイッチ回路に関し,特にDC-DC変換部を内蔵したスイッチ回路に関する。
【背景技術】
【0002】
近年の移動体通信端末は高機能化に伴い,構成素子の小型化と低消費電流化が求められている。また,マルチバンド化が進んでおり,移動体通信端末内には複数の送信回路と受信回路を設けており,それらとアンテナの接続を切り替えるためにアンテナスイッチが用いられている。アンテナスイッチに求められる重要特性として,挿入損失やスイッチのポート間のアイソレーションなどがあるが,その他に歪み特性がある。
【0003】
例えば,FETでスイッチを構成する場合,歪み特性を上げるためには動作電圧を上げるなどの方法がある。そのため,スイッチ回路にDC-DC変換回路などの電源部を搭載し,動作電圧を内部で昇圧するスイッチ回路が増えてきている。
また,低消費電流化のために,半導体スイッチ集積回路にDC-DC変換回路を制御する端子を設け,低歪みが必要である例えば大信号の送信時のみDC-DC変換回路を動作させることができるような構成が提案されている(例えば,特許文献1参照)。」(2頁48行?3頁15行)

イ.「【0063】
すなわち、スイッチ回路81bにおいては、図1に表したスイッチ回路81のスイッチ部10、DC-DC変換部40を、それぞれスイッチ部10b、DC-DC変換部40bに置き換えて構成されている。DC-DC変換部40bにおいては、出力電流を蓄電するコンデンサCp及びドライバ部20へ入力される電圧が所定の範囲を超えないようにするクランプ回路51が追加されている。」(11頁15?20行)

ウ.「【0094】
後段レベルシフタ22は,初段レベルシフタ21の出力信号を入力とする。高電位電源端子72には,初段レベルシフタ21と同様正の電圧VPとして,例えば3.5Vが供給される。また,低電位電源端子72aには,負電圧V_(n)として,例えば-1.5Vが供給されるとする。
【0095】
例えば,ラインL1がローレベル(0V),ラインL2がハイレベル(3.5V)とすると,出力端子OUTAの電位は,正の電圧V_(P)と等しい3.5Vになり,出力端子OUTBの電位は,負電圧V_(n)と等しい-1.5Vになる。したがって,オン電位V_(on)として3.5Vを,オフ電位V_(off)として-1.5Vを,図9に示すスイッチ部10bのスルーFET,シャントFETのゲートに供給することができ,スイッチ部10bが駆動される。
【0096】
すなわち,初段レベルシフタ21は,入力のハイレベルがV_(dd),ローレベルが0Vである差動入力信号を,ハイレベルが正の電圧V_(P),ローレベルが0Vの差動信号に電圧変換する。また後段レベルシフタ22は,その出力レベルをハイレベルが正の電圧V_(P),ローレベルが負電圧V_(n)に変換する。
【0097】
従って,レベルシフタ23は,入力のハイレベルがV_(dd),ローレベルが0Vである差動入力信号を,ハイレベルが正の電圧V_(P),ローレベルが負電圧V_(n)の差動信号に電圧変換する。
負電圧V_(n)が接地電位の場合は,レベルシフタ23は,ハイレベルがV_(dd),ローレベルが0Vの差動入力信号を,ハイレベルが正の電圧V_(P),ローレベルが0Vの差動出力信号に変換する。なお,負電圧V_(n)が接地電位の場合は,後段レベルシフタ22はなくてもよく,ラインL1,L2を差動出力とすることができる。
【0098】
図12は,オシレータ及びチャージポンプの構成を例示する回路図である。
図12に表したように,チャージポンプ42bは,高電位電源端子72と接地との間に直列接続した複数のダイオードと,各ダイオード間とオシレータ41bの出力である差動クロックCLK,CLK-とに接続された複数のコンデンサを有する。
差動クロックCLK,CLK-によるコンデンサの電荷の蓄積,移動により高電位電源端子72に正の電圧VPが生成される。
【0099】
オシレータ41bは,リングオシレータ,バッファ,NMOS N1,抵抗R1,R2などで構成される。リングオシレータは,カレントミラー負荷のCMOSインバータ3段で構成されている。また,CMOSインバータの段間には,遅延時間を大きくするためにコンデンサが接地との間に接続されている。リングオシレータの出力は,カレントミラー負荷のCMOSインバータ2段のバッファに入力され,差動クロックCLK,CLK-が出力される。
【0100】
差動クロックCLK,CLK-の周波数が高くなると,チャージポンプ42bの出力電流も上昇する。また,差動クロックCLK,CLK-を供給するバッファの電流駆動能力が上昇すると,チャージポンプ42bの出力電流も上昇する。
カレントミラーの基準側には,抵抗R2が挿入されている。また,抵抗R2の両端には,直列接続したNMOS N1及び抵抗R1が接続されている。NMOS N1のゲートには,電源制御信号V_(mode)が入力される。」(15頁9行?16頁4行)

エ.「【0137】
図18は,本発明の実施形態に係るスイッチ回路の他の構成を例示するブロック図である。
図18に表したように,スイッチ回路81cにおいては,DC-DC変換部40cが負電圧V_(n)を生成するチャージポンプ42cをさらに有する点が,図8に表したスイッチ回路81bと相違する。なお,チャージポンプ42cの出力には,クランプ回路52とコンデンサC_(n)が接続されている。
【0138】
図19は,オシレータ及びチャージポンプの構成を例示する回路図である。
図19に表したように,オシレータ41b,チャージポンプ42bについては,図12に表したリングオシレータ41b,チャージポンプ42bと同様である。また,チャージポンプ42cは,低電位電源72aに負電圧V_(n)を出力する。チャージポンプ42cは,ダイオードの向きが逆であることと段数が少ないこと以外は,チャージポンプ42bと同様である。
【0139】
リングオシレータ41bは,図12に表したものと同様であり,チャージポンプ42b,42cの出力電流は,電源制御信号V_(mode)が”0”の第2の状態のときは,それぞれ消費電流の小さい状態となっている。また,電源制御信号V_(mode)が”1”の第1の状態のときは,それぞれ第2の状態のときよりも大きい出力電流となる。
【0140】
図20は,図18に表したスイッチ回路81cの主要な信号のタイミングチャートである。
図20においては,スイッチ回路81cの主要な信号,図20(a)端子切替信号Vc,図20(b)電源制御信号V_(mode),図20(c)チャージポンプ42bの出力電流I_(p),図20(d)チャージポンプ42cの出力電流I_(n),図20(e)DC-DC変換部の消費電流I_(dd),図20(f)ドライバ部入力正電圧(高電位電源電圧)V_(P),図20(g)ドライバ部入力負電圧(低電位電源電圧)V_(n)のタイミングチャートを表している。
【0141】
図20(a)に表したように,時間T<0で,端子切替信号Vc=4=”100”の状態である。つまり,スイッチ部10bは,時間T<0で,第1の端子P10を第2の端子P05に接続した状態である。
また,図20(b)に表したように,時間T<0で,端子切替信号Vcに変化がないため,電源制御信号V_(mode)は,”0”である。
【0142】
図20(c)?(d)に表したように,時間T<0で,チャージポンプ42b,42cの出力電流I_(P),I_(n)は,それぞれI_(P)=I_(2),I_(n)=I_(n2)で一定ある。チャージポンプ42より供給されるドライバ部20の電源電圧V_(P),V_(n)も,V_(P)=V_(1),V_(n)=V_(n1)で一定である。そのため,DC-DC変換部の消費電流I_(dd)もI_(dd)=I_(dd2)の低消費電流の状態で一定である。
【0143】
このように,時間T<0においては,外部から入力される端子切替信号Vc=4に応じて第1の端子P10と第2の端子P05とが接続され,安定した状態となっている。また,チャージポンプ42b,42cはそれぞれ定常状態の電流I_(2),I_(n2)を出力しており,DC-DC変換部40cは第2の状態である。つまり,スイッチ回路81cは低消費電流の状態になっている。
【0144】
この状態より,時間T=0において,第1の端子P10を第2の端子P05から,例えば第2の端子P01に接続を切替えた場合を考える。図20(a)に表したように,外部から入力する端子切替信号Vcが,T=0でVc=4=”100”からVc=0=”000”に変化した場合である。
【0145】
デコーダ部30は,端子切替信号Vcをデコードしてドライバ部20にスイッチ制御信号を出力する。ドライバ部20は,スイッチ制御信号を入力してスイッチ駆動信号を生成しスイッチ部10bに出力する。
【0146】
このとき,図20(b)?(e)に表したように,電源制御信号V_(mode)が”0”から”1”に変化し,チャージポンプ42b,42cの出力電流は,I_(P)=I_(2)からI_(1)に,I_(n)=I_(n2)からI_(n1)にそれぞれ変化する。DC-DC変換部の消費電流I_(dd)も,I_(dd)=I_(dd2)からI_(dd1)に変化する。すなわち,負荷変動に対する応答の早い第1の状態であり,消費電流が大きい状態である。
【0147】
図20(f)に表したように,ドライバ部20の高電位電源電圧V_(P)は,時間T=0でスイッチ部10のスイッチ素子が切替わるため,降下する。同様に,低電位電源電圧V_(n)は,時間T=0で上昇する(図20(g))。
【0148】
このとき,図20(b)?(e)に表したように,電源制御信号V_(mode)が”1”のため,チャージポンプ42b,42cの出力電流I_(P),I_(n)は,それぞれ電流I_(1),I_(n1)に切り替わっている。降下した電圧V_(P)を所定時間内に定常状態の電圧に戻すようにチャージポンプ42bのコンデンサに電荷がチャージされる。同様に,上昇した電圧V_(n)を所定期間内に定常状態の電圧に戻すように,チャージポンプ42cのコンデンサに電荷がチャージされる。このため,DC-DC変換部の消費電流I_(dd)は,電源制御信号V_(mode)が”1”の間は,I_(dd1)に増えることになる。
【0149】
すなわち,電源制御信号V_(mode)が”1”の間,DC-DC変換部40cは負荷変動に対する応答の早い第1の状態となっている。この第1の状態におけるチャージポンプ42b,42cの出力電流はI_(P)=I_(1),I_(n)=I_(n1)である。
図20(f),図20(g)に表したように,比較例のスイッチ回路と同様に,ドライバ部20の電源電圧V_(P),V_(n)は数?数十μsで定常状態の電圧に戻る。
【0150】
電源制御部60は,このドライバ部20の電源電圧V_(P),V_(n)が定常状態に戻る時間を第1の時間T1として,第1の時間T1の経過後に電源制御信号V_(mode)が”1”から”0”に戻るように制御する(図20(b))。
電源制御信号V_(mode)が”0”になると,チャージポンプ42b,42cの出力電流I_(P),I_(n)は,再び電流I_(2),I_(n2)に戻り,DC-DC変換部の消費電流I_(dd)も低消費電流I_(dd12)に戻る。
【0151】
以下,T>T1は,再び第2の時間T2として,低消費電流の状態となる。このとき,チャージポンプ42b,42cのコンデンサにはスイッチ素子を切替えるために放出した電荷がすでにチャージされているために,チャージポンプ42b,42cの出力電流I_(P)=I_(2),I_(n)=I_(n2)の第2の状態となっても動作に問題がない。
【0152】
このように,スイッチ回路81cにおいては,第1の状態のときのチャージポンプの出力電流を,電源制御部60のない場合のチャージポンプの出力電流と等しく設定できる。
そのため,スイッチ回路81cにおいては,電源制御部60のない場合のスイッチ回路に対し,端子切り替え動作時以外の定常状態では低消費電流に抑える事が可能となる。
【0153】
例えば,UMTS/GSMデュアルモードの携帯電話端末において,スイッチ回路81bを使用した場合には,UMTSモードでは待ち受け中,通話中ともにハンドオーバする時だけ第1の端子と接続する第2の端子の切替えが実施される。また,GSMでは通話中は送信と受信で端子切替が発生するため常時,待ち受け中はハンドオーバする時だけ端子切替が実施される事となる。すなわち,スイッチ回路81cとしては,低消費電流の第2の状態が定常的である。
【0154】
このように,スイッチ回路81cによれば,外部から入力される端子切替信号が変化して,第1の端子P10と接続する第2の端子P01?P06が切り替わったときだけ,消費電流の大きい第1の状態となる。また,端子切替後に定常状態に戻った第2の時間は低消費電流の第2の状態に戻るため,低消費電流を実現することができる。
また,定常状態の第2の状態においては,ドライバ部20の高電位電源電圧V_(P),低電位電源電圧V_(n)は,電源制御部のないスイッチ回路の電源電圧V_(P)=V_(1),V_(n)=V_(n1)と等しいため,低歪み特性も維持される。
【0155】
従って,スイッチ回路81cを例えば携帯電話端末に用いた場合,低消費電流の第2の状態が定常的であり,携帯電話端末のセットとしての消費電流低減に繋がることになる。
また,スイッチ回路81cにおいては,スイッチ回路81cが備える電源制御部60により外部からの端子切替え信号を検出して,第2の状態から第1の状態に動作モードの切り替え制御を行う。そのため,スイッチ回路81cに外部からDC-DC変換部40bの制御をする端子が不要であり,スイッチ回路81cの端子切替信号とDC-DC変換部40bを制御する電源制御信号とのタイミングを同期させるなどの制御も不要となる。
【0156】
なお,スイッチ回路81b及び81cにおいては,第1の状態のときのオシレータ41bの出力電流を,第2の状態よりも大きく設定している。これにより第1の状態のときのチャージポンプ42b及び42cの出力電流を,第2の状態よりも大きくしている。すなわち,第1の状態のときのDC-DC変換部40b及び40cは負荷変動に対する応答が,第2の状態よりも速くなっている。
【0157】
しかし,図4に表したオシレータ41aのように,第1の状態のときのオシレータの発振周波数f1を第2の状態よりも高く設定することによっても,第1の状態のときのチャージポンプ40の出力電流を第2の状態よりも大きくすることができる。すなわち,第1の状態のときのDC-DC変換部40の負荷変動に対する応答を第2の状態のときよりも速くすることができる。
【0158】
また,第1の状態のときのオシレータの発振周波数と出力電流とをともに,第2の状態よりも大きく設定することにより,第1の状態のときのチャージポンプの出力電流を第2の状態よりも大きくすることができる。すなわち,第1の状態のときのDC-DC変換部の負荷変動に対する応答を第2の状態よりも速くすることができる。
【0159】
なお,スイッチ回路81cにおいては,1つの第1の端子P10を6つの第2の端子P01?P06のいずれか1つと接続させるSP6Tの構成を例示して動作を説明した。しかし,本発明は,これに限定されるものではなく,n個(nは,2以上)の第2の端子P01?P0Nを備えたSPnTのスイッチ回路についても同様に構成することができる。
【0160】
また,任意数のm個の第1の端子を備えたmPnT(m-Pole n-Throw)のスイッチ回路についても同様に構成することができる。
また,スイッチ回路81cは,図11において説明したように,正の電源電圧V_(P)と負の電源電圧V_(n)とを用いてスイッチFETを駆動することにより,より優れた挿入損失特性や歪み特性を得ることが可能となる。」(20頁30行?23頁26行)

上記摘記事項の記載及び図面,並びにこの分野における技術常識を考慮すると,

a.上記摘記事項エ.の【0137】段落に「・・・本発明の実施形態に係るスイッチ回路の他の構成を例示する・・・」と記載されているように,【0137】ないし【0160】段落,及び図18ないし図20には,引用例における「本発明の実施形態に係るスイッチ回路の他の構成」(以下,「他の構成」という。)について記載されている。

b.上記摘記事項エ.の【0137】ないし【0139】段落,及び図18,19によれば,引用例における「他の構成」は,オシレータ41bを有している。そして,【0157】及び【0158】段落の記載によれば,当該オシレータ41bは,第1の状態のときに発振周波数f1で発振し,これは,第2の状態のときの発振周波数f2よりも高く設定されることが記載されている。そして,図19において,オシレータ41bの出力部分に「CK」「CK-」と表記されていることからみてもオシレータ41bの出力はクロック信号であると考えるのが自然である。
また,【0139】段落の「電源制御信号V_(mode)が”0”の第2の状態のときは,・・・。また,電源制御信号V_(mode)が”1”の第1の状態のときは・・・」との記載や,【0155】段落の「電源制御部60により外部からの端子切替え信号を検出して,第2の状態から第1の状態に動作モードの切り替え制御を行う」との記載,及び,【0141】ないし【0155】段落の動作について書かれた記載を参照すれば,オシレータ41bは電源制御部60の出力である電源制御信号V_(mode)が”0”のとき第2の状態に,”1”のとき第1の状態に制御されていることは明らかである。
そうしてみると,引用例の「他の構成」においては,オシレータ41bは,電源制御信号V_(mode)が”0”のときに低い発振周波数f2であるクロック信号を,電源制御信号V_(mode)が”1”のときに高い発振周波数f1であるクロック信号を出力する構成といえ,また,電源制御部60は”0”と”1”の値をとる電源制御信号V_(mode)を出力する構成であるということができる。

c.上記摘記事項エ.の【0138】段落に「・・・チャージポンプ42cは,低電位電源72aに負電圧V_(n)を出力する。チャージポンプ42cは,ダイオードの向きが逆であることと段数が少ないこと以外は,チャージポンプ42bと同様である。」と記載され,当該チャージポンプ42bに関して同じ段落に「図12に表した・・・・,チャージポンプ42bと同様である」と記載されている。したがって,チャージポンプ42cは,低電位電源72aに負電圧V_(n)を出力するものであって,ダイオードの向きと段数を除けば,図12のチャージポンプ42bと同様のものであるといえる。そこで,図12のチャージポンプ42bに関する記載をみると,上記摘記事項ウ.の【0098】段落に「・・・・オシレータ41bの出力である差動クロックCLK,CLK-とに接続された複数のコンデンサを有する。差動クロックCLK,CLK-によるコンデンサの電荷の蓄積,移動により高電位電源端子72に正の電圧V_(P)が生成される。」と記載され,【0100】段落に「差動クロックCLK,CLK-の周波数が高くなると,チャージポンプ42bの出力電流も上昇する。」と記載されている。また,チャージポンプの出力部分の同様な構成について説明した上記摘記事項イ.によれば,図8に関する記載ではあるが,コンデンサCpが出力電流を蓄電していることがわかる。したがって,これらの記載を参酌すれば,引用例の「他の構成」において,チャージポンプ42cとコンデンサCnをあわせた構成は,オシレータ41bの出力であるクロック信号によりコンデンサの電荷の蓄積,移動を行い,負電圧V_(n)を出力するものということができる。

d.引用例における「他の構成」に関して記載されている上記摘記事項エ.の【0160】段落には,「スイッチ回路81cは,図11において説明したように,正の電源電圧V_(P)と負の電源電圧V_(n)とを用いてスイッチFETを駆動することにより,より優れた挿入損失特性や歪み特性を得ることが可能となる。」と記載されており,ここで負の電源電圧V_(n)は,【0137】及び【0138】段落の記載を参酌すればチャージポンプ42cとコンデンサCnをあわせた構成から出力される負電圧V_(n)である。そして,図20(a)の端子切替信号の波形をみれば時間T=0で状態が切り替えられるが,その他の期間では状態を維持しているから,スイッチFETは,例えば時間T=0においてオンからオフに切り替えられれば,次にオンに切り替えられるまでオフ状態を維持すると考えるのが自然である。また,スイッチFETはスイッチ部10bに具備されていることは明らかである。
そうしてみると,引用例の「他の構成」は,チャージポンプ42cとコンデンサCnをあわせた構成から出力される負電圧V_(n)が印加され,次にオンに切り替えられるまでオフ状態を維持するスイッチFETを具備するスイッチ部10bを有しているということができる。

e.引用例の「他の構成」は,上記摘記事項ア.に記載されているようにアンテナスイッチなどの用途に使用されるものであるから,使用するアンテナを切り替えるために,スイッチFETはオンからオフへ,またはオフからオンに状態が適宜切り替えられると考えるのが自然である。そして,「スイッチFET」がオフからオンに切り替えられる場合,「スイッチFET」にはオンするための高電位電源電圧V_(P)が印加されるのは明らかである。さらに,図20(f)や上記摘記事項エ.の【0147】及び【0148】段落の記載をみると,切り替わりの際に高電位電源電圧V_(P)は一旦降下するものの,所定の時間内に定常の電圧に戻るものである。

f.引用例のスイッチ回路は高周波を扱うアンテナスイッチにも使われるから,高周波スイッチ回路ともいえる。

したがって,摘記した引用例の記載及び図面を総合すると,引用例には以下のような発明(以下,「引用発明」という。)が記載されているものと認められる。

(引用発明)
「 電源制御信号V_(mode)が”0”のときに低い発振周波数f2であるクロック信号を,電源制御信号V_(mode)が”1”のときに高い発振周波数f1であるクロック信号を出力するオシレータ41bと,
”0”と”1”の値をとる電源制御信号V_(mode)を出力する電源制御部60と,
オシレータ41bの出力であるクロック信号によりコンデンサの電荷の蓄積,移動を行い,負電圧V_(n)を出力する,チャージポンプ42cとコンデンサCnをあわせた構成と,
前記負電圧V_(n)が印加され,次にオンに切り替えられるまでオフ状態を維持するスイッチFETを具備するスイッチ部10を有し,
スイッチFETはオンからオフへ,またはオフからオンに状態が適宜切り替えられ,オフからオンへの切り替わる際,スイッチFETにはオンするための高電位電源電圧V_(P)が印加され,当該高電位電源電圧V_(P)は切り替わりの際に一旦降下するものの,所定の時間内に定常の電圧に戻るものである高周波スイッチ回路。」


[周知技術]
原査定の拒絶理由に引用された特開平1-241659号公報(以下,「周知例1」という。)には,図面とともに以下の事項が記載されている。

「前記昇圧回路に入力する昇圧用のクロック信号を分周する分周回路と,通常動作時には前記クロック信号を,スタンバイモード時には分周回路で分周されたクロック信号を選択する切換回路を有する」(「特許請求の範囲」の欄)

また,原査定の拒絶理由に引用された特開2004-180382号公報(以下,「周知例2」という。)には,図面とともに以下の事項が記載されている。

「【0009】
・・・・また,クロック制御回路が,入力されるクロック信号を分周する分周回路と,比較回路から供給される制御信号に基づいて,入力されるクロック信号と分周回路によって分周されたクロック信号との内の一方を選択する選択回路と,選択回路によって選択されたクロック信号に基づいて,チャージポンプ回路に供給される複数のクロック信号を出力する出力回路とを含むようにしても良い。」(4頁【0009】段落)

上記周知例1,2に記載された上記摘記した事項によれば,以下の技術は周知技術であると認められる。

(周知技術)
「相違する周波数のクロック信号を選択的に生成する技術として,クロック信号を分周する分周手段を設け,前記クロック信号と前記分周手段により分周されたクロック信号とを,選択手段により選択して出力する技術。」


[対比]
補正後の発明を引用発明と対比すると,

a.引用発明の「オシレータ41b」は,電源制御信号V_(mode)が”0”のときに低い発振周波数f2であるクロック信号を,電源制御信号V_(mode)が”1”のときに高い発振周波数f1であるクロック信号を出力しているのに対して,補正後の発明の「発振手段」は基準クロック信号を発振するのみであって周波数の異なるクロック信号は出力していない。
しかしながら,補正後の発明において,「発振手段」と「分周手段」と「クロック選択手段」を合わせた構成をみると,クロック選択用パルス信号がアクティブのときに基準クロック信号を出力し,アクティブではないときに,基準クロック信号よりも周波数が低い低速クロック信号を出力する,クロックを生成する手段といえるから,この点では引用発明の「オシレータ41b」と共通する。
そして,引用発明の「電源制御信号V_(mode)」が補正後の発明の「クロック選択用パルス信号」に対応し,引用発明の電源制御信号V_(mode)が”1”の場合は,高い発振周波数f1のクロック信号を出力するから,補正後の発明のクロック選択用パルス信号のアクティブ期間に対応し,引用発明の電源制御信号V_(mode)が”0”の場合は,低い発振周波数f2のクロック信号を出力するから,補正後の発明のクロック選択用パルス信号のアクティブではないときに対応する。またこれらの制御を行う信号を生成する引用発明における「電源制御部60」が補正後の発明の「パルス生成手段」に対応する。

b.引用発明の「チャージポンプ42cとコンデンサCnを合わせた構成」は,オシレータ41bの出力によりコンデンサの電荷の蓄積,移動を行い負電圧V_(n)を出力するものであり,コンデンサの電荷の蓄積,移動の速度がオシレータ41bの出力であるクロック信号の周波数に依存することは明らかである。また,負電圧を出力するために負電荷をコンデンサに蓄積しているともいえる。そうしてみると,引用発明の「チャージポンプ42cとコンデンサCnを合わせた構成」は補正後の発明の「降圧手段」に相当する。

c.引用発明の「スイッチFET」,「スイッチ部10」が,それぞれ補正後の発明の「スイッチ素子」,「スイッチング手段」に相当する。

d.引用発明の「スイッチFET」がオフからオンに切り替えられる場合,「スイッチFET」にオンするために印加される「高電位電源電圧Vp」は補正後の発明の「オン電圧」に相当する。そして,引用発明では,スイッチFETがオンに切り替わりる際に高電位電源電圧Vpは一旦降下するものの,所定の時間内に定常の電圧に戻るから,これは補正後の発明の「オン電圧が印加されることによりオン状態へ移行を開始する」ことと格別相違するものではない。

したがって,両者は以下の点で一致ないし相違する。

(一致点)
「 所定のアクティブ期間を有するクロック選択用パルス信号を生成するパルス生成手段と,
前記クロック選択用パルス信号がアクティブのときに基準クロック信号を出力し,アクティブではないときに,基準クロック信号よりも周波数が低い低速クロック信号を出力する,クロックを生成する手段と,
前記クロックを生成する手段で生成されたクロック信号の周波数に応じた速度で負電荷をキャパシタに蓄積して所定の負電圧を生成する降圧手段と,
前記所定の負電圧が印加されてオフ状態を維持する少なくとも1つのスイッチ素子を備えるスイッチング手段と,を有し,
前記スイッチ素子は,前記オフ状態のとき,オン電圧が印加されることによりオン状態へ移行を開始する,高周波スイッチ回路。」

(相違点)
一致点とした「クロックを生成する手段」に関し,補正後の発明では「基準クロック信号を生成する発振手段」,「前記基準クロック信号を分周して前記基準クロック信号よりも周波数が低い低速クロック信号を生成する分周手段」,及び「前記クロック選択用パルス信号がアクティブのとき前記基準クロック信号を選択する一方で,前記クロック選択用パルス信号がアクティブではないとき前記低速クロック信号を選択するクロック選択手段」から構成されているのに対して,引用発明では異なる発振周波数(f1,f2)のクロック信号を出力するオシレータ41bにより構成されている点。


[判断]
上記(相違点)について検討する。
上記[周知技術]の項で認定したように以下の技術は周知技術である。
「相違する周波数のクロック信号を選択的に生成する技術として,クロック信号を分周する分周手段を設け,前記クロック信号と前記分周手段により分周されたクロック信号とを,選択手段により選択して出力する技術。」
そうしてみると,引用発明も,異なる周波数のクロック信号を選択的に生成するものといえるから,上記周知技術を適用して,オシレータは一定の周波数の基準クロックを発生させるようにし,分周手段を設けて基準クロックを分周して低速クロック信号を生成し,基準クロックと低速クロック信号の一方を選択して出力するような手段を設けるように構成を変更することは適宜なし得た程度の事項にすぎない。そして,上記周知技術の引用発明への適用を阻害する格別の要因も存在しない。
したがって,相違点とした補正後の発明の構成は,引用発明に周知技術を適用することにより当業者が容易に想到できたものである。

そして,補正後の発明が奏する効果も,引用発明及び周知技術から,容易に予測できる範囲内のものである。

よって,補正後の発明は,引用発明及び周知技術に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定によって,特許出願の際,独立して特許を受けることができないものである。

なお,審判請求人は平成27年6月8日に提出した審判請求書において,以下の旨の主張をしている。

(請求人の主張)補正後の発明では,オン電圧は定電圧で供給されるから,FETはオフ状態のときにオン電圧が印加されることにより直ちにオン状態へ移行を開始する。これに対して引用例では,オン電圧がチャージポンプで生成されるから,FETにオン電圧を印加するまで時間を要する点で異なるから,当業者といえども,引用文献1?3を組み合わせることによって,補正後の発明の構成には想到できない。

しかしながら,引用発明において,切り替え時に「スイッチFET」に印加される電圧は「スイッチFET」をオンするために印加されるオン電圧であり,本願発明と同様に,オン電圧が印加されることによりオン状態へ移行を開始するといえるから,この点において引用発明と補正後の発明との間に格別の相違はなく,請求人の上記主張を採用することはできない。また,仮に補正後の発明のオン電圧が定電圧であるとしても,FETのオンオフ制御を定電圧によって行うことは,一般的な事項であって,格別な事項とはいえない。


3.結語
以上のとおり,本件補正は,補正後の発明が特許出願の際独立して特許を受けることができないものであるから,特許法第17条の2第6項において準用する同法第126条第7項の規定に適合していない。
したがって,本件補正は,特許法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。



第3 本願発明について
1.本願発明
平成27年6月8日に提出された手続補正書による手続補正は上記のとおり却下されたので,本願発明は上記「第2 補正却下の決定」の項中の「1.本願発明と補正後の発明」の項で「本願発明」として認定したとおりのものである。


2.引用発明及び周知技術
引用発明及び周知技術は,上記「第2 補正却下の決定」の項中の「(2)独立特許要件」の項で引用発明及び周知技術として認定したとおりである。


3.対比・判断
本願発明は補正後の発明から本件補正に係る限定を省いたものである。
そうすると,本願発明の構成に本件補正に係る限定を付加した補正後の発明が,上記「第2 補正却下の決定」の項中の「(2)独立特許要件」の項で検討したとおり,引用発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから,本願発明も同様の理由により当業者が容易に発明をすることができたものである。


4.むすび
以上のとおり,本願発明は,引用発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
したがって,本願は,他の請求項について検討するまでもなく,拒絶すべきものである。
よって,結論のとおり審決する。
 
審理終結日 2016-01-25 
結審通知日 2016-01-26 
審決日 2016-02-08 
出願番号 特願2010-284080(P2010-284080)
審決分類 P 1 8・ 121- Z (H03K)
P 1 8・ 575- Z (H03K)
最終処分 不成立  
前審関与審査官 栗栖 正和  
特許庁審判長 大塚 良平
特許庁審判官 中野 浩昌
山本 章裕
発明の名称 高周波スイッチ回路および高周波スイッチ回路の制御方法  
代理人 八田国際特許業務法人  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ