• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1319837
審判番号 不服2015-17865  
総通号数 203 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2016-11-25 
種別 拒絶査定不服の審決 
審判請求日 2015-10-01 
確定日 2016-09-20 
事件の表示 特願2013-117030「半導体装置および半導体装置の製造方法」拒絶査定不服審判事件〔平成25年 8月29日出願公開、特開2013-168686〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成14年12月27日に出願した特願2002-379270号の一部を平成20年10月17日に出願した特願2008-268083号の一部を平成23年8月5日に出願した特願2011-171781号の一部を平成25年6月3日に新たな特許出願とするものであって、平成26年6月10日付け拒絶理由通知に対して同年8月12日付けで手続補正がなされ、同年12月17日付けの最後の拒絶理由通知に対して平成27年2月20日付けで手続補正がなされたが、同年6月29日付けで補正却下の決定がなされるとともに拒絶査定がなされた。これに対し、同年10月1日付けで拒絶査定不服審判が請求されるとともに手続補正がなされたものである。


第2 平成27年10月1日付けの手続補正についての補正却下の決定

[補正却下の決定の結論]
平成27年10月1日付けの手続補正を却下する。

[理由]

1.本件補正
平成27年10月1日付けの手続補正(以下「本件補正」という。)は、特許請求の範囲についてするもので、請求項1について、
本件補正前(平成26年8月12日付け手続補正)に、
「【請求項1】
ステンレス基板(1)の一面側に、半導体素子(S)搭載用のアイランド部(2a)および上記半導体素子(S)の電極(L)と接続される電極部(2b)を形成するための所定パターンから成るレジストパターン層(6)を形成する工程と、
上記ステンレス基板(1)の露出面に対し、実装用金属薄膜(11)としてメッキ成長させるために、不活性膜を除去する工程と、
上記ステンレス基板(1)の不活性膜を除去した露出面に、上記実装用金属薄膜(11)をメッキ成長させ、上記実装用金属薄膜(11)上に電鋳によりリード層(12)を成長させ、上記実装用金属薄膜(11)とこの上面に一体に積層される上記リード層(12)の少なくとも二層構造から成る上記アイランド部(2a)および上記電極部(2b)を独立して形成する工程と、
上記ステンレス基板(1)より上記レジストパターン層(6)を除去する工程と、
上記アイランド部(2a)に上記半導体素子(S)を搭載した後、上記半導体素子(S)の上記電極(L)と上記電極部(2b)とを電気的に接続する工程と、
上記ステンレス基板(1)上の上記半導体素子(S)を樹脂でモールドして樹脂層(4)を形成する工程と、
上記ステンレス基板(1)を引き剥がし除去して、上記アイランド部(2a)および上記電極部(2b)の上記実装用金属薄膜(11)の各裏面が、上記樹脂層(4)の底面と略同一平面で露出した状態で形成される工程
とを順に行うことを特徴とする半導体装置の製造方法。」
とあったところを、

「【請求項1】
ステンレス基板(1)の一の面側に、半導体素子(S)搭載用のアイランド部(2a)および上記半導体素子(S)の電極(L)と接続される電極部(2b)を形成するための所定パターンから成るレジストパターン層(6)を形成する第1の工程と、
上記第1の工程の後、上記ステンレス基板(1)の上記面のうち上記レジストパターン層(6)で覆われていない露出面に対し、実装用金属薄膜(11)としてメッキ成長させるために、上記ステンレス基板(1)の上記露出面に存在する不活性膜を除去する第2の工程と、
上記第2の工程の後、上記ステンレス基板(1)の上記面のうち不活性膜を除去した上記露出面に、上記実装用金属薄膜(11)をメッキ成長させ、上記実装用金属薄膜(11)上に電鋳によりリード層(12)を上記レジストパターン層(6)の厚みを越えて成長させ、上記実装用金属薄膜(11)とこの上面に一体に積層される上記リード層(12)との少なくとも二層構造から成る上記アイランド部(2a)および上記電極部(2b)を独立して形成する第3の工程と、
上記第3の工程の後、上記ステンレス基板(1)より上記レジストパターン層(6)を除去する第4の工程と、
上記第4の工程の後、上記アイランド部(2a)に上記半導体素子(S)を搭載した後、上記半導体素子(S)の上記電極(L)と上記電極部(2b)とを電気的に接続する第5の工程と、
上記第5の工程の後、上記ステンレス基板(1)上の上記半導体素子(S)を樹脂でモールドして樹脂層(4)を形成する第6の工程と、
上記第6の工程の後、上記ステンレス基板(1)を上記樹脂層(4)及び実装用金属薄膜(11)から引き剥がし除去して、上記アイランド部(2a)および上記電極部(2b)の上記実装用金属薄膜(11)のうち上記ステンレス基板(1)の上記面と対向する各裏面が、上記樹脂層(4)の底面と略同一平面で露出した状態で形成される第7の工程とを含む、半導体装置の製造方法。」
と補正するものである。

上記補正は、実質的に「リード層(12)」について、「上記レジストパターン層(6)の厚みを越えて」成長させる旨の限定を付加するものであるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。

そこで、本件補正後の請求項1に記載された発明(以下「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる改正前の特許法第17条の2第5項において準用する同法第126条第5項に規定する要件を満たすか)否かについて以下検討する。

2.引用例
(1)原査定の拒絶の理由に引用された特開2002-16181号公報(平成14年1月18日公開、以下「引用例1」という。)には、図面とともに以下の記載がある。なお、下線は当審で付与した。

ア.「【0036】 以下、図4,図5を参照して、半導体装置の製造方法を、第1から第8の工程に大別して説明する。
【0037】 1)第1の製造工程は、図4(a)に示すように、ステンレス鋼板等による平板状の金属基板9の片面側全面に金属層8を電着して成膜する電着工程である。先ず、金属基板9の一面には、スピンコート法によって光感光性のレジストを塗布して、レジスト膜の全面に露光して硬化させる。
続いて、マスクを施した金属基板9を電着槽に浸漬し、金属基板9の他面に金属層8を形成する。金属層8は、Ni又はNi・Co合金を電着したNi又はNi・Co合金薄膜層であり、その後、Ni・Co合金薄膜層上には、金をフラッシュ法等による真空蒸着或いはスパッタリング法等によって成膜される。
電着工程は、金属基板9と電着槽内の電極間に通電することによって、金属基板9にNi又はNi・Co合金薄膜層の金属層8が形成される。Ni・Co合金薄膜は、例えば20?35μmの厚さとし、金薄膜層を0.3μmの厚さとする。
なお、金属基板9にNi又はNi・Co合金を電着する前に、金を含む合金をフラッシュ法等で真空蒸着することによって、後の電極金属層を形成する成膜工程を省略することができる。
【0038】 2)第2の製造工程は、金属層8のエッチング工程である。このエッチング工程では、図4(b)に示すように、金属基板9の片側にレジスト膜10によるマスクを形成し、金属基板9の金属層8上には、レジスト膜10a,10bが選択的に形成される。
【0039】 その後、このエッチング工程では、金属層8を選択的にエッチングして除去する。図4(c)に示したように、金属基板9の片側に金属層8a,8bが形成された電着フレームが形成する。電着フレームには、図3(b)に示したように、半導体素子が搭載されて金線をワイヤーボンディングする領域Eが形成される。領域Eは、金属層8a,8bとがマトリック状に形成されている。図3(c)には、その詳細なパターンを示した。
【0040】 図3(C)は樹脂封止体裏面の金属基板を剥離した場合におけるワイヤーボンディング領域E裏面のパターンを示す。このパターンには半導体素子が複数封止された樹脂封止体を個々の半導体装置に切断するための切断マーク9d,9cがマーキングされている。切断時には切断マーク9d,9cの間に切断部位が設定させる。
【0041】 3)第3の製造工程は、素子搭載工程である。この工程では、図4(d)に示したように、半導体素子2が、公知の手法によって金属層8bに搭載される。半導体素子2は、図1に示したように、その表面には、電極パッド2aが形成されている。
【0042】 4)電着フレームに半導体素子2が搭載された後、第4の製造工程のワイヤボンディング工程に進む。第4の製造工程では、図4(e)に示したように、半導体素子2に金ワイヤ4をワイヤボンディングする工程であり、ワイヤ4は、半導体素子2の電極パッド2aと金属層8aとを超音波ボンディング等によって電気的に接続される。
【0043】 5)図4(e)のワイヤボンディング工程に続いて、図5(a)に示した第5の製造工程である樹脂モールド工程に進む。樹脂モールド工程は、図5(a)に示したように、金属基材9に半導体素子2が搭載されて、ワイヤボンディングされた後の電着フレームが、モールド金型(上型)に装着される。
モールド金型内には、エポキシ樹脂がモールド金型(上型)に形成されたキャビティ(図示しなし)により圧入される。この樹脂モールドでは、金属基材9が樹脂モールドにおける下型としての機能を果たす。
【0044】 なお、半導体素子2が搭載された金属基材9を並列に配置して、エポキシ樹脂がライナを通してそれぞれの金属基材9と上金型との間に圧入することで、半導体素子が搭載された電着フレームを多数樹脂封止することができる。
【0045】 6)樹脂モールド工程の後、第6の製造工程に進む。第6の製造工程は、図5(b)に示した金属基材9の剥離工程である。図5(b)に示したように、樹脂封止体11から金属基材9を引き離す。金属基材9は可撓性のある平板状であるので、樹脂封止体11から容易に剥離することができる。樹脂封止体11の底面には、金属層8a,8bが露出している。金属層8a,8bの露呈面は、樹脂封止体11の底面と面一である。・・・(以下、省略)」

イ.「【0052】 なお、電着フレームの形成は、上記の実施形態による製造方法に限定されることなく、金属基板の金または金と他の金属とを混合した薄膜層を形成した後、パターニングして、その後、NiまたはNi・Coの薄膜金属層を電着して形成してもよい。
【0053】 金属基板の金または金と他の金属を混合した薄膜層は、金属基板の一方の面にレジスト膜を全面に形成して、他方の面にレジスト膜をパターンニングして、半導体素子の搭載部と外部導出用の金属層とを形成する金属基板面を露呈させて、他はレジスト膜で覆って選択的に金薄膜層に電着して形成する。
【0054】 その後、パターンニングしたレジスト膜を除去して、金薄膜層が選択的に形成された面、全面にNiまたはNi・Coの薄膜金属層を形成し、続いて、NiまたはNi・Co薄膜金属層を選択的に除去する。
【0055】 このような製造工程を経て、先の実施形態で説明したように、金属基板9に金属層8aと金属層8bとを形成する。その後の製造工程は、先に説明した製造工程と同様であるので説明を省略する。」

上記アおよびイから、引用例1には以下の事項が記載されている。

・上記ア(段落【0036】)によれば、半導体装置の製造方法に係る発明である。

・上記ア(段落【0037】?【0042】)、図1および図4によれば、ステンレス鋼板による平板状の金属基板9に半導体素子2を搭載する金属層8b、および半導体素子2の電極パッド2aと接続される金属層8aを形成するものである。

・上記イ(段落【0053】?【0054】)によれば、金属層は、金薄膜層、その後NiまたはNi・Coの薄膜金属層を順次形成してなるものである。形成方法は、金属基板の他方の面に半導体素子の搭載部と外部導出用の金属層とを形成する金属基板面を露呈するようにレジスト膜をパターンニングして、金薄膜層を電着形成し、その後、レジスト膜を除去し、全面にNiまたはNi・Coの薄膜金属層を電着形成し、続いて、該NiまたはNi・Coの薄膜金属層を選択的に除去するものである。

・上記ア(段落【0041】?【0045】)、図5によれば、金属層8bに半導体素子2を搭載し、該半導体素子2の電極パッド2aと金属層8aとを電気的接続した後、半導体素子2搭載部分を樹脂モールドして樹脂封止体11とし、その後、該樹脂封止体11から金属基板9を引き離す。そして、樹脂封止体11の底面には、金属層8a,8bが露出し、金属層8a、8bの露呈面は、樹脂封止体11の底面と面一である。

そうすると、上記摘示事項及び図面を総合勘案すると、引用例1には、次の発明(以下「引用発明」という。)が記載されているものと認める。

「ステンレス鋼板による平板状の金属基板9の他方の面に金属層を形成するためのレジスト膜をパターンニングする工程と、
上記工程の後、上記金属基板9の上記面のうち上記レジスト膜で覆われていない露呈された領域に金薄膜層を形成し、その後、上記レジスト膜を除去し、全面にNiまたはNi・Coの薄膜金属層を電着形成し、上記NiまたはNi・Coの薄膜金属層を選択的に除去して金属層を形成する工程と、
ここで、金属層は、半導体素子2を搭載する金属層8bおよび上記半導体素子2の電極パッド2aと接続される金属層8aであり、
上記工程の後、上記金属層8bに上記半導体素子2を搭載した後、上記半導体素子2の上記電極パッド2aと上記金属層8aとを電気的に接続する工程と、
上記工程の後、上記金属基板9上の上記半導体素子2搭載部分を樹脂モールドして樹脂封止体11を形成する工程と、
上記工程の後、上記樹脂封止体11から上記金属基板9を引き離し、上記樹脂封止体11の底面には、上記金属層8a,8bが露出し、上記金属層8a、8bの露呈面は、上記樹脂封止体11の底面と面一である工程を含む、半導体装置の製造方法。」

(2)原査定の拒絶の理由に引用された特開2002-289739号公報(平成14年10月4日公開、以下「引用例2」という。)には、図面とともに以下の記載がある。

ウ.「【0041】 半導体装置用回路部材の製造方法
次に、本発明の半導体装置用回路部材の製造方法について説明する。
図11は、図4および図5に示される半導体装置用回路部材51を例とした本発明の半導体装置用回路部材の製造方法の一実施形態を示す工程図である。
図11において、まず、基板52上にレジストパターン59を形成する(図11(A))。このレジストパターン59は、回路部53の形成部位に相当する箇所に開口部59aをもち、この開口部59aには基板52が露出している。基板52は、鉄-ニッケル合金、鉄-ニッケル-クロム合金、鉄-ニッケル-カーボン合金等の導電性基板、表面にCu、Ni、Ag、Pd、Auあるいはこれらの合金からなる導電性層を備えた絶縁性基板を使用することができる。」
・・・(中略)・・・
【0043】 次に、電解めっき法により、レジストパターン59を介して基板52上に金属を析出させて、ダイパッド54と複数の端子部55からなる回路部53を形成する(図11(B))。この回路部53は、Cu、Ni、Ag、Pd、Auのいずれか1種の金属からなる単層構造、あるいは、これらの2種以上の金属からなる多層構造とすることができる。多層構造の場合、例えば、基板52側から、Pd、Ni、Pdの順に積層することができる。また、溶解除去可能な金属層(例えば、銅層等)を予め形成した基板52を用いた場合、例えば、基板52側から、Au、Ni、Pdの順に積層して回路部53を形成してもよい。
【0044】 本発明では、電解めっきによる回路部53の形成において、レジストパターン59の厚みよりも厚く金属を析出させる。これにより、レジストパターン59の開口部59a内に析出した金属は、開口部59aの内壁に沿って上方に堆積した後、レジストパターン59から盛り上がりながらレジストパターン59の表面に沿って横方向にも析出する。
【0045】 次いで、レジストパターン59を除去する。これにより得られた回路部53は、上記の横方向への金属析出により、基板52との接触面と反対側の表面の周囲に突起部を備えたものとなる。すなわち、内部表面54bの周囲に突起部54aが形成されたダイパッド54、および、内部端子面55bの周囲に突起部55aが形成された端子部55が得られる(図11(C))。」

上記ウによれば、引用例2には「鉄-ニッケル-クロム合金からなる導電性基板上にレジストパターンを形成した後、電解めっき法により、多層構造のダイパッドと端子部からなる回路部を形成し、該回路部をレジストパターンの厚みよりも厚くし、次いで、レジストパターンを除去する」技術事項が記載されている。

3.対比
そこで、本願補正発明と引用発明とを対比する。

a.引用発明の「ステンレス鋼板による平板状の金属基板9」は、本願補正発明の「ステンレス基板」に相当する。そして、引用発明の金属基板の「他方の面」とは、半導体素子2を搭載する面側であるから、本願補正発明の、ステンレス基板の「一の面側」に相当する。
更に、引用発明の「金属層8b」は、半導体素子2を搭載するものであるから、本願補正発明の「アイランド部」に相当する。また、引用発明の「半導体素子2の電極パッド2a」は、半導体素子2に形成された電極であるから、本願補正発明の「半導体素子の電極」に相当し、引用発明の「金属層8a」は、半導体素子2の電極パッド2aと電気的に接続されるものであるから、本願補正発明の「電極部」に相当する。
よって、引用発明の「ステンレス鋼板による平板状の金属基板9の他方の面に金属層を形成するためのレジスト膜をパターンニングする工程と、・・・ここで、金属層は、半導体素子2を搭載する金属層8bおよび上記半導体素子2の電極パッド2aと接続される金属層8aであり」は、本願補正発明の「ステンレス基板の一の面側に、半導体素子搭載用のアイランド部および上記半導体素子の電極と接続される電極部を形成するための所定パターンから成るレジストパターン層を形成する第1の工程」に相当する。

b.本願補正発明は、「上記第1の工程の後、上記ステンレス基板の上記面のうち上記レジストパターン層で覆われていない露出面に対し、実装用金属薄膜としてメッキ成長させるために、上記ステンレス基板の上記露出面に存在する不活性膜を除去する第2の工程」を備えているのに対し、引用発明には、ステンレス基板の不活性膜を除去する工程が特定されていない点で相違する。

c.引用発明の「金薄膜層」及び「NiまたはNi・Coの薄膜金属層」は、この二層によって金属層8a,8b(本願補正発明の「アイランド部」及び「電極部」に相当。)をそれぞれ形成しているといえるから、引用発明の電着形成された「金薄膜層」は、本願補正発明の「メッキ成長」させた「実装用金属薄膜」に相当し、引用発明の電着形成された「NiまたはNi・Coの薄膜金属層」は、「電鋳により」成長させた「リード層」に相当する。
よって、引用発明の「上記金属基板9の上記面のうち上記レジスト膜で覆われていない露呈された領域に金薄膜層を形成し、その後、上記レジスト膜を除去し、全面にNiまたはNi・Coの薄膜金属層を電着形成し、上記NiまたはNi・Coの薄膜金属層を選択的に除去して金属層を形成する工程と、
ここで、金属層は、半導体素子2を搭載する金属層8bおよび上記半導体素子2の電極パッド2aと接続される金属層8aであり」は、本願補正発明の「上記ステンレス基板の上記面のうち上記露出面に、上記実装用金属薄膜をメッキ成長させ、上記実装用金属薄膜上に電鋳によりリード層を成長させ、上記実装用金属薄膜とこの上面に一体に積層される上記リード層との少なくとも二層構造から成る上記アイランド部および上記電極部を独立して形成する第3の工程」に相当する。
但し、本願補正発明は、上記ステンレス基板の露出面に実装用金属薄膜をメッキ成長させ、「上記実装用金属薄膜上にリード層を上記レジストパターン層の厚みを越えて成長させ」(第3の工程の一部)、その後、「レジストパターン層を除去している」(第4の工程)のに対して、引用発明は、金薄膜層(本願補正発明の「実装用金属薄膜」に相当。)を形成し、その後、レジスト膜を除去し、全面にNiまたはNi・Coの薄膜金属層(本願補正発明の「リード層」に相当。)を形成し、続いて、上記NiまたはNi・Coの薄膜金属層を選択的に除去している点で相違する。

d.引用発明の「上記金属層8bに上記半導体素子2を搭載した後、上記半導体素子2の上記電極パッド2aと上記金属層8aとを電気的に接続する工程」は、本願補正発明の「上記アイランド部に上記半導体素子を搭載した後、上記半導体素子の上記電極と上記電極部とを電気的に接続する第5の工程」に相当する。

e.引用発明の「樹脂封止体11」は、半導体素子搭載部分を樹脂でモールドしたものであるから、本願補正発明の「樹脂層」に相当する。
よって、引用発明の「上記金属基板9上の上記半導体素子2搭載部分を樹脂モールドして樹脂封止体11を形成する工程」は、本願補正発明の「上記ステンレス基板上の上記半導体素子を樹脂でモールドして樹脂層を形成する第6の工程」に相当する。

f.引用発明の「上記樹脂封止体11から上記金属基板9を引き離し、上記樹脂封止体11の底面には、上記金属層8a,8bが露出し、上記金属層8a、8bの露呈面は、上記樹脂封止体11の底面と面一である工程」は、本願補正発明の「上記ステンレス基板を上記樹脂層及び実装用金属薄膜から引き剥がし除去して、上記アイランド部および上記電極部の上記実装用金属薄膜のうち上記ステンレス基板の上記面と対向する各裏面が、上記樹脂層の底面と略同一平面で露出した状態で形成される第7の工程」に相当する。

そうすると、本願補正発明と引用発明とは、以下の点で一致ないし相違する。

(一致点)
「ステンレス基板の一の面側に、半導体素子搭載用のアイランド部および上記半導体素子の電極と接続される電極部を形成するための所定パターンから成るレジストパターン層を形成する第1の工程と、
上記ステンレス基板の上記面のうち上記露出面に、上記実装用金属薄膜をメッキ成長させ、上記実装用金属薄膜上に電鋳によりリード層を成長させ、上記実装用金属薄膜とこの上面に一体に積層される上記リード層との少なくとも二層構造から成る上記アイランド部および上記電極部を独立して形成する第3の工程と、
上記アイランド部に上記半導体素子を搭載した後、上記半導体素子の上記電極と上記電極部とを電気的に接続する第5の工程と、
上記第5の工程の後、上記ステンレス基板上の上記半導体素子を樹脂でモールドして樹脂層を形成する第6の工程と、
上記第6の工程の後、上記ステンレス基板を上記樹脂層及び実装用金属薄膜から引き剥がし除去して、上記アイランド部および上記電極部の上記実装用金属薄膜のうち上記ステンレス基板の上記面と対向する各裏面が、上記樹脂層の底面と略同一平面で露出した状態で形成される第7の工程とを含む、半導体装置の製造方法。」

(相違点1)
本願補正発明は、「上記第1の工程の後、上記ステンレス基板の上記面のうち上記レジストパターン層で覆われていない露出面に対し、実装用金属薄膜としてメッキ成長させるために、上記ステンレス基板の上記露出面に存在する不活性膜を除去する第2の工程」を備えているのに対し、引用発明には、ステンレス基板の不活性膜を除去する工程が特定されていない点。

(相違点2)
本願補正発明は、上記ステンレス基板の露出面に実装用金属薄膜をメッキ成長させ、「上記実装用金属薄膜上にリード層を上記レジストパターン層の厚みを越えて成長させ」、その後、「レジストパターン層を除去している」のに対して、引用発明は、金薄膜層(本願補正発明の「実装用金属薄膜」に相当。)を形成し、その後、レジスト膜を除去し、全面にNiまたはNi・Coの薄膜金属層(本願補正発明の「リード層」に相当。)を形成し、続いて、上記NiまたはNi・Coの薄膜金属層を選択的に除去している点。

4.判断
上記相違点について検討する。

<相違点1について>
ステンレス表面に不活性膜があることは技術常識であるところ、金属層を形成する前にステンレス表面の不活性膜を除去すること(活性化処理を行うこと)は、原査定の拒絶の理由に引用された特開昭60-234380号公報(第2頁左下欄17?20行、第3頁右上欄9行?14行を参照。)、特開昭61-243193号公報(第4頁左上欄4?15行を参照。)及び特公昭61-42796号公報(第1頁左欄12行?16行、第1頁右欄26行?第2頁左欄4行を参照。)等に記載されているように周知の技術である。
したがって、引用発明において、レジスト膜をパターンニングした後、金属基板のレジスト膜で覆われていない露呈された領域に対し、金薄膜層を形成するために、周知技術を採用して相違点1とすることは、当業者であれば容易に発明できたことである。

<相違点2について>
1つのレジストパターン層を用いて複数の積層された金属層を形成し、その後に該レジストパターン層を除去することは、例えば引用例2(上記2.(2)を参照。)、原査定の拒絶の理由に引用された特開昭63-86322号公報(第3頁右上欄5行?7行を参照。)および特開2002-198462号公報(段落【0097】?【0101】を参照。)に記載されているように周知の技術である。そして、金属層をレジストパターン層の厚みを越えて形成することは、引用例2に記載されているように適宜なし得る事項である。
したがって、引用発明において、金属層を形成する工程に引用例2の技術事項および周知技術を採用して相違点2とすることは、当業者であれば容易に発明できたことである。

そして、本願発明の作用効果も、引用例1,2の記載事項および周知技術から当業者が容易に予測できる範囲のものである。

5.むすび
以上のとおり、本願補正発明は、引用例1に記載された発明、引用例2に記載された技術事項および周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許出願の際独立して特許を受けることができないものである。
したがって、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するものであるから、同法第159条第1項で読み替えて準用する同法第53条第1項の規定により却下すべきものである。


第3 本願発明について
1.本願発明
平成27年10月1日付けの手続補正は上記のとおり却下されたので、本願の請求項1ないし3に係る発明は、平成26年8月12日付けの手続補正により補正された特許請求の範囲の請求項1ないし3に記載された事項により特定されたものであるところ、請求項1に係る発明(以下「本願発明」という。)は、上記「第2 1.」に本件補正前の請求項1として記載したとおりのものである。

2.引用例
原査定の拒絶の理由で引用された引用例及びそれらの記載事項は、上記「第2 2.」に記載したとおりである。

3.対比・判断
本願発明は、本願補正発明における限定を省いたものである。
そうすると、本願発明の構成要素を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、上記「第2 3.4.」に記載したとおり、引用例1に記載された発明、引用例2に記載された技術事項および周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例1に記載された発明、引用例2に記載された技術事項および周知技術により当業者が容易に発明をすることができたものである。

4.むすび
以上のとおり、本願の請求項1に係る発明は、特許法第29条第2項の規定により、特許を受けることができない。
したがって、本願は、その余の請求項について言及するまでもなく拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2016-07-12 
結審通知日 2016-07-15 
審決日 2016-07-26 
出願番号 特願2013-117030(P2013-117030)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 松田 直也原田 貴志  
特許庁審判長 森川 幸俊
特許庁審判官 酒井 朋広
井上 信一
発明の名称 半導体装置および半導体装置の製造方法  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ