• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1320876
審判番号 不服2015-10880  
総通号数 204 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2016-12-22 
種別 拒絶査定不服の審決 
審判請求日 2015-06-09 
確定日 2016-10-26 
事件の表示 特願2012- 84641「チップの製造方法」拒絶査定不服審判事件〔平成24年 7月 5日出願公開、特開2012-129570〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成13年3月1日に出願した特願2001-56759号(以下「原出願」という。)の一部を平成24年4月3日に新たな特許出願としたものであって、同年4月5日に上申書及び手続補正書が提出され、平成25年11月14日付けで拒絶理由が通知され、平成26年7月15日に意見書及び手続補正書が提出されたが、平成27年2月13日付けで拒絶査定がなされ、これに対して、同年6月9日に審判請求がなされるとともに手続補正書が提出され、同年11月12日に上申書が提出されたものである。

第2 補正却下の決定
[補正却下の決定の結論]
平成27年6月9日に提出された手続補正書によりなされた手続補正(以下「本件補正」という。)を却下する。

[理由]
1 本件補正の内容
本件補正は、本願の特許請求の範囲を補正するものであって、詳細には、請求項1を補正し、請求項4を削除し、補正前の請求項5ないし9を補正後の請求項4ないし8に繰り上げ、補正前の請求項10を補正して補正後の請求項9とし、補正前の請求項11ないし16を補正後の請求項10ないし15に繰り上げ、請求項17ないし20を削除し、補正前の請求項21を補正して補正後の請求項16とし、補正前の請求項22ないし25を補正後の請求項17ないし20に繰り上げ、請求項26ないし27を削除し、補正前の請求項28ないし29を補正後の請求項21ないし22に繰り上げるとともに、補正前の請求項8、11ないし16、22ないし25及び28ないし29が引用していた請求項の項番を補正するものである。
そして、本件補正前の特許請求の範囲の請求項10については、本件補正の前後で以下のとおりである。
・補正前
「【請求項10】
チップの製造方法であって、該方法は、
シリコン基板と、
該シリコン基板の中または表面上の多数の装置と、
前記シリコン基板上の第1の導電構造物であって、該第1の導電構造物は、電気メッキ法及びCMPプロセスを含む方法によって形成される、第1の導電構造物と、
前記第1の導電構造物上のパッシベーション層であって、該パッシベーション層中の開口は、前記第1の導電構造物の接点の上にあり、前記接点を露出し、前記パッシベーション層は窒化物を含む、パッシベーション層と、
前記パッシベーション層上の第1のポリマー層と、
を提供するステップと;
前記接点上に第2の導電構造物を形成するステップであって、該ステップは、第1の導電層を形成し、続いてパターン形成されたフォトレジスト層を形成し、続いて第2の導電層を電気メッキし、続いて前記パターン形成されたフォトレジスト層を除去し、続いて前記第1の導電層をエッチングするステップを含み、前記第2の導電構造物は、前記第1のポリマー層上に形成される、ステップと;
を含み、
前記第2の導電構造物は、前記第1の導電構造物より厚くて幅が広い、方法。」
・補正後
「【請求項9】
チップの製造方法であって、該方法は、
シリコン基板と、
該シリコン基板の中または表面上の多数の装置と、
前記シリコン基板上の第1の導電構造物であって、該第1の導電構造物は、電気メッキ法及びCMPプロセスを含む方法によって形成される、第1の導電構造物と、
前記第1の導電構造物上のパッシベーション層であって、該パッシベーション層中の開口は、前記第1の導電構造物の接点の上にあり、前記接点を露出し、前記パッシベーション層は窒化物を含む、パッシベーション層と、
前記パッシベーション層上の第1のポリマー層と、
を提供するステップと;
前記接点上に第2の導電構造物を形成するステップであって、該ステップは、第1の導電層を形成し、続いてパターン形成されたフォトレジスト層を形成し、続いて第2の導電層を電気メッキし、続いて前記パターン形成されたフォトレジスト層を除去し、続いて前記第1の導電層をエッチングするステップを含み、前記第2の導電構造物は、前記第1のポリマー層上に形成される、ステップと;
前記第2の導電構造物表面に第2のポリマー層を形成するステップと;
を含み、
前記第2の導電構造物は、前記第1の導電構造物より厚くて幅が広く、前記第2の導電構造物は、信号刺激、クロック刺激、接地配電、及び、配電、の内の1つのためのものである、方法。」

2 補正事項の整理
本件補正による、本件補正前の特許請求の範囲の請求項10についての補正を整理すると次のとおりとなる。(当審注.下線は補正箇所を示し、当審で付加したもの。)
・補正事項1
本件補正前の請求項10の項番を請求項9にすること。
・補正事項2
本件補正前の請求項10の「前記接点上に第2の導電構造物を形成するステップであって、該ステップは、第1の導電層を形成し、続いてパターン形成されたフォトレジスト層を形成し、続いて第2の導電層を電気メッキし、続いて前記パターン形成されたフォトレジスト層を除去し、続いて前記第1の導電層をエッチングするステップを含み、前記第2の導電構造物は、前記第1のポリマー層上に形成される、ステップと;を含み、」を、「前記接点上に第2の導電構造物を形成するステップであって、該ステップは、第1の導電層を形成し、続いてパターン形成されたフォトレジスト層を形成し、続いて第2の導電層を電気メッキし、続いて前記パターン形成されたフォトレジスト層を除去し、続いて前記第1の導電層をエッチングするステップを含み、前記第2の導電構造物は、前記第1のポリマー層上に形成される、ステップと;前記第2の導電構造物表面に第2のポリマー層を形成するステップと;を含み、」に補正すること。
・補正事項3
本件補正前の請求項10の「前記第2の導電構造物は、前記第1の導電構造物より厚くて幅が広い」を、「前記第2の導電構造物は、前記第1の導電構造物より厚くて幅が広く、前記第2の導電構造物は、信号刺激、クロック刺激、接地配電、及び、配電、の内の1つのためのものである」に補正すること。

3 補正の適否について
(1)補正事項1について
補正事項1は、本件補正前の他の請求項(請求項4)の削除に伴う項番の繰り上がりであるから、適法であることは明らかである。

(2)補正事項2について
本願の願書に最初に添付した明細書の段落【0034】の記載から、補正事項2は本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載された事項の範囲内においてされたものであることは明らかであるので、補正事項2は、特許法第17条の2第3項(平成14年法律第24号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項をいう。以下同じ。)の規定に適合する。
そして、補正事項2は、本件補正前の請求項10における「前記接点上に第2の導電構造物を形成するステップであって、該ステップは、第1の導電層を形成し、続いてパターン形成されたフォトレジスト層を形成し、続いて第2の導電層を電気メッキし、続いて前記パターン形成されたフォトレジスト層を除去し、続いて前記第1の導電層をエッチングするステップを含み、前記第2の導電構造物は、前記第1のポリマー層上に形成される、ステップ」について、当該ステップの後に「前記第2の導電構造物表面に第2のポリマー層を形成するステップ」を有するものに限定するものであり、本件補正前の請求項10に記載された発明特定事項を限定的に減縮するものであるから、特許法第17条の2第4項(平成14年法律第24号改正附則第2条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同じ。)第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。

(3)補正事項3について
本願の願書に最初に添付した明細書の段落【0045】ないし【0046】の記載から、補正事項3は本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載された事項の範囲内においてされたものであることは明らかであるので、補正事項3は、特許法第17条の2第3項の規定に適合する。
そして、補正事項3は、本件補正前の請求項10における 「第2の導電構造物」について、その用途を限定するものであり、本件補正前の請求項10に記載された発明特定事項を限定的に減縮するものであるから、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。

4 独立特許要件について
(1)上記3で検討した通り、本件補正における、本件補正前の請求項10についての補正は、特許法第17条の2第4項第2号に掲げる、特許請求の範囲の減縮を目的とする補正を含むから、本件補正後の特許請求の範囲に記載された事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否かにつき、更に検討する。

(2)本件補正発明
本件補正後の請求項9に係る発明(以下「本件補正発明」という)は、本件補正後の請求項9に記載された、次のとおりのものと認める。(再掲)
「チップの製造方法であって、該方法は、
シリコン基板と、
該シリコン基板の中または表面上の多数の装置と、
前記シリコン基板上の第1の導電構造物であって、該第1の導電構造物は、電気メッキ法及びCMPプロセスを含む方法によって形成される、第1の導電構造物と、
前記第1の導電構造物上のパッシベーション層であって、該パッシベーション層中の開口は、前記第1の導電構造物の接点の上にあり、前記接点を露出し、前記パッシベーション層は窒化物を含む、パッシベーション層と、
前記パッシベーション層上の第1のポリマー層と、
を提供するステップと;
前記接点上に第2の導電構造物を形成するステップであって、該ステップは、第1の導電層を形成し、続いてパターン形成されたフォトレジスト層を形成し、続いて第2の導電層を電気メッキし、続いて前記パターン形成されたフォトレジスト層を除去し、続いて前記第1の導電層をエッチングするステップを含み、前記第2の導電構造物は、前記第1のポリマー層上に形成される、ステップと;
前記第2の導電構造物表面に第2のポリマー層を形成するステップと;
を含み、
前記第2の導電構造物は、前記第1の導電構造物より厚くて幅が広く、前記第2の導電構造物は、信号刺激、クロック刺激、接地配電、及び、配電、の内の1つのためのものである、方法。」

(3)引用例1の記載事項と引用発明1
ア 引用例1
原査定の拒絶の理由に引用された、原出願の出願前に日本国内において頒布された刊行物である特開平8-031820号公報(以下「引用例1」という。)には、図面とともに、次の事項が記載されている(当審注.下線は、参考のために、当審において付したものである。以下において同じ。)。

(ア)「【0001】
【産業上の利用分野】この発明は、半導体装置に関し、さらに詳しくは、信号伝搬速度の異なる複数の配線層を有する半導体装置に係る。
・・・
【0006】この発明が解決しようとする課題は、1チップ内に、又は、複数チップ間で各機能ブロックを備え、しかも信号伝搬性能を向上した半導体装置を得るにはどのような手段を講じればよいかという点にある。
【0007】
【課題を解決するための手段】そこで、この発明は、複数の機能ブロックを備えた半導体装置において、配線材料の各主成分が異なる2種類以上の複数金属配線層を持つことを、その解決手段としている。また、配線材料の主成分は、それぞれ少なくともAlとCuであることを特徴としている。・・・
【0008】
【作用】この発明においては、主成分が異なる金属配線層を備えることで、配線間で信号伝搬速度を変えることができる。例えば、チップ内の又はチップ間の、比較的遠距離の機能ブロック間の配線を、伝搬速度の速いCu等を主成分とする金属配線層で構成し、機能ブロックの内の配線を例えばAl等を主成分とする金属配線層で構成することにより、高速を要する機能ブロックを搭載することが可能となる。」
(イ)「【0010】(実施例1)図1は、本発明の実施例1を示す断面説明図である。本実施例は、シリコン基板の上に、3層のAl配線層及び3層のCu配線層を形成したものである。図中1はシリコン基板であり、この基板1に例えば各種トランジスタ、抵抗等の素子(図示省略する)が各機能ブロック毎に作り込まれている。そして、このシリコン基板1の表面に、SiO_(2)でなる第1層間絶縁膜2が形成されている。そして、第1層間絶縁膜2の上に第1層Al配線層3が形成されている。この第1層Al配線層3の膜厚は、例えば1μmに設定する。この第1層Al配線層3の上にはSiO_(2)でなる第2層間絶縁膜4が例えばCVD法にて堆積されている。この第2層間絶縁膜4の膜厚は、例えば500nmに設定されている。そして、この第2層間絶縁膜4の所定の位置には、同図に示すように、第1層Al配線層3の一部である符号3Aで示す配線部に上層配線層を接続するためのスルーホール4Aが形成されている。そして、第2層間絶縁膜4の上に、例えばスパッタ法により堆積され、パターニングが行われた第2層Al配線5が形成されている。さらに、第2Al配線5の上にSiO_(2)でなる第3層間絶縁膜6が堆積されている。なお、この絶縁膜の膜厚も500nm程度に設定されている。そして、この第3層間絶縁膜6の上には、第3層Al配線7が形成されている。さらに、第3Al配線7の上には、第4層間絶縁膜8が形成されている。これらのAl配線は、それぞれシリコン基板1に形成された各機能ブロック内部の接続に用いられる。
【0011】そして、上記第4層間絶縁膜8の上には、例えばエポキシ樹脂でなる第1有機層間膜9が例えば11μmの膜厚に形成されている。そして、この第1有機層間膜9及び第4層間絶縁膜8には、所定位置の第3Al配線7に上層配線層を接続するためのスルーホールが形成されおり、このスルーホールを介して上層配線層である第1層Cu配線10が形成されている。この配線10は、例えば銅メッキとマスク形成、エッチングという工程で形成できる。また、その膜厚は5μmに設定した。そして、第1層Cu配線10の上には、第2有機層間膜11が膜厚11μm程度となるように形成されている。さらに、第2有機層間膜11の上には、膜厚が4μm程度の第2層Cu配線12がパターニングされ、その上に第3有機層間膜13が11μmの膜厚に形成されている。さらに、第3有機層間膜13の上には、第3層Cu配線14がパターニングされ、その上に第4有機膜15が形成されている。この第3層Cu配線14の一部はボンディングパッド14Aとなり、その上の第4有機膜15は除去されボンディングパッド14Aが露出している。
【0012】ここで、第1層Cu配線10は、例えば各機能ブロック間の信号配線であり、第2層Cu配線12、第3層Cu配線14は、電源及びグランド配線となる。このように、各機能ブロックを結ぶ配線が低抵抗のCuであり、層間膜厚が厚いためCR時定数が小さく遅延もすくなくすることができる。本実施例では、下層の配線層をAl配線としたが、Al多層膜またはAlを主成分とした多層膜でもよい。もた、配線層数を3としたが回路の複雑さにより増減してもよい。さらに、上層の配線層をCu配線としたが、Cu多層膜または低抵抗の金属であればこれに限定されるものではない。このCu配線層数も3としたが、回路の複雑さ、ノイズ対策等で増減してもよい。また、Al系配線とCu系配線との間はSiチップを保護するため、P-SiN膜を介在させてもよい。
(ウ)「【0018】
【発明の効果】以上の説明から明らかなように、この発明によれば、LSIの各機能ブロック内を通常のAl又はAl多層膜等の微細配線を用いて結線し、チップ内の比較的遠距離の配線をCu系の配線を用いて結線できるため、伝搬性能を向上させる効果を奏する。」

イ 引用発明1
上記アの引用例1の記載と当該技術分野における技術常識より、引用例1には、次の発明(以下「引用発明1」という。)が記載されていると認められる。
「1チップ内に複数の機能ブロックを備えた半導体装置を形成する方法であって、
シリコン基板1と、
該シリコン基板1に各機能ブロック毎に作り込まれた各種トランジスタ、抵抗等の素子と、
前記シリコン基板1の表面に順次形成された、第1層間絶縁膜2、第1層Al配線層3、第2層間絶縁膜4、第2層Al配線5、第3層間絶縁膜6、及び第3層Al配線7と、
前記第3層Al配線7の上に形成された第4層間絶縁膜8であって、所定位置の第3層Al配線7に上層配線層を接続するためのスルーホールが形成された第4層間絶縁膜8と、
前記第4層間絶縁膜8の上に形成された、例えばエポキシ樹脂でなる第1有機層間膜9であって、前記上層配線層を接続するためのスルーホールが形成された第1有機層間膜9
を提供するステップと、
前記第1有機層間膜9の上に前記上層配線層である第1層Cu配線10、第2有機層間膜11、第2層Cu配線12、第3有機層間膜13、及び第3層Cu配線14を順次形成するステップと、
前記第3層Cu配線14上に第4有機膜15を形成するステップと
を含み、
前記第1層Cu配線10は各機能ブロック間の信号配線であり、第2層Cu配線12、及び第3層Cu配線14は、電源及びグランド配線となる、方法。」

(4)引用例2及び周知例と引用発明2及び周知技術
ア 引用例2並びに周知例1及び2
(ア)引用例2
原査定の拒絶の理由に引用された、原出願の出願前に日本国内において頒布された刊行物である特開2000-277608号公報(以下「引用例2」という。)には、図面とともに、次の事項が記載されている。
a 「【0030】
【発明の実施の形態】以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。図1は、この発明の第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。シリコンなどの半導体基板上に形成された第1酸化シリコン膜31には、まず、図1(a)に示すように、いわゆるダマシン法によって第1層目の銅配線層32が形成される。すなわち、第1酸化シリコン膜31には、配線パターンに対応した微細な溝31aが加工されており、この溝31a内に銅配線層32が埋設されている。銅配線層32の埋設に際しては、溝31aが加工された第1酸化シリコン膜31の全面に、バリアメタル層33(たとえば、TiNなどからなる。)および図示しないシード層(銅からなる。)をたとえばスパッタ法により形成し、その後、電解めっきによって、溝31aの深さよりも厚い銅層を上記シード層上に堆積させる。続いて、CMP処理によって、溝31a外の銅層、シード層およびバリアメタル層を除去して第1酸化シリコン膜31の表面が露出するまで表面の平坦化を行うと、溝31a内にのみ銅配線層32が埋設された状態となる。この銅配線層32(下地層)および露出した第1酸化シリコン膜31の表面には、第1窒化シリコン膜34が形成される。」
b 「【0051】まず、図5(a)に示すように、半導体基板上の第1絶縁膜71には、配線パターンに対応した溝71aが形成され、この溝71a内に銅配線パッド72(下地層を兼ねる内部配線層)が埋め込まれる。この銅配線パッド72の代わりに、ポリシリコンやアルミニウムにより内部配線およびパッド(内部配線層)を形成し、このパッド上にスパッタ法などにより銅を被着して下地層を形成してもよい。さらに、銅配線パッド72に対応する開口73を有するポリイミド膜74(絶縁膜)が形成される。ポリイミド膜の代わりに窒化シリコン膜を用いてもよい。」
【0052】次に、図5(b)に示すように、ポリイミド膜74の表面上で、予め定めた銅パッド72同士を接続する銅再配線層76が形成される。銅再配線層76の形成には、たとえば、リフトオフ法が適用できる。すなわち、ポリイミド膜74の全面に、スパッタリングにより銅のシード層を成膜し、その上に、レジストパターンを形成する。そして、銅の電解めっきを行った後に、レジストを除去することにより、不要な銅層部分を剥離する。その後、ウエットエッチングなどにより、銅のシード層を除去する。なお、ここでは、一括して銅再配線を行ったが、プラグ部分のアスペクトが高い場合、無電解めっきを用いて銅プラグ75だけを先に形成し、その後、上記の再配線プロセスを用いて、銅再配線層76を形成してもよい。」

(イ)周知例1
原出願の出願前に日本国内において頒布された刊行物である特開2000-77407号公報(以下「周知例1」という。)には、図面とともに、次の事項が記載されている。
「【0030】次に、図3(c)に示すように、レジスト膜105を剥離した後、全面に配線材料となる金属膜107を堆積する。金属膜107としては例えばアルミニウム膜を用いることができるが、Ti膜及びTiN膜を介してアルミニウム膜を堆積する積層膜構造にしても良い。また、金属膜105としてはCu膜やW膜等を用いてもよく、さらに金属膜以外にポリシリコン膜やポリサイド膜を用いることも可能である。また、金属膜の形成には、例えばスパッタ法、CVD法或いはメッキ法、さらにはこれらを組み合わせて用いることも可能である。深い溝の中に金属膜等を埋め込み形成するためには、一般的にはCVD法を用いることが望ましい。
【0031】次に、図3(d)に示すように、全面をCMP法を用いて研磨し、配線用溝106及び先に形成した配線用溝104に金属膜107を選択的に埋め込み(下層側の導電領域に達するコンタクトホールが形成されている場合には、このコンタクトホール内にも選択的に埋め込まれる)、膜厚の薄い配線領域108a及び膜厚の厚い配線領域108bを形成する。この時、SiO_(2)膜102表面のSi_(3)N_(4)膜103をCMPのポリッシングストッパーとして用いることができ、Si_(3)N_(4)膜膜103表面よりも金属膜表面がへこむように金属膜を埋め込むことにより、隣接する配線間のショートを防止することができる。」

(ウ)周知例2
原出願の出願前に日本国内において頒布された刊行物である特開2000-138219号公報(以下「周知例2」という。)には、図面とともに、次の事項が記載されている。
「【0026】次に、上述した樹脂層109の硬化処理と同様にして硬化処理を行い、図2(g)に示すように、電極パッド103上にビアホール108が配置されそれを通過するように配線溝114が配置された低誘電率樹脂層115が形成される。次に、図2(h)に示すように、ビアホール108および配線溝114を含む低誘電率樹脂層115上に、例えばスパッタ法などにより、金属層116を100nm程度に薄く形成し、加えて、その金属層116上に、銅からなる配線材料膜117をメッキ法で形成する。ただし、このメッキの前に、金属層116表面にスパッタ法により銅膜をシード層として薄く形成しておく。なお、その配線材料117は、銅に限るものではなく、アルミや金もしくは銀などを用いることもできる。また、メッキ法に限るものではなく、スパッタ法やCVD法、あるいは、流動法など他の成膜方法を用いるようにしてもよい。
・・・
【0028】次に、図2(i)に示すように、化学的機械的研磨法(CMP)によって金属層116の一部と配線材料層117とを研削研磨して除去し、低誘電率樹脂層115のビアホールと配線溝とがその配線材料で充填された状態とし、いわゆる、デュアルダマシン法により電極配線118を形成する。ここで、CMPでは、アルミナを主成分とする研磨剤に過酸化水素(H_(2)O_(2))を混合した研磨溶液(スラリー)を用いた。このことにより、低誘電率樹脂層115と配線材料層117および金属層116の研磨速度がほぼ等しくなり、研磨完了後に低誘電率樹脂層115の表面と電極配線118の表面がほぼ同じ高さ(0.1μm以下の差)にできる。」

イ 引用発明2と周知技術
(ア)引用発明2
上記ア(ア)bより、引用例2には、次の発明(以下「引用発明2」という。)が記載されていると認められる。
「アルミニウムなどによるパッド上に銅を被着して銅配線パッドを形成し、当該銅配線パッドに対応する開口を有する、窒化シリコン膜である絶縁膜を形成し、当該絶縁膜の表面に銅のシード層を成膜し、その上にレジストパターンを形成し、銅の電解めっきを行った後に、レジストを除去し、その後エッチングにより銅のシード層を除去することによって、銅再配線層を形成すること。」

(イ)周知技術
上記アの(ア)a、(イ)及び(ウ)より、メッキ法とCMPプロセスを含む方法によって、シリコン基板上に金属の配線を形成することは、引用例2、並びに周知例1及び2に記載されるように、原出願の出願前、当該技術分野では周知の技術と認められる。

(5)対比
ア 本件補正発明と引用発明1とを対比する。
(ア)引用発明1における「1チップ内に複数の機能ブロックを備えた半導体装置」は、本件補正発明の「チップ」に相当するということができ、本件補正発明と引用発明1とは、「チップの製造方法」である点で共通するといえる。

(イ)引用発明1における「該シリコン基板1に各機能ブロック毎に作り込まれた各種トランジスタ、抵抗等の素子」は、本件補正発明の「該シリコン基板の中または表面上の多数の装置」に相当するといえる。
そして、引用発明1における「第1層Al配線層3」、「第2層Al配線5」及び「第3層Al配線7」は、後述する「第1の導電構造物」の形成方法に関する相違点を除き、本件補正発明の「第1の導電構造物」に相当するといえる。
また、引用発明1における「第4層間絶縁膜8」、「所定位置の第3層Al配線7」、及び「上層配線層を接続するためのスルーホール」は、それぞれ本件補正発明の「パッシベーション層」、「前記第1の導電構造物の接点」、及び「開口」に相当するということができ、引用発明1における「スルーホール」が「所定位置の第3層Al配線7」を露出することは明らかであるから、本件補正発明の「前記第1の導電構造物上のパッシベーション層であって、該パッシベーション層中の開口は、前記第1の導電構造物の接点の上にあり、前記接点を露出し、前記パッシベーション層は窒化物を含む、パッシベーション層」と、引用発明1における「前記第3層Al配線7の上に形成された第4層間絶縁膜8であって、所定位置の第3層Al配線7に上層配線層を接続するためのスルーホールが形成された第4層間絶縁膜8」とは、「前記第1の導電構造物上のパッシベーション層であって、該パッシベーション層中の開口は、前記第1の導電構造物の接点の上にあり、前記接点を露出する、パッシベーション層」である点で共通するといえる。
そして、引用発明1における「例えばエポキシ樹脂でなる第1有機層間膜9」は、本件補正発明の「第1のポリマー層」に相当するといえる。
そうすると、本件補正発明と引用発明1とは、「シリコン基板と、該シリコン基板の中または表面上の多数の装置と、前記シリコン基板上の第1の導電構造物と、前記第1の導電構造物上のパッシベーション層であって、該パッシベーション層中の開口は、前記第1の導電構造物の接点の上にあり、前記接点を露出する、パッシベーション層と、前記パッシベーション層上の第1のポリマー層と、を提供するステップ」を含む点で共通するということができる。

(ウ)引用発明1における「前記上層配線層である第1層Cu配線10」、「第2層Cu配線12」、及び「第3層Cu配線14」は、後述する「第2の導電構造物」の形成方法に関する相違点を除き、本件補正発明の「第2の導電構造物」に相当するということができる。
そして、引用発明1において、「所定位置の第3層Al配線7」(本件補正発明の「前記第1の導電構造物の接点」に相当。)上に「前記上層配線層である第1層Cu配線10」を形成することは明らかであり、また、「前記上層配線層である第1層Cu配線10」、「第2層Cu配線12」、及び「第3層Cu配線14」は、「例えばエポキシ樹脂でなる第1有機層間膜9」(本件補正発明の「第1のポリマー層」に相当。)の上に形成される。
そうすると、本件補正発明と引用発明1とは、「前記接点上に第2の導電構造物を形成するステップであって、前記第2の導電構造物は、前記第1のポリマー層上に形成される、ステップ」を含む点で共通するといえる。

(エ)本件補正発明の「前記第2の導電構造物表面に第2のポリマー層を形成するステップ」と、引用発明1における「前記第3層Cu配線14上に第4有機膜15を形成するステップ」とは、「前記第2の導電構造物表面に、層を形成するステップ」である点で共通するといえる。

(オ)引用発明1において「前記第1層Cu配線10は各機能ブロック間の信号配線であり、第2層Cu配線12、及び第3層Cu配線14は、電源及びグランド配線となる」から、本件補正発明と引用発明1とは、「前記第2の導電構造物は、信号刺激、クロック刺激、接地配電、及び、配電、の内の1つのためのものである」点で共通するといえる。

イ 以上から、本件補正発明と引用発明1との一致点及び相違点は、以下のとおりであると認められる。
(ア)一致点
「チップの製造方法であって、該方法は、
シリコン基板と、
該シリコン基板の中または表面上の多数の装置と、
前記シリコン基板上の第1の導電構造物と、
前記第1の導電構造物上のパッシベーション層であって、該パッシベーション層中の開口は、前記第1の導電構造物の接点の上にあり、前記接点を露出する、パッシベーション層と、
前記パッシベーション層上の第1のポリマー層と、
を提供するステップと;
前記接点上に第2の導電構造物を形成するステップであって、前記第2の導電構造物は、前記第1のポリマー層上に形成される、ステップと;
前記第2の導電構造物表面に、層を形成するステップと;
を含み、
前記第2の導電構造物は、信号刺激、クロック刺激、接地配電、及び、配電、の内の1つのためのものである、方法。」

(イ)相違点
・相違点1
第1の導電構造物を形成する方法に関して、本件補正発明では、電気メッキ法及びCMPプロセスを含む方法によって第1の導電構造物を形成するのに対し、引用発明1は、第1層Al配線、第2層Al配線及び第3層Al配線を上記の方法で形成するものではない点。
・相違点2
本件補正発明では、パッシベーション層が窒化物を含むのに対し、引用発明1では、第4層間絶縁膜が窒化物を含むとは特定されていない点。
・相違点3
第2の導電構造物を形成する方法に関して、本件補正発明では、第1の導電層を形成し、続いてパターン形成されたフォトレジスト層を形成し、続いて第2の導電層を電気メッキし、続いて前記パターン形成されたフォトレジスト層を除去し、続いて前記第1の導電層をエッチングするステップを含むステップによって第2の導電構造物を形成するのに対して、引用発明1は、第1層Cu配線、第2層Cu配線及び第3層Cu配線を上記の方法で形成するものではない点。
・相違点4
本件補正発明では、第2の導電構造物表面に形成される層が、ポリマーからなる「第2ポリマー層」であるのに対し、引用発明1では、第1層Cu配線、第2層Cu配線及び第3層Cu配線上に形成される層が、「第4有機膜」であってポリマーからなることは特定されていない点。
・相違点5
本件補正発明では、第2の導電構造物が第1の導電構造物より厚くて幅が広いのに対し、引用発明1では、第1層Cu配線、第2層Cu配線及び第3層Cu配線が第1層Al配線、第2層Al配線及び第3層Al配線より厚くて幅が広いとは特定されていない点。

(6)判断
以下、相違点について検討する。
ア 相違点1について
上記(4)イ(イ)のとおり、メッキ法とCMPプロセスを含む方法によって、シリコン基板上に金属の配線を形成することは、当該技術分野では周知の技術であるから、引用発明において、第1層Al配線、第2層Al配線及び第3層Al配線をメッキ法とCMPプロセスを含むステップにより形成することは、当業者であれば適宜なし得たことである。そして、メッキ法として電気メッキ法を用いることは、当業者が普通に行い得るものである。
以上から、相違点1に係る構成は、引用発明1において、当業者が適宜なし得たものである。

イ 相違点2について
上記(4)イ(ア)より、配線構造における絶縁膜として窒化シリコン膜を用いることは、引用例2にみられるように当業者が普通に行い得るものであるから、引用発明1における第4層間絶縁膜8を、本件補正発明のように窒化物を含む構成とすること(相違点2に係る構成とすること)は、当業者が適宜なし得たものである。

ウ 相違点3について
上記(4)イ(ア)のとおり、引用例2には、アルミニウムなどによるパッド上に銅を被着して銅配線パッドを形成し、当該銅配線パッドに対応する開口を有する、窒化シリコン膜である絶縁膜を形成し、当該絶縁膜の表面に銅のシード層を成膜し、その上にレジストパターンを形成し、銅の電解めっきを行った後に、レジストを除去し、その後エッチングにより銅のシード層を除去することによって、銅再配線層を形成すること(引用発明2)が記載されていると認められる。
そして、上記(3)イより、引用発明1は、第3層Al配線7の上に形成された第4層間絶縁膜8、及び該第4層間絶縁膜8の上に形成された第1有機層間膜9に、所定位置の第3層Al配線7に上層配線層を接続するためのスルーホールが形成され、上記第1有機層間膜9の上に上記上層配線層である第1層Cu配線10が形成されるものといえる。
そうすると、引用発明1及び2は、いずれも、下層の配線層上に絶縁膜が形成され、当該絶縁膜に開口を形成し、当該絶縁膜の上に形成した銅の配線層と上記下層の配線層とを、上記開口を介して接続する技術であると認められるから、引用発明1において、第1有機層間膜9の上に上記上層配線層となる第1層Cu配線10を形成する際に、上記第1有機層間膜9上に銅のシード層(本件補正発明の「第1の導電層」に相当。)を成膜し、その上にレジストパターンを形成し、銅の電解めっきを行った後に、レジストを除去し、その後エッチングにより銅のシード層を除去することにより、上記上層配線層となる第1層Cu配線10を、上記第1有機層間膜9の上に形成することは、引用発明2に基づいて、当業者が容易に想到し得たものといえる。
以上から、引用発明1において、相違点3に係る構成とすることは、引用発明2に基づいて、当業者が容易に想到し得たものである。

エ 相違点4について
引用発明1の「第4有機膜」の素材を、「第1有機層間膜」と同じ「エポキシ樹脂」等のポリマーとすること(相違点4に係る構成とすること)は、当業者であれば適宜なし得たことである。

オ 相違点5について
引用発明1において、第1層Al配線層3、第2層Al配線5、及び第3層Al配線7(以下、まとめて「Al配線」という。)と、第1層Cu配線層10、第2層Cu配線12、及び第3層Cu配線14(以下、まとめて「Cu配線」という。)は異なる工程において形成されているのであるから(引用例1の段落【0010】-【0011】参照)、Al配線の厚さ及び幅と、Cu配線の厚さ及び幅を個別に設定しうることは、当業者にとって明らかである。
そして、上記(3)アによれば、引用発明1は、チップ内の機能ブロック間を接続する遠距離の配線をAl配線で行うと伝播遅延が生じるという課題を解決するために、遠距離の機能ブロック間の配線をCu配線のような低抵抗な配線とするものである(段落【0006】-【0008】、【0012】及び【0018】)から、Cu配線をより低抵抗なものとすることが好適であることは、引用例1の記載に接した当業者にとっては自明な事項といえる。
そうすると、引用発明1の実施に際して、Cu配線をAl配線よりも厚くて幅が広いものとすることは、当業者であれば適宜なし得たことである。
以上から、相違点5に係る構成は、引用発明1において当業者が適宜なし得たものである。

カ 本件補正発明の作用効果について
相違点1ないし5を総合的に勘案しても、本件補正発明の奏する作用効果は、引用発明1及び2の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。

(7)独立特許要件についてのむすび
以上から、本件補正発明は、引用例1及び引用例2にそれぞれ記載の発明、並びに引用例2、周知例1及び2にみられるような周知技術に基づいて、当業者が容易に発明をすることができたものである。
そして、本件補正発明の効果も、上記周知技術を参酌すれば、引用例1及び2にそれぞれ記載の発明から当業者が予期し得たものと認められる。
よって、本件補正発明は、特許法第29条2項の規定により、特許出願の際独立して特許を受けることができない。

5 本件補正についてのむすび
以上検討したとおり、本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1 本願発明
平成27年6月9日付けの手続補正は上記のとおり却下されたので、本願の請求項1ないし29に係る発明は、平成26年7月15日に提出された手続補正書により補正された特許請求の範囲の請求項1ないし29に記載された事項により特定されるものであり、その内の請求項10に係る発明(以下「本願発明」という。)は、次のとおりのものである
「チップの製造方法であって、該方法は、
シリコン基板と、
該シリコン基板の中または表面上の多数の装置と、
前記シリコン基板上の第1の導電構造物であって、該第1の導電構造物は、電気メッキ法及びCMPプロセスを含む方法によって形成される、第1の導電構造物と、
前記第1の導電構造物上のパッシベーション層であって、該パッシベーション層中の開口は、前記第1の導電構造物の接点の上にあり、前記接点を露出し、前記パッシベーション層は窒化物を含む、パッシベーション層と、
前記パッシベーション層上の第1のポリマー層と、
を提供するステップと;
前記接点上に第2の導電構造物を形成するステップであって、該ステップは、第1の導電層を形成し、続いてパターン形成されたフォトレジスト層を形成し、続いて第2の導電層を電気メッキし、続いて前記パターン形成されたフォトレジスト層を除去し、続いて前記第1の導電層をエッチングするステップを含み、前記第2の導電構造物は、前記第1のポリマー層上に形成される、ステップと;
を含み、
前記第2の導電構造物は、前記第1の導電構造物より厚くて幅が広い、方法。」

2 引用例の記載事項
引用例1及び2の記載事項は、それぞれ、第2の4(3)ア及び4(4)ア(ア)で摘記したとおりであり、引用発明1及び2は、それぞれ、第2の4(3)イ及び4(4)イ(ア)で認定したとおりのものである。

3 対比・判断
(1)本件補正後の請求項9に係る発明(すなわち、本件補正発明)は、本件補正前の請求項10に係る発明(すなわち、本願発明)に対して、「前記第2の導電構造物表面に第2のポリマー層を形成するステップ」及び「前記第2の導電構造物は、信号刺激、クロック刺激、接地配電、及び、配電、の内の1つのためのものである」との事項を加入することで、本件補正前の請求項10をより限定したものである。
したがって、本願発明は、本件補正発明から上記の各限定をなくしたものである。

(2)そうすると、本願発明の構成要件をすべて含み、これをより限定したものである本件補正発明が、第2の4(6)において検討したとおり、引用例1及び2にそれぞれ記載の発明、並びに引用例2、周知例1及び2にみられるような周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用例1及び2にそれぞれ記載の発明、並びに引用例2などにみられるような周知技術に基づいて当業者が容易に発明をすることができたものである。

第4 むすび
以上のとおりであるから、本願発明は、引用例1及び2にそれぞれ記載の発明、並びに引用例2などにみられるような周知技術に基づいて当業者が容易に発明をすることができたものであり、特許法第29条第2項の規定により、特許を受けることができない。

したがって、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
 
審理終結日 2016-05-30 
結審通知日 2016-05-31 
審決日 2016-06-16 
出願番号 特願2012-84641(P2012-84641)
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 長谷川 直也  
特許庁審判長 鈴木 匡明
特許庁審判官 河口 雅英
須藤 竜也
発明の名称 チップの製造方法  
代理人 福原 淑弘  
代理人 奥村 元宏  
代理人 蔵田 昌俊  
代理人 井関 守三  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ