• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1324492
審判番号 不服2015-13222  
総通号数 207 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-03-31 
種別 拒絶査定不服の審決 
審判請求日 2015-07-10 
確定日 2017-02-01 
事件の表示 特願2013- 25681「半導体デバイス」拒絶査定不服審判事件〔平成25年 7月18日出願公開、特開2013-141000〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は,平成20年(2008年)1月23日(パリ条約による優先権主張 外国庁受理2007年3月23日,米国)を出願日とする特願2008-013133号(以下,「原出願」という。)の一部を平成25年2月13日に新たな出願としたものである。
そして,その手続の経緯は以下のとおりである。
平成25年 3月15日 審査請求・手続補正
平成25年 9月19日 手続補正
平成26年 4月28日 拒絶理由通知
平成26年 8月 7日 意見書・手続補正
平成27年 2月25日 拒絶査定
平成27年 7月10日 審判請求・手続補正
平成27年12月15日 上申書

第2 補正の却下の決定
[補正却下の決定の結論]
平成27年7月10日にされた手続補正(以下,「本件補正」という。)を却下する。
[理由]
1 本件補正の内容
本件補正により,本件補正前の特許請求の範囲の請求項1は本件補正後の請求項1へ補正された。
(1)本件補正前の特許請求の範囲
本件補正前の,特許請求の範囲の請求項1の記載は次のとおりである。
「半導体デバイスであって,
III族窒化物系の複数の活性半導体層を備える活性領域と,
前記活性領域上に設けられたソース電極と,
前記活性領域上に設けられたドレイン電極と,
前記活性領域上で前記ソース電極と前記ドレイン電極との間に設けられた乱平面構造(split-level structure)のゲート電極であって,該ゲート電極はコンタクト部分を備え,前記コンタクト部分は,前記活性領域に電気的に接触するようにされたゲート電極とを備え,
前記ゲート電極は,拡散障壁を備え,前記拡散障壁は,前記コンタクト部分が当該拡散障壁と前記活性領域との間に置かれるように,前記コンタクト部分上に配設されている,
半導体デバイス。」
(2)本件補正後の特許請求の範囲
本件補正後の,特許請求の範囲の請求項1の記載は,次のとおりである。(当審注。補正個所に下線を付した。下記(3)も同じ。)
「半導体デバイスであって,
III族窒化物系の複数の活性半導体層を備える活性領域と,
前記活性領域上に設けられたソース電極と,
前記活性領域上に設けられたドレイン電極と,
前記活性領域上で前記ソース電極と前記ドレイン電極との間に設けられた乱平面構造(split-level structure)を含むゲート電極であって,該ゲート電極はコンタクト部分を備え,前記コンタクト部分は,前記活性領域に電気的に接触するようにされたゲート電極とを備え,
前記ゲート電極は,拡散障壁を備え,前記拡散障壁は,前記コンタクト部分が当該拡散障壁と前記活性領域との間に置かれるように,前記コンタクト部分上に配設されており,
前記乱平面構造は,非平面の上面と非平面の下面とを含む,半導体デバイス。」
(3)補正事項1
本件補正は,補正前請求項1の「ゲート電極」について,「乱平面構造(split-level structure)を含む」とした上で,「前記乱平面構造は,非平面の上面と非平面の下面とを含む」という限定を付加して,補正後請求項1とする補正(以下,「補正事項1」という。)を含むものである。
2 補正の適否
本願の願書に最初に添付した図1,2,4及び5の記載からみて,補正事項1は,本願の願書に最初に添付した明細書,特許請求の範囲又は図面に記載された事項の範囲内においてされたものであることは明らかであるので,補正事項1は,特許法第17条の2第3項の規定に適合する。
そして,本件補正は前記1(3)のとおり,本件補正前の請求項1に記載された発明特定事項について限定的に減縮するものであるから,特許法第17条の2第4項の規定に適合することは明らかであり,また,同法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
そこで,補正後の請求項1に記載された発明(以下,「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか否か(特許法第17条の2第6項で準用する同法第126条第7項)につき,更に検討する。
(1)本願補正発明
本願補正発明は,本件補正後の請求項1に記載された次のとおりのものと認める。(再掲)
「半導体デバイスであって,
III族窒化物系の複数の活性半導体層を備える活性領域と,
前記活性領域上に設けられたソース電極と,
前記活性領域上に設けられたドレイン電極と,
前記活性領域上で前記ソース電極と前記ドレイン電極との間に設けられた乱平面構造(split-level structure)を含むゲート電極であって,該ゲート電極はコンタクト部分を備え,前記コンタクト部分は,前記活性領域に電気的に接触するようにされたゲート電極とを備え,
前記ゲート電極は,拡散障壁を備え,前記拡散障壁は,前記コンタクト部分が当該拡散障壁と前記活性領域との間に置かれるように,前記コンタクト部分上に配設されており,
前記乱平面構造は,非平面の上面と非平面の下面とを含む,半導体デバイス。」
(2)引用文献1の記載と引用発明
ア 引用文献1
原査定の拒絶の理由に引用された,原出願の優先日前に日本国内において頒布された刊行物である,特開2004-022773号公報(以下,「引用文献1」という。)には,図面とともに,次の記載がある。(下線は当審において付加した。以下同じ。)
(ア)「【0001】
【産業上の利用分野】
本発明はGaNを主材料として含む,マイクロ波帯で使用される高出力半導体装置に関し,特に,耐熱性,パワー性能に優れた半導体装置に用いるショットキー接合電極に関するものである。」
(イ)「【0005】
【課題を解決するための手段】
本発明は,このような課題を解決するために,Ga_(v)Al_(1-v)(但し,0≦v≦1)をIII族側元素の主成分としNをV族側元素の主成分とする化合物半導体から構成された半導体層とこの半導体層に接触するショットキー接合電極とを有する半導体装置において,前記ショットキー接合電極は,前記半導体層と接触する側から第1金属層,第2金属層,第3金属層が順次積層された積層構造からなり,前記第1金属層は,Ni,Pt,Pd,Ni_(z)Si_(1-z),Pt_(z)Si_(1-z),Pd_(z)Si_(1-z),Ni_(z)Si_(1-z),Pd_(z)Si_(1-z)(但し,0<z<1)のいずれかから選択された材料からなり,前記第2金属層は,Mo,Pt,W,Ti,Ta,Mo_(x)Si_(1-x),Pt_(x)Si_(1-x),W_(x)Si_(1-x),Ti_(x)Si_(1-x),Ta_(x)Si_(1-x),Mo_(x)N_(1-x),W_(x)N_(1-x),Ti_(x)N_(1-x),Ta_(x)N_(1-x)(但し,0<x<1)のいずれかから選択された材料からなり,前記第3金属層は,Au,Cu,Al,Ptのいずれかから選択された材料からなることを特徴としている。
・・・
【0007】
[作用]
第1金属層から第3金属層までの積層構造において,第2金属層が第1金属と第3金属の相互拡散を抑制し信頼性が向上する。また,第1金属が仕事関数が大きいため,ショットキー障壁が高く,良好なショットキー接触を有する半導体装置が得られる。また,第1金属層および第2金属層からなる積層構造では,第1金属のGaN系半導体への熱拡散が抑制され,信頼性が向上する。このため,半導体装置の高温特性,電力性能に寄与するところ大となる。」
(ウ)「【0008】
【発明の実施の形態】
以下,図面を参照しながら実施例に即くして発明の実施の形態を説明する。
(第1の実施例)
図1,図2および図3を参照して本発明の第1の実施例を説明する。
図1は,この実施例によるAlGaN/GaN系ヘテロ接合電界効果トランジスタ(Hetero-Junction Field Effect Transistor ;HJFET)の断面構造を示す図である。このトランジスタは,サファイア基板11上に形成される。図1において,サファイア基板11上に,アンドープのAlNバッファ層12,アンドープのGaNチャネル層13,アンドープのAlGaN電子供給層14の半導体層が順次形成されている。そして,AlGaN電子供給層14に接してソース電極6S,ドレイン電極6Dが形成され,オーム性接触がとられている。さらに,AlGaN電子供給層14と接してNi層171,Mo層172,Au層173の積層構造からなるゲート電極17が形成され,このゲート電極は,ショットキー性接触がとられている。GaNとAlGaNの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い,GaNチャネル層13のAlGaN電子供給層14との界面近傍には2次元電子ガスが形成される。HJFETは,ゲート電極17の電位で2次元電子ガス濃度を変調することにより,トランジスタとして動作させることができる。
・・・
【0009】
ここで,AlGaNとGaNは格子定数が異なるが,アンドープAl0.3Ga0.7N層14の膜厚30nmは,転位発生の臨界膜厚以下である。
次に,AlGaN層14上には,例えば,Ti/Alなどの金属を蒸着,アロイ処理することにより,ソース電極6S,ドレイン電極6Dをそれぞれ形成し,これら電極は,オーム性接触をとる。最後に,AlGaN層14上に,例えば,蒸着・リフトオフ法により,次に示す順および層厚で金属層を順次形成し,ショットキー接触するゲート電極17を形成する。
【0010】
Ni第1金属層(171) ・・・15nm
Mo第2金属層(172) ・・・15nm
Au第3金属層(173) ・・・200nm
【0011】
このようにして,図1に示す半導体装置が作製される。
この実施例の特徴は,ゲート電極17がNi層171,Mo層172,Au層173の積層構造からなることである。Moは融点が約2630℃と高いため,NiとAuの相互拡散に対するバリヤとして働く。このため,高温においてもゲートリーク電流が抑制され,素子信頼性が向上した。また,AlGaN電子供給層14に接する第1金属Niは,仕事関数が約4.6eVと大きいため,ショットキー障壁が高く,良好なショットキー接触が得られる。」
(エ)図1には,ソース電極6Sとドレイン電極6Dとの間にゲート電極17が形成されることが記載されている。
イ 前記アより,引用文献1には次の発明(以下,「引用発明」という。)が記載されていると認められる。
「GaNチャネル層,AlGaN電子供給層の半導体層が順次形成され,そして,AlGaN電子供給層に接してソース電極,ドレイン電極が形成され,さらに,ソース電極とドレイン電極との間に,AlGaN電子供給層と接してNi層,Mo層,Au層の順の積層構造からなるゲート電極が形成され,このゲート電極は,ショットキー接触がとられているヘテロ接合電界効果トランジスタ。」
(3)周知例の記載及び周知技術
ア 周知例1
原査定に引用された,原出願の優先日前に外国において頒布された刊行物であるYunju Sun, Lester F. Eastman,"Large-signal Performance of Deep Submicrometer AlGaN/AlN/GaN HEMTs With a Field-Modulating Plate",IEEE Transactions on Electron Devices,2005年 8月,Vol. 52, No. 8,p. 1689-1692(以下,「周知例1」という。)には,図面とともに,次の記載がある。(訳は当審において作成した。)
(ア)「I. Introduction
Due to the wide bandgap of the material, the GaN-based heterojunction field-effect transistors(HFETs) are able to sustain a higher breakdown electric field than GaAs-based material. This advantage coupled with the polarization-induced large density of the two-dimensional electron gas (2DEG), without intentional doping, allows GaN-based high electron mobility transistor (HEMT) technology to be a leading competitor for future high frequency and high power microwave applications. 」(1689頁左欄18-27行)
(訳:1.導入
材料の広いバンドギャップにより,GaNのヘテロ接合電界効果トランジスタ(HFETs)は,GaAs材料よりも,高い破壊電界を保つことができる。この利点は,意図的なドープ不要の,分極による高濃度の2次元電子ガスと結びついて,GaNの高電子移動度トランジスタ(HEMT)技術を,将来の高周波で高出力のマイクロ波への応用の分野で有望な候補とする。)
(イ)「For the gate a 0.1μm gate window opening was defined by the e-beam lithography and formed by etching through the silicon nitride using CF_(4)-based reactive ion etch (RIE) plasma. Before the second step gate metallization, the wafer was annealed at 500℃ for 3 min to elimitate the material damage caused by the RIE plasma. The current can be fully recovered compared to the gateless region. A second e-beam lithography step was used to fefine a Ni/Au Schottky gate with different overhang on the source and drain side, respectively, as depicted in Fig.1. Based on this process, the dielectric thickness, field plate extension, and gate length can be well defined and controlled independently in order to increase the breakdown drain voltage.」(1689頁右欄12-24行)
(訳:ゲートのために,0.1μmのゲート開口が,電子線ビームリソグラフィにより輪郭を定められ,CF4を主とした反応性イオンエッチング(RIE)プラズマを用いた窒化シリコン層へのエッチングで形成される。2回目のゲート金属被覆の前に,ウェーハは500℃で3分間アニールされ,RIEプラズマによる物質上の損傷が修復される。電流は,ゲートのない領域と比べて完全に回復させることができる。2回目の電子線ビームリソグラフィー工程により,図1に描かれるように,それぞれソース及びドレイン側へ異なる張り出しを有するNi/Auショットキーゲートが輪郭を定められる。この工法に基づいて,破壊ドレイン電圧を高めるため,誘電体層の厚さ,フィールドプレートの延長及びゲート長が独立に十分に限定され制御されることが可能である。)
(ウ)図1には,フィールドプレート延長部(Field plate extension)を有するゲートが延長部に対し乱平面となることが記載されている。
イ 周知例2
原査定の拒絶の理由に引用された,原出願の優先日前に日本国内において頒布された刊行物である特表2007-505501号公報(以下,「周知例2」という。)には,図面とともに次の記載がある。
(ア)「【0002】
本発明は,トランジスタに関し,より具体的にはフィールドプレートを用いるトランジスタに関する。
・・・
【0005】
AlGaN/GaNなどのワイドバンドギャップ半導体の製造における改良は,高周波数・高温・および大電力アプリケーションのためのAlGaN/GaN HEMTの開発に注目を集めた。AlGaN/GaNは大きなバンドギャップを有し,また高いピークおよび飽和電子速度値も有する(非特許文献2参照)。AlGaN/GaN HEMTはまた,10^(13)/cm^(2)を超える2次元電子ガス(2DEG)面密度および比較的高い電子移動度(20^(19) cm^(2)/Vsまで)を有する(非特許文献3参照)。これらの特徴は,AlGaN/GaN HEMTが非常に高い電圧および大電力での動作をRF,マイクロ波,およびミリ波周波数で提供できるようにする。」
(イ)「【0017】
HEMTおよびMESFETの両方についてのこのフィールドプレートの配置は,フィールドプレートを有しないデバイスと比較してデバイス内のピーク電界を低減し,降伏電圧の増加およびトラッピングの低減という結果を生じさせることができる。電界の低減は,リーク電流の低減および信頼性の向上などの他の利益ももたらす。
【0018】
図1および2は,本発明による窒化物ベースの基板12を備えるHEMT10の一実施形態を示し,基板12は,シリコンカーバイド,サファイア,スピネット(spinet),ZnO,シリコン,ガリウム窒化物,アルミニウム窒化物,またはIII族窒化物材料の成長をサポートすることができる任意の他の材料とすることができる。いくつかの実施形態で,基板12は,Durham,NCのCree,Inc.から商業的に入手可能な半絶縁性4H‐SiC からなることができる。
・・・
【0021】
HEMT10は,核生成層14上に形成された高抵抗バッファ層16をさらに備え,適切なバッファ層16はAl_(x)Ga_(y)In_((1-x-y))N(0≦x≦1,0≦y≦1,x+y≦1)などのIII族窒化物材料からなる。本発明による別の実施形態で,バッファ層16は,膜厚およそ2μmで層の一部にFeがドープされたGaN層からなる。
【0022】
バリア層18が,バッファ層16がバリア層18と核生成層14との間にはさまれるように,バッファ層上に形成されている。バッファ層16およびバリア層18のそれぞれは,ドープされた又はアンドープのIII族窒化物材料からなることができる。バリア層18は,InGaN,AlGaN,AlN,またはそれらの組み合わせなどの異なる材料の1つまたは複数の層からなることができる。一実施形態で,バリア層18は,0.8nmのAlNおよび22.5nmのAl_(x)Ga_(1-x)N(フォトルミネッセンスによる測定でx≒0.195)からなる。例示的構造は,特許文献1,7,8,9,および10に示されており,それらのそれぞれは本明細書で完全に記載されたかのように参照により組み込まれる。他の窒化物ベースのHEMT構造は,特許文献11および12に示されており,それらのそれぞれは本明細書で完全に記載されたかのように参照により組み込まれる。バッファ層16およびバリア層18は,核生成層14の成長に用いられたのと同一の方法を用いてつくることができる。二次元電子ガス(2DEG)層/チャネル17が,バッファ層16とバリア層18との間のヘテロ界面に形成されている。デバイス間の電気的分離が,活性HEMTの外部でメサエッチまたはイオン注入によりなされている。
【0023】
金属のソースコンタクト20およびドレインコンタクト22が形成され,バリア層18を通過してオーミックコンタクトをつくる。スペーサ層24が,ソースコンタクトとドレインコンタクトとの間のバリア層18の表面に形成されることができる。スペーサ層24は,誘電体(SiNまたはSiO)などの非導電性材料の1つの層,または異なる誘電体などの非導電性材料の複数の異なる層からなることができる。代替実施形態で,スペーサ層は,エピタキシャル材料の1つもしくは複数の層だけ,または誘電体材料の層との組み合わせからなることができる。スペーサ層は多くの異なる厚さとすることができ,適切な厚さの範囲はおよそ0.05から0.5ミクロンである。スペーサ層24は,主にフィールドプレートをその上に堆積できるように配置され,フィールドプレートはゲート26からドレインコンタクト22に向かって延びている。したがって,本発明によるいくつかの実施形態で,スペーサ層24はバリア層18の表面上のゲート26とドレインコンタクト22との間にのみ備えられることができる。
【0024】
スペーサ層24がソースコンタクトとドレインコンタクトとの間のバリア層18を覆う
実施形態で,スペーサ層24をバリア層18までエッチングし,ゲート電極26の底面がバリア層18の表面上にあるようにゲート電極26を堆積することができる。スペーサ層24がバリア層18の一部のみを覆う実施形態で,ゲート26をスペーサ層24に隣接してバリア層18上に堆積することができる。さらに他の実施形態で,ゲート26をスペーサ層24の前に堆積することができる。
【0025】
フィールドプレート28は,ゲート電極を形成している金属をパターニングし,ゲート26の上部がゲート26の端からドレイン22に向かって距離Lf延びているフィールドプレート構造28を形成するように,スペーサ層24にわたり延びているようにすることによって,ゲートの一部として形成されることができる。言い換えると,スペーサ層24上のゲート金属の一部が,フィールドプレート28を形成する。その構造は次に,シリコン窒化物などの誘電体パシベーション30により覆われることができる。誘電体パシベーション30を形成する方法は,上述の特許文献および非特許文献において詳細に説明されている。
【0026】
ゲート26が適切なレベルにバイアスされているとき,ソートコンタクト20とドレインコンタクト22との間を2DEG層/チャネル17を介して電流が流れることができる。ソートコンタクト20およびドレインコンタクト22は,チタン,アルミニウム,金,またはニッケルの合金を含むがこれらに制限されない異なる材料から作られることができる。ゲート26もまた,金,ニッケル,白金,パラジウム,イリジウム,チタン,クロム,チタンとタングステンの合金,または白金シリサイドを含むがこれらに制限されない異なる材料から作られることができる。ゲート26は,多くの異なる長さをとることができ,ゲート長の適切な範囲は0.01から2ミクロンである。本発明による一実施形態で,好ましいゲート長(Lg)はおよそ0.5ミクロンである。いくつかの実施形態で,フィールドプレート28はゲート26の延長として同一の堆積ステップで形成される。他の実施形態で,フィールドプレート28およびゲート26は,別々の堆積ステップで形成される。ソースコンタクト20およびドレインコンタクト22の形成は,上述の特許文献および非特許文献に詳細に説明されている。」
(ウ)図2には,ゲート26が,その端から延びているフィールドプレート構造28を有し,フィールドプレート構造に対し乱平面となること,が記載されていると認められる。
ウ 周知技術
前記ア及びイより,次の事項(以下,「周知技術」という。)は原出願の優先日前に周知技術であったと認められる。
「高出力のマイクロ波に用いられるGaNのヘテロ接合電界効果トランジスタにおいて,ゲートの延長部を耐圧を高めるためのフィールドプレートとし,誘電体層に開口を形成し金属層を堆積させてゲートとフィールドプレートを形成すること。」
(4)本願補正発明と引用発明との対比
ア 引用発明の「ヘテロ接合電界効果トランジスタ」は本願補正発明の「半導体デバイス」に相当すると認められる。
イ 引用発明の「GaNチャネル層及びAlGaN電子供給層」は,その界面近傍に2次元電子ガスが形成され,2次元電子ガス濃度を変調することにより,トランジスタとして動作させるものである(前記(2)ア(ウ)【0008】)ので,「活性領域」ということができ,これは本願補正発明の「III族窒化物系の複数の活性半導体層を備える活性領域」に相当する。
ウ 引用発明の「AlGaN電子供給層に接して」形成された「ソース電極,ドレイン電極」はそれぞれ,本願補正発明の「前記活性領域上に設けられたソース電極」及び「前記活性領域上に設けられたドレイン電極」に相当すると認められる。
エ 引用発明の「ゲート電極」は,「ソース電極とドレイン電極との間に,AlGaN電子供給層と接して」形成されるから,下記相違点を除いて本願補正発明の「前記活性領域上で前記ソース電極と前記ドレイン電極との間に設けられたゲート電極」に相当すると認められる。
オ そして,引用発明の「Ni層」は「ゲート電極」を構成し,「AlGaN電子供給層と接して」,「ゲート電極は,ショットキー性接触がとられている」から,本願補正発明の「コンタクト部分」に相当し,本願補正発明における「該ゲート電極はコンタクト部分を備え,前記コンタクト部分は,前記活性領域に電気的に接触するようにされたゲート電極」を満たすものと認められる。
カ 引用発明の「Mo層」は「ゲート電極」を構成し,NiとAuの相互拡散に対するバリヤとして働く(前記(2)ア(ウ)【0011】)から,「拡散障壁」ということができ,この「Mo層」はコンタクト部分に相当する「Ni層」の上にあり,「Ni層」が「Mo層」と「AlGaN電子供給層」の間にあるように積層されているから,本願補正発明の「前記ゲート電極は,拡散障壁を備え,前記拡散障壁は,前記コンタクト部分が当該拡散障壁と前記活性領域との間に置かれるように,前記コンタクト部分上に配設され」を満たすものと認められる。
キ 前記アないしカを前提とすると,本願補正発明と引用発明とは下記クの点で一致し,ケの点で相違すると認められる。
ク 一致点
「半導体デバイスであって,
III族窒化物系の複数の活性半導体層を備える活性領域と,
前記活性領域上に設けられたソース電極と,
前記活性領域上に設けられたドレイン電極と,
前記活性領域上で前記ソース電極と前記ドレイン電極との間に設けられたゲート電極であって,該ゲート電極はコンタクト部分を備え,前記コンタクト部分は,前記活性領域に電気的に接触するようにされたゲート電極とを備え,
前記ゲート電極は,拡散障壁を備え,前記拡散障壁は,前記コンタクト部分が当該拡散障壁と前記活性領域との間に置かれるように,前記コンタクト部分上に配設されている,
半導体デバイス。」
ケ 相違点
本願補正発明の「ゲート電極」は「乱平面構造(split-level structure)を含む」もので「前記乱平面構造は,非平面の上面と非平面の下面とを含む」ものであるのに対し,引用発明の「ゲート電極」は乱平面構造ではない点。
(5)相違点についての検討
前記(3)で認定したように,高出力のマイクロ波に用いられるヘテロ接合電界効果トランジスタにおいて,耐圧を高めるために,ゲートの延長部をフィードプレートとすることは周知技術である。そして,引用発明のヘテロ接合電界効果トランジスタも高出力のマイクロ波に用いられるもの(前記(2)ア(ア))であるから,耐圧を高めるという課題を内包していることは当業者が容易に了解するところであり,してみると,耐圧を高めるという課題を解決するために,引用発明1において周知技術を採用することは,当業者が容易になし得ることである。そして,この際に,フィールドプレートとなるゲートの延長部を製造するために,誘電体層に開口を形成し金属層を堆積するという周知技術の製法で製造すれば,金属層が誘電体層の開口に落ち込んで形成されるから,その上面と下面が非平面となることは当業者が普通に導出できることである。
したがって,GaNのヘテロ接合電界効果トランジスタである引用発明に周知技術を採用して相違点に係る構成を得ることは,当業者が容易になし得ることである。
(6)本願補正発明の効果について
本願補正発明の効果は,引用発明の構成及び周知技術から,当業者が予測できるものであり,格別のものではない。
(7)まとめ
よって,本願補正発明は,引用発明及び周知例1,2にみられるような周知技術に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができないものである。
3 むすび
したがって,本件補正は,特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので,同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明の特許性の有無について
1 本願発明について
平成27年7月10日にされた手続補正は前記第2のとおり却下された。
そして,本願の請求項1に係る発明(以下,「本願発明」という。)は,特許請求の範囲の請求項1に記載された,次のとおりのものと認める。(再掲)
「半導体デバイスであって,
III族窒化物系の複数の活性半導体層を備える活性領域と,
前記活性領域上に設けられたソース電極と,
前記活性領域上に設けられたドレイン電極と,
前記活性領域上で前記ソース電極と前記ドレイン電極との間に設けられた乱平面構造(split-level structure)のゲート電極であって,該ゲート電極はコンタクト部分を備え,前記コンタクト部分は,前記活性領域に電気的に接触するようにされたゲート電極とを備え,
前記ゲート電極は,拡散障壁を備え,前記拡散障壁は,前記コンタクト部分が当該拡散障壁と前記活性領域との間に置かれるように,前記コンタクト部分上に配設されている,
半導体デバイス。」
2 判断
前記第2の1(3)のとおり,本願発明は,本願補正発明の発明特定事項についての限定を取り除いたものであり,本願発明にさらに発明特定事項についての限定を付加したものに相当する本願補正発明が,前記第2の2(7)のとおり,引用発明及び周知例1,2にみられるような周知技術に基づいて,当業者が容易に発明をすることができたものであるから,本願発明も同様の理由により引用発明及び周知例1,2にみられるような周知技術に基づいて,当業者が容易に発明をすることができたものである。
3 まとめ
以上のとおりであるから,本願発明は,引用文献1に記載された発明及び周知例1,2にみられるような周知技術に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により,特許を受けることができない。

第4 結言
したがって,本願の請求項1に係る発明は,特許法第29条第2項の規定により,特許を受けることができないから,その余の請求項について検討するまでもなく,本願は拒絶されるべきものである。

よって,結論のとおり審決する。
 
審理終結日 2016-08-31 
結審通知日 2016-09-06 
審決日 2016-09-21 
出願番号 特願2013-25681(P2013-25681)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 早川 朋一  
特許庁審判長 飯田 清司
特許庁審判官 深沢 正志
小田 浩
発明の名称 半導体デバイス  
代理人 名古屋国際特許業務法人  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ