• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1325799
審判番号 不服2015-21325  
総通号数 208 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-04-28 
種別 拒絶査定不服の審決 
審判請求日 2015-12-01 
確定日 2017-03-08 
事件の表示 特願2012-154895「集積されたダイオードを備える複合半導体装置」拒絶査定不服審判事件〔平成25年 2月21日出願公開、特開2013- 38409〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は,平成24年(2012年)7月10日(パリ条約による優先権主張 外国庁受理2011年7月15日,米国)の出願であって,その手続の経緯は以下のとおりである。
平成24年 9月 3日 審査請求
平成25年12月 6日 拒絶理由通知
平成26年 6月 6日 意見書・手続補正
平成26年10月 6日 拒絶理由通知(最後)
平成27年 4月14日 意見書・手続補正
平成27年 7月29日 補正却下・拒絶査定(以下,「原査定」という。)
平成27年12月 1日 審判請求・手続補正
平成28年 4月15日 上申書

第2 補正の却下の決定
[補正却下の決定の結論]
平成27年12月1日にされた手続補正(以下,「本件補正」という。)を却下する。
[理由]
1 本件補正の内容
本件補正により,本件補正前の特許請求の範囲の請求項1は本件補正後の請求項1へ補正された。
(1)本件補正前の特許請求の範囲
本件補正前の,特許請求の範囲の請求項1の記載は次のとおりである。
「【請求項1】
アノード及びカソードを含むダイオード,
前記カソードの上に形成された,複数の半導体層を含む遷移体,及び
前記遷移体の上に形成された,ソース及びドレインを含むトランジスタ,
を備え,
前記ダイオードは,
第1の導電型を有するアノード層と,
前記アノード層に隣接する前記第1の導電型の高濃度ドープ層と,
前記第1の導電型と反対の第2の導電型を有するカソード層と,
前記カソード層に隣接する前記第2の導電型の高濃度ドープ層と,
を含み,
前記ソースが第1の電気的接続部によって前記ダイオードに接続され,
前記ドレインが第2の電気的接続部によって前記ダイオードに接続されている,
複合半導体装置。」
(2)本件補正後の特許請求の範囲
本件補正後の,特許請求の範囲の請求項1の記載は,次のとおりである。(当審注。補正個所に下線を付した。下記(3)も同じ。)
「【請求項1】
アノード及びカソードを含むダイオード,
前記カソードの上に形成された,複数の半導体層を含む遷移体,及び
前記遷移体の上に形成された,ソース及びドレインを含むトランジスタ,
を備え,
前記ダイオードは,
第1の導電型を有するアノード層と,
前記アノード層に隣接する前記第1の導電型の高濃度ドープ層と,
前記第1の導電型と反対の第2の導電型を有するカソード層と,
前記カソード層に隣接する前記第2の導電型の高濃度ドープ層と,
を含み,
前記カソード層,及び,前記カソード層に隣接する前記第2の導電型の前記高濃度ドープ層が,前記アノード層,及び,前記アノード層に隣接する前記第1の導電型の前記高濃度ドープ層の上方に配置され,
前記遷移体は,前記ソース及び前記ドレインの下方において,前記第2の導電型の前記高濃度ドープ層によって前記カソード層から離れて配置され,
前記ソースが第1の電気的接続部によって前記ダイオードに接続され,
前記ドレインが第2の電気的接続部によって前記ダイオードに接続されている,
複合半導体装置。」
(3)本件補正事項
本件補正は,補正前請求項1の「カソード層」,「第2の導電型の高濃度ドープ層」,「アノード層」,「第1の導電型の高濃度ドープ層」,「遷移体」並びに「ソース及びドレイン」の位置関係について,「前記カソード層,及び,前記カソード層に隣接する前記第2の導電型の前記高濃度ドープ層が,前記アノード層,及び,前記アノード層に隣接する前記第1の導電型の前記高濃度ドープ層の上方に配置され,前記遷移体は,前記ソース及び前記ドレインの下方において,前記第2の導電型の前記高濃度ドープ層によって前記カソード層から離れて配置され,」という限定を付加して,補正後請求項1とする補正(以下,「本件補正事項」という。)を含むものである。
2 補正の適否
本願の願書に最初に添付した明細書の段落0016ないし0019及び図2の記載からみて,本件補正事項は,本願の願書に最初に添付した明細書,特許請求の範囲又は図面に記載された事項の範囲内においてされたものであることは明らかであるので,特許法第17条の2第3項の規定に適合する。
そして,本件補正事項は前記1(3)のとおり,本件補正前の請求項1に記載された発明特定事項を限定的に減縮するものであるから,特許法第17条の2第4項の規定に適合することは明らかであり,また,同法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
そこで,補正後の請求項1に記載された発明(以下,「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか否か(特許法第17条の2第6項で準用する同法第126条第7項)につき,更に検討する。
(1)本願補正発明
本願補正発明は,本件補正後の請求項1に記載された,次のとおりのものと認める。(再掲)
「アノード及びカソードを含むダイオード,
前記カソードの上に形成された,複数の半導体層を含む遷移体,及び
前記遷移体の上に形成された,ソース及びドレインを含むトランジスタ,
を備え,
前記ダイオードは,
第1の導電型を有するアノード層と,
前記アノード層に隣接する前記第1の導電型の高濃度ドープ層と,
前記第1の導電型と反対の第2の導電型を有するカソード層と,
前記カソード層に隣接する前記第2の導電型の高濃度ドープ層と,
を含み,
前記カソード層,及び,前記カソード層に隣接する前記第2の導電型の前記高濃度ドープ層が,前記アノード層,及び,前記アノード層に隣接する前記第1の導電型の前記高濃度ドープ層の上方に配置され,
前記遷移体は,前記ソース及び前記ドレインの下方において,前記第2の導電型の前記高濃度ドープ層によって前記カソード層から離れて配置され,
前記ソースが第1の電気的接続部によって前記ダイオードに接続され,
前記ドレインが第2の電気的接続部によって前記ダイオードに接続されている,
複合半導体装置。」
(2)引用文献1の記載と引用発明1
ア 引用文献1
原査定の拒絶の理由に引用された,本願の優先日前に日本国内において頒布された刊行物である,特開2009-164158号公報(以下,「引用文献1」という。)には,図面とともに,次の記載がある。(当審注。下線は当審において付加した。以下同じ。)
(ア)「【技術分野】
【0001】
本発明は,半導体装置及びその製造方法に関し,特に,電源回路等に用いられる窒化物半導体装置及びその製造方法に関する。」
(イ)「【0034】
(第1の実施形態)
本発明の第1の実施形態について図面を参照して説明する。図1は第1の実施形態に係る半導体装置の断面構成を示している。図1に示すように第1の実施形態の半導体装置は,ダイオード11が形成されたn型のシリコン基板である半導体基板10と,半導体基板10の上に形成された窒化物半導体からなるヘテロ接合トランジスタ(HFET)21とを備えている。
【0035】
ダイオード11は,PIN(p-intrinsic-n)ダイオードであり,半導体基板10の第1の面側に形成されたカソード12と第2の面側に形成されたアノード13とを有している。カソード12は,n型不純物の拡散層からなるn型領域である。アノード13はｐ型不純物の拡散層からなるｐ型領域であり,第2の面に形成された裏面電極14とオーミック接続している。この場合において,第1の面は,半導体基板の素子形成面であり,第2の面は素子形成面と反対側の面(裏面)である。
【0036】
HFET21は,半導体基板10の第1の面(素子形成面)の上にバッファ層22を介在させて形成された半導体層積層体23と,半導体層積層体23の上部に互いに間隔をおいて形成されたソース電極24及びドレイン電極25と,ソース電極24とドレイン電極25との間にコントロール層26を介在させて形成されたゲート電極27とを有している。
・・・
【0040】
ドレイン電極25とカソード12とは,ドレインビアプラグ31により電気的に接続されている。ソース電極24とアノード13とは,ソースビアプラグ32により電気的に接続されている。ソースビアプラグ32は,絶縁膜33によりカソード12と絶縁されている。
【0041】
半導体基板10の第2の面(裏面)には,アノード13とオーミック接触した裏面電極14が形成されている。裏面電極14は,ダイオード11のアノード13と電気的に接続されていると共に,HFET21のソース電極24ともソースビアプラグ32を介して電気的に接続されている。このため,ソース電極24を基板裏面から容易に接地することが可能となる。また,半導体装置を切り出したチップをリードフレームにはんだにより実装する際に,チップとはんだとの密着性を向上させることが可能となる。なお,ソースビアプラグ32は,裏面電極14と直接接続してもよい。また,ソースビアプラグ32を形成せず,ソース電極24と裏面電極14とを配線により接続してもよい。この場合には,ソース電極パッドが必要となるが,ソースビアプラグ32を形成する工程を省略することができる。裏面電極14は,どのようなものでもよいが,例えばクロム,ニッケル及び銀の積層膜等により形成すればよい。」
(ウ)図1には,ソース電極24及びドレイン電極25の下方において,カソード12の上側にバッファ層22が配置され,カソード12の上側にドレインビアプラグ31が接していることが記載されている。
イ 引用発明1
前記アより,引用文献1には次の発明(以下,「引用発明1」という。)が記載されていると認められる。
「ダイオードが形成された半導体基板と,半導体基板の上に形成されたトランジスタとを備え,ダイオードは,半導体基板の第1の面側に形成されたカソードと第2の面側に形成されたアノードとを有し,カソードはn型不純物の拡散層で,アノードはｐ型不純物の拡散層であり,トランジスタは半導体基板の第1の面の上にバッファ層を介在させて形成されており,ソース電極とドレイン電極を有しており,ドレイン電極とカソードとはドレインビアプラグにより電気的に接続され,ソース電極とアノードとは,ソースビアプラグにより電気的に接続されている半導体装置。」
(3)引用文献2の記載と引用発明2
ア 引用文献2
原査定の拒絶の理由に引用された,本願の優先日前に日本国内において頒布された刊行物である,特開2009-182107号公報(以下,「引用文献2」という。)には,図面とともに,次の記載がある。
(ア)「【0008】
また,本発明にかかる半導体装置は,アノード電極およびカソード電極を有するダイオードが形成されたシリコン基板と,前記シリコン基板の一方の面上に積層されたGaN系化合物半導体層に形成され,ソース電極,ドレイン電極およびゲート電極を有する電界効果トランジスタと,を備え,前記カソード電極と前記ソース電極とが電気的に接続され,かつ前記アノード電極と前記ゲート電極とが電気的に接続されていることを特徴とする。」
(イ)「【0017】
本実施の形態では,シリコンダイオードとGaN系HEMTとを集積化して半導体装置1を得る。図4は,半導体装置1の概略集積構造を示す模式図である。図4に示すように,半導体装置1は,ダイオード構造が形成されたシリコン基板30を備え,例えばｐ型Si半導体層31とn型Si半導体層33とが積層されてシリコンダイオードを構成している。そして,このシリコン基板30上にバッファ層51,GaN層52およびAlGaN層53が積層されており,AlGaN層53上の一部領域にソース電極71,ドレイン電極72およびゲート電極73が形成されてGaN系HEMTを構成している。」
(ウ)「【0021】
続いて,準備したSi(111)基板300をMOCVD装置内に設置し,トリメチルガリウム(TMGa)と,トリメチルアルミニウム(TMAl)と,アンモニア(NH3)とを,それぞれ58(μmｏl/min),100(μmｏl/min),12(l/min)の流量で導入する。そして,図5に示すように,成長温度1050℃で,層厚100(nm)のAlN層501,層厚200(nm)のGaN層および層厚20(nm)のAlN層からなる8層のGaN/AlN積層構造のバッファ層502,層厚500(nm)のｐGaN層503を順次Si(111)基板300上にエピタキシャル成長させる。」
イ 引用発明2
前記アより,引用文献2には次の発明(以下,「引用発明2」という。)が記載されていると認められる。
「ダイオードが形成されたシリコン基板と,前記シリコン基板の一方の面上に積層されたGaN系化合物半導体層に形成されたトランジスタを備えた半導体装置において,シリコン基板上にバッファ層が積層され,バッファ層はGaN層およびAlN層からなる8層のGaN/AlN積層構造のバッファ層である半導体装置。」
(4)周知技術
ア 引用文献3
原査定の拒絶の理由で引用された,本願の優先日前に日本国内において頒布された刊行物である,特開2009-004398号公報(以下,「引用文献3」という。)には,図面とともに次の記載がある。
(ア)「【0034】
図2において,本実施の形態1の半導体チップ30は半導体基板(第1基板)20と,半導体基板20上に形成される化合物半導体層(第2基板)10とを備えている。また,この半導体基板20にはダイオードが,化合物半導体層10にはトランジスタがそれぞれ形成されている。
・・・
【0044】
ここで,ダイオードとしての電気的特性を示すｐn接合は,n^(-)層22とｐ^(-)領域24との接合により実現されている。n^(+)層21およびｐ^(+)領域23は,それぞれカソード電極27およびアノード電極26にオーミック接続するためのコンタクト層として機能している。本明細書では,n^(-)層22とn^(+)層21を含めてカソード領域とし,ｐ^(-)領域24とｐ^(+)領域23を含めてアノード領域として説明する。」
(イ)図2には,n^(-)層22のカソード電極27側に隣接してn^(+)層21を,ｐ^(-)領域24のアノード電極26側に隣接してｐ^(+)領域23を配置することが記載されている。
イ 引用文献4
本願の優先日前に日本国内において頒布された刊行物である,特開2010-034381号公報(以下,「引用文献4」という。)には,図面とともに次の記載がある。
(ア)「【0037】
具体的には,図2に示すように,SiC半導体装置には,例えば1×10^(19)cm^(-3)以上の不純物濃度とされたn^(+)型基板(基板)1と,n^(+)型基板1よりも低濃度,例えば1×10^(15)?5×10^(16)cm^(-3)の不純物濃度とされたn^(-)型ドリフト層(第1半導体層)2と,例えば1×10^(18)?5×10^(19)cm^(-3)の不純物濃度とされたｐ^(+)型層(第2半導体層)3と,n^(-)型ドリフト層2よりも高濃度,例えば1×10^(18)?5×10^(20)cm^(-3)の不純物濃度とされたn^(+)型層(第3半導体層)4とが備えられている。・・・
【0041】
そして,半導体基板5の裏面側にはn^(+)型基板1の裏面全面と電気的に接続されたドレイン電極13が形成されている。・・・
【0089】
図17は,本実施形態にかかるSiC半導体装置のダイオード形成領域R2の近傍の部分拡大図である。この図に示すように,本実施形態ではｐ^(+)型層3を二層構造とし,下層部3bよりも上層部3cの方がｐ型不純物濃度が高濃度となるようにしている。このように,ｐ^(+)型層3の濃度を変えておくことにより,上層部3cと表面電極14との接触抵抗を更に低減することが可能となる。また,セル領域R1に関しても,上層部3cが高濃度とされていることから,第2ゲート領域9aと図示しないゲート電極との接触抵抗を低減できるという効果も得られる。」
(イ)図17には,下層部3b(ｐ+)の表面電極14側に隣接して上層部3c(ｐ++)を配置し,n^(-)型ドリフト層2のドレイン電極13側に隣接してn^(+)型基板1を配置することが記載されている。
ウ 周知技術
前記ア及びイより,本願の優先日前,下記の事項は周知技術と認められる。
「ダイオードにおいて,ｐ層及びn層の電極側に隣接してそれぞれｐ型及びn型の高濃度不純物層を配置し,オーミック接続して接触抵抗を低減させること。」
(5)本願補正発明と引用発明1との対比
ア 引用発明1の「ダイオード」は「半導体基板の第1の面側に形成されたカソードと第2の面側に形成されたアノードとを有」するから,本願補正発明の「アノード及びカソードを含むダイオード」に相当すると認められる。
イ 引用発明1の「バッファ層」は「半導体基板の第1の面の上に」「形成されており」,「半導体基板の第1の面側に形成されたカソード」との位置関係は,「カソード」の上に形成されることとなるから,これは,下記相違点1を除いて,本願補正発明の「前記カソードの上に形成された,遷移体」に相当すると認められる。
ウ 引用発明1の「トランジスタ」は,「半導体基板の第1の面の上にバッファ層を介在させて形成され」ているから,「バッファ層」の上に形成されており,また,ソース電極とドレイン電極を有しているから,本願補正発明の「前記遷移体の上に形成された,ソース及びドレインを含むトランジスタ」に相当すると認められる。
エ 引用発明1の「アノードはｐ型不純物の拡散層」で「カソードはn型不純物の拡散層」であるから,それぞれ,本願補正発明の「第1の導電型を有するアノード層」及び「前記第1の導電型と反対の第2の導電型を有するカソード層」に相当すると認められる。
オ 引用発明1において「半導体基板の第1の面側に形成されたカソードと第2の面側に形成されたアノード」という位置関係にあり,「トランジスタは半導体基板の第1の面の上に」形成されるから,半導体基板の第1の面が第2の面に対して上方になるもので,してみると,引用発明1における前記位置関係は,下記相違点2を除いて,本願補正発明の「前記カソード層,が,前記アノード層,の上方に配置され」に相当すると認められる。
カ 引用発明1の「ソース電極とアノードとは,ソースビアプラグにより電気的に接続され」及び「ドレイン電極とカソードとはドレインビアプラグにより電気的に接続され」は,それぞれ本願補正発明の「前記ソースが第1の電気的接続部によって前記ダイオードに接続され」及び「前記ドレインが第2の電気的接続部によって前記ダイオードに接続され」に相当すると認められる。
キ 引用発明1の「半導体装置」は,「ダイオード」と「トランジスタ」を含むから,下記相違点1及び2を除いて,本願補正発明の「複合半導体装置」に相当すると認められる。
ク してみると,本願補正発明と引用発明1とは,下記(ア)の点で一致し,下記(イ)の点で相違するものと認められる。
(ア)一致点
「アノード及びカソードを含むダイオード,
前記カソードの上に形成された,遷移体,及び
前記遷移体の上に形成された,ソース及びドレインを含むトランジスタ,
を備え,
前記ダイオードは,
第1の導電型を有するアノード層と,
前記第1の導電型と反対の第2の導電型を有するカソード層と,
を含み,
前記カソード層,が,前記アノード層,の上方に配置され,
前記ソースが第1の電気的接続部によって前記ダイオードに接続され,
前記ドレインが第2の電気的接続部によって前記ダイオードに接続されている,
複合半導体装置。」
(イ)相違点
a 相違点1
本願補正発明の「遷移体」は「複数の半導体層を含む」のに対し,引用発明1の「バッファ層」については具体的な構成が開示されていない点。
b 相違点2
本願補正発明の「ダイオード」は「前記アノード層に隣接する前記第1の導電型の高濃度ドープ層」及び「前記カソード層に隣接する前記第2の導電型の高濃度ドープ層」を含み,よって,「前記カソード層に隣接する前記第2の導電型の前記高濃度ドープ層」が「前記アノード層に隣接する前記第1の導電型の前記高濃度ドープ層」の上方に配置され,「前記遷移体は,前記ソース及び前記ドレインの下方において,前記第2の導電型の前記高濃度ドープ層によって前記カソード層から離れて配置され」るのに対し,引用発明1は「前記アノード層に隣接する前記第1の導電型の高濃度ドープ層」及び「前記カソード層に隣接する前記第2の導電型の高濃度ドープ層」を含まない点。
(6)相違点についての検討
ア 相違点1について
引用発明2は「GaN層およびAlN層からなる8層のGaN/AlN積層構造のバッファ層」を開示しており,引用発明1の「バッファ層」はシリコン基板とシリコン基板の上に形成された窒化物半導体を介在するという機能を有し(前記(2)ア(イ))ており,これと同一の機能を奏する引用発明2の「バッファ層」を採用して引用発明1を具体的に構成することは,当業者が容易になし得ることである。
イ 相違点2について
引用発明1において,アノードと裏面電極をオーミック接触させることが示唆されており(前記(2)ア(イ)【0041】)またカソードとドレインビアプラグを電気的に接続する際に接触抵抗を低減することは当業者が当然目指すべき課題である。そして,前記(4)で認定したように,ダイオードにおいてオーミック接続して接触抵抗を低減させるために,高濃度不純物層を電極側に隣接して配置することは,周知技術であるから,これを採用することは,当業者が容易に想到することである。
そして,前記周知技術を採用し,引用発明1において高濃度不純物層を形成する際に,引用文献4に開示されている(前記(4)イ(ア)【0089】)ように,ダイオードを構成する不純物層の濃度を変えることによりこれを実現することは当業者が容易になし得ることであり,すると,引用発明1において「カソード」は「アノード」の上方に配置される(前記(5)オ)から,「n型不純物の拡散層であるカソード」の電極側すなわちドレインビアプラグ側の不純物濃度を高くされたn型の高濃度不純物層が,「ｐ型不純物の拡散層であるアノード」に隣接するｐ型の高濃度不純物層よりも上方に配置されることになるのは当然であり,また,引用発明1において,ソース電極とドレイン電極の下方において,バッファ層はカソードの上側に形成され,ドレインビアプラグはカソードの上側に接しているから(前記(2)ア(ウ)),バッファ層は,ソース電極とドレイン電極の下方において,カソードのドレインビアピンプラグ側の不純物濃度を高くされたn型の高濃度不純物層によってカソードから離れて配置されることになるのも当然のことである。
(7)本願補正発明の効果について
本願補正発明の効果は,引用発明1及び2の構成及び引用文献3,4にみられるような周知技術から当業者が予測できる程度のもので,格別なものではない。
(8)まとめ
本願補正発明は,引用文献1及び2に記載された発明及び周知技術に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により,特許出願の際独立して特許を受けることができないものである。
3 むすび
したがって,本件補正は,特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので,同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明の特許性の有無について
1 本願発明について
平成27年12月1日にされた手続補正は前記のとおり却下された。
そして,本願の請求項1に係る発明(以下,「本願発明」という。)は,平成26年6月6日付け手続補正による補正がされた特許請求の範囲の請求項1に記載された,次のとおりのものと認める。(再掲)
「アノード及びカソードを含むダイオード,
前記カソードの上に形成された,複数の半導体層を含む遷移体,及び
前記遷移体の上に形成された,ソース及びドレインを含むトランジスタ,
を備え,
前記ダイオードは,
第1の導電型を有するアノード層と,
前記アノード層に隣接する前記第1の導電型の高濃度ドープ層と,
前記第1の導電型と反対の第2の導電型を有するカソード層と,
前記カソード層に隣接する前記第2の導電型の高濃度ドープ層と,
を含み,
前記ソースが第1の電気的接続部によって前記ダイオードに接続され,
前記ドレインが第2の電気的接続部によって前記ダイオードに接続されている,
複合半導体装置。」
2 引用発明1ないし3
(1)引用発明1
引用発明1は前記第2の2(2)のとおりである。
(2)引用発明2
引用発明2は前記第2の2(3)のとおりである。
(3)引用発明3
引用文献3には前記第2の2(4)アのとおりの記載があり,よって,引用文献3には次の発明(以下,「引用発明3」という。)が記載されていると認められる。
「ダイオードにおいて,n^(-)層のカソード電極側に隣接してn^(+)層を,ｐ^(-)領域のアノード電極側に隣接してｐ^(+)領域を配置し,オーミック接続すること。」
3 本願発明と引用発明1との対比
前記第2の2(5)アないしエ,カ及びキと同様であるから,本願発明と引用発明1とを対比すると,下記ア及びイの点で相違し,その余の点で一致するものと認められる。
ア 相違点1
本願発明の「遷移体」は「複数の半導体層を含む」のに対し,引用発明1の「バッファ層」については具体的な構成が開示されていない点。
イ 相違点2
本願発明の「ダイオード」は「前記アノード層に隣接する前記第1の導電型の高濃度ドープ層」及び「前記カソード層に隣接する前記第2の導電型の高濃度ドープ層」を含むのに対し,引用発明1は「前記アノード層に隣接する前記第1の導電型の高濃度ドープ層」及び「前記カソード層に隣接する前記第2の導電型の高濃度ドープ層」を含まない点。
4 相違点についての検討
(1)相違点1について
引用発明2は「GaN層およびAlN層からなる8層のGaN/AlN積層構造のバッファ層」を開示しており,引用発明1の「バッファ層」はシリコン基板とシリコン基板の上に形成された窒化物半導体を介在するという機能を有し(前記(2)ア(イ))ており,これと同一の機能を奏する引用発明2の「バッファ層」を採用して引用発明1を具体的に構成することは,当業者が容易になし得ることである。
(2)相違点2について
引用発明1において,アノードと裏面電極をオーミック接触させることが示唆されており(前記(2)ア(イ)【0041】)またカソードとドレインビアプラグを電気的に接続する際にもオーミック接触させるべきことは当業者が当然目指すべき設計事項である。そして,引用発明3には,オーミック接続するために,ダイオードのn型のカソードに隣接してn^(+)層を,ｐ型のアノードに隣接してｐ^(+)領域を配置することが開示されているから,引用発明1に引用発明3を採用して相違点2に係る構成を得ることは,当業者が容易に想到することである。
5 本願発明の効果について
本願発明の効果は,引用発明1ないし3から当業者が予測できる程度のもので,格別なものではない。
6 まとめ
以上のとおり,本願発明は,引用文献1ないし3に記載された発明に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により,特許を受けることができない。

第4 結言
したがって,本願の請求項1に係る発明は,特許法第29条第2項の規定により,特許を受けることができないから,その余の請求項について検討するまでもなく,本願は拒絶されるべきものである。

よって,結論のとおり審決する。
 
審理終結日 2016-09-29 
結審通知日 2016-10-04 
審決日 2016-10-17 
出願番号 特願2012-154895(P2012-154895)
審決分類 P 1 8・ 575- Z (H01L)
P 1 8・ 121- Z (H01L)
最終処分 不成立  
前審関与審査官 儀同 孝信  
特許庁審判長 鈴木 匡明
特許庁審判官 小田 浩
深沢 正志
発明の名称 集積されたダイオードを備える複合半導体装置  
代理人 杉村 憲司  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ