• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 特許、登録しない(前置又は当審拒絶理由) H01L
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H01L
管理番号 1332107
審判番号 不服2014-25241  
総通号数 214 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-10-27 
種別 拒絶査定不服の審決 
審判請求日 2014-12-09 
確定日 2017-09-06 
事件の表示 特願2012-500769「磁気結合が低減された集積回路インダクタ」拒絶査定不服審判事件〔平成22年 9月23日国際公開,WO2010/107430,平成24年 9月10日国内公表,特表2012-521089〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,平成21年3月18日を国際出願日とする出願であって,平成22年12月13日付けで特許法第184条の4第1項の規定による翻訳文の提出がなされ,平成24年3月16日付けで審査請求がなされるとともに手続補正書の提出がなされ,平成25年8月9日付けで拒絶理由の通知がなされ,同年11月5日付けで意見書及び手続補正書の提出がなされ,平成26年1月31日付けで最後の拒絶理由の通知がなされ,同年7月2日付けで意見書及び手続補正書の提出がなされ,同年8月15日付けで同年7月2日付け手続補正に対して補正の却下の決定がなされるとともに拒絶査定がなされた。
これに対して平成26年12月9日付けで拒絶査定不服審判の請求がなされるとともに手続補正書の提出がなされ,平成27年1月20日付けで上申書の提出がなされ,同年1月26日付けで上申書の提出がなされた。
そして,当審において,平成27年8月18日付けで拒絶理由の通知がなされ,同年9月7日付けで意見書及び手続補正書の提出がなされ,平成28年1月14日付けで拒絶理由の通知がなされ,同年6月15日付けで意見書及び手続補正書の提出がなされ,同年9月14日付けで最後の拒絶理由の通知がなされ,平成29年1月20日付けで意見書及び手続補正書の提出がなされたものである。


第2 補正の却下の決定

[補正の却下の決定の結論]

平成29年1月20日付けの手続補正書による補正を却下する。

[理由]

1 補正の内容
平成29年1月20日付けの手続補正(以下「本件補正」という。)は,補正前の特許請求の範囲の請求項1乃至6を,補正後の特許請求の範囲の請求項1乃至5に補正するものであり,そのうち補正前後の請求項1は,以下のとおりである。(注:下線は,審判請求人が,手続補正書に付したものである。)

(1)補正前の請求項1
「【請求項1】
集積回路インダクタ構造であって,
半導体基板上に形成され,第1のインダクタ要素に関連する直線状の合成磁束線の第1の方向を有する,第1のインダクタ要素と,
該第1のインダクタ要素に近接して該半導体基板上に形成され,第2のインダクタ要素に関連する直線状の合成磁束線の第2の方向を有する,少なくとも1つの第2のインダクタ要素とを含み,該第1のインダクタ要素及び第2のインダクタ要素は,該第1の方向と第2の方向との間に90°にほぼ等しい角度を作るように,互いに対して向き合い,
前記第1のインダクタ要素を構成する第1の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第1の方向と同じになるように,該第1の複数の導体ループの各導体ループが第1の経路に沿って配置され,前記第1の複数の導体ループ中の隣接する導体ループは,前記第1の経路に沿った方向に互いに部分的に重なった部分を有し,
前記第2のインダクタ要素を構成する第2の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第2の方向と同じになるように,該第2の複数の導体ループの各導体ループが第2の経路に沿って配置され,前記第2の複数の導体ループ中の隣接する導体ループは,前記第2の経路に沿った方向に互いに部分的に重なった部分を有している,集積回路インダクタ構造。」

(2)補正後の請求項1
「【請求項1】
集積回路インダクタ構造であって,
半導体基板上に形成され,第1のインダクタ要素に関連する直線状の合成磁束線の第1の方向を有する,第1のインダクタ要素と,
該第1のインダクタ要素に近接して該半導体基板上に形成され,第2のインダクタ要素に関連する直線状の合成磁束線の第2の方向を有する,少なくとも1つの第2のインダクタ要素とを含み,該第1のインダクタ要素及び第2のインダクタ要素は,該第1の方向と第2の方向との間に90°にほぼ等しい角度を作るように,互いに対して向き合い,
前記第1のインダクタ要素を構成する第1の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第1の方向と同じになるように,該第1の複数の導体ループの各導体ループが第1の経路に沿って配置され,前記第1の複数の導体ループ中の隣接する導体ループは,前記第1の経路に沿った方向に互いに部分的に重なった部分を有し,前記第1の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し,
前記第2のインダクタ要素を構成する第2の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第2の方向と同じになるように,該第2の複数の導体ループの各導体ループが第2の経路に沿って配置され,前記第2の複数の導体ループ中の隣接する導体ループは,前記第2の経路に沿った方向に互いに部分的に重なった部分を有し,前記第2の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有している,集積回路インダクタ構造。」

2 補正事項
本件補正では,本件補正前の請求項1は本件補正後の請求項1に対応し,本件補正前の請求項1と本件補正後の請求項1を比較すると,本件補正後の請求項1に係る本件補正には,以下の補正事項が含まれる。

(1)補正事項1
補正前の請求項1の「第1のインダクタ要素」について,「前記第1のインダクタ要素を構成する第1の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第1の方向と同じになるように,該第1の複数の導体ループの各導体ループが第1の経路に沿って配置され,前記第1の複数の導体ループ中の隣接する導体ループは,前記第1の経路に沿った方向に互いに部分的に重なった部分を有し」を,「前記第1のインダクタ要素を構成する第1の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第1の方向と同じになるように,該第1の複数の導体ループの各導体ループが第1の経路に沿って配置され,前記第1の複数の導体ループ中の隣接する導体ループは,前記第1の経路に沿った方向に互いに部分的に重なった部分を有し,前記第1の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し」とする補正。

(2)補正事項2
補正前の請求項1の「第2のインダクタ要素」について,「前記第2のインダクタ要素を構成する第2の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第2の方向と同じになるように,該第2の複数の導体ループの各導体ループが第2の経路に沿って配置され,前記第2の複数の導体ループ中の隣接する導体ループは,前記第2の経路に沿った方向に互いに部分的に重なった部分を有している」を,「前記第2のインダクタ要素を構成する第2の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第2の方向と同じになるように,該第2の複数の導体ループの各導体ループが第2の経路に沿って配置され,前記第2の複数の導体ループ中の隣接する導体ループは,前記第2の経路に沿った方向に互いに部分的に重なった部分を有し,前記第2の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有している」とする補正。

3 補正の適否
次に,補正事項1及び2について,補正の適否を検討する。

(1)補正事項1について
補正事項1により補正された部分は,国際出願日における国際特許出願の明細書若しくは図面(図面の中の説明に限る)の翻訳文,国際出願日における国際特許出願の請求の範囲の翻訳文(特許協力条約第19条(1)の規定に基づく補正後の請求の範囲の翻訳文が提出された場合にあっては,当該翻訳文)又は国際出願日における国際特許出願の図面(図面の中の説明を除く)(以下,翻訳文等という)の段落【0028】及び図5に記載されているものと認められるから,補正事項1は翻訳文等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではない。したがって,補正事項1は,翻訳文等に記載された事項の範囲内においてなされたものであるから,特許法第17条の2第3項に規定する要件を満たす。
また,補正事項1は,補正前の請求項1における「第1のインダクタ要素」の「複数の導体ループ」について,「前記第1の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し」たものであることを限定するものであるから,特許法第17条の2第5項第2号に掲げる,特許請求の範囲の減縮を目的とするものに該当する。そうすると,補正事項1は,特許法第17条の2第4項の規定に適合することは明らかであり,また,特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。

(2)補正事項2について
補正事項2により補正された部分は,翻訳文等の段落【0028】及び図5に記載されているものと認められるから,補正事項2は翻訳文等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではない。したがって,補正事項2は,翻訳文等に記載された事項の範囲内においてなされたものであるから,特許法第17条の2第3項に規定する要件を満たす。
また,補正事項2は,補正前の請求項1における「第2のインダクタ要素」の「複数の導体ループ」について,「前記第2の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し」たものであることを限定するものであるから,特許法第17条の2第5項第2号に掲げる,特許請求の範囲の減縮を目的とするものに該当する。そうすると,補正事項2は,特許法第17条の2第4項の規定に適合することは明らかであり,また,特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。

(3)補正事項の補正の適否のむすび
以上検討したとおり,本件補正は,特許法第17条の2第3項,第4項,及び第5項に規定する要件を満たす。

4 独立特許要件について
本件補正は,特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから,特許法第17条の2第6項において準用する同法第126条第7項の規定によって,本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が,特許出願の際独立して特許を受けることができるものであることを要する。
そこで,本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が,特許出願の際独立して特許を受けることができるものであるか(特許法第17条の2第6項において準用する同法第126条第7項の規定に適合するか)について,以下に検討する。

(1)補正後の発明
本願の請求項1乃至5に係る発明は,本件補正により補正された明細書,特許請求の範囲及び図面の記載からみて,その特許請求の範囲の請求項1乃至5に記載されている事項により特定されるとおりのものであり,そのうちの請求項1に係る発明(以下「本件補正発明」という。)は,上記1(2)に記載したとおりのものであり,再掲すると次のとおりである。
「集積回路インダクタ構造であって,
半導体基板上に形成され,第1のインダクタ要素に関連する直線状の合成磁束線の第1の方向を有する,第1のインダクタ要素と,
該第1のインダクタ要素に近接して該半導体基板上に形成され,第2のインダクタ要素に関連する直線状の合成磁束線の第2の方向を有する,少なくとも1つの第2のインダクタ要素とを含み,該第1のインダクタ要素及び第2のインダクタ要素は,該第1の方向と第2の方向との間に90°にほぼ等しい角度を作るように,互いに対して向き合い,
前記第1のインダクタ要素を構成する第1の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第1の方向と同じになるように,該第1の複数の導体ループの各導体ループが第1の経路に沿って配置され,前記第1の複数の導体ループ中の隣接する導体ループは,前記第1の経路に沿った方向に互いに部分的に重なった部分を有し,前記第1の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し,
前記第2のインダクタ要素を構成する第2の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第2の方向と同じになるように,該第2の複数の導体ループの各導体ループが第2の経路に沿って配置され,前記第2の複数の導体ループ中の隣接する導体ループは,前記第2の経路に沿った方向に互いに部分的に重なった部分を有し,前記第2の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有している,集積回路インダクタ構造。」

(2)最後の拒絶理由の概要
当審による平成28年9月14日付けの最後の拒絶理由の概要は,以下の通り。
この出願の請求項1?6に係る発明は,その出願前に日本国内又は外国において,頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
引 用 文 献 等 一 覧
1.特開平9-45866号公報
2.特開平6-61058号公報
3.特開2005-347286号公報

(3)当審の進歩性の判断
ア 引用文献
(ア)引用文献1の記載事項及び引用発明
平成28年9月14日付けの最後の拒絶理由において引用された特開平9-45866号公報(以下「引用文献1」という。)には,下記の事項が記載されている。
(1A)「【0003】
【発明が解決しようとする課題】スパイラル型インダクタは図2のように第1層配線4とスパイラル状の第2層配線5から構成されており,作成法が比較的簡単で径の大きなものが形成できるという利点がある。しかしインダクタのつくる磁力線は図2において紙面(基板面)に垂直であり,複数個のスパイラルインダクタを併設した場合,各インダクタのつくる磁力線は互いに平行となり,相互に干渉しやすくなる。特に図3の回路のように増幅用電界効果トランジスタ1の入力側および出力側にそれぞれスパイラル型インダクタ2,3を用いた場合,相互干渉によって特性が不安定になるなどの問題を起こしやすく,各スパイラルインダクタの距離を離すなど設計にあたり相互干渉を防ぐ考慮をしなければならなかった。
【0004】
【課題を解決するための手段】上記の問題は特に相互干渉してはならないインダクタについて互いに磁力線の向きを変えることにより相互干渉を低減することで解決される。
【0005】本発明の目的はこのため図4のような積層型とよばれるインダクタをスパイラル型インダクタと共に同一チップ上に集積する方法およびスパイラル型インダクタを基板主面から引き起こすことにより磁力線の向きを変えて相互干渉を低減する方法を提供することにある。
【0006】
【作用】積層型インダクタは図4のように第1層配線4と第2層配線5を相互に結線してインダクタを形成するもので,磁力線は図4に矢印で示したように紙面(基板面)に平行となるため,スパイラル型との相互干渉は非常に少なくなる。またスパイラル型インダクタも基板面から引き起こすことにより磁力線の向きが互いに平行でなくなり,相互干渉が低減し集積回路設計の自由度が増す。」
(1B)「【0007】
【実施例】図5は本発明の第1の実施例の集積回路の作成工程を示す図である。
【0008】まずGaAｓ基板6上にイオン注入法など周知の方法でマイクロ波用電界効果トランジスタ7を形成する(図5(a))。次にSiO_(2) 層8を形成した後,Aｕによる第1層の配線層9を形成する(図5(b))。この第1層配線9により,上面図を図7に示すように通常の配線の他,積層型およびスパイラル型インダクタの第1層配線9′を形成する。次いで層間絶縁膜としてSiO_(2) 層10およびポリイミド膜11を形成する(図5(c))。次にSiO_(2) 層10およびポリイミド膜11の所定の場所に孔開けをした後,Aｕの柱12を埋め込む(図6(a))。次いでAｕによる第2層配線層13を形成して各Aｕ柱12を接続するとともにスパイラル型インダクタ14および積層型インダクタ15を形成する(図6(b))。
【0009】以上のような工程で図8の上面図に示すようにスパイラル型インダクタ14と積層型インダクタ15を同一チップ上に集積することができる。ポリイミド膜11により第1層配線と第2層配線の間隔を大きくすることができ,これにより積層型インダクタの径を増大することができた。」
(1C)図4には,積層型インダクタが,直線状の磁力線を有し,複数の第1層配線4と複数の第2層配線5を備えたものであり,複数の第1層配線と複数の第2層配線の各々の一端及び各々の他端がそれぞれ前記磁力線に平行な直線上に配置された構成であることが記載されている。
(1D)図7には,積層型インダクタ15として,平行に配置された複数の長さが略等しい第1層配線の各一端および各他端がそれぞれ直線上に配置された構成が記載されている。
(1E)図6(b)には,GaAｓ基板上にマイクロ波用電界効果トランジスタ7を介して積層型インダクタ15及びスパイラル型インダクタ14を形成した構成が記載されている。また,積層型インダクタ15として,複数の第1層配線のそれぞれが,柱12を介してポリイミド膜11上の複数の第2層配線13に接続した構成が記載されている。
(1F)図8には,積層型インダクタ15として,第1層配線の一端は,第2層配線の一端に接続され,該第1層配線の他端は隣接する他の第2層配線の他端に接続され,該第2層配線の他端は隣接する他の第1層配線の他端に接続された構成が記載されていると認められる。
ここで,上記の記載について以下の事項を検討する。
(1G)集積回路の構成について
上記(1B)には,集積回路である第1の実施例において,積層型インダクタ及びスパイラル型インダクタを形成することが記載され,上記(1E)から図6(b)には,GaAｓ基板上に積層型インダクタ15及びスパイラル型インダクタ14を形成した構成が記載されている。
よって,引用文献1には,「集積回路のGaAｓ基板上に形成された積層型インダクタ及びスパイラル型インダクタ」が記載されている。
(1H)積層型インダクタとスパイラル型インダクタの関係について
上記(1A)には,相互干渉してはならないインダクタについて互いに磁力線の向きを変えることにより相互干渉を低減すること,スパイラル型インダクタの磁力線が紙面(基板面)に垂直であり,積層型インダクタの磁力線が紙面(基板面)に平行であることが記載されている。
よって,引用文献1には,「相互干渉を低減するために,前記スパイラル型インダクタの磁力線が基板面に垂直とし,前記積層型インダクタの磁力線が基板面に平行」とされることが記載されている。
(1I)積層型インダクタの構成について
積層型インダクタの構成については,上記(1C)から図4に,直線状の磁力線を有し,複数の第1層配線4と複数の第2層配線5を備えたものであること,複数の第1層配線と複数の第2層配線の各々の一端及び各々の他端はそれぞれ前記磁力線に平行な直線上に配置された構成であることが記載され,上記(1D)から図7に,平行に配置された複数の長さが略等しい第1層配線の各一端および各他端がそれぞれ直線上に配置された構成であることが記載され,上記(1E)から図6(b)に,複数の第1層配線のそれぞれが,柱12を介してポリイミド膜11上の複数の第2層配線13に接続した構成であることが記載され,上記(1F)から図8に,第1層配線の一端は,第2層配線の一端に接続され,該第1層配線の他端は隣接する他の第2層配線の他端に接続され,該第2層配線の他端は隣接する他の第1層配線の他端に接続された構成であることが,それぞれ記載されている。
よって,引用文献1には,「積層型インダクタは,直線状の磁力線を有し,複数の第1層配線と複数の第2層配線を備え,第1層配線の一端を第2層配線の一端に柱で接続し,該第1層配線の他端を該第2層配線と隣接する他の第2層配線の他端に柱で接続し,該第2層配線の他端を該第1層配線と隣接する他の第1層配線の他端に柱で接続しており,前記複数の第1層配線と前記複数の第2層配線の各々の一端及び各々の他端がそれぞれ前記磁力線に平行な直線上に配置された構成であること。」が記載されていると認められる。
(1J)以上から,引用文献1には,下記の発明(以下「引用発明」という。)が記載されているものと認められる。
「集積回路のGaAｓ基板上に形成された積層型インダクタ及びスパイラル型インダクタであって,
相互干渉を低減するために,前記スパイラル型インダクタの磁力線が基板面に垂直とし,前記積層型インダクタの磁力線が基板面に平行とされ,
前記積層型インダクタは,直線状の磁力線を有し,複数の第1層配線と複数の第2層配線を備え,第1層配線の一端を第2層配線の一端に柱で接続し,該第1層配線の他端を該第2層配線と隣接する他の第2層配線の他端に柱で接続し,該第2層配線の他端を該第1層配線と隣接する他の第1層配線の他端に柱で接続しており,前記複数の第1層配線と前記複数の第2層配線の各々の一端及び各々の他端がそれぞれ前記磁力線に平行な直線上に配置された構成であること。」
(イ)引用文献2の記載事項
平成28年9月14日付けの最後の拒絶理由において引用された特開平6-61058号公報(以下「引用文献2」という。)には,下記の事項が記載されている。
(2A)「【0004】
【発明が解決しようとする課題】叙上のインダクタ21はインダクタンスを大きくするためには,渦巻状の巻き数を多くしなければならない。しかし,巻き数を多くすると,外周にいく程導電配線膜が長くなり,半導体基板22表面の広い面積を占有することになる。このためMMICの小型化が困難となり,それに伴い低コスト化も困難になる。
【0005】本発明では,かかる問題を解消し,しかも微小な面積で高インダクタンスがえられるインダクタの構造を提供し,小型化した半導体集積回路装置を提供することを目的とする。」
(2B)「【0016】
【発明の効果】本発明によれば,コイル部分を基板の表面に対して垂直方向に導電配線膜を積層してインダクタを形成しているため,巻き数を増やしても,面積的には変わらず,微小な面積で高インダクタンスがえられる。」
(2C)図1には,GaAｓの半導体基板2上に第1の導電配線膜3aと,第1の導電配線膜3a上に第1の層間絶縁膜4aを介して第1の導電配線膜3aと半導体基板2に対して垂直方向で重なる第2の導電配線膜3bと,第2の導電配線膜3b上に第2の層間絶縁膜4bを介して第2の導電配線膜3bと半導体基板2に対して垂直方向で重なる第3の導電配線膜3cから構成されたインダクタ1の構成が記載されている。
(2D)図2には,矩形ループ状の第1の導電配線膜3a,第1の導電配線膜3a上に平面視で第1の導電配線膜3aに重なる矩形ループ状の第2の導電配線膜3b,及び第2の導電配線膜3b上に平面視で第2の導電配線膜3bに重なる矩形ループ状の第3の導電配線膜3c,並びに第1の導電配線膜3aと第2の導電配線膜3bに対して垂直に設けられ,両者を接続してインダクタのループを形成する接続配線5a,及び第2の導電配線膜3bと第3の導電配線膜3cに対して垂直に設けられ,両者を接続してインダクタのループを形成する接続配線5bから構成されたインダクタ1が記載されている。
(2E)図1及び図2から,第1の導電配線膜3a,第2の導電配線膜3b及び第3の導電配線膜3cは,いずれも,半導体基板上に平行に積層されるので,第1の導電配線膜3a,第2の導電配線膜3b及び接続配線5aにより構成されるインダクタ1のループ,並びに第2の導電配線膜3b,第3の導電配線膜3c及び接続配線5bにより構成されるインダクタ1のループ,それぞれによる磁力線は,いずれも,半導体基板に対して垂直なものとなることは明らかである。
よって,上記記載から引用文献2には,下記の事項が記載されていると認められる。
「渦巻状のインダクタは,インダクタンスを大きくするには,渦巻状の巻き数を多くしなければならず,半導体基板表面の広い面積を占有することになるので,GaAｓ半導体基板上に,矩形ループ状の第1の導電配線膜3a,第1の導電配線膜3a上に平面視で第1の導電配線膜3aに重なる矩形ループ状の第2の導電配線膜3b,及び第2の導電配線膜3b上に平面視で第2の導電配線膜3bに重なる矩形ループ状の第3の導電配線膜3c,並びに第1の導電配線膜3aと第2の導電配線膜3bに対して垂直に設けられ,両者を接続してループを形成する接続配線5a,及び第2の導電配線膜3bと第3の導電配線膜3cに対して垂直に設けられ,両者を接続してループを形成する接続配線5bによりインダクタを構成することで,微少な面積で高インダクタンスが得られること。」

イ 本件補正発明と引用発明との対比
(ア)引用発明の「積層型インダクタ」及び「スパイラル型インダクタ」は,「集積回路のGaAｓ基板上に形成され」たものであり,引用発明の「積層型インダクタ」は,「直線状の磁力線を有」するものである。
そうすると,引用発明の「積層型インダクタ」及び「スパイラル型インダクタ」は,下記の相違点を除いて本件補正発明の「集積回路インダクタ構造」に相当し,引用発明の「積層型インダクタ」は,本件補正発明の「半導体基板上に形成され,第1のインダクタ要素に関連する直線状の合成磁束線の第1の方向を有する,第1のインダクタ要素」に相当する。
(イ)引用発明では,「相互干渉を低減するために,前記スパイラル型インダクタの磁力線が基板面に垂直とし,前記積層型インダクタの磁力線が基板面に平行とされ」ているので,引用発明の「スパイラル型インダクタ」は本件補正発明の「第2のインダクタ要素」に対応するものである。
そして,引用文献1の図6(b)には,積層型インダクタ15とスパイラル型インダクタ14がマイクロ波用電界効果トランジスタ7を介して形成されているので,両者はGaAｓ基板上において近接して形成されているといえ,また,引用発明の「スパイラル型インダクタの磁力線」は基板面に垂直であるから,引用発明の「スパイラル型インダクタ」は,下記の相違点を除いて,本件補正発明の「該第1のインダクタ要素に近接して該半導体基板上に形成され,第2のインダクタ要素に関連する直線状の合成磁束線の第2の方向を有する,少なくとも1つの第2のインダクタ要素」に相当する。
(ウ)引用発明では,「相互干渉を低減するために,前記スパイラル型インダクタの磁力線が基板面に垂直とし,前記積層型インダクタの磁力線が基板面に平行とされ」ているので,引用発明も本件補正発明の「該第1のインダクタ要素及び第2のインダクタ要素は,該第1の方向と第2の方向との間に90°にほぼ等しい角度を作るように,互いに対して向き合」う構成になっていると認められる。
(エ)引用発明の「積層型インダクタ」は,「直線状の磁力線を有し,複数の第1層配線と複数の第2層配線を備え,第1層配線の一端を第2層配線の一端に柱で接続し,該第1層配線の他端を該第2層配線と隣接する他の第2層配線の他端に柱で接続し,該第2層配線の他端を該第1層配線と隣接する他の第1層配線の他端に柱で接続しており,前記複数の第1層配線と前記複数の第2層配線の各々の一端及び各々の他端がそれぞれ前記磁力線に平行な直線上に配置された構成であること」から,ある第1層配線の他端を積層インダクタを構成する1つのループの始点とすると,該第1層配線は一端で柱を介して第2層配線の一端に接続され,該第2層配線の他端は柱を介して該第1層配線に隣接する他の第1層配線の他端をループの終点として接続されることになる。
そして,引用発明では,「前記複数の第1層配線と前記複数の第2層配線の各々の一端及び各々の他端がそれぞれ前記磁力線に平行な直線上に配置され」ているので,引用発明の「積層型インダクタ」を構成する各ループは,直線状の磁力線に沿って配置されていることになる。
さらに,ループの始点と終点となる第1層配線の他端が「直線上に配置」されたものであることを踏まえれば,磁力線方向から積層型インダクタを見た場合には,複数のループが互いに重なり,かつ,ループの始点と終点が同じ位置になるように配置されているといえる。
よって,引用発明の「積層型インダクタ」も,本件補正発明の「前記第1のインダクタ要素を構成する第1の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第1の方向と同じになるように,該第1の複数の導体ループの各導体ループが第1の経路に沿って配置され,前記第1の複数の導体ループ中の隣接する導体ループは,前記第1の経路に沿った方向に互いに部分的に重なった部分を有し,前記第1の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有し」た構成になっているものと認められる。
(オ)そうすると,本件補正発明は,下記の(カ)の点で引用発明と一致し,下記の(キ)の点で引用発明と相違する。
(カ)一致点
「集積回路インダクタ構造であって,
半導体基板上に形成され,第1のインダクタ要素に関連する直線状の合成磁束線の第1の方向を有する,第1のインダクタ要素と,
該第1のインダクタ要素に近接して該半導体基板上に形成され,第2のインダクタ要素に関連する直線状の合成磁束線の第2の方向を有する,少なくとも1つの第2のインダクタ要素とを含み,該第1のインダクタ要素及び第2のインダクタ要素は,該第1の方向と第2の方向との間に90°にほぼ等しい角度を作るように,互いに対して向き合い,
前記第1のインダクタ要素を構成する第1の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第1の方向と同じになるように,該第1の複数の導体ループの各導体ループが第1の経路に沿って配置され,前記第1の複数の導体ループ中の隣接する導体ループは,前記第1の経路に沿った方向に互いに部分的に重なった部分を有し,前記第1の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有している,集積回路インダクタ構造。」
(キ)相違点
本件補正発明の「第2のインダクタ要素」は,「前記第2のインダクタ要素を構成する第2の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第2の方向と同じになるように,該第2の複数の導体ループの各導体ループが第2の経路に沿って配置され,前記第2の複数の導体ループ中の隣接する導体ループは,前記第2の経路に沿った方向に互いに部分的に重なった部分を有し,前記第2の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有している」のに対し,引用発明の「スパイラル型インダクタ」はそのような構成ではない点。

ウ 進歩性の判断
(ア)相違点について
引用発明の「積層型インダクタ」及び「スパイラル型インダクタ」は,半導体基板上に形成された集積回路の構成要素であるところ,一般に集積回路では,各構成要素の小型化や省スペース化が求められているので,引用発明においても,「スパイラル型インダクタ」の小型化及び省スペース化を図ることが求められていると認められる。
そして,上記ア(イ)のとおり,引用発明の「スパイラル型インダクタ」と同じく,集積回路のGaAｓ半導体基板上に形成され,磁力線が半導体基板面に垂直となるインダクタについて,引用文献2には,下記の事項が記載されていると認められる。
「渦巻状のインダクタは,インダクタンスを大きくするには,渦巻状の巻き数を多くしなければならず,半導体基板表面の広い面積を占有することになるので,GaAｓ半導体基板上に,矩形ループ状の第1の導電配線膜3a,第1の導電配線膜3a上に平面視で第1の導電配線膜3aに重なる矩形ループ状の第2の導電配線膜3b,及び第2の導電配線膜3b上に平面視で第2の導電配線膜3bに重なる矩形ループ状の第3の導電配線膜3c,並びに第1の導電配線膜3aと第2の導電配線膜3bに対して垂直に設けられ,両者を接続してループを形成する接続配線5a,及び第2の導電配線膜3bと第3の導電配線膜3cに対して垂直に設けられ,両者を接続してループを形成する接続配線5bによりインダクタを構成することで,微少な面積で高インダクタンスが得られること。」
ここで,引用文献2に記載のインダクタにおけるループについて検討すると,ループを構成する第1の導電配線膜3a,第2の導電配線膜3b及び第3の導電配線膜3cは,平面視で重なるように積層され,ループを構成する接続配線5a及び5bは,第1の導電配線膜3a,第2の導電配線膜3b及び第3の導電配線膜3cに対して垂直に設けられるので,第1の導電配線膜3a,第2の導電配線膜3b及び接続配線5aにより構成されるループ,及び第2の導電配線膜3b,第3の導電配線膜3c及び接続配線5bにより構成されるループそれぞれの磁力線の方向が,第1の導電配線膜3a,第2の導電配線膜3b及び第3の導電配線膜3cの積層方向と同じであることは明らかである。
また,上記二つのループは,第1の導電配線膜3a,第2の導電配線膜3b及び第3の導電配線膜3cの積層方向に互いに重なった部分を有しており,各ループの始点及び終点は,平面視において同じ位置にあると認められる。
そうすると,引用発明は,集積回路自体のさらなる小型化や,用途に応じたスパイラル型インダクタの高インダクタンス化への対応が求められるものであり,その際に,引用文献2の記載に接した当業者であれば,引用発明の「スパイラル型インダクタ」を小型化に適した引用文献2に記載されたインダクタの構成とすることは,容易に想到し得たものである。
そして,引用発明において,「スパイラル型インダクタ」の代わりに引用文献2に記載されたインダクタによりインダクタを構成した場合には,インダクタを構成するループは,隣接するループが積層された方向に互いに重なった部分を有し,かつ,ループの始点及び終点が平面視において同じ位置になることから,引用発明は相違点である,
「前記第2のインダクタ要素を構成する第2の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第2の方向と同じになるように,該第2の複数の導体ループの各導体ループが第2の経路に沿って配置され,前記第2の複数の導体ループ中の隣接する導体ループは,前記第2の経路に沿った方向に互いに部分的に重なった部分を有し,前記第2の複数の導体ループの各導体ループがループの始点及び終点がほぼ同じ位置を有している」
構成を備えたものとなる。
(イ)本件補正発明の作用効果について
本件補正発明の作用効果も,引用発明,引用文献2の記載事項から当業者が予測できる範囲のものである。

(4)小括
よって,本件補正発明は,引用発明,引用文献2の記載事項から当業者が容易に発明をすることができたものであり,特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものであるから,本件補正は,特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので,同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。


第3 補正却下の決定を踏まえた検討

1 本願発明
平成29年1月20日付けの手続補正は,上記のとおり却下されたので,本願に係る発明は,平成28年6月15日付け手続補正書の特許請求の範囲の請求項1乃至6に記載されている事項により特定されるとおりのものであり,そのうちの請求項1に係る発明(以下「本願発明」という。)は,上記第2の1(1)に記載したとおりのものであり,再掲すると次のとおりである。
「集積回路インダクタ構造であって,
半導体基板上に形成され,第1のインダクタ要素に関連する直線状の合成磁束線の第1の方向を有する,第1のインダクタ要素と,
該第1のインダクタ要素に近接して該半導体基板上に形成され,第2のインダクタ要素に関連する直線状の合成磁束線の第2の方向を有する,少なくとも1つの第2のインダクタ要素とを含み,該第1のインダクタ要素及び第2のインダクタ要素は,該第1の方向と第2の方向との間に90°にほぼ等しい角度を作るように,互いに対して向き合い,
前記第1のインダクタ要素を構成する第1の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第1の方向と同じになるように,該第1の複数の導体ループの各導体ループが第1の経路に沿って配置され,前記第1の複数の導体ループ中の隣接する導体ループは,前記第1の経路に沿った方向に互いに部分的に重なった部分を有し,
前記第2のインダクタ要素を構成する第2の複数の導体ループの各々の中心を通る磁束線の方向がいずれも前記第2の方向と同じになるように,該第2の複数の導体ループの各導体ループが第2の経路に沿って配置され,前記第2の複数の導体ループ中の隣接する導体ループは,前記第2の経路に沿った方向に互いに部分的に重なった部分を有している,集積回路インダクタ構造。」

2 引用文献
これに対して,当審の最後の拒絶理由に引用された引用文献の記載事項及び引用発明は,上記第2の4(3)アに記載したとおりである。

3 対比・判断
本願発明は,上記第2の3で検討した本件補正発明における限定を省いたものである。
そうすると,本願発明の構成要素を全て含み,さらに特定の点に限定を施したものに相当する本件補正発明が,上記第2の4に記載したとおり,引用発明,引用文献2の記載事項に基いて,当業者が容易に発明をすることができたものであるから,本願発明も,同様の理由により,引用発明,引用文献2の記載事項に基いて,当業者が容易に発明をすることができたものである。

4 むすび
以上のとおり,本願発明は,当業者が引用発明,引用文献2の記載事項に基いて容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
したがって,本件は,他の請求項について検討するまでもなく,拒絶されるべきものである。
よって,結論のとおり審決する。
 
審理終結日 2017-04-04 
結審通知日 2017-04-11 
審決日 2017-04-24 
出願番号 特願2012-500769(P2012-500769)
審決分類 P 1 8・ 121- WZ (H01L)
P 1 8・ 575- WZ (H01L)
最終処分 不成立  
前審関与審査官 樫本 剛  
特許庁審判長 河口 雅英
特許庁審判官 須藤 竜也
飯田 清司
発明の名称 磁気結合が低減された集積回路インダクタ  
代理人 古谷 聡  
代理人 西山 清春  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ