• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 一部申し立て 2項進歩性  H01L
管理番号 1333222
異議申立番号 異議2017-700015  
総通号数 215 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 2017-11-24 
種別 異議の決定 
異議申立日 2017-01-10 
確定日 2017-09-08 
異議申立件数
訂正明細書 有 
事件の表示 特許第5975940号発明「炭化珪素半導体装置の製造方法」の特許異議申立事件について、次のとおり決定する。 
結論 特許第5975940号の明細書及び特許請求の範囲を訂正請求書に添付された訂正明細書及び特許請求の範囲のとおり,訂正後の請求項〔3-10〕について訂正することを認める。 特許第5975940号の請求項3ないし5,8ないし10に係る特許を維持する。 
理由 第1 手続の経緯
特許第5875940号の請求項1ないし10に係る特許についての出願は,平成25年6月21日に特許出願され,平成28年7月29日にその特許権の設定登録がされ,その後,その請求項3-5及び請求項8-10に係る特許について,特許異議申立人番場大円により特許異議の申立てがされ,平成29年4月17日付けで取消理由が通知され,その指定期間内である平成29年6月15日に意見書及び訂正請求書が提出され,その訂正請求に対して特許異議申立人番場大円から平成29年7月25日に意見書が提出されたものである。


第2 訂正の適否についての判断
1 訂正の内容
平成29年6月15日に提出された訂正請求書による訂正(以下「本件訂正」という。)は明細書及び特許請求の範囲を訂正することを求めるものであって,その内容は以下のとおりである。
(1)訂正事項1
特許請求の範囲の請求項3に,
「(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と,
(b)前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,
前記工程(a)は,前記炭化珪素半導体基板の裏面において金属膜を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり,
前記工程(b)が,前記金属膜を用いて熱処理を行い,オーミック接合を形成する工程であり,
(c)前記工程(b)の前に,前記炭化珪素半導体基板の端部をべべリングする工程をさらに備えることを特徴とする,
炭化珪素半導体装置の製造方法。」
とあるのを,
「(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と,
(b)前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,
前記工程(a)は,前記炭化珪素半導体基板の裏面において金属膜を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり,
前記工程(b)が,前記金属膜を用いて熱処理を行い,オーミック接合を形成する工程であり,
(c)前記工程(b)の前に,前記炭化珪素半導体基板の端部をべべリングする工程をさらに備えることを特徴とする,
炭化珪素半導体装置の製造方法。」
と訂正する(請求項3の記載を引用する請求項4,9及び10も同様に訂正する。)。

(2)訂正事項2
特許請求の範囲の請求項5に,
「(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と,
(b)前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,
前記工程(a)は,前記炭化珪素半導体基板のおもて面において,絶縁膜を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり,
(c)前記工程(a)の後,前記工程(b)の前に,前記炭化珪素半導体基板の裏面において,金属膜を形成する工程をさらに備えることを特徴とする,
炭化珪素半導体装置の製造方法。」
とあるのを,
「(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と,
(b)前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,
前記工程(a)は,前記炭化珪素半導体基板のおもて面において,絶縁膜を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり,
(c)前記工程(a)の後,前記工程(b)の前に,前記炭化珪素半導体基板の裏面において,金属膜を形成する工程をさらに備えることを特徴とする,
炭化珪素半導体装置の製造方法。」
と訂正する(請求項5の記載を引用する請求項6-10も同様に訂正する。)。

(3)訂正事項3
発明の詳細な説明の段落【0019】に,
「(b)前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,前記工程(a)は,前記炭化珪素半導体基板の裏面において金属膜を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり,」
とあるのを,
「(b)前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,前記工程(a)は,前記炭化珪素半導体基板の裏面において金属膜を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり,」
と訂正する。

(4)訂正事項4
発明の詳細な説明の段落【0019】に,
「(b)前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,前記工程(a)は,前記炭化珪素半導体基板のおもて面において,絶縁膜を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり,」
とあるのを,
「(b)前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,前記工程(a)は,前記炭化珪素半導体基板のおもて面において,絶縁膜を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり,」
と訂正する

2 訂正の目的の適否,一群の請求項,新規事項の有無,特許請求の範囲の拡張・変更,及び,独立特許要件違反の存否
(1)訂正事項1について
ア 訂正の目的の適否
訂正事項1は,請求項3における「前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程」を,「前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態」で行われる工程であると特定することで限定する訂正である。
そして,請求項3の記載を引用する請求項4,9及び10についても,同様の限定をするように訂正するものである。
したがって,訂正事項1に係る訂正は,特許法第120条の5第2項ただし書第1号に掲げる特許請求の範囲の減縮を目的とするものと認められる。

イ 新規事項の有無
本件の願書に最初に添付した明細書(以下「当初明細書」という。)における段落【0020】には「本発明の上記態様によれば,炭化珪素半導体基板の端部を露出させた状態で,裏面オーミックを形成することができるため,裏面オーミックを形成する際の基板割れを抑制することができる。」と記載されており,また,同段落【0030】には「図1においては,SiC基板の裏面オーミックを形成するため熱処理する際,少なくとも基板エッジのべべリング加工が施された部分に関して金属または酸化膜等が除膜され,あるいは膜が形成されず,SiC基板が露出している状態が示されている。」と,同段落【0057】?【0058】には「このような熱酸化膜で被覆された状態で1000℃程度の急峻加熱をすると,基板エッジにおける,SiC基板と熱酸化膜とによるストレスが局所的に不安定な状態となり,熱酸化膜に亀裂が入ることも予想される。」ので「これを抑制するためには,基板エッジ部に形成された熱酸化膜を除去した状態で加熱することが望ましい。」と記載されている。
そして,訂正事項1に係る訂正は,当初明細書における上記の各記載に基づくものと認められる。
したがって,訂正事項1に係る訂正は,願書に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内でなされたものであるから,特許法第120条の5第9項で準用する第126条第5項の規定に適合する。

ウ 特許請求の範囲の拡張・変更
訂正事項1は,第2の2(1)アで述べたとおり特許請求の範囲の減縮を目的とし,発明の課題や目的を変更する訂正でないから,実質上特許請求の範囲を拡張し,又は変更するものでない。
したがって,訂正事項1に係る訂正は,特許法第120条の5第9項で準用する第126条第6項の規定に適合する。

エ 独立特許要件
本件の請求項4,請求項9及び請求項10は請求項3の記載を引用しているところ,本件の特許異議申立は請求項3-5及び請求項8-10に係る特許についてなされている。
したがって,訂正事項1に関して,特許法第120条の5第9項で読み替えて準用する同法第126条第7項に規定される独立特許要件は課されない。

(2)訂正事項2について
ア 訂正の目的の適否
訂正事項2は,請求項5における「前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程」を,「前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態」で行われる工程であると特定することで限定する訂正である。
そして,請求項5の記載を引用する請求項6-10についても,同様の限定をするように訂正するものである。
したがって,訂正事項2に係る訂正は,特許法第120条の5第2項ただし書第1号に掲げる特許請求の範囲の減縮を目的とするものと認められる。

イ 新規事項の有無
第2の2(1)イで記載したと同じ理由により,訂正事項2に係る訂正は,願書に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内でなされたものであるから,特許法第120条の5第9項で準用する第126条第5項の規定に適合する。

ウ 特許請求の範囲の拡張・変更
訂正事項2は,第2の2(2)アで述べたとおり特許請求の範囲の減縮を目的とし,発明の課題や目的を変更する訂正でないから,実質上特許請求の範囲を拡張し,又は変更するものでない。
したがって,訂正事項2に係る訂正は,特許法第120条の5第9項で準用する第126条第6項の規定に適合する

エ 独立特許要件
(ア)本件の請求項6-10は請求項5の記載を引用しているところ,本件の特許異議申立は,請求項3-5及び請求項8-10に係る特許についてなされている。
すなわち,訂正前の請求項6及び7に対しては特許異議の申立てはなされていないので,訂正前の請求項5を引用する請求項6及び7に係る訂正事項2については,特許法第120条の5第9項で読み替えて準用する同法第126条第7項の規定により,訂正後の請求項5を引用する請求項6及び7に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものでなければならない。
(イ)訂正後の請求項6に係る発明は,訂正後の請求項5を引用するとともに,「前記工程(c)が,環状にパターニングされた前記金属膜を形成する工程である」ものである。
また,訂正後の請求項7に係る発明は,訂正後の請求項5を引用するとともに,「前記工程(c)が,不連続部分を有する環状にパターニングされた前記金属膜を形成する工程である」ものである。
そして,訂正後の請求項5における「工程(c)」は,「前記炭化珪素半導体基板の裏面において,金属膜を形成する工程」である。
したがって,訂正後の請求項6に係る発明は「前記炭化珪素半導体基板の裏面において,金属膜を形成する工程」が「環状にパターニングされた前記金属膜を形成する工程である」という発明特定事項を有する発明であり,訂正後の請求項7に係る発明は「前記炭化珪素半導体基板の裏面において,金属膜を形成する工程」が「不連続部分を有する環状にパターニングされた前記金属膜を形成する工程である」という発明特定事項を有する発明である。
(ウ)これに対して,上記の「前記炭化珪素半導体基板の裏面」において「環状にパターニングされた前記金属膜を形成する」こと,あるいは,「前記炭化珪素半導体基板の裏面」において「不連続部分を有する環状にパターニングされた前記金属膜を形成する」ことは,異議申立人が提出した甲第1号証ないし甲第7号証のいずれにも記載も示唆もされていないから,訂正後の請求項6及び7に係る発明は,甲第1号証ないし甲第7号証のそれぞれに記載された発明に基づいて,当業者が容易に想到し得たものであるということはできない。
さらに,他に,訂正後の請求項6及び7に係る発明が,特許出願の際独立して特許を受けることができないとする理由があるとは認められない。
(エ)したがって,訂正事項2は,特許法第120条の5第9項で読み替えて準用する同法第126条第7項の規定に適合する。

(3)訂正事項3について
ア 訂正の目的の適否
訂正事項3に係る訂正は,訂正事項1の訂正に伴い,発明の詳細な説明の段落【0019】の記載を訂正後の請求項3の記載に整合させたものである。
したがって,訂正事項3に係る訂正は,特許法第120条の5第2項ただし書第3号に掲げる明瞭でない記載の釈明を目的とするものと認められる。

イ 新規事項の有無
第2の2(1)イで記載したと同じ理由により,訂正事項3に係る訂正は,願書に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内でなされたものであるから,特許法第120条の5第9項で準用する第126条第5項の規定に適合する。

ウ 特許請求の範囲の拡張・変更
訂正事項3に係る訂正が,特許法第120条の5第9項で準用する第126条第6項の規定に適合することは明らかである。

(4)訂正事項4について
ア 訂正の目的の適否
訂正事項4に係る訂正は,訂正事項2の訂正に伴い,発明の詳細な説明の段落【0019】の記載を訂正後の請求項5の記載に整合させたものである。
したがって,訂正事項4に係る訂正は,特許法第120条の5第2項ただし書第3号に掲げる明瞭でない記載の釈明を目的とするものと認められる。

イ 新規事項の有無
第2の2(2)イで記載したと同じ理由により,訂正事項4に係る訂正は,願書に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内でなされたものであるから,特許法第120条の5第9項で準用する第126条第5項の規定に適合する。

ウ 特許請求の範囲の拡張・変更
訂正事項4に係る訂正が,特許法第120条の5第9項で準用する第126条第6項の規定に適合することは明らかである。

(5)一群の請求項について
訂正前の請求項3-10について,請求項4,9及び10はそれぞれ請求項3の記載を引用しており,請求項6-10はそれぞれ請求項5の記載を引用している。
したがって,請求項3-10は,訂正事項1または訂正事項2に係る訂正に連動して訂正されるものであり,一体として扱うべきものであるから,特許法第120条の5第4項に規定する一群の請求項である。
そして,訂正事項1及び2に係る各訂正は,一群の請求項ごとに請求されたものであり,特許法第120条の5第4項の規定に適合する。
また,訂正事項1及び2に係る訂正は,一群の請求項のすべてについて請求されたものであり,特許法第120条の5第9項において準用する同法第126条第4項の規定に適合する。

3 小括
以上のとおりであるから,本件訂正請求による訂正は特許法第120条の5第2項ただし書第1号及び第3号に掲げる事項を目的とするものであり,かつ,同条第4項,同条第9項において準用する同法第126条第4項から第6項までの規定,及び,同条第9項で読み替えて準用する同法第126条第7項の規定に適合するので,訂正後の請求項〔3-10〕について訂正を認める。


第3 特許異議の申立てについて
1 本件発明
本件訂正請求により訂正された請求項3-5及び請求項8-10に係る発明(以下「本件発明3」ないし「本件発明5」,及び,「本件発明8」ないし「本件発明10」という。)は,その特許請求の範囲の請求項3ないし5,及び,請求項8ないし10に記載された次の事項により特定されるとおりのものである。
(1)本件発明3
「【請求項3】
(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と,
(b)前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,
前記工程(a)は,前記炭化珪素半導体基板の裏面において金属膜を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり,
前記工程(b)が,前記金属膜を用いて熱処理を行い,オーミック接合を形成する工程であり,
(c)前記工程(b)の前に,前記炭化珪素半導体基板の端部をべべリングする工程をさらに備えることを特徴とする,
炭化珪素半導体装置の製造方法。」

(2)本件発明4
「【請求項4】
(d)前記工程(c)の後,前記工程(b)の前に,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部において犠牲酸化膜を形成し,当該犠牲酸化膜を除去する工程をさらに備えることを特徴とする,
請求項1から請求項3のうちのいずれか1項に記載の炭化珪素半導体装置の製造方法。」

(3)本件発明5
「【請求項5】
(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と,
(b)前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,
前記工程(a)は,前記炭化珪素半導体基板のおもて面において,絶縁膜を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり,
(c)前記工程(a)の後,前記工程(b)の前に,前記炭化珪素半導体基板の裏面において,金属膜を形成する工程をさらに備えることを特徴とする,
炭化珪素半導体装置の製造方法。」

(4)本件発明8
「【請求項8】
(d)前記工程(b)の前に,前記炭化珪素半導体基板の端部をべべリングする工程とをさらに備えることを特徴とする,
請求項5から請求項7のうちのいずれか1項に記載の炭化珪素半導体装置の製造方法。」

(5)本件発明9
「【請求項9】
前記工程(a)が,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部に形成された前記膜構造を除去して,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であることを特徴とする,
請求項1から請求項8のうちのいずれか1項に記載の炭化珪素半導体装置の製造方法。」

(6)本件発明10
「【請求項10】
前記工程(a)が,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方において,前記炭化珪素半導体基板の当該面の端部を除く領域に前記膜構造を形成する工程であることを特徴とする,
請求項1から請求項8のうちのいずれか1項に記載の炭化珪素半導体装置の製造方法。」

2 取消理由の概要
訂正前の請求項3-5及び請求項8-10に係る特許に対して,平成29年4月17日付けで特許権者に通知した取消理由の要旨は,次のとおりである。
『本件特許の下記の請求項に係る発明は,その出願前日本国内または外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。



甲第1号証:特開2011-171551号公報
甲第2号証:特開2011-86771号公報
甲第3号証:国際公開第2011-142074号
甲第4号証:特開2012-74545号公報
甲第5号証:特開2011-71254号公報
甲第6号証:特開2010-118573号公報
甲第7号証:特開2008-112834号公報

1 本件特許発明
特許第5975940号(以下「本件特許」という。)の請求項3?5及び8?10に係る発明(以下,それぞれ,「本件特許発明3?5」及び「本件特許発明8?10」という。)は,それぞれ,その特許請求の範囲の請求項3?5及び8?10に記載された事項により特定されるとおりのものである。

2 甲第1号証ないし甲第7号証の記載
(1)甲第1号証
ア 甲第1号証の記載事項
甲第1号証には以下の事項が記載されている(下線は参考のため当審が付したもの。以下同様である。)。
(ア) 「【0021】
<実施形態1>
以下,本発明の実施形態1について,図面を参照しながら説明する。図1は,実施形態1に係る第1の製造方法によって製造される半導体装置5の断面を模式的に示す図である。半導体装置5は,JBS(Junction Barrier Schottky:ジャンクションバリアショットキー)構造を有するダイオードである。半導体基板500は,炭化ケイ素を材料とするn型の基板層501と,基板層501の表面に積層され,炭化ケイ素を材料とするn^(+)型のエピタキシャル層502と,エピタキシャル層502の表面に設けられたp^(+)型のアノード層503およびp^(+)型の耐圧層504とを備えている。アノード層503はJBS構造のアノード層であり,耐圧層504は,周辺耐圧構造として設けられたJTE(Junction Terminal Extension)構造である。
……(中略)……
【0026】
次に,実施形態1に係る半導体装置5の第1の製造方法について,図1および図2を用いて説明する。半導体装置5は,図1に示す半導体装置5の構造を半導体ウェハに複数形成した後に,ダイシングを行って,半導体ウェハからそれぞれの半導体装置を切り離すことによって,製造される。
【0027】
第1の製造方法では,半導体基板500が備える素子構造が複数形成された半導体ウェハを原料ウェハとして用いる。原料ウェハは,基板層501と,エピタキシャル層502と,アノード層503と,耐圧層504とを備えている。
【0028】
次に,図2に示す製造フローに従って,原料ウェハの表面および裏面に,絶縁膜,電極,保護膜を形成する。図2に示す製造フローは,下記に説明する絶縁膜形成工程(ステップS101),コンタクトホール形成工程(ステップS103),表面電極形成工程(ステップS105およびステップS107),表面接合電極形成工程(ステップS109),表面保護膜形成工程(ステップS111),裏面電極形成工程(ステップS113およびステップS115),裏面接合電極形成工程(ステップS117)を含んでいる。半導体装置5の表面側に形成される,表面電極等の構造を表面構造と呼び,半導体装置5の裏面側に形成される裏面電極等の構造を裏面構造と呼ぶ。表面構造を形成する表面構造形成工程は,例えば,図2に示す絶縁膜形成工程と,コンタクトホール形成工程と,表面電極形成工程と,表面接合電極形成工程と,表面保護膜形成工程とを含む。裏面構造を形成する裏面構造形成工程は,例えば,図2に示す裏面電極形成工程と,裏面接合電極形成工程とを含む。
【0029】
(絶縁膜形成工程)
絶縁膜形成工程では,原料ウェハの表面に層間絶縁膜531を成膜する(ステップS101)。ステップS101で行う層間絶縁膜531の成膜方法としては,CVD法等,通常用いられる絶縁膜を成膜する方法を利用することができる。
【0030】
(コンタクトホール形成工程)
コンタクトホール形成工程では,絶縁膜形成工程で形成した層間絶縁膜531にコンタクトホール532を形成する(ステップS103)。ステップS103は,層間絶縁膜531の表面に,コンタクトホール532に合わせてパターニングされているフォトレジストを形成する工程と,形成されたフォトレジストを用いて層間絶縁膜531を除去する工程とを含む。層間絶縁膜531を除去する工程では,コンタクトホール532を形成する部分の層間絶縁膜531をエッチング等によって除去する。これによって,コンタクトホール532を形成することができる。フォトレジストの材料および形成方法,エッチング方法としては,絶縁膜のフォトエッチングに際して通常用いられている材料および方法を用いることができる。
【0031】
(表面電極形成工程)
次に行う表面電極形成工程では,原料ウェハの表面に接する表面電極511を形成する。表面電極形成工程は,表面電極の材料となる電極層(本明細書では,表面電極材料層と呼ぶ)を原料ウェハの表面に接するように成膜する,表面電極材料層の成膜工程(ステップS105)と,成膜した表面電極材料層のアニール処理を行う,第1アニール工程(ステップS107)とを含む。表面電極材料層は,コンタクトホール532において原料ウェハと接するように成膜される。
【0032】
(表面電極材料層の成膜工程)
ステップS105では,例えば,原料ウェハの表面に接するように電極層(例えば,Al層,Mo層,Ti層,Ni層)を成膜した後,成膜した電極層の表面にパターニングされたフォトレジストを形成し,成膜した電極層の一部を,このフォトレジストを用いてエッチングによって除去する。これによって,表面電極材料層を成膜することができる。原料ウェハの表面に接するように電極層を成膜する方法としては,蒸着やスパッタ法を用いることが好ましい。
【0033】
(第1アニール工程)
次に,第1アニール工程を行う(ステップS107)。第1アニール工程では,例えばアニール炉等を用いて,表面電極材料層のアニール処理を行うことができる。アニール炉としては,急昇温および急降温が可能な赤外線ランプRTA炉等が好ましいが,これに限定されない。表面電極材料層が形成された原料ウェハの熱履歴を軽減するために,アニール処理の処理時間は60min以内であり,昇降温速度は,100℃/min以上であることが好ましい。第1アニール工程でアニール処理を行う際のアニール炉内の雰囲気温度は,後述する裏面電極が半導体基板にオーミック接合するために必要な温度よりも低く設定される。表面電極として用いる材料によって異なるが,第1アニール工程におけるアニール炉内の雰囲気温度は,400℃?900℃程度の範囲内であり,後述する第2アニール工程において裏面電極を半導体基板にオーミック接合させるために必要な温度(本明細書では,裏面オーミック接合温度という。)よりも低い。表面電極として,例えばTi層を用いる場合には,アニール炉内の雰囲気温度を400℃程度とすることが好ましい。また,例えば表面電極にMo層を用いる場合には,アニール炉内の雰囲気温度を900℃程度とすることが好ましい。
【0034】
アニール処理を行う場合の雰囲気ガスとしては,アルゴン(Ar)やヘリウム(He)等の不活性ガスを用いることができ,10Torr以下の真空下で処理されることが好ましい。雰囲気ガスとして用いるArやHeガスに,数vol%のH2ガス等の還元性ガスが含まれていることが,より好ましい。
【0035】
(表面接合電極形成工程)
次に,表面接合電極形成工程(ステップS109)を行う。表面接合電極形成工程は,表面電極511の表面に,表面接合電極512の材料となる金属層もしくは合金層をスパッタ等によって成膜する工程と,成膜した金属層もしくは合金層の表面にパターニングされたフォトレジストを形成する工程と,成膜した金属層もしくは合金層の一部をエッチングによって除去する工程とを含む。これによって,表面接合電極512を形成することができる。
【0036】
(表面保護膜形成工程)
次に,表面保護膜形成工程(ステップS111)を行う。表面保護膜533としてポリイミドを用いる場合,表面保護膜形成工程では,まず,ポリイミド膜を原料ウェハの表面側に塗布し,乾燥させる。次に,乾燥させたポリイミド膜の表面にパターニングされたフォトレジストを形成し,このフォトレジストを用いて,ポリイミド膜の一部をエッチングによって除去する。次に,これを熱処理して硬化させる。これによって,原料ウェハの表面の表面接合電極512の周縁部および層間絶縁膜531の表面を被覆するようにパターニングされた,表面保護膜533を形成することができる。表面保護膜として樹脂を用いる場合には,表面保護膜の耐熱温度は,後述する,裏面オーミック接合温度よりも低い。
【0037】
(裏面電極形成工程)
次に,裏面電極形成工程では,原料ウェハの裏面に接する裏面電極521を形成する。裏面電極形成工程は,裏面電極の材料となる電極層(裏面電極材料層)を原料ウェハの裏面に接するように成膜する,裏面電極材料層の成膜工程(ステップS113)と,成膜した裏面電極材料層のアニール処理を行う,第2アニール工程(ステップS115)とを含む。
【0038】
(裏面電極材料層の成膜工程)
ステップS113では,例えば,原料ウェハの裏面に接するように電極層(例えば,Ni層)を蒸着法等によって成膜する。これによって,裏面電極材料層を成膜することができる。ステップS113は,成膜した電極層の裏面にパターニングされたフォトレジストを形成する工程と,成膜した電極層の一部を,このフォトレジストを用いてエッチングによって除去する工程とをさらに含んでいてもよい。これによって,裏面電極材料層をパターニングすることができる。
【0039】
(第2アニール工程)
次に,第2アニール工程を行う(ステップS115)。第2アニール工程では,裏面電極材料層のレーザアニール処理を行う。レーザアニール処理によって,裏面電極材料層は,裏面電極を半導体基板とオーミック接合させるために必要な温度(裏面オーミック接合温度)に加熱される。これによって,原料ウェハとオーミック接合している裏面電極521を得ることができる。第2アニール工程で原料ウェハの裏面を加熱する温度は,裏面オーミック接合温度以上であればよい。例えば,裏面オーミック接合温度が900℃であれば,原料ウェハの裏面を加熱する温度は1000℃程度とすることができる。
【0040】
裏面電極材料層の材料をNi層とした場合,裏面オーミック接合温度は900℃以上である。原料ウェハにオーミック接合する裏面電極を得るために,第2アニール工程では,裏面電極材料層が形成されている原料ウェハの裏面側の温度を,裏面オーミック接合温度である900℃以上の範囲で設定した所定の温度に加熱する。レーザアニール処理を用いれば,原料ウェハの裏面側を加熱する一方で,原料ウェハの表面側は殆ど加熱されないようにすることができる。例えば,原料ウェハの裏面側の温度を900℃以上に加熱する一方で,原料ウェハの表面側の温度を300℃以下の低温に維持することができる。
【0041】
レーザアニール処理に用いるレーザ光は,UVレーザ光が好ましい。UVレーザ光を用いれば,炭化ケイ素を材料とする半導体ウェハへの浸透深さをより浅くすることができる。UVレーザ光を原料ウェハの裏面側に照射する場合には,原料ウェハの裏面側(高温に加熱する側)の温度と,表面側の温度との差を大きくすることができる。本発明者らは,4H-SiCを材料とする半導体ウェハに対して,波長355nmのUVレーザ光を照射した場合のUVレーザ光の浸透深さを実測した。その結果,浸透深さは約48μmであった。
……(中略)……
【0052】
さらに,ダイシング等を行って半導体ウェハを切断すると,1つの半導体装置5として切り分けることができる。これによって,図1に示す半導体装置5を得ることができる。
【0053】
上記のとおり,本実施形態に係る半導体装置の製造方法では,表面構造形成工程を行った後で,裏面構造形成工程を行う。裏面構造形成工程に含まれる第2アニール工程では,裏面電極材料層にレーザ照射を行って,裏面電極材料層をアニール処理し,裏面電極と半導体基板とをオーミック接合させる。このため,裏面電極材料層をレーザアニール処理する温度(レーザ光を照射する,半導体ウェハの裏面側の温度)よりも低い温度で,第1アニール工程を実施する場合であっても,半導体基板の表面に形成された表面電極等の表面構造を保護することができる。半導体基板の表面に形成された表面電極等の表面構造を保護することと,裏面電極と半導体基板とのオーミック接合を確保することとを両立させることができる。」

(イ) 「【実施例1】
【0054】
次に,上記で説明した,第1実施形態をより具体化した実施例1を挙げ,さらに詳細に説明する。
【0055】
(原料ウェハの準備)
直径φ=100mm,厚さ:350μmの4H-SiCのn^(+)型の半導体ウェハ(不純物濃度:8×10^(18)cm^(-3))の表面に,n^(-)型のエピタキシャル層(不純物濃度:5×10^(15)cm^(-3),層厚さ:10μm)を成膜した。この半導体ウェハは,図1に示す基板層501に相当し,このエピタキシャル層は,図1に示すエピタキシャル層502に相当する。さらに,p^(+)型のJTE構造を形成するために,エピタキシャル層の表面にAlイオン注入を行い,次に,p^(+)型のJBS構造を形成するために,エピタキシャル層の表面にAlイオン注入を行った。その後,アニール処理を行い,p^(+)型のJTE構造(不純物濃度:1×10^(19)cm^(-3),幅:50μm,深さ:1μm)と,p^(+)型のJBS構造(ストライプ構造,不純物濃度:1×10^(19)cm^(-3),間隔:5μm,幅:2μm,深さ:1μm)とを形成した。このp^(+)型のJTE構造は,図1に示す耐圧層504に相当し,このp^(+)型のJBS構造は,図1に示すアノード層503に相当する。
【0056】
上記の方法によって,半導体ウェハ上に,チップサイズが6mm×6mmであるJBS構造のダイオードを複数個作製した。この状態の半導体ウェハを原料ウェハとして用いて,図2に示すフローに従って,原料ウェハの表面および裏面に電極を形成する。
【0057】
(絶縁膜形成工程)
絶縁膜形成工程(ステップS101)では,原料ウェハの表面に層間絶縁膜531としてのシリコン酸化膜(SiO_(2)膜)を成膜した。成膜方法としては,減圧CVD法を用い,厚さ1μmのSiO_(2)膜を成膜した。
……(中略)……
【0062】
(表面保護膜形成工程)
次の表面保護膜形成工程(ステップS111)では,表面保護膜533として,ポリイミド層を形成した。ポリイミドを原料ウェハの表面側に5μmの厚さに塗布し,乾燥した後,パターニングを行い,表面接合電極の一部を露出させた。こうして得られたポリイミド膜を300℃で熱処理して硬化させた。
【0063】
(裏面電極形成工程)
次の裏面電極形成工程(ステップS113およびステップS115)では,原料ウェハの裏面に接する裏面電極521としてNi電極を形成した。
【0064】
(裏面電極材料層の成膜工程)
裏面電極材料層を成膜する工程(ステップS113)では,裏面電極材料層として,Ni層を成膜した。スパッタ法を用いて,原料ウェハの裏面にNi層を100nmの厚さに成膜した。
【0065】
(第2アニール工程)
次に,第2アニール工程(ステップS115)を行った。第2アニール工程では,図3に示す半導体装置の製造装置7を用いて,成膜した裏面電極材料層(Ni層)のレーザアニール処理を行った。レーザ光源としては,波長248nmのエキシマレーザを用い,原料ウェハの裏面を1000℃に加熱した。これによって,Ni層と原料ウェハとの間にニッケルシリサイド(例えばNi_(2)Si)が形成され,原料ウェハとオーミック接合しているNi電極を得ることができた。
【0066】
(裏面接合電極形成工程)
次の裏面接合電極形成工程では,スパッタ法によって,裏面電極が形成された原料ウェハの裏面側から順に,Ti層,Ni層,Au層をこの順序で形成した。Ti層の厚さは100nmとし,Ni層の厚さは100nmとし,Au層の厚さは50nmとした。
【0067】
(ダイシング工程)
さらに,ダイシング等を行って,チップサイズが6mm×6mmで,アクティブサイズが5.5mm×5.5mmのJBS構造のダイオードを製造した。」

(ウ)「【0072】
上記のとおり,実施例1においては,裏面電極と半導体基板とをオーミック接合させるために,第2アニール工程では,原料ウェハの裏面を1000℃に加熱する条件でレーザアニール処理を行った。裏面電極の材料としてNi層を用いる場合,裏面オーミック接合温度は900℃以上である。900℃よりも低い温度(400℃)で第1アニール工程を実施する場合であっても,第1アニール工程を含む表面構造形成工程を第2アニール工程を含む裏面構造形成工程より前に実施して,しかも,表面電極と半導体基板のエピタキシャル層とのショットキー接合を維持することができた。また,900℃よりも低い温度(300℃)で表面保護膜形成工程を実施する場合であっても,表面保護膜形成工程を含む表面構造形成工程を第2アニール工程を含む裏面構造形成工程より前に実施して,しかも,表面保護膜の表面の荒れや溶解が観察されなかった。本実施例によれば,表面構造形成工程を前に,裏面構造形成工程を後に実施する製造方法によって,炭化ケイ素半導体装置を製造しても,半導体基板の表面に形成された表面電極等の表面構造を保護することと,裏面電極と半導体基板とのオーミック接合を確保することとを両立させることができることが明らかになった。
【0073】
また,実施形態1に係る半導体装置の製造方法では,裏面構造形成工程よりも前に行う必要のある工程を,全製造工程のより後で行うことができる。例えば,半導体装置の製造工程は,原料ウェハを薄板化する,薄板化工程を含む場合がある。薄板化工程では,原料ウェハの裏面側を構成する半導体基板(例えば,図1における基板層501の裏面)を削る。原料ウェハを薄くすると,半導体装置の寄生抵抗が低減され,半導体装置の損失が低減される一方,原料ウェハを薄くし過ぎると,原料ウェハの強度が低下し,製造装置への搬出入時等に,ウェハの曲がりや割れが発生する。原料ウェハの裏面側を削るため,薄板化工程は,裏面構造形成工程よりも前に行う必要がある。
【0074】
実施形態1に係る半導体装置の製造方法において薄板化工程を行う場合には,図4に示すように,表面構造形成工程に含まれるステップS101?ステップS111を薄板化工程(ステップS112)よりも前の工程で行うことができる。半導体ウェハを薄板化する工程を製造プロセスのより後の工程で行うことができるため,ウェハの破損等が発生しにくくなる。すなわち,表面構造形成工程を薄板化工程の前に行うことができるため,表面構造形成工程においてウェハの破損等が発生しにくくなる。薄板化工程(ステップS112)では,原料ウェハの基板層501の厚さは,50μm以上かつ250μm以下となる程度まで薄板化することが好ましく,100μm以上かつ200μm以下となるように薄板化することが特に好ましい。」

イ 引用発明1
以上の(ア)?(ウ)を総合すると,甲1には,下記の発明(以下「引用発明1」という。)が記載されていると認められる。
「炭化ケイ素を材料とする半導体基板500が備える素子構造が複数形成された原料ウェハの裏面に接するように電極層(Ni層)を蒸着法等によって成膜する裏面電極材料層の成膜工程と,
レーザアニール処理によって,前記原料ウェハの裏面を1000℃程度の温度に加熱することで,前記裏面電極材料層を裏面オーミック接合温度に加熱して,前記原料ウェハとオーミック接合している裏面電極521を得る第2アニール工程と,
前記裏面電極材料層の成膜工程よりも前に行う必要のある,前記原料ウェハを薄板化する薄板化工程と,
を含むことを特徴とする炭化ケイ素半導体装置の製造方法。」

ウ 引用発明2
また,以上の(ア)?(イ)を総合すると,甲1には,下記の発明(以下「引用発明2」という。)が記載されていると認められる。
「炭化ケイ素を材料とする半導体基板500が備える素子構造が複数形成された原料ウェハの表面に層間絶縁膜531を成膜する絶縁膜形成工程と,
その後,前記原料ウェハの裏面に接するように電極層(Ni層)を蒸着法等によって成膜する裏面電極材料層の成膜工程と,
レーザアニール処理によって,前記原料ウェハの裏面を1000℃程度の温度に加熱することで,前記裏面電極材料層を裏面オーミック接合温度に加熱して,前記原料ウェハとオーミック接合している裏面電極521を得る第2アニール工程と,
を含むことを特徴とする炭化ケイ素半導体装置の製造方法。」
……(中略)……
3 本件特許発明3について
(1)対比
……(中略)……
以上から,本件特許発明3と引用発明1とは,以下の点で一致するとともに,以下の点で相違する。<<一致点>>
「(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成する工程と,
(b)前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,
前記工程(a)は,前記炭化珪素半導体基板の裏面において金属膜を形成する工程であり,
前記工程(b)が,前記金属膜を用いて熱処理を行い,オーミック接合を形成する工程であることを特徴とする,
炭化珪素半導体装置の製造方法。」
<<相違点>>
<<相違点1>>
本件特許発明3は「工程(a)」において「前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させ」るのに対して,引用発明1はそのような特定を有していない点。
<<相違点2>>
本件特許発明3は「(c)前記工程(b)の前に,前記炭化珪素半導体基板の端部をべべリングする工程をさらに備える」のに対して,引用発明1はそのような特定を有していない点。

(2)判断
ア 相違点1について
(ア)2(2)オに記載したように,一般に円形のウェハの面内に複数の素子領域を配置する場合,通常,前記ウェハの外周縁部は,パターンを配置できない無効領域になるものと認められるところ,甲第2号証には,2(2)ウで摘記したように,「シリコンウエハ101の主表面内に複数のチップ領域102が配置され,その外周側」に「パターンの無い領域」である「無効領域104」のみを「配置」した場合は,「パターン形成不良」や「パターンに解像不良」等が生じやすくなる(段落【0035】?【0040】)という問題を有することが記載されている。
この問題を解決するために,甲第2号証には,2(2)エで摘記したように,「半導体ウエハ1の主表面内に行列状に配置されている」複数の「メインチップ領域2」の配置領域の周囲を取り囲み,かつ,前記「メインチップ領域2」に形成されたパターンと同じ設計パターンが形成された複数の「サブチップ領域3」を配置し,「メインチップ領域2の周り」と「半導体ウエハ1の終端縁」の「無効領域4」との間に前記「サブチップ領域3」を「配置」することにより,「ローディング効果を抑制できるため,パターン形状不良の発生を防止でき,高精度のエッチング形状を得ることができる」こと(段落【0021】?【0024】,【0041】)が記載されている。
ここで,同エで摘記した「レジスト塗布後のエッジリンス処理にて,ウエハ101周辺部のフォトレジスト111および酸化膜110を除去して下地のシリコンウエハ101の主表面を露出させた状態が図11に示す状態である」(段落【0039】)及び同カの記載を参酌すると,前記「パターンの無い領域」である「無効領域104」とは,「酸化膜110」等の「パターン」が除去されて「下地のシリコンウエハ101の主表面を露出」させた領域を指すと認められる。
(イ)一方,2(2)ア(ア)で摘記したように,甲第1号証には,「半導体装置5は,図1に示す半導体装置5の構造を半導体ウェハに複数形成した後に,ダイシングを行って,半導体ウェハからそれぞれの半導体装置を切り離すことによって,製造される。」(段落【0026】)と記載されている。すなわち,引用発明1の「炭化ケイ素半導体装置」は,「原料ウェハ」に複数形成して集積化した後で,ダイシングを行って,切り離されるものと認められる。
さらに,甲第1号証には,2(2)ア(ア)で摘記したように,「ステップS113は,成膜した電極層の裏面にパターニングされたフォトレジストを形成する工程と,成膜した電極層の一部を,このフォトレジストを用いてエッチングによって除去する工程とをさらに含んでいてもよい。これによって,裏面電極材料層をパターニングすることができる。」と記載され,裏面電極材料層をエッチングによってパターニングすることで裏面電極を形成することが記載されている。
そうすると,「裏面電極材料層」をパターニングする際のローディング効果を抑制してパターン形状不良の発生を防止し,高精度のエッチング形状を得ることは,引用発明1も当然に有する技術的課題であると認められる。
(ウ)したがって,引用発明1において,「炭化ケイ素を材料とする半導体基板500が備える素子構造」である「炭化ケイ素半導体装置」が複数形成された領域の周囲と「原料ウェハ」の終端縁部との間に,甲第2号証に記載されるように,前記「炭化ケイ素半導体装置」の裏面電極と同じ設計パターンが形成されたサブチップ領域を複数「原料ウェハの裏面」に配置することで,前記「原料ウェハ」の終端縁部を,「裏面電極材料層」が除去されて下地の前記「原料ウェハ」が露出する「無効領域」にした場合でも,「ローディング効果を抑制できるため,パターン形状不良の発生を防止でき,高精度のエッチング形状を得ることができる」ようにすることは,当業者が容易に想到し得たものと認められる。
(エ)よって,引用発明1を相違点1に係る構成とすることは,甲第2号証の記載を参酌すれば,当業者が容易に発明をすることができたものと認めらる。

イ 相違点2について
(ア)半導体基板のベベル部及びエッジ部をトリミングすることは,2(4)で摘記したように,甲第4号証に背景技術として記載されている。また,甲第2号証にも,2(2)アで摘記したように,「シリコンウエハの端部(エッジ部)はウエハ中央部と同様に平坦ではなく,ウエハ欠けを防止するために10?20度程度で面取りを施されている。」(段落【0009】)と記載されている。
ここで,べべリングとは,ウェハの端面を面取り加工することを意味するから,半導体基板の端部をべべリングすることは,甲第2号証及び甲第4号証にみられるように,半導体製造技術において常套手段であると認められる。
さらに,2(3)及び(5)で摘記したように,炭化珪素は脆性材料であり加工の際に割れやすいことから,半導体素子を作り込む前の原材料ウェハの段階の炭化珪素半導体基板の端部をべべリングすることは,甲第3号証及び甲第5号証に記載され,半導体製造技術において周知技術であると認められる。
(イ)引用発明1の「原料ウェハ」は「炭化ケイ素を材料とする半導体基板500」を備えていることから,「前記原料ウェハを薄板化する薄板化工程」を施す際の前記「原料ウェハ」の割れを防止することは,引用発明1が当然に有する技術的課題であると認められる。
(ウ)そして,引用発明1の「第2アニール工程」は,「レーザアニール処理によって,前記原料ウェハの裏面を1000℃程度の温度に加熱する」のであるから,当該「レーザアニール処理」の前後で「原料ウェハ」に対して過大な熱ストレスを与える工程である。
(エ)そうすると,引用発明1において,「前記裏面電極材料層の成膜工程よりも前に行う必要のある,前記原料ウェハを薄板化する薄板化工程」や前記「第2アニール工程」を行う前に,前記「原料ウェハ」の割れを防止するために,前記「原料ウェハ」の端部をべべリングすることで相違点2に係る構成とすることは,前記常套手段及び周知技術を参酌すれば,当業者が容易に想到し得たものと認められる。
……(中略)……
5 本件特許発明5について
(1)対比
……(中略)……
以上から,本件特許発明5と引用発明2とは,以下の点で一致するとともに,以下の点で相違する。<<一致点>>
「(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成する工程と,
(b)前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,
前記工程(a)は,前記炭化珪素半導体基板のおもて面において,絶縁膜を形成する工程であり,
(c)前記工程(a)の後,前記工程(b)の前に,前記炭化珪素半導体基板の裏面において,金属膜を形成する工程をさらに備えることを特徴とする,
炭化珪素半導体装置の製造方法。」
<<相違点>>
本件特許発明5は「工程(a)」において「前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させ」るのに対して,引用発明2はそのような特定を有していない点。

(2)判断
3(2)アで指摘したと同じ理由により,引用発明2において「原料ウェハ」の終端縁部を,前記「裏面電極材料層」が除去されて下地の前記「原料ウェハ」が露出する「無効領域」にすることで,引用発明2を相違点に係る構成とすることは,甲第2号証の記載を参酌すれば,当業者が容易に発明をすることができたものと認めらる。
……(中略)……
8 まとめ
以上のとおりであるから,本件特許発明3?4,9及び10は,甲第2号証ないし甲第7号証に記載された技術的事項を参酌すれば,引用発明1に基いて当業者が容易に発明をすることができたものである。
また,本件特許発明5及び8?10は,甲第2号証ないし甲第7号証に記載された技術的事項を参酌すれば,引用発明2に基いて当業者が容易に発明をすることができたものである。
したがって,本件特許発明3?5及び本件特許発明8?10は特許法第29条第2項の規定に違反してされたものである。』

3 各甲号証の記載
(1)甲第1号証
甲第1号証(特開2011-171551号公報)には,「半導体装置の製造方法」(発明の名称)について,その段落【0021】?【0074】及び図1?4に,第3の2で指摘したとおりの事項が記載されており,したがって,甲第1号証には下記の引用発明1と引用発明2が記載されていると認められる。
ア 引用発明1
「炭化ケイ素を材料とする半導体基板500が備える素子構造が複数形成された原料ウェハの裏面に接するように電極層(Ni層)を蒸着法等によって成膜する裏面電極材料層の成膜工程と,
レーザアニール処理によって,前記原料ウェハの裏面を1000℃程度の温度に加熱することで,前記裏面電極材料層を裏面オーミック接合温度に加熱して,前記原料ウェハとオーミック接合している裏面電極521を得る第2アニール工程と,
前記裏面電極材料層の成膜工程よりも前に行う必要のある,前記原料ウェハを薄板化する薄板化工程と,
を含むことを特徴とする炭化ケイ素半導体装置の製造方法。」

イ 引用発明2
「炭化ケイ素を材料とする半導体基板500が備える素子構造が複数形成された原料ウェハの表面に層間絶縁膜531を成膜する絶縁膜形成工程と,
その後,前記原料ウェハの裏面に接するように電極層(Ni層)を蒸着法等によって成膜する裏面電極材料層の成膜工程と,
レーザアニール処理によって,前記原料ウェハの裏面を1000℃程度の温度に加熱することで,前記裏面電極材料層を裏面オーミック接合温度に加熱して,前記原料ウェハとオーミック接合している裏面電極521を得る第2アニール工程と,
を含むことを特徴とする炭化ケイ素半導体装置の製造方法。」

(2)甲第2号証
ア 甲第2号証の記載事項
甲第2号証(特開2011-86771号公報)には,「半導体装置およびその製造方法」(発明の名称)について,図1?17ともに以下の事項が記載されている。
(ア)「【背景技術】
【0002】
半導体デバイスは性能向上を目的として,トランジスタセル密度を上げるためのパターン微細化が技術トレンドとなっている。パターン微細化技術はチップ性能向上だけではなく,チップサイズ縮小によるコスト低減効果も併せもっている。半導体チップはシリコンウエハ上に行列状に配列され,成膜,拡散,転写,加工など数種類のウエハプロセス工程を経て製品として作り上げられている。
……(中略)……
【0005】
パターンを微細化した場合には,通常,仕上がり寸法安定性を向上させるためにドライエッチングが用いられる。異方性ドライエッチングは,エッチング中の側壁面に薄い物質層(側壁保護膜)が形成されて横方向のエッチングがブロックされることにより,ほぼ垂直な開口形状を得ることができるという特長をもつ。
【0006】
この側壁保護膜は,プラズマ中で形成される重合膜,もしくはシリコンエッチング時に被エッチング材料から発生するシリコン酸化膜である。たとえば微細な開口パターンを有するマスクをウエハ上に配置してシリコンエッチングを行う場合,ウエハ上で開口パターンを均一に配置しないと,側壁保護膜としてのシリコン酸化膜の供給が少なくなる。特にウエハ周辺部にチップを配列しない無効領域(エッチングされない領域)を作ると,その無効領域付近においてシリコンエッチングによるシリコン酸化膜(側壁保護膜)の供給が少なくなる。その結果,側壁保護膜が少なくなりオーバーハングなどパターン形成不良を起こしやすくなる。このような側壁保護膜の形成や,開口パターンの開口率が均一でないためにトレンチ形状が異なることは,たとえば特開2003-264227号公報(特許文献1)に開示されている。」

(イ)「【発明が解決しようとする課題】
【0008】
上記の開口率の不均一を無くすために,微細なパターンを必要とする工程では,上記無効領域が形成されず,ウエハ全面に開口パターンが配列されている。
【0009】
一方,シリコンウエハの端部(エッジ部)はウエハ中央部と同様に平坦ではなく,ウエハ欠けを防止するために10?20度程度で面取りを施されている。このため,ウエハ全面にパターンを形成した場合,その面取り領域にもパターンが形成されることになる。
【0010】
面取り領域の形状は不安定で,かつ面取り領域ではフォトレジストの塗布膜厚も安定しないため,面取り領域付近では転写工程でのパターンニングも不安定な状態となっている。その状態でプロセスを流動させた場合,パターン解像不良やレジスト残査による異物が発生する。
【0011】
このようなウエハエッジ部におけるパターン不良を防止するために,レジスト塗布後に有機溶剤をウエハエッジ部に吐出して周辺(たとえば3mm)領域のレジストを除去するエッジリンス法や,レジスト塗布後にウエハエッジ部のみ露光して同じく周辺領域のレジストを除去する周辺露光法などが用いられている。
【0012】
しかしながら,この方法では,パターンサイズが微細化した場合,パターンのエッジが不均一(傾斜状など)となってさらに細い領域が発生しパターン自体が折れ,それによって異物が発生するという問題があった。
【0013】
よって,微細化されたパターンの場合,ウエハエッジ部での側壁保護膜不足によるパターン形成不良,レジスト塗布厚不均一によるパターン解像不良,パターン折れによる異物の発生を共に防止することは不可能であった。
【0014】
本発明は,上記の課題に鑑みてなされたものであり,その目的は,半導体ウエハの面内にチップを配列する場合に,ウエハ周辺部のパターン不良の発生を防止できる半導体装置およびその製造方法を提供することである。」

(ウ)「【0019】
以下,本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
まず本実施の形態の半導体装置の構成について図1?図6を用いて説明する。
【0020】
図1?図3を参照して,本実施の形態の半導体装置は,たとえばシリコン基板を有する半導体ウエハであって,その半導体ウエハ1は,複数のメインチップ領域(第1のチップ領域)2と,複数のサブチップ領域(第2のチップ領域)3と,無効領域4とを主に有している。
【0021】
複数のメインチップ領域2は,半導体ウエハ1の主表面内に行列状に配置されている。これら複数のメインチップ領域2の配置領域の周囲を平面視において取り囲むように複数のサブチップ領域3が配置されている。半導体ウエハ1の主表面におけるサブチップ領域3の外周領域には無効領域4が配置されている。メインチップ領域2およびサブチップ領域3のいずれも半導体ウエハ1の周端縁にまで達しておらず,すべてのサブチップ領域3と半導体ウエハ1の終端縁との間には無効領域4が挟まれている。
【0022】
複数のメインチップ領域2の各々は平面視においてたとえば矩形形状を有している。これら複数のメインチップ領域2の各々には,第1のパターン5が形成されている。この第1のパターン5は,たとえばストライプパターンである。ストライプパターンは,複数の凸状のパターンが並走するパターンであってもよく,また複数の凹状のパターンが並走するパターンであってもよい。
【0023】
複数のサブチップ領域3の各々は,平面視においてたとえば矩形形状を有しており,メインチップ領域2よりも平面視において小さい面積を有している。サブチップ領域3の平面形状はメインチップ領域2の平面形状の相似形状であることが好ましい。これら複数のサブチップ領域3の各々には,第2のパターン6が形成されている。この第2のパターン6は,たとえばストライプパターンである。このストライプパターンは,メインチップ領域2と同様,複数の凸状のパターンが並走するパターンであってもよく,また複数の凹状のパターンが並走するパターンであってもよい。
【0024】
第1のパターン5と第2のパターン6とは,同じ設計パターンである。ここで,同じ設計パターンとは,メインチップ領域2の第1のパターン5とサブチップ領域3の第2のパターン6とが平面視において同じ密度で形成されており,かつ第1のパターン5の規則性を保つように第2のパターン6が配置されていることである。
……(中略)……
【0029】
無効領域4は,パターンが配列されていない領域である。
図6を参照して,メインチップ領域2とサブチップ領域3との識別(区別)およびサブチップ領域3同士の識別(区別)は,ダイシングライン領域7a,7bにより可能である。メインチップ領域2の平面視における周囲を取り囲むようにダイシングライン領域7aが設けられており,サブチップ領域の平面視における周囲を取り囲むようにダイシングライン領域7bが設けられている。これらのダイシングライン領域7a,7bの各々には,機能素子などは形成されていない。」

(エ)「【0035】
次に,本実施の形態の作用効果について,比較例と対比して説明する。
図7を参照して,まず比較例として,シリコンウエハ101の主表面内に複数のチップ領域102が配置され,その外周側に無効領域104が配置されて,サブチップ領域が配置されない構成について考える。この比較例では,図8に示すように,チップ領域102内に複数の開口パターン(たとえばトレンチパターン)105が等間隔で配列されている。
【0036】
この比較例では,無効領域104はパターンの無い領域であるため,この無効領域104ではシリコンウエハ101がエッチングされない。このため,図9の断面図に示すように,シリコンウエハ101内の最外トレンチ105bのエッチング形成時にはシリコン酸化膜の供給が少なくなる。これにより,最外トレンチ105bの側壁に側壁保護膜が形成されにくくなるため,内側のトレンチ105aよりもエッチング速度が低下し,オーバーハング形状などのパターン形成不良が生じやすくなる。
【0037】
図9に示すようなオーバーハングなどのエッチング形状となった場合,ウエハ面内でトレンチの深さのバラツキが発生する。これによって,たとえばそのトレンチ内にゲート電極が形成された場合,トランジスタ性能のバラツキが発生する。またトレンチをコンタクトパターンとして機能させた場合は接合不良が発生する。
【0038】
図10を参照して,またシリコンウエハ101の端部には通常,10度?20度の角度θの面取り領域112がある。このシリコンウエハ101の主表面上に回転塗布にて形成されたフォトレジスト111は,その面取り領域112において他の領域よりも厚く形成される。このようなウエハ101の端部に微細なパターンを転写した場合,厚いフォトレジスト111によるフォーカスマージンによってパターンに解像不良が発生する。
【0039】
このパターン解像不良を防止するために,周辺露光と現像処理や,レジスト塗布後のエッジリンス処理にて,ウエハ101周辺部のフォトレジスト111および酸化膜110を除去して下地のシリコンウエハ101の主表面を露出させた状態が図11に示す状態である。
【0040】
しかしながら,この方法を用いると,図12および図13に示すように,チップ領域102内に形成される微細なストライプパターン105のうち,シリコンがリング状に露出したウエハ外周領域120に達するパターン105の先端105aが鋭角な形状となる。これにより,鋭角な先端105aを有するパターン105がシリコンや酸化膜の残しパターンの場合には,そのパターン105が強度不足により倒れやすくなる(つまりパターン倒れが生じやすくなる)。そして,倒れたパターンが異物となって,他の部分に付着することによって歩留が低下する。
【0041】
これに対して本実施の形態では,上記のようにメインチップ領域2の周りにメインチップ領域2と同じ設計パターンをもつサブチップ領域3が配置されている。このため,シリコンエッチング時にメインチップ領域2の第1のパターン5への側壁保護膜の供給が増えるとともに,ローディング効果を抑制できるため,パターン形状不良の発生を防止でき,高精度のエッチング形状を得ることができる。
【0042】
さらに,サブチップ領域3のサイズをメインチップ領域2のサイズより縮小させることで,ウエハ周辺部全面に無効領域4を確保することができる。このため,ウエハ面取り部にてフォトレジストが厚く形成されることによって生じるパターン解像不良やパターンの倒れなども防止することができる。」

(オ)「【0046】
(実施の形態3)
図14および図15を参照して,第1のパターン5は,たとえば抜きパターン(溝)5と,残しパターン(メサ領域)11とが交互に繰り返されたストライプパターンである。このメサ領域11の幅e(ストライプパターンに直交する方向の寸法e)は1.5μm以下であることが好ましい。
【0047】
本実施の形態によれば,実施の形態1の如く,サブチップ領域3を設けたことによりパターンの倒れを防止できるため,メサ領域11の幅を1.5μm以下と細くできる。このため,本実施の形態は微細パターンに対して特に効果的である。
【0048】
(実施の形態4)
図14および図15を参照して,第1のパターン5は,たとえば抜きパターン(溝)5と,残しパターン(メサ領域)11とが交互に繰り返されたストライプパターンである。この溝5の開口部の寸法をfとし,深さをgとしたとき,この溝5のアスペクト比(g/f)は6以上であることが好ましい。
【0049】
本実施の形態によれば,実施の形態1の如く,サブチップ領域3を設けたことによりパターンの倒れを防止できるため,溝5のアスペクト比(g/f)を6以上にすることができる。このため,本実施の形態は微細パターンに対して特に効果的である。」

(カ)「【0065】
(その他)
上記の実施の形態1?7においては第1および第2のパターンがストライプパターンである場合について記述したが,第1および第2のパターンはホールパターンや長方形パターンであっても同様の効果を得ることができる。
【0066】
また上記の実施の形態1?7においてはたとえばシリコンウエハ上に形成するパターンやデバイスについて記述したが,たとえば近年開発が進められ,高効率が期待されるシリコンカーバイドウエハであっても同様の効果を奏する。」

(キ)図11には,シリコンウェハ101の周辺部のフォトレジスト111及び酸化膜110からなる積層構造が除去されて,下地の前記シリコンウェハ101の表面が露出している部分を,ウェハ外周領域120で表すことが記載されている。

イ 甲第2号証に記載された技術事項
(ア)第3の3(2)ア(エ)で摘記した甲第2号証の段落【0035】?【0037】には,「シリコンウエハ101の主表面内に複数のチップ領域102が配置され,その外周側に無効領域104が配置されて,サブチップ領域が配置されない構成」を有する「比較例」の場合,「チップ領域102内」に複数の「トレンチパターン」を「配列」するとき,前記「無効領域104はパターンの無い領域であるため,この無効領域104ではシリコンウエハ101がエッチングされ」ず,このため前記「無効領域104」に隣接する「シリコンウエハ101内の最外トレンチ105bのエッチング形成時にはシリコン酸化膜の供給が少なく」なり「最外トレンチ105bの側壁に側壁保護膜が形成されにくくなるため,内側のトレンチ105aよりもエッチング速度が低下し,オーバーハング形状などのパターン形成不良が生じやすくなる」ことが記載されている。

(イ)一方,第3の3(2)ア(エ)で摘記した甲第2号証の段落【0038】には,「シリコンウエハ101の端部には通常」は「面取り領域112がある」ため,「このシリコンウエハ101の主表面上」に「フォトレジスト111」膜を形成すると「面取り領域112において他の領域よりも厚く形成され」,「厚いフォトレジスト111によるフォーカスマージンによってパターンに解像不良が発生する」ことが記載されている。

(ウ)さらに,第3の3(2)ア(エ)で摘記した甲第2号証の段落【0039】?【0040】には,「このパターン解像不良を防止するため」,図11に示すように「レジスト塗布後」に「ウエハ101周辺部のフォトレジスト111および酸化膜110を除去して下地のシリコンウエハ101の主表面を露出させた状態」とすると,「図12および図13に示すように,チップ領域102内に形成される微細なストライプパターン105」のうち「ウエハ外周領域120に達するパターン105の先端105aが鋭角な形状となる」ため「そのパターン105が強度不足により倒れやすく」なり「歩留が低下する」ことが記載されている。

(エ)これに対して,第3の3(2)ア(エ)で摘記した甲第2号証の段落【0041】?【0042】には,「本実施の形態では,上記のようにメインチップ領域2の周りにメインチップ領域2と同じ設計パターンをもつサブチップ領域3が配置されている。このため,シリコンエッチング時にメインチップ領域2の第1のパターン5への側壁保護膜の供給が増えるとともに,ローディング効果を抑制できるため,パターン形状不良の発生を防止でき,高精度のエッチング形状を得ることができる」こと,「ウエハ周辺部全面に無効領域4を確保することができる」ため,「ウエハ面取り部にてフォトレジストが厚く形成されることによって生じるパターン解像不良やパターンの倒れなども防止することができる」ことが記載されている。
ここで,前記「本実施の形態」とは,第3の3(2)ア(ウ)で摘記した甲第2号証の段落【0021】の「複数のメインチップ領域2の配置領域の周囲を平面視において取り囲むように複数のサブチップ領域3が配置されている……すべてのサブチップ領域3と半導体ウエハ1の終端縁との間には無効領域4が挟まれている」という「実施の形態1」の形態を指すと認められる。
したがって,前記「実施の形態1」においては,前記メインチップ領域2と,半導体ウエハ1の終端縁の当該半導体ウエハ1がエッチングされない前記無効領域104との間に,サブチップ領域3が配置されるため,前記メインチップ領域2の第1のパターン5に前記サブチップ領域3からの側壁保護膜の供給が増え,パターン形状不良の発生を防止できるとともに,前記の「比較例」と比べて前記メインチップ領域2におけるパターン密度の変化を緩和できるため,ローディング効果を抑制でき,高精度のエッチング形状を得ることができることが記載されている。
加えて,段落【0042】には,前記「実施の形態1」においては,ウエハ周辺部全面にパターンの無い領域である無効領域4を確保することで,上記(イ)の「シリコンウエハ101の端部」が面取り領域であることに基づいて発生する「パターン解像不良」や,上記(ウ)の「ウエハ101周辺部」の「下地のシリコンウエハ101の主表面を露出させた状態」とすることに基づいて発生する「ウエハ外周領域120に達するパターン」の「倒れ」を防止できることが記載されている。

(3)甲第3号証
甲第3号証(国際公開第2011-142074号)には,「炭化珪素エピタキシャルウエハ及びその製造方法,エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置」(発明の名称)について,図1?42ともに以下の事項が記載されている。
「[0088] まず,坩堝内に種結晶と原料とを対向配置し,原料側が相対的に高温となるように両者を加熱し,昇華法により種結晶上にSiC単結晶を成長させ,4H-SiCからなるSiCインゴットを製造する(S1)。次に,SiCインゴットの外周を研削加工することにより,SiCインゴットの形状を円筒状に整える(S2)。ここで,基板の面方位を既定するためのいわゆるオリエンテーションフラット等の加工を施しておく。次に,ワイヤーソーやワイヤー放電加工などにより,SiCインゴットを平板状に切り出す(S3)。次に,平板状に切り出したSiCバルク基板の表面及び裏面を研削及び機械研磨などにより平坦化する(S4)。ここで,基板の割れを防止するためにベベリング加工を外周に施しておく。
[0089] 以上の工程によって製造されたSiCバルク基板の表面には機械研磨に伴う傷などが存在し,これが起点となってエピタキシャル成長時に欠陥が形成されるため,以上の工程のみでは良好なSiCエピタキシャルウエハを得るには不十分である。」

(4)甲第4号証
甲第4号証(特開2012-74545号公報)には,「保護フィルム貼付半導体基板の裏面研削方法」(発明の名称)について,図1?3とともに,以下の事項が記載されている。
「【背景技術】
【0002】
半導体基板の裏面(シリコン基盤面)を研削する方法において,裏面研削中の基板のチッピング防止のため,あるいは裏面研削された基板の搬送パッドによる搬送途中でのチッピング防止のため,半導体基板の裏面研削加工前の工程もしくは裏面研削と一緒に半導体基板のベベル部およびエッジ部を砥石ローラや研磨テープを用いてトリミングすることが行われている。」

(5)甲第5号証
甲第5号証(特開2011-71254号公報)には,「炭化珪素基板およびその製造方法」(発明の名称)について,図1?8とともに,以下の事項が記載されている。
「【0061】
図3に示すような断面形状を有する炭化珪素基板WFを,片側の主面から研削して,元の厚みの半分以下の厚みまで薄板化すると,図4に見られるように,薄板加工後の炭化珪素基板LWFでは,基板外周部にナイフ状のエッジが形成される,このようなエッジが形成されると,脆性材料である炭化珪素基板は,ほとんどが割れる。
【0062】
これを避けるためには,ナイフエッジが発生しないような工夫として,例えば図5に示す炭化珪素基板WF1のように,表側主面の直径が裏側主面の直径よりも小さく,断面形状が台形状となるように基板を予め加工しておき,薄板化時には研削範囲RPを研削によって除くことで,図6に示されるような薄板化された炭化珪素基板WF2が得られる。炭化珪素基板WF2では,図4で示されるようなナイフ状のエッジが発生せず,割れにくい構造が得られる。」

(6)甲第6号証
甲第6号証(特開2010-118573号公報)には,「半導体装置の製造方法」(発明の名称)について,図1?11とともに,以下の事項が記載されている。
ア 「【背景技術】
……(中略)……
【0009】
しかし,Siウエハよりもはるかに硬質のSiCウエハをダイシングするためのブレードの仕様を決定する際には,出来れば目詰まりの主要因となる金属材料をダイシング対象から排除したい。つまりダイシングライン上に金属材料が形成,配置されないようなワーク構造とすることが望まれる。
【0010】
一般的にSiC-SBDチップをSiCウエハに多数個形成する場合,表面にはダイシングラインと呼ばれる開口部が形成されており,ここはSiC表面が露出されている。これに対して裏面は通常パターニングされることなく全面にオーミック接合やメタライズが形成されているのが一般的である。
……(中略)……
【発明が解決しようとする課題】
【0013】
このように,SiC基板に対するダイシング工程を含む従来の半導体装置の製造方法は,ダイシング時の蛇行や素子端のチッピングを回避すると共に,目詰まりを低減しダイシング途中のブレード表面の「ドレス」と呼ばれる目立て頻度を減らすことが十分でないという問題点があった。
【0014】
この発明は上記問題点を解決するためになされたもので,ダイシング工程のスループットを向上させるとともに,ダイシングブレードの長寿命化にも寄与する,SiC基板を用いた半導体装置の製造方法を得ることを目的とする。」

イ 「【0021】
<実施の形態1>
図1は,この発明の実施の形態1による炭化珪素半導体装置(炭化珪素ショットキダイオード,SiC-SBD)の製造方法の一部を示す断面図である。すなわち,図1は実施の形態1の製造方法におけるダイシング工程直前の構造を示している。図2は図1の裏面(下側の面)の平面構造を示す平面図である。なお,図2のA-A断面が図1に相当する。後述の図6及び図7についても同様である。なお,図2において,メタライズ層6の図示を省略している。
……(中略)……
【0029】
裏面に形成するオーミック電極4としてのNiシリサイド形成工程でも,後述する裏面メタライズと同様にダイシングする箇所をパターニング開口させる。NiシリサイドはNiメタルほど靭性が高くないものの,ダイシング時ブレードの目詰まり原因になるので,低濃度n型エピタキシャル層2の表面同様,ダイシング領域についてSiCを露出させることは,ブレードの目詰まり低減に有効である。
【0030】
Niシリサイドからなる裏面オーミック電極4を裏面開口ダイシングライン領域8を設けて選択的に形成するには,例えばフォトレジストを利用したリフトオフプロセスが簡便である。裏面開口ダイシングライン領域8として開口させたい領域がフォトレジストで覆われるよう写真製版によりパターニングする。表面との相対位置精度に関しては既に終えた工程,マーク工程,あるいはGRやJTEの注入工程時のアライメントマークを裏面から十分認識出来る。
……(中略)……
【0038】
オーミック電極4上にはダイボンド用に例えばNi,Auをメタライズしてメタライズ層6を形成することにより,ウエハ工程完了となる。メタライズ層6の形成においてもオーミック電極4と同様,裏面開口ダイシングライン領域8が設けられる(維持される)ように行われる。
【0039】
この際,メタライズ層6を,ショットキ電極5と同様にリフトオフプロセスを用いる等の処理が考えられる。ただし,裏面に形成されるオーミック電極4に比べてNi,Auの厚みは合わせて1μm程度と厚いので,アセトン等の有機溶剤に浸漬しただけでリフトオフが良好に進行しない場合は,超音波を付加するのが有効である。一般にリフトオフを容易に進行させるには,パターン形成したいメタル膜の厚みをレジスト厚の2/3以下にするのが望ましいが,実際には超音波の付加により,メタル膜よりレジスト厚の方が厚いような構造でも数時間以上の浸漬により何とかパターン形成出来る実績も得られている。
【0040】
このようにして,ウエハプロセスが完了すると図1で示すワーク(SiCウエハ,オーミック電極4,ショットキ電極5及びメタライズ層6)が得られる。本明細書では,SiCウエハ(高濃度n型基板1,低濃度n型エピタキシャル層2)に種々の構成物(オーミック電極4,ショットキ電極5及びメタライズ層6等)が形成された構造を総称して「ワーク」と呼ぶ場合がある。
【0041】
まず,複数のチップに分割する前のウエハ状態で個々のチップの電気特性,特に静特性をオートステージ,オートプローブ等を駆使して効率的に評価した後,ブレードを用いたダイシング工程を実行することになる。
【0042】
このように,実施の形態1の製造方法では,ダイシング工程直前において,SiCウエハの表面には複数のショットキ電極5が表面開口ダイシングライン領域7によって格子状に分離形成されており,SiCウエハの裏面には複数のオーミック電極4及びメタライズ層6が裏面開口ダイシングライン領域8によって島状(格子状)に分離形成されている。なお,図1において,表面開口ダイシングライン領域7及び裏面開口ダイシングライン領域8におけるダイシングライン仮想中心線を切断線9として示している。すなわち,SiCウエハの表面上から切断線9を切断するようにダイシング工程が実施される。」

ウ 図1?2及び図4?5には,SiCウエハ(高濃度n型基板1,低濃度n型エピタキシャル層2)の,表面には複数のショットキ電極5が表面開口ダイシングライン領域7によって格子状に分離形成されており,裏面には複数のオーミック電極4及びメタライズ層6が裏面開口ダイシングライン領域8によって島状に分離形成されており,前記表面開口ダイシングライン領域7及び前記裏面開口ダイシングライン領域8において,下地のSiCウエハが露出していることが記載されている。
そして,図1?2には,SiCウエハの4つの周辺部にはショットキ電極5,オーミック電極4及びメタライズ層6が形成されず,下地のSiCウエハが露出していることが記載されているが,図4?5には,SiCウエハの周辺部のうち少なくとも下辺には,ショットキ電極5,オーミック電極4及びメタライズ層6が下地のSiCウエハを覆っていることが記載されている。

(7)甲第7号証
甲第7号証(特開2008-112834号公報)には,「炭化ケイ素半導体装置の製造方法」(発明の名称)について,図1?18とともに,以下の事項が記載されている。
「【0028】
続いて,酸素雰囲気において,p型SiC層4の表面をたとえば1150℃で90分間加熱することによって,図8の模式的断面図に示すように,n^(+)層6a,p^(+)層7aおよびp型SiC層4の表面上に犠牲酸化膜9を形成する。そして,フッ硝酸などに浸漬させることによって,n^(+)層6a,p^(+)層7aおよびp型SiC層4の表面上の犠牲酸化膜9を除去する。これにより,これまでの工程で生じたn^(+)層6a,p^(+)層7aおよびp型SiC層4の表面付近のダメージを取り除くことができる。」

4 本件発明3について
(1)本件発明3と引用発明1との対比
本件発明3と引用発明1とを対比する。
ア 引用発明1の「炭化ケイ素を材料とする半導体基板500が備える素子構造が複数形成された原料ウェハ」は,本件発明3の「炭化珪素半導体基板」に相当する。
また,引用発明1の「電極層(Ni層)を蒸着法等によって成膜する裏面電極材料層」は,本件発明3の「膜構造」及び「金属膜」に相当する。
したがって,引用発明1の「炭化ケイ素を材料とする半導体基板500が備える素子構造が複数形成された原料ウェハの裏面に接するように電極層(Ni層)を蒸着法等によって成膜する裏面電極材料層の成膜工程」と,本件発明3の「前記炭化珪素半導体基板の裏面において金属膜を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程」である「(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程」とは,「前記炭化珪素半導体基板の裏面において金属膜を形成」する「工程」である「(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成」する「工程」である点で共通する。

イ 引用発明1の「レーザアニール処理によって,前記原料ウェハの裏面を1000℃程度の温度に加熱することで,前記裏面電極材料層を裏面オーミック接合温度に加熱して,前記原料ウェハとオーミック接合している裏面電極521を得る第2アニール工程」と,本件発明3の「前記金属膜を用いて熱処理を行い,オーミック接合を形成する工程」である「(b)前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程」とは,「前記金属膜を用いて熱処理を行い,オーミック接合を形成する工程」である「(b)前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程」である点で共通する。

ウ そして,引用発明1の「炭化ケイ素半導体装置の製造方法」は,以下に挙げる相違点を除き,本件発明3の「炭化珪素半導体装置の製造方法」に相当する。

エ 以上から,本件発明3と引用発明1とは,以下の点で一致するとともに,以下の点で相違する。<<一致点>>
「(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成する工程と,
(b)前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,
前記工程(a)は,前記炭化珪素半導体基板の裏面において金属膜を形成する工程であり,
前記工程(b)が,前記金属膜を用いて熱処理を行い,オーミック接合を形成する工程であることを特徴とする,
炭化珪素半導体装置の製造方法。」
<<相違点>>
<<相違点1>>
本件発明3は「工程(a)」において「前記炭化珪素半導体基板のおもて面および前記裏面の少なくとも一方の端部を露出させ」るのに対して,引用発明1はそのような特定を有していない点。
<<相違点2>>
本件発明3は「工程(b)」において「前記おもて面および裏面の少なくとも一方の端部を露出させた状態」の前記炭化珪素半導体基板の裏面において熱処理を行うのに対して,引用発明1はそのような特定を有していない点。
<<相違点3>>
本件発明3は「(c)前記工程(b)の前に,前記炭化珪素半導体基板の端部をべべリングする工程をさらに備える」のに対して,引用発明1はそのような特定を有していない点。

(2)本件発明3についての判断
相違点1及び相違点2について検討する。
ア まず,「前記炭化珪素半導体基板のおもて面および前記裏面の少なくとも一方の端部を露出させ」ることは,甲第1号証には記載も示唆もされていない。

イ 一方,特許異議申立人は特許異議申立書において,炭化珪素半導体基板の端部を露出させることは,甲第2号証に記載されていると主張している。
(ア)しかしながら,第3の3(2)ア(ウ)と,第3の3(2)ア(エ)の段落【0041】?【0042】で摘記した甲第2号証の「実施の形態1」においては,「複数のメインチップ領域2の配置領域の周囲を平面視において取り囲むように複数のサブチップ領域3が配置」し,「すべてのサブチップ領域3と半導体ウエハ1の終端縁との間」には「パターンが配列されていない領域」であり「エッチングされない領域」である「無効領域4が挟まれている」(段落【0021】,【0029】及び【0006】)構成とすることで,第3の3(2)イ(エ)で記載したように,メインチップ領域2の第1のパターン5への側壁保護膜の供給を増やすことでパターン形成不良を防止できるとともに,ローディング効果を抑制し,さらに,パターン解像不良やパターンの倒れなども防止できることが記載されている。
(イ)ここで,メインチップ領域2の第1のパターン5への前記側壁保護膜の供給を増やすことができるのは,半導体ウエハ1の終端縁が「パターンが配列されていない領域」であり「エッチングされない領域」である無効領域4であっても,前記メインチップ領域2に隣接するサブチップ領域3のシリコンがエッチングされるからであることが,段落【0041】に記載されている。
また,前記ローディング効果を抑制できるのは,技術常識を参酌すれば,前記サブチップ領域3を設けることで,前記メインチップ領域2と,「パターンが配列されていない領域」である無効領域4との間のパターン密度の違いを緩和できるからと認められる。
そして,第3の3(2)ア(オ)で摘記したように,甲第2号証には,「実施の形態3」及び「実施の形態4」を説明して,段落【0047】及び【0049】に「実施の形態1の如く,サブチップ領域3を設けたことによりパターンの倒れを防止できる」と記載されている。しかしながら,当該「実施の形態1」を説明する段落【0042】には,第3の3(2)ア(エ)で摘記したように,「ウエハ周辺部全面に無効領域4を確保することができる。このため,ウエハ面取り部にてフォトレジストが厚く形成されることによって生じるパターン解像不良やパターンの倒れなども防止することができる。」と記載されている。
したがって,前記「実施の形態1」において前記パターン解像不良や前記パターンの倒れを防止することができるのは,「サブチップ領域3を設けた」ことも一因であるが,むしろ,「ウエハ周辺部全面に無効領域4を確保する」ことで,「シリコンウエハ101の端部」が面取り領域となることで発生する「パターン解像不良」(段落【0038)や,「ウエハ外周領域120に達するパターン105の先端105aが鋭角な形状となる」ことで生じる「パターン倒れ」(段落【0040)が問題にならなくなるからであると解される。
よって,甲第2号証の「実施の形態1」においては,「サブチップ領域3」を設けるとともに,「無効領域4」が「パターンが配列されていない領域」であり「エッチングされない領域」であれば,パターン形成不良,パターン解像不良,パターンの倒れ及びローディング効果を防止・抑制でき,甲第2号証に記載された課題が解決できると認められる。
(ウ)以上から,前記「実施の形態1」における「無効領域4」は「パターンが配列されていない領域」であり「エッチングされない領域」であれば前記課題が解決できるのであるから,甲第2号証の記載によれば,「無効領域4」がシリコンウェハが露出する領域であるとすることはできない。

ウ そして,第3の3(2)イ(ウ)で指摘したように「ウエハ101周辺部のフォトレジスト111および酸化膜110を除去して下地のシリコンウエハ101の主表面を露出させた状態」とすることが「比較例」として記載されている。
しかしながら,このように,ウエハ101周辺部の下地のシリコンウエハ101の主表面を露出させた状態にすると,「ウエハ外周領域120に達するパターン105の先端105aが鋭角な形状となる」ため「そのパターン105が強度不足により倒れやすく」なり「歩留が低下する」ことが甲第2号証には記載されている。

エ そうすると,仮に甲第2号証の「実施の形態1」に記載の技術を引用発明1の適用することを想起したとしても,上記イから,第2号証の記載からでは前記「実施の形態1」における「無効領域4」がシリコンウェハが露出する領域であるとすることはできないのであるから,引用発明1を相違点1及び相違点2に係る構成とすることはできない。
また,仮に甲第2号証の「比較例」のようにウェハ周辺部の下地の表面を露出させた状態とすることが周知であったとしても,上記ウから,「比較例」の技術はパターン倒れが発生しやすく歩留まりが低下するという問題点を有しているから,当該「比較例」の技術を引用発明1に適用することを,敢えて当業者が想起したとは認められない。
したがって,第2号証の記載を参酌しても,引用発明1を相違点1及び相違点2に係る構成とすることを,当業者が容易に想到できたとは認められない。

オ 特許異議申立人は特許異議申立書において,炭化珪素半導体基板の端部を露出させることは,甲第6号証にも記載されていると主張している。
(ア)甲第6号証には,第3の3(6)アで摘記したように,裏面全面にオーミック接合やメタライズが形成されている従来のSiCウェハのダイシング時のダイシングブレードの目詰まりが問題となっていたことから,ダイシング工程のスループットを向上させるとともに,ダイシングブレードを長寿命化させることが,解決しようとする課題であることが記載されている。
そして,甲第6号証には,第3の3(6)イで摘記したように,Niシリサイドからなる裏面オーミック電極4を形成する際は,裏面開口ダイシングライン領域8として開口させたい領域を開口させるようパターニングし,メタライズ層6は,前記裏面開口ダイシングライン領域8が維持されるように形成することにより,表面と裏面のダイシングライン領域のSiCを露出させ,これにより,前記課題を解決していることが記載されている。
(イ)ここで,第3の3(6)イで摘記したように,甲第6号証には,段落【0042】に「SiCウエハの表面には複数のショットキ電極5が表面開口ダイシングライン領域7によって格子状に分離形成されており,SiCウエハの裏面には複数のオーミック電極4及びメタライズ層6が裏面開口ダイシングライン領域8によって島状(格子状)に分離形成されている。なお,図1において,表面開口ダイシングライン領域7及び裏面開口ダイシングライン領域8におけるダイシングライン仮想中心線を切断線9として示している。」と記載されるように,表面開口ダイシングライン領域7はSiCウエハの表面の複数のショットキ電極5の間に設けられること,前記裏面開口ダイシングライン領域8は複数のオーミック電極4及びメタライズ層6の間に設けられること,ダイシングされる位置を示す切断線9は,前記表面開口ダイシングライン領域7及び前記裏面開口ダイシングライン領域8におけるダイシングライン仮想中心線の位置に設定されること,が記載されている。
すなわち,前記切断線9は,前記SiCウエハの周辺部近傍には設けられないことが,甲第6号証には記載されている。
一方,第3の3(6)ウで指摘したように,甲第6号証の図1?2には,すべての周辺部で下地のSiCウエハが露出していることが記載されているが,図4?5には,前記周辺部のうち少なくとも1辺では下地のSiCウエハが露出していないことが記載されている。そして,これら図1?2及び図4?5は,いずれも,甲第6号証の「実施の形態1」を説明する図面である。
(ウ)このように,甲第6号証に記載された課題はダイシングライン領域における下地のSiCウェハを露出させることで解決できること,甲第6号証の明細書には前記ダイシングライン領域をSiCウェハの周辺部に設けることは記載されていないこと,甲第6号証の「実施の形態1」を説明する各図面の記載に齟齬があること,そして,一般に図面は発明を説明する上での必要事項を模式的に示したものにすぎないことを考慮すると,図1?2の記載のみをもっては,甲第6号証には炭化珪素半導体基板の端部を露出させることが記載されているとすることはできないし,甲第6号証において炭化珪素半導体基板の端部を露出させた状態でオーミック接合を形成するための熱処理を行うことが自明であるとすることもできない。

カ そして,特許異議申立人が提出した甲第3号証?甲第5号証及び甲第7号証には,炭化珪素半導体基板の端部を露出させることは記載されておらず,したがって,炭化珪素半導体基板の端部を露出させた状態でオーミック接合を形成するための熱処理を行うことは記載も示唆もされていない。

キ 以上のとおりでありから,相違点3について検討するまでもなく,本件発明3は,甲第2号証に記載の技術を参酌して,引用発明1に基づいて当業者が容易に発明をすることができたとすることはできない。
また,本件発明3は,甲第3号証?甲第7号証に記載の技術を参酌しても,引用発明1に基づいて当業者が容易に発明をすることができたとすることはできない。

5 本件発明4,本件発明9及び本件発明10について
本件訂正により訂正された請求項3の記載を引用する,本件発明4,本件発明9及び本件発明10は,いずれも,本件発明3をさらに限定した発明である。
したがって,本件発明3と同様に,本件発明4,本件発明9及び本件発明10は,甲第2号証に記載の技術を参酌して引用発明1に基づいて当業者が容易に発明をすることができたとすることができないばかりでなく,甲第3号証?甲第7号証に記載の技術を参酌しても,引用発明1に基づいて当業者が容易に発明をすることができたとすることはできない。

6 本件発明5について
(1)本件発明5と引用発明2との対比
本件発明5と引用発明2とを対比する。
ア 引用発明2の「炭化ケイ素を材料とする半導体基板500が備える素子構造が複数形成された原料ウェハ」は,本件発明5の「炭化珪素半導体基板」に相当する。
また,引用発明2の「原料ウェハの表面」に「成膜」される「層間絶縁膜531」は,本件発明5の「膜構造」及び「絶縁膜」に相当する。
したがって,引用発明2の「炭化ケイ素を材料とする半導体基板500が備える素子構造が複数形成された原料ウェハの表面に層間絶縁膜531を成膜する絶縁膜形成工程」と,本件発明5の「前記炭化珪素半導体基板のおもて面において,絶縁膜を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程」である「(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し,かつ,前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程」とは,「前記炭化珪素半導体基板のおもて面において,絶縁膜を形成」する「工程」である「(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成」する「工程」である点で共通する。

イ 引用発明2の「レーザアニール処理によって,前記原料ウェハの裏面を1000℃程度の温度に加熱することで,前記裏面電極材料層を裏面オーミック接合温度に加熱して,前記原料ウェハとオーミック接合している裏面電極521を得る第2アニール工程」と,本件発明5の「(b)前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程」とは,「前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程」である点で共通する。

ウ 引用発明2の前記「絶縁膜形成工程」の「後,前記原料ウェハの裏面に接するように電極層(Ni層)を蒸着法等によって成膜する裏面電極材料層の成膜工程」は,「前記裏面電極材料層」を「加熱」する前記「第2アニール工程」の前に実行される工程である。
したがって,引用発明2の前記「絶縁膜形成工程」の「後,前記原料ウェハの裏面に接するように電極層(Ni層)を蒸着法等によって成膜する裏面電極材料層の成膜工程」は,本件発明5の「(c)前記工程(a)の後,前記工程(b)の前に,前記炭化珪素半導体基板の裏面において,金属膜を形成する工程」に相当する。

エ そして,引用発明2の「炭化ケイ素半導体装置の製造方法」は,以下に挙げる相違点を除き,本件発明5の「炭化珪素半導体装置の製造方法」に相当する。

エ 以上から,本件発明5と引用発明2とは,以下の点で一致するとともに,以下の点で相違する。<<一致点>>
「(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成する工程と,
(b)前記炭化珪素半導体基板の裏面において熱処理を行い,オーミック接合を形成する工程とを備え,
前記工程(a)は,前記炭化珪素半導体基板のおもて面において,絶縁膜を形成する工程であり,
(c)前記工程(a)の後,前記工程(b)の前に,前記炭化珪素半導体基板の裏面において,金属膜を形成する工程をさらに備えることを特徴とする,
炭化珪素半導体装置の製造方法。」
<<相違点>>
<<相違点1>>
本件発明5は「工程(a)」において「前記炭化珪素半導体基板のおもて面および前記裏面の少なくとも一方の端部を露出させ」るのに対して,引用発明2はそのような特定を有していない点。
<<相違点2>>
本件発明5は「工程(b)」において「前記おもて面および裏面の少なくとも一方の端部を露出させた状態」の前記炭化珪素半導体基板の裏面において熱処理を行うのに対して,引用発明2はそのような特定を有していない点。

イ 本件発明5についての判断
第3の4(2)で記載したと同じ理由により,本件発明5は,甲第2号証に記載の技術を参酌して,引用発明2に基づいて当業者が容易に発明をすることができたとすることはできない。
同様に,本件発明5は,甲第3号証?甲第7号証に記載の技術を参酌しても,引用発明2に基づいて当業者が容易に発明をすることができたとすることはできない。

7 本件発明8ないし本件発明10について
本件訂正により訂正された請求項5の記載を引用する本件発明8ないし本件発明10は,いずれも,本件発明5をさらに限定した発明である。
したがって,本件発明5と同様に,本件発明8ないし本件発明10は,甲第2号証に記載の技術を参酌して引用発明2に基づいて当業者が容易に発明をすることができたとすることができないばかりでなく,甲第3号証?甲第7号証に記載の技術を参酌しても,引用発明2に基づいて当業者が容易に発明をすることができたとすることはできない。

8 特許異議申立人の意見について
(1)特許異議申立人の意見
特許異議申立人番場大円は,平成29年7月25日に提出した意見書において,以下のように主張している。
ア 甲第2号証を見た当業者は,シリコンウェハ101の主表面を露出させる態様が示されていることを理解する。
イ 「ウェハ面取り部にてフォトレジストが厚く形成されることによって生じるパターン解像不良」を抑制するために,甲第2号証に記載されているようにウェハ周辺部を露出させる動機付けが存在している。
そして,甲第1号証において裏面電極材料層をパターニングすることで裏面電極を形成する際に,ウェハエッジ部におけるパターン不良を防止するために,甲第2号証に記載されているようにシリコンウェハ101の主表面を露出させることは,当業者にとって容易である。
ウ 甲第1号証の裏面電極を形成する工程において,「ウェハ面取り部にてフォトレジストが厚く形成されることによって生じるパターン解像不良」を抑制するために,甲第2号証に記載されているようにウェハ周辺部を露出させることは,当業者であれば容易におもいつく。
エ 甲第2号証の請求項に係る発明の半導体装置に焦点を当てた特許権者の主張は失当である。
オ 甲第2号証の段落【0042】における無効領域は,シリコンウェハ101の主表面を露出させた領域を意味している。

(2)上記エの主張に対して
甲第2号証には,段落【0021】?【0034】,段落【0041】?【0042】及び図1?図6に記載された「実施の形態1」の半導体装置と,前記「実施の形態1」の特徴を強調するための,段落【0035】?【0040】及び図7?図13に記載された従来例または比較例の半導体装置とが記載されている。したがって,これらの半導体装置を区別して検討する必要があることは当然である。
したがって,上記エの主張は当を得ていない。

(3)ア及びオの主張に対して
前記「実施の形態1」の半導体装置においては,「無効領域4」がシリコンウェハが露出する領域であるとすることはできないことは,第3の4(2)イで指摘したとおりである。
一方,甲第2号証の段落【0039】?【0040】及び図11?図13には,ウェハ外周領域のシリコンウェハの主表面を露出させることが記載されているが,これは,上記の従来例または比較例の半導体装置についての記載である。
特許異議申立人は,前記意見書の3(1)において,甲第2号証のウェハ外周領域のシリコンウェハの主表面が露出していることを,「実施の形態1」に関する記載と,従来例または比較例に関する記載との両方に基づいて主張しているが,この主張は甲第2号証の記載を正解したものでないから,採用することができない。

(4)イ及びウの主張に対して
甲第2号証の段落【0039】?【0040】及び図11?図13に記載された従来例または比較例の半導体装置は,ウェハ外周領域のシリコンウェハの主表面を露出させていることは,上記の通りである。
しかし,この従来例または比較例の半導体装置においては,「パターン倒れが生じやすくなる」こと,このため「歩留が低下する」ことは,甲第2号証の段落【0040】に記載されている。
したがって,甲第1号証に記載の発明に,甲第2号証の段落【0039】?【0040】及び図11?図13に記載された従来例または比較例の技術を適用することを,当業者は考えないことは,第3の4(2)ウ?エで指摘したとおりである。


第4 取消理由通知において採用しなかった特許異議申立理由について
特許異議申立人は,本件発明3ないし本件発明5は「甲1乃至甲6に基づき進歩性を有していない」と主張し,その理由として,周辺部の炭化珪素半導体基板を露出させることが甲第6号証にも記載されていることを挙げている。
しかし,平成29年4月17日付けの取消理由通知においては,周辺部の炭化珪素半導体基板が露出していることを示す刊行物として,甲第6号証を採用していない。
これは,第3の4(2)オで指摘したとおり,甲第6号証には,炭化珪素半導体基板の端部を露出させることが記載されているとすることはできないからである。
したがって,仮に引用発明1ないし引用発明2に甲第6号証に記載の技術を適用したとしても,本件発明3ないし本件発明5に係る構成を得ることはできない。


第5 むすび
以上のとおりであるから,取消理由通知に記載した取消理由及び特許異議申立書に記載した特許異議申立理由によっては,本件訂正後の請求項3-5及び請求項8-10に係る特許を取り消すことはできない。
また,他に本件訂正後の請求項3-5及び請求項8-10に係る特許を取り消すべき理由を発見しない。

よって,結論のとおり決定する。
 
発明の名称 (54)【発明の名称】
炭化珪素半導体装置の製造方法
【技術分野】
【0001】
本発明は、炭化珪素半導体装置の製造方法に関するものである。
【背景技術】
【0002】
炭化珪素(以下SiCとも記載する)半導体は、シリコン半導体と比べて、破壊電界、バンドギャップおよび熱伝導率が大きい。バンドギャップおよび熱伝導率が大きいため耐熱性に優れており、高温動作および簡易冷却が可能となる。また、破壊電界が大きいため薄型化が容易であり、低損失および高温動作が可能となる。
【0003】
SiCショットキーバリアダイオード(以下SiC-SBD)、または、SiC-MOSFET(Metal Oxide Semiconductor Field Effect Transistor)の設計においては、シリコンの破壊電界が0.3MV/cmであるのに対しSiCの破壊電界が2.8MV/cmである特長を活かして、活性層であるドリフトエピタキシャル層の厚みおよび終端構造を決定されている。
【0004】
破壊電界がシリコンの約10倍大きいSiCでは、形成すべきドリフトエピタキシャル層の厚さはシリコンの場合の1/10程度で良い。ただし、SiC基板プロセスにおいて基板の機械的強度を維持するために、例えば2インチ?4インチの基板径の場合に350μm程度の厚さのn型4H-SiC基板が用いられており、その上に、厚さ数μm?数十μmのエピタキシャル層が形成されて活性層とされる。
【0005】
例えばkV級高耐圧のSiC-SBDでは、n型SiCエピタキシャル層上にショットキー電極が形成されている。当該構造では、エピタキシャル層とショットキー電極との間の接合面周縁に電界が集中し易くなるので、その接合面(ショットキー接合面)周縁の表層に、電界集中緩和のためのp型終端構造を形成する必要がある。
【0006】
当該p型終端構造の形成には、一般に、Al(アルミニウム)またはB(ボロン)等のp型不純物をn型エピタキシャル層にイオン注入し、1500℃程度以上の高温熱処理で活性化アニールする方法が用いられる。
【0007】
続いて基板裏面を研磨し、その後、Ni等のオーミック材料を用いた1000℃程度の熱処理により裏面オーミックを形成する。一方で、基板おもて面にはショットキー接合を形成する。さらに基板おもて面には、ワイヤボンド時のパッドとしてAlを厚さ5μm程度で形成するのが一般的である。
【0008】
1500℃程度以上の高温熱処理である活性化アニール、および、1000℃程度の熱処理である裏面オーミック形成については、いずれも加熱プログラムの詳細、雰囲気ガスに関する事項、および、基板面内の温度均一性等のプロセス詳細を最適化することにより、基板割れを防止することが重要となる。
【0009】
プロセス上流の活性化アニール時は、n型エピタキシャル層にイオン注入された程度であり、他に酸化膜および金属膜等は形成されていない。しかし、1000℃程度の熱処理である裏面オーミック形成時には、酸化膜および金属膜等が形成されており、基板反りおよび内部ストレスが発生する原因となる。基板反りおよび内部ストレスが増加しその限界を越えた場合、基板割れの問題が生じてしまう。
【0010】
ここで、基板割れを抑制さらには防止するためには、SiC基板のエッジに関しては、特に熱プロセスで割れの原因にならないように留意することが重要である。また、基板のおもて面および裏面に関しては、基板反りおよび内部ストレスを低減するように留意することが重要である。
【0011】
これらに関する技術としては、例えば特許文献1および特許文献2に記載された技術が知られている。
【0012】
特許文献1には、GaN等の窒化物半導体基板をエッジ研磨(以下ベベリング)することによって、基板の欠け、割れおよびクラックの発生を防止する方法が記載されている。
【0013】
特許文献2には、基板反りを低減するために、基板裏面をパターニングする方法が記載されている。パターニング形状としては格子状パターンおよびドット状パターンが示されており、具体的なパターン形状としては繰り返し連続パターンが想定されている。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】特開2004-319951号公報
【特許文献2】特許第4904688号公報
【発明の概要】
【発明が解決しようとする課題】
【0015】
上述のとおり、シリコンの破壊電界が0.3MV/cmであるのに対しSiCの破壊電界が2.8MV/cmである特長を活かせば、活性層であるドリフトエピタキシャル層の厚みはシリコンの場合の1/10程度で十分である。このときSiC基板は、その上に形成されるエピタキシャル層を機械的に保持する機能を担う。
【0016】
シリコン半導体基板の場合は、エピタキシャル層の形成、基板の薄板化プロセス、基板プロセス途中または最終的な膜形成、さらには、研磨による基板厚みの減少も考慮して、基板品質が管理されている。具体的には、インゴットから切り出した、基板プロセス前の基板のエッジ形状管理、さらには、ベベリングの管理により、基板品質が管理されている。
【0017】
一方で、SiC半導体基板の場合は、そのような管理が十分でなく、また、より高温での動作が可能となることに関連して、シリコンの場合と同等のレベルで品質を管理することが容易でない場合が多い。特に裏面オーミック形成時には、基板割れの発生を十分に抑制することができていなかった。
【0018】
本発明は、上記のような問題を解決するためになされたものであり、裏面オーミックを形成する際の基板割れを抑制することができる炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0019】
本発明の一態様に関する炭化珪素半導体装置の製造方法は、(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と、(b)前記炭化珪素半導体基板の裏面において熱処理を行い、オーミック接合を形成する工程とを備え、前記工程(a)は、前記炭化珪素半導体基板の裏面において金属膜を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり、前記工程(b)が、前記金属膜を用いて熱処理を行い、オーミック接合を形成する工程であり、前記工程(a)が、環状にパターニングされた前記金属膜を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であることを特徴とする。
また、本発明の別の態様に関する炭化珪素半導体装置の製造方法は、(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と、(b)前記炭化珪素半導体基板の裏面において熱処理を行い、オーミック接合を形成する工程とを備え、前記工程(a)は、前記炭化珪素半導体基板の裏面において金属膜を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり、前記工程(b)が、前記金属膜を用いて熱処理を行い、オーミック接合を形成する工程であり、前記工程(a)が、不連続部分を有する環状にパターニングされた前記金属膜を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であることを特徴とする。
また、本発明の別の態様に関する炭化珪素半導体装置の製造方法は、(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と、(b)前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い、オーミック接合を形成する工程とを備え、前記工程(a)は、前記炭化珪素半導体基板の裏面において金属膜を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり、前記工程(b)が、前記金属膜を用いて熱処理を行い、オーミック接合を形成する工程であり、(c)前記工程(b)の前に、前記炭化珪素半導体基板の端部をベベリングする工程をさらに備えることを特徴とする。
また、本発明の別の態様に関する炭化珪素半導体装置の製造方法は、(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と、(b)前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い、オーミック接合を形成する工程とを備え、前記工程(a)は、前記炭化珪素半導体基板のおもて面において、絶縁膜を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり、(c)前記工程(a)の後、前記工程(b)の前に、前記炭化珪素半導体基板の裏面において、金属膜を形成する工程をさらに備えることを特徴とする。
【発明の効果】
【0020】
本発明の上記態様によれば、炭化珪素半導体基板の端部を露出させた状態で、裏面オーミックを形成することができるため、裏面オーミックを形成する際の基板割れを抑制することができる。
【図面の簡単な説明】
【0021】
【図1】第1実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。
【図2】第2実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。
【図3】第3実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。
【図4】第5実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。
【図5】第5実施形態に関する金属膜の他のパターニング例を示した図である。
【図6】前提技術に関する構造を示した断面図である。
【発明を実施するための形態】
【0022】
以下、添付の図面を参照しながら実施形態について説明する。
【0023】
図6は、前提技術に関する構造を示した断面図であり、裏面オーミック形成のための熱処理直前の、基板の一般的な断面構造を示した図である。特にSiC基板の端部(エッジ)においては、n+基板1のおもて面に形成された保護絶縁膜30と、n+基板1の裏面に形成された金属膜20とがそれぞれ延在しており、基板のエッジを覆っている。ここで、基板割れを抑制さらには防止するためには、SiC基板のエッジに関しては、特に熱プロセスで割れの原因にならないように留意することが重要である。また、基板のおもて面および裏面に関しては、基板反りおよび内部ストレスを低減するように留意することが重要である。
【0024】
以下に説明する実施形態は、上記のような問題を解決する炭化珪素半導体装置の製造方法に関するものである。
【0025】
<第1実施形態>
<構成>
以下、本発明の炭化珪素半導体装置およびその製造方法の概要は、SiC-SBDを例として説明する。
【0026】
例えば、口径4インチ4°オフ角のn型4H-SiC基板のシリコン面(0001)に、CVD(Chemical Vapor Deposition)法によりn型SiC層をエピタキシャル成長させる。
【0027】
n型エピタキシャル層の濃度および厚みについては、所望の耐圧を実現するよう調整する。
【0028】
その後、写真製版工程で必要となる基板内の位置合わせ基準のためのマーク形成を行い、以降、p型終端構造形成、裏面研磨および裏面オーミック形成、おもて面におけるショットキー接合形成、ワイヤボンド用の表面パッド形成、裏面におけるダイボンド用の裏面メタライズを順次行う。ここで、裏面研磨工程および裏面オーミック形成工程と、基板割れに関して大きく影響を及ぼす工程について、以下で詳しく説明する。
【0029】
図1は、第1実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。具体的には、SiC-SBDの製造工程における、裏面オーミック形成時の熱処理直前の断面図である。
【0030】
図1においては、SiC基板の裏面オーミックを形成するため熱処理する際、少なくとも基板エッジのベベリング加工が施された部分に関して金属または酸化膜等が除膜され、あるいは膜が形成されず、SiC基板が露出している状態が示されている。なお、基板エッジには、ベベリング加工が施されなくてもよい。
【0031】
図1においてはn型エピタキシャル層がその上面に形成されたn+基板1が示されており、n+基板1の裏面にはオーミック電極となるべき金属膜2が形成され、n+基板1のおもて面には保護絶縁膜3が形成されている。しかし、少なくともSiC基板のエッジ、正確にはベベリング加工が施された部分に関してSiCが露出していれば、基板エッジを除く基板おもて面および裏面についての構造および仕様は限定されない。
【0032】
<第2実施形態>
<構成>
図2は、第2実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。具体的には、SiC-SBDの製造工程における、裏面オーミック形成時の熱処理直前の断面図である。
【0033】
第1実施形態では、裏面オーミック形成時の熱処理直前の基板断面構造に関して、SiC基板のエッジについてSiCが露出していることに着目して説明されているが、図2においては、基板裏面の金属膜2に関して、ベベリング加工が施された部分には形成されないように、あるいはいったん形成された後除去された状態とする。
【0034】
このことにより、熱処理する際の基板ストレスを低減し、基板割れを防止することができる。
【0035】
なお第2実施形態では、基板おもて面に保護絶縁膜が形成されない製造方法も想定しており、例えば、Ti成膜によりショットキー接合形成する直前に、酸ウエット処理またはスパッタエッチング等のドライ処理を実施することで、SiCおもて面を清浄化し良好な接合形成が可能である。
【0036】
<第3実施形態>
<構成>
図3は、第3実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。具体的には、SiC-SBDの製造工程における、裏面オーミック形成時の熱処理直前の断面図である。
【0037】
第2実施形態では、オーミック面となる裏面に形成された金属膜2についても着目した熱処理直前の基板構造について説明されているが、図3においては、ショットキー面となるおもて面の構造について着目した熱処理直前の基板構造について説明される。
【0038】
図3に示されるように、基板裏面に関してはオーミック電極用の金属膜は示されていない。基板裏面の構造については、この後、図6に示されるような、基板裏面のエッジ部分にまでオーミック電極用の金属膜20が形成されてもよいし、図4および図5に示されるような、裏面オーミック電極用の金属膜が裏面にパターニングされていてもよい。
【0039】
オーミック形成のための熱処理を実施する際、ショットキー面となるおもて面に保護絶縁膜3を形成する理由は、オーミック形成のための熱処理の後にショットキーメタルを成膜する場合に、それ以前の工程の影響でショットキー形成予定面であるSiCおもて面が汚染されることを防ぐためである。
【0040】
保護絶縁膜3としては、CVD法によって形成される、一般にデポ膜と呼ばれるSiO_(2)酸化絶縁膜、あるいは、熱酸化によって形成される、一般に犠牲酸化膜と呼ばれるSiO_(2)酸化絶縁膜を想定している。
【0041】
塗布膜または常圧CVD膜等のように基板の片面だけに成膜可能な場合と、熱酸化または減圧CVD等のように基板のおもて面および裏面、さらには基板エッジを含む基板全体を覆い尽くす場合とで、除去すべき箇所は異なる。しかし、いずれの場合でも基板のエッジ、正確にはベベリング加工が施された部分に関してSiCが露出するように、湿式または乾式のエッチング、または研削等の機械的手法により不要な箇所を除去する。
【0042】
こうしてオーミック形成のための熱処理時にSiC基板に加わるストレスを最小限に抑制しつつ、SiCショットキー面に1000℃程度の加熱処理を行ってもSiCショットキー面が汚染されないよう保護することができる。
【0043】
裏面オーミックが完成した後、Ti等のショットキーメタルを成膜する直前に、フッ酸により酸化膜(保護絶縁膜3)を除去すれば、清浄なSiC面が再現性よく形成できる。
【0044】
<第4実施形態>
<構成>
第1または第3実施形態において説明されたように保護絶縁膜3を犠牲酸化膜を用いて形成する場合、基板エッジはベベリング後に少なくとも1回の犠牲酸化膜形成、およびその除去を実施することで、ベベリングによる基板エッジ部最表面の機械的ダメージ層を除去することができる。ダメージ層が厚い場合は完全に除去することはできないが、その厚みを薄くするだけでも機械的ダメージを受けた脆弱層を低減させることができるため、熱処理時に亀裂およびクラックに進展することによる基板割れを抑制することができる。
【0045】
<第5実施形態>
<構成>
図4および図5は、第5実施形態に関する炭化珪素半導体装置の製造工程を説明するための図である。図4は、SiC-SBDの製造工程における、裏面オーミック形成時の熱処理直前の断面図である。図5は、金属膜の他のパターニング例を示した図である。
【0046】
第1または第2実施形態では、裏面オーミック形成時の熱処理直前の基板断面構造に関して、ベベリング加工が施された部分に金属膜が形成されないことが熱処理時の基板割れ防止に効果的であることが説明されている。
【0047】
ここで裏面における金属膜を裏面全面に形成せず、環状に(例えば同心円環状)に配置(パターニング)することで、基板中心から外縁方向に向かって金属膜が不連続に形成されるため、オーミック電極によるストレスを効果的に低減できる(図4の金属膜2aを参照)。よって、基板割れを効果的に防ぐことができる。
【0048】
より望ましくは、図5に示されるように、各環状パターニングを1周の連続パターンとせず、不連続部分を有する環状パターン(金属膜2b)とすることで、環状パターンの周方向においても金属膜が不連続に形成されるため、より効果的にストレスを低減できる。よって、基板割れを効果的に防ぐことができる。
【0049】
以下、寸法等の詳細について説明する。
【0050】
裏面メタルを同心円環状に配置すると、基板割れ防止に有効である。同心円環状に配置された各金属膜2bの間隔は20μm?100μm程度が望ましい。20μm未満の狭い開口幅になると、加熱時にNiシリサイドの凝集現象により各金属膜2b間が完全な非連続とならず、内部ストレスおよび基板の反りを低減する効果が弱まる。逆に、各金属膜2bの間隔が100μm以上になると、アセンブリのダイボンド工程でのボイド発生の要因になる場合がある。
【0051】
同心円環状に配置された金属膜2b幅については、内部ストレスおよび基板の反りを低減する目的からは、細い(狭い)ほど効果は大きい。しかし、上記の各金属膜2bの間隔における場合と同様に、実際のパターニングプロセス、および、ダイボンド工程でのボイド発生防止の観点から、およそ1mm以上が望ましい。
【0052】
同心円環状に配置された金属膜2b幅を太く(広く)することは、内部ストレスおよび基板の反りを低減させる効果が減少することを意味するが、実際のデバイス構造により、オーミック接合形成するための急峻加熱時(1000℃程度)における内部ストレスおよび基板の反り量はそれぞれ異なるので、必要に応じてメタル幅、または、同心円環状に配置された金属膜2bの本数を決定すればよい。
【0053】
裏面オーミック形成後、裏面にはダイボンド用の裏面メタライズが形成されるが、これに関しては数百℃以上の加熱は不要である。よって、オーミック形成されていない開口部も含む裏面全面にダイボンド用の裏面メタライズが形成されても、基板割れを起こすようなストレスは発生しない。
【0054】
また図5におけるオーミック形成されていない開口部に関して、オーミック電極が極薄で形成される場合であっても、内部ストレスの低減には効果がある。例えば、図5に示されるパターンに対応する金属マスクを用いた蒸着法による選択成膜によれば、実際にはマスク箇所への回り込みが生じる。そのため、マスク下に形成された極薄のオーミック電極を利用した内部ストレスの低減を実現することができる。
【0055】
<効果>
オーミック接合形成する1000℃程度で行う急峻加熱時の基板割れを防止するには、基板おもて面、基板エッジ、基板裏面全ての領域において対策することでその顕著な効果を期待できる。
【0056】
おもて面に関しては、例えば、熱酸化膜等の絶縁膜で被覆保護されている場合が想定される。SiC基板を熱酸化する場合、形成される膜の膜厚に関し、おもて面の(0001)シリコン面において形成される膜の膜厚に対し、裏面の(000_1)カーボン面では20倍程度厚い酸化膜が形成される。基板エッジについては明確でないが、ベベリングおよび裏面研磨後の仕上がり形状ばらつきにより、酸化膜の厚みを含む膜質についてもばらつきが大きいと考えられる。
【0057】
このような熱酸化膜で被覆された状態で1000℃程度の急峻加熱をすると、基板エッジにおける、SiC基板と熱酸化膜とによるストレスが局所的に不安定な状態となり、熱酸化膜に亀裂が入ることも予想される。
【0058】
これを抑制するためには、基板エッジ部に形成された熱酸化膜を除去した状態で加熱することが望ましい。なお、熱酸化による酸化膜形成の場合、基板おもて面、基板エッジおよび基板裏面全てを覆い尽くすように酸化膜が形成される。裏面については、オーミック接合形成のためのメタルを形成する前までに酸化膜等が形成されていれば、エッチングまたは研磨等の方法により除去する。
【0059】
裏面に関しては、通常、オーミック材料として例えばNiをスパッタ法により全面に形成し、熱処理によりNiシリサイドを形成しオーミック接合としている。
【0060】
この場合は、自己犠牲酸化である熱酸化膜のような極端な厚みばらつきが生じることはないと考えられるが、Niシリサイド化の反応は犠牲酸化同様、SiC基板のSi元素を自己犠牲消費してNi等のメタルと結合する反応であるため、基板周辺部、特にベベリングされた領域において、Niのシリサイド化反応の際、消費されるNi量および反応の程度にばらつきが発生する。
【0061】
よって、少なくとも基板エッジのベベリング加工が施された部分については、Ni除去状態で加熱することが望ましい。特に、ベベリングおよび裏面研磨後の仕上がり形状ばらつきにより、加熱時に形成されるNiシリサイドまたは局所的な残留Niが発生すると、熱膨張係数の違いによりクラックまたは亀裂を誘発し、基板割れが生じることが考えられる。
【0062】
以上の通り、少なくとも基板エッジのベベリング加工が施された部分については、酸化膜等の絶縁膜、オーミック材料となる金属膜等の一切の被覆膜が除去され、SiCが露出している状態が望ましい。
【0063】
さらに、裏面オーミックに関しては、要求される電気的特性からは全面に形成されることが必須ではないので、裏面メタルによる加熱前後の内部ストレスおよび基板反りを低減するために、オーミック未形成領域を設けることも基板割れ防止に有効である。
【0064】
基板の反りはほとんどの場合、凹面または凸面の椀状になるので、内部ストレスおよび基板反りを低減するためには基板中心から円周方向に、不連続な裏面メタルが形成されていることが効果的である。さらに望ましくは、各円環を1周連続パターンとせず不連続にすることにより、各円環がSiC基板にもたらすストレスをより低減することができる。
【0065】
上記実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
【0066】
なお本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の省略が可能である。
【符号の説明】
【0067】
1 n+基板、2,2a,2b,20 金属膜、3,30 保護絶縁膜。
(57)【特許請求の範囲】
【請求項1】
(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と、
(b)前記炭化珪素半導体基板の裏面において熱処理を行い、オーミック接合を形成する工程とを備え、
前記工程(a)は、前記炭化珪素半導体基板の裏面において金属膜を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり、
前記工程(b)が、前記金属膜を用いて熱処理を行い、オーミック接合を形成する工程であり、
前記工程(a)が、環状にパターニングされた前記金属膜を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項2】
(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と、
(b)前記炭化珪素半導体基板の裏面において熱処理を行い、オーミック接合を形成する工程とを備え、
前記工程(a)は、前記炭化珪素半導体基板の裏面において金属膜を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり、
前記工程(b)が、前記金属膜を用いて熱処理を行い、オーミック接合を形成する工程であり、
前記工程(a)が、不連続部分を有する環状にパターニングされた前記金属膜を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項3】
(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と、
(b)前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い、オーミック接合を形成する工程とを備え、
前記工程(a)は、前記炭化珪素半導体基板の裏面において金属膜を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり、
前記工程(b)が、前記金属膜を用いて熱処理を行い、オーミック接合を形成する工程であり、
(c)前記工程(b)の前に、前記炭化珪素半導体基板の端部をベベリングする工程をさらに備えることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項4】
(d)前記工程(c)の後、前記工程(b)の前に、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部において犠牲酸化膜を形成し、当該犠牲酸化膜を除去する工程をさらに備えることを特徴とする、
請求項1から請求項3のうちのいずれか1項に記載の炭化珪素半導体装置の製造方法。
【請求項5】
(a)炭化珪素半導体基板のおもて面および裏面の少なくとも一方において膜構造を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程と、
(b)前記おもて面および前記裏面の少なくとも一方の前記端部を露出させた状態の前記炭化珪素半導体基板の裏面において熱処理を行い、オーミック接合を形成する工程とを備え、
前記工程(a)は、前記炭化珪素半導体基板のおもて面において、絶縁膜を形成し、かつ、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であり、
(c)前記工程(a)の後、前記工程(b)の前に、前記炭化珪素半導体基板の裏面において、金属膜を形成する工程をさらに備えることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項6】
前記工程(c)が、環状にパターニングされた前記金属膜を形成する工程であることを特徴とする、
請求項5に記載の炭化珪素半導体装置の製造方法。
【請求項7】
前記工程(c)が、不連続部分を有する環状にパターニングされた前記金属膜を形成する工程であることを特徴とする、
請求項5または請求項6に記載の炭化珪素半導体装置の製造方法。
【請求項8】
(d)前記工程(b)の前に、前記炭化珪素半導体基板の端部をベベリングする工程とをさらに備えることを特徴とする、
請求項5から請求項7のうちのいずれか1項に記載の炭化珪素半導体装置の製造方法。
【請求項9】
前記工程(a)が、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部に形成された前記膜構造を除去して、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方の端部を露出させる工程であることを特徴とする、
請求項1から請求項8のうちのいずれか1項に記載の炭化珪素半導体装置の製造方法。
【請求項10】
前記工程(a)が、前記炭化珪素半導体基板のおもて面および裏面の少なくとも一方において、前記炭化珪素半導体基板の当該面の端部を除く領域に前記膜構造を形成する工程であることを特徴とする、
請求項1から請求項8のうちのいずれか1項に記載の炭化珪素半導体装置の製造方法。
 
訂正の要旨 審決(決定)の【理由】欄参照。
異議決定日 2017-08-31 
出願番号 特願2013-130257(P2013-130257)
審決分類 P 1 652・ 121- YAA (H01L)
最終処分 維持  
前審関与審査官 右田 勝則佐藤 靖史小山 満  
特許庁審判長 飯田 清司
特許庁審判官 加藤 浩一
鈴木 匡明
登録日 2016-07-29 
登録番号 特許第5975940号(P5975940)
権利者 三菱電機株式会社
発明の名称 炭化珪素半導体装置の製造方法  
代理人 吉竹 英俊  
代理人 吉竹 英俊  
代理人 有田 貴弘  
代理人 有田 貴弘  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ