現在、審決メルマガは配信を一時停止させていただいております。再開まで今暫くお待ち下さい。

  • ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 4項3号特許請求の範囲における誤記の訂正 取り消して特許、登録 H01L
審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
審判 査定不服 発明同一 取り消して特許、登録 H01L
審判 査定不服 4項4号特許請求の範囲における明りょうでない記載の釈明 取り消して特許、登録 H01L
管理番号 1335991
審判番号 不服2016-14095  
総通号数 218 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2018-02-23 
種別 拒絶査定不服の審決 
審判請求日 2016-09-21 
確定日 2018-01-23 
事件の表示 特願2011-200436「半導体装置、およびその製造方法、ならびにデータ処理装置」拒絶査定不服審判事件〔平成24年 4月26日出願公開、特開2012- 84871、請求項の数(18)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成23年9月14日(特許法第41条に基づく国内優先権主張:平成22年9月15日、特願2010-206858号)の出願であって、その手続の経緯は以下のとおりである。
平成26年 9月 2日 出願審査請求
平成27年 4月28日 拒絶理由通知
平成27年11月 6日 意見書
平成28年 6月24日 拒絶査定
平成28年 9月21日 審判請求・手続補正書
平成29年 3月13日 拒絶理由通知(以下、「当審拒絶理由1」という。)
平成29年 9月14日 意見書・手続補正書
平成29年10月 4日 拒絶理由通知(以下、「当審拒絶理由2」という。)
平成29年11月30日 意見書・手続補正書

第2 原査定の概要
原査定の概要は次のとおりである。

この出願の請求項1ないし20に係る発明は、下記引用文献1ないし4に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

引用文献等一覧
1.特開2010-157741号公報
2.特開2005-101268号公報
3.特開2007-311584号公報
4.特開2008-251964号公報

第3 当審拒絶理由の概要
1 当審拒絶理由1の概要
当審拒絶理由1の概要は次のとおりである。

(1)理由1(進歩性)
この出願の請求項1ないし18に係る発明は、下記引用文献1ないし5に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

引用文献等一覧
1.特開2009-182059号公報
2.特開2010-203890号公報
3.特開2008-251964号公報
4.特開2010-157741号公報
5.米国特許出願公開第2011/0207323号明細書

(2)理由2(拡大先願)
この出願の請求項1、4ないし6、9及び18に係る発明は、下記外国語特許出願の国際出願日における国際出願の明細書、請求の範囲又は図面に記載された発明と同一であり、しかも、この出願の発明者がその出願前の外国語特許出願に係る上記の発明をした者と同一ではなく、またこの出願の時において、その出願人が上記外国語特許出願の出願人と同一でもないので、特許法第29条の2の規定により、特許を受けることができない(同法第184条の13参照)。

先の出願:特願2012-554419号(国際公開第2011/104550号)

(3)理由3(明確性)
ア 請求項7及び8について
本願の請求項7には、「前記溝は、半導体基板内を貫通するように設けられた貫通電極を囲むように設けられ、絶縁リングを形成している」と記載されている。
他方、請求項7が引用する請求項5には「前記溝には導電材料が埋設されている」と記載されており、このような構成では「絶縁リング」を形成できないことが明らかであるから、請求項7に係る発明を明確に把握することができない。
請求項7を引用する請求項8についても同様である。
よって、請求項7及び8に係る発明は明確でない。
イ 請求項11ないし17について
本願の請求項11において請求項11自身を引用しているために、請求項11に係る発明を明確に把握することができない。
請求項11を引用する請求項12ないし17についても同様である。
よって、請求項11ないし17に係る発明は明確でない。

2 当審拒絶理由2の概要
当審拒絶理由2の概要は次のとおりである。

(1)理由1(明確性)
本願の請求項11において請求項11自身を引用しているために、請求項11に係る発明を明確に把握することができない。
請求項11を引用する請求項12ないし17についても同様である。
よって、請求項11ないし17に係る発明は明確でない。

第4 平成29年11月30日付け手続補正について
平成29年11月30日付け手続補正(以下、「本件補正」という。)が新規事項を追加するものでないことは明らかであるから、本件補正は特許法第17条の2第3項の規定に適合する。
また、本件補正前に受けた拒絶理由通知において特許をすることができないものか否かについての判断が示された発明と、本件補正後の特許請求の範囲に記載される事項により特定される発明とが、特許法第37条の発明の単一性の要件を満たす一群の発明に該当することは明らかであるから、本件補正は同法第17条の2第4項の規定に適合する。
さらに、本件補正における特許請求の範囲についての補正は、拒絶理由通知に係る拒絶の理由に示す事項についてする明りょうでない記載の釈明、及び、誤記の訂正を目的とするものであるから、特許法第17条の2第5項の規定に適合する。
したがって、本件補正は、特許法第159条第1項の規定により読み替えて適用される同法第53条第1項の規定により却下すべきものであるとはいえない。

第5 本願発明
上記第4のとおり、平成29年11月30日付け手続補正は、特許法第159条第1項の規定により読み替えて適用される同法第53条第1項の規定により却下すべきものであるとはいえない。
したがって、本願の請求項1ないし18に係る発明(以下、それぞれ「本願発明1」ないし「本願発明18」という。)は、平成29年11月30日付け手続補正書による補正後の特許請求の範囲の請求項1ないし18に記載される事項により特定される、次のとおりのものと認める。
「【請求項1】
第1の面を有する材料層と、
前記材料層内に設けられ、第1の面に開口部を有する溝と、
を備え、
前記溝は、
前記開口部に接し、1以上のスキャロップ形成溝を有するテーパー部と、
おおむね垂直な側壁を有する垂直部と、
を有し、
前記スキャロップ形成溝の幅が前記垂直部の溝幅よりも大きく、
前記テーパー部は、2以上のスキャロップ形成溝を有し、前記開口部に近いスキャロップ形成溝の深さ方向の大きさは前記開口部から遠いスキャロップ形成溝の深さ方向の大きさよりも大きく、
前記垂直部は、おおむね同等の幅を有する複数のスキャロップ形成溝を有することを特徴とする半導体装置。
【請求項2】
前記テーパー部は、2以上のスキャロップ形成溝を有し、前記開口部に近いスキャロップ形成溝の幅は前記開口部から遠いスキャロップ形成溝の幅よりも大きいことを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記スキャロップ形成溝のスキャロップ形成側壁の端部は、とがった先端部のない滑らかな表面を有することを特徴とする請求項1又は2に記載の半導体装置。
【請求項4】
前記溝は半導体基板を貫通するように設けられていることを特徴とする請求項1?3の何れか1項に記載の半導体装置。
【請求項5】
前記溝には導電材料が埋設されていることを特徴とする請求項1?4の何れか1項に記載の半導体装置。
【請求項6】
前記溝には絶縁材料が埋設されていることを特徴とする請求項1?4の何れか1項に記載の半導体装置。
【請求項7】
前記溝は、半導体基板内を貫通するように設けられた貫通電極を囲むように設けられ、絶縁リングを形成していることを特徴とする請求項6に記載の半導体装置。
【請求項8】
前記貫通電極、絶縁リングを備えた半導体基板を複数、有し、
前記複数の半導体基板は積層され、
前記複数の半導体基板は、前記貫通電極を介して互いに電気的に接続される、請求項7に記載の半導体装置。
【請求項9】
材料層の第1の面からその厚み方向の内側に向かって、1以上のスキャロップ形成溝を含む溝テーパー部を形成する工程と、
前記材料層内の前記溝テーパー部の下におおむね垂直な側壁を有する垂直部を形成する工程と、
を有し、
前記スキャロップ形成溝は、その幅が前記垂直部の溝幅よりも大きく、
前記テーパー部は、2以上のスキャロップ形成溝を有し、前記開口部に近いスキャロップ形成溝の深さ方向の大きさは前記開口部から遠いスキャロップ形成溝の深さ方向の大きさよりも大きく、
前記垂直部は、おおむね同等の幅を有する複数のスキャロップ形成溝を有することを特徴とする半導体装置の製造方法。
【請求項10】
前記溝テーパー部は、2以上のスキャロップ形成溝を有し、前記第1の面に近いスキャロップ形成溝の幅は前記第1の面から遠いスキャロップ形成溝の幅よりも大きいことを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項11】
1つの前記スキャロップ形成溝は、下記工程(1)?(3)からなるスキャロップ形成溝形成サイクルを1サイクル行うことで形成することを特徴とする請求項9又は10に記載の半導体装置の製造方法。
(1)露出している前記材料層を等方性エッチングして第2の溝を形成する工程、
(2)前記第2の溝の内壁上に保護膜を形成する工程、
(3)前記第2の溝の内壁底面上に形成された保護膜を除去する工程。
【請求項12】
前記溝テーパー部を形成する工程では、前記スキャロップ形成溝形成サイクルを1サイクル行うごとに、前記工程(1)におけるエッチング時間を減少させることを特徴とする請求項11に記載の半導体装置の製造方法。
【請求項13】
前記材料層はシリコンからなる半導体基板であって、
前記スキャロップ形成溝形成サイクルの工程(1)では、SF6ガスを用いることを特徴とする請求項11または12に記載の半導体装置の製造方法。
【請求項14】
前記保護膜はカーボンを含有するポリマーを主成分とし、
前記スキャロップ形成溝形成サイクルの工程(2)では、C_(4)F_(8)ガスを用いることを特徴とする請求項11?13の何れか1項に記載の半導体装置の製造方法。
【請求項15】
前記溝テーパー部および垂直部を形成した後、
前記第2の溝の内壁の保護膜を除去する工程と、
前記スキャロップ形成溝の側壁の端部を丸める工程と、
を有することを特徴とする請求項11?14の何れか1項に記載の半導体装置の製造方法。
【請求項16】
前記スキャロップ形成溝の側壁の端部を丸める工程では、等方性エッチングを用いることを特徴とする請求項15に記載の半導体装置の製造方法。
【請求項17】
前記スキャロップ形成溝の側壁の端部を丸める工程は、
第2の材料層を成膜する工程と、
エッチング工程と、
を含むことを特徴とする請求項15または16に記載の半導体装置の製造方法。
【請求項18】
プロセッサーと、
DRAMメモリモジュールと、
前記プロセッサーとDRAMメモリモジュールとを接続するシステムバスと、
を備えるデータ処理装置であって、
前記データ処理装置に含まれる半導体装置は、
第1の面を有する材料層と、
前記材料層内に設けられ、第1の面に開口部を有する溝と、
を備え、
前記溝は、
前記開口部に接し、1以上のスキャロップ形成溝を有するテーパー部と、
おおむね垂直な側壁を有する垂直部と、
を有し、
前記スキャロップ形成溝の幅が前記垂直部の溝幅よりも大きく、
前記テーパー部は、2以上のスキャロップ形成溝を有し、前記開口部に近いスキャロップ形成溝の深さ方向の大きさは前記開口部から遠いスキャロップ形成溝の深さ方向の大きさよりも大きく、
前記垂直部は、おおむね同等の幅を有する複数のスキャロップ形成溝を有することを特徴とするデータ処理装置。」

第6 引用文献及び引用発明
1 引用文献1
(1)引用文献1の記載事項
当審拒絶理由1において「引用文献1」として引用された特開2009-182059号公報(以下、「引用文献1」という。)には、図面とともに、次の事項が記載されている。(当審注.下線は当審において付したもの。以下において同じ。)
ア「【発明の詳細な説明】
【技術分野】
【0001】
本発明は、保護膜の形成とエッチングとを繰り返して基板を加工するドライエッチング方法に関する。
【背景技術】
【0002】
半導体装置やMEMS(Micro Electro Mechanical System:微小電子機械システム)等の微細構造体を形成する際に、基板に深いトレンチを形成する方法として、Boschプロセスが知られている。Boschプロセスでは、保護膜の形成とエッチングとを繰り返すことにより、基板に深いトレンチを形成する。
すなわち、基板の表面に、エッチングマスクを所定形状にパターニングして形成した後、例えば、SF_(6)ガスのプラズマにより、基板をエッチングして凹部を形成する。その後、C_(4)F_(8)ガスのプラズマにより、この凹部の内面上に保護膜を形成する。その後、SF_(6)プラズマによるエッチングを施すことにより、凹部の側面上には保護膜を残したまま、凹部の底面上の保護膜のみを除去し、凹部の下方を更にエッチングする。以後、同様にして、保護膜の形成とエッチングとを繰り返すことにより、基板に深いトレンチを形成する。また、その際、アスペクト比の高いトレンチを形成するために、保護膜の一部にエッチング耐性の高い保護膜を用いる技術が開示されている(特許文献1)。
【0003】
トレンチの形成において、トレンチの上部(開口部付近)と上部以外の領域(トレンチの深い部分)とで、トレンチの壁面の角度を変化させる技術が望まれている。例えば、形成されたトレンチの内部に所望の膜をエピタキシャル成長させる際に、エピタキシャル膜にボイドが発生しないように、トレンチの上部のみをテーパ形状にする技術が要求されている。通常の方法では、トレンチの上部をテーパ形状にした後に、底部を垂直にエッチングしようとしても、上部以外の部分のトレンチの幅が広がり、結果として、上部のテーパ形状が損なわれたほぼ垂直の壁面が形成されてしまうという問題があった。
【特許文献1】特開2000-299310号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明の目的は、トレンチの上部にテーパ形状を設ける等、トレンチの上部と下部とで形状を変えたトレンチを形成できるドライエッチング方法を提供することである。」
イ「【0012】
次に、本実施形態のドライエッチング方法における基板加工の機構を説明する。
図3は、本発明の第1の実施形態に係るドライエッチング方法による被加工物の形状を例示する模式断面図である。
図3(a)は、加工開始前の状態を示し、(b)は凹部の内面に保護膜を形成した状態を示し、(c)は凹部の底面の保護膜を除去した状態を示し、(d)は更にエッチングを行って新たな凹部を形成した状態を示す。
まず、図3(a)に表したように、シリコンからなる基板21の上に所定の形状のパターンで、所定の開口部22aを設けたエッチングマスク22を形成し、被加工体20とする。
【0013】
そして、被加工体20を、ドライエッチング装置1のバイアス電極13の上部に設置し、チャンバー2内を排気した後、チャンバー2内にSF_(6)ガス及びO_(2)ガスを導入すると共に、RF電源12を作動させて、コイル11に高周波電力(ソース電力)を供給する。これにより、プラズマ発生室3においてSF_(6)ガスによるSF_(6)プラズマが発生する。この状態でRF電源14を作動させて、バイアス電極13に高周波電力(バイアス電力)を印加する。この結果、被加工体20にバイアス電力が印加され、SF_(6)プラズマにより被加工体20がエッチングされる。
これにより、図3(b)に示すように、基板21の表面におけるエッチングマスク22の開口部22aにおいて露出した領域に、凹部23aが形成される。
【0014】
その後、図1に例示したステップS110を行う。
すなわち、SF_(6)ガス及びO_(2)ガスに代えて、チャンバー2内にC_(4)F_(8)ガスを導入し、C_(4)F_(8)ガスによるC_(4)F_(8)プラズマを発生させる。
これにより、図3(b)に表したように、このC_(4)F_(8)プラズマによって、被加工体20の全面に有機材料からなる第1の保護膜24が形成される。なお、第1の保護膜24は略等方的に形成されるため、凹部23aの内面にも形成される。
次に、図1に例示したステップS120として、以下を行う。
すなわち、C_(4)F_(8)ガスに代えて、チャンバー2内にSF_(6)ガス及びO_(2)ガスを導入し、SF_(6)プラズマを生成する。そして、第1のバイアス電力E1として、例えば、80Wに設定し、第1のエッチングを行う。第1のバイアス電力E1は、高いバイアス電力なので、被加工体20が異方的にエッチングされる。
これにより、図3(c)に示すように、被加工体20に形成された第1の保護膜24のうち、凹部23aの底面の部分のみが選択的に除去される。
【0015】
次に、図1に例示したステップS130として、以下を行う。
すなわち、第2のバイアス電力E2として、例えば、40Wに設定し、第2のエッチングを行う。このとき、基板21の表面における凹部23a以外の領域はエッチングマスク22によって保護されており、また、凹部23aの側面は第1の保護膜24によって保護されているため、凹部23aの底面のみが選択的にエッチングされる。この時、第2のバイアス電力E2は、バイアス電力が低いため、第1の保護膜24によって凹部23aの側面を適正な状態で保護しつつ、凹部23aの底面部の基板21のみをエッチングすることができる。
この結果、図3(d)に示すように、凹部23aの下方に凹部23bが形成される。
【0016】
以上のステップS110?ステップS130の実施が、1回の第1のサイクル101となる。そして、この第1のサイクル101を複数回繰り返すことにより、第1の加工100が行われ、基板21にトレンチを形成することができる。
【0017】
また、図1に例示した第2の加工200におけるステップS210?S230でも、上記のステップS110?S130と同様に加工が行われる。そして、ステップS210?S230の1回の実施が、1回の第2のサイクル201となる。そして、この第2のサイクル201を複数回繰り返すことにより、第2の加工200が行われ、基板21にトレンチを形成することができる。
【0018】
なお、上記において、保護膜24(第1の保護膜及び第2の保護膜)には、例えば、C_(4)F_(8)ガスのプラズマを用いて成膜した有機膜を用いることができる。
また、第1、第2、第3、第4のエッチングには、SF_(6)ガスのプラズマを用いることができる。また、第1、第2、第3、第4のエッチングには、O_(2)ガスを混合したSF_(6)ガスのプラズマを用いても良い。
【0019】
図4は、本発明の第1の実施形態に係るドライエッチング方法の処理条件を例示するグラフ図である。
図5は、本発明の第1の実施形態に係るドライエッチング方法における被加工物の形状を例示する模式断面図である。
図4の横軸は、各サイクルの回数Nを示し、縦軸は、第1?第4のエッチングにおけるバイアス電力を示す。そして、図中の実線は、第1のバイアス電力E_(1)と第3のバイアス電力E_(3)を示し、破線は、第2のバイアス電力E_(2)と第4のバイアス電力E_(4)を示す。また、図4に例示した処理条件は、トレンチの上部にテーパ形状を持たせ、トレンチの上部以外の部分は、基板面に対して実質的に垂直な側壁、または上部のテーパよりも傾斜のついたテーパ形状の側壁を形成する場合の処理条件の一例である。すなわち、トレンチの上部に上部テーパ部があり、上部より深い位置に、上部の側壁(側面)の基板表面に対する角度より実質的に大きい角度の側壁(側面)を有する部分を形成する場合の処理条件の一例である。
図4に表したように、本実施形態に係るドライエッチング方法においては、第1の加工100として、第1のサイクル101を30回実施する(N_(1)=30)。すなわち、図4において、横軸のNが1?30の部分が第1の加工100である。そして、その後、第3の保護膜を形成するステップS190を実施する。そして、それに引き続いて、第2の加工200として、第2のサイクル201を76回実施する(N_(2)=76)。すなわち、Nが31?106の部分が第2の加工200である。なお、図4は、第2の加工200では、第2のサイクル201の回数76回のうち、前半の38回(Nが31?68)と、後半の38回(Nが69?106)とで、バイアス電力のサイクルの回数Nに対する変化を変化させた例である。
【0020】
そして、図4の実線と破線で表したように、1サイクル内において、第2のバイアス電力E_(2)は、第1のバイアス電力E_(1)より小さく設定されている。これにより、高バイアス電力の第1のバイアス電力E_(1)を用いた第1のエッチングで、第1の保護膜のうちの凹部23aの底面の部分を効率的に除去できる。そして、その後、バイアス電力の小さい第2のバイアス電力E_(2)を用いた第2のエッチングにより、側面部に残存している第1の保護膜によって凹部23aの側面を適正な状態で保護しつつ、第1の保護膜から露出した凹部23aの底面部の基板21をエッチングできる。
【0021】
同様に、図4の実線と破線で表したように、1サイクル内において、第4のバイアス電力E_(4)は、第3のバイアス電力E_(3)より小さく設定されている。これにより、高バイアス電力の第3のバイアス電力E_(3)を用いた第3のエッチングで、第2の保護膜のうちの凹部23aの底面の部分を効率的に除去できる。そして、その後、バイアス電力の小さい第2のバイアス電力E_(4)を用いた第4のエッチングにより、側面部に残存している第2の保護膜によって凹部23aの側面を適正な状態で保護しつつ、第2の保護膜から露出した凹部23aの底面部の基板21をエッチングできる。
【0022】
そして、図4に表したように、第1のバイアス電力E_(1)と第2のバイアス電力E_(2)は、第1のサイクルの回数N_(1)が増えるにつれて、低下している。これにより、第1のサイクル101の回数N_(1)が増えるに連れ、すなわち、深く掘り進むに連れ、凹部23aの底面の第1の保護膜の除去の程度が小さくなる。これにより、第1の保護膜から露出する基板21の面積を小さくでき、第1のサイクルの回数N_(1)が増えるにつれて、凹部23aの断面積が小さくできる。
これにより、図5(a)に表したように、トレンチの上部(基板21の表面21aに近い領域)に、テーパ形状55を設けることができる。
【0023】
また、図4に表したように、同一の第1のサイクル101内において、第1のバイアス電力E_(1)と第2のバイアス電力E_(2)との差は、第1のサイクル101の回数N_(1)の増大につれて縮小している。これにより、基板21の表面21aに近い領域では、基板21の主面(表面21a)に垂直な方向のエッチング速度が、水平な方向のエッチング速度より高い異方性が高いエッチングが行われ、その後、表面21aから深く掘り進むにつれて、その異方性が低下するエッチングが行われる。
これにより、図5(a)に例示したテーパ形状55をより形成し易くできる。
【0024】
なお、図4の例では、第1のサイクル101の回数N_(1)が増すに連れ、第1のバイアス電力E_(1)と第2のバイアス電力E_(2)を低下させることと、第1のバイアス電力E_(1)と第2のバイアス電力E_(2)との差を縮小させることを同時に行っているが、どちらか一方を実施しても良い。
【0025】
そして、この後、図5(b)に表したように、第3の保護膜324を形成する(ステップS190)。この第3の保護膜324の耐エッチング性は、この後形成される第2の保護膜の耐エッチング性より高い。すなわち、第1の加工100と第2の加工200の間に、凹部の内面に、第2の保護膜より耐エッチング性の高い第3の保護膜を形成する。これにより、この後実施される第2の加工によってテーパ形状55が損なわれることを実質的に防止することができる。
【0026】
そして、図4に表したように、第2の加工200を開始する。
この時、第3の保護膜324は、この後形成される第2の保護膜よりは高い耐エッチング性を有するが、ある程度のエッチング性を有するように設定できるので、第3の保護膜324の凹部23aの底面の部分を除去し、それ以外の部分は残存させることができる。
これにより、図5(c)に表したように、第3の保護膜324の凹部23aの底面の部分から、基板21がエッチングでき、基板21を掘り進めることができる。
【0027】
そして、図4に表したように、第3のバイアス電力E_(3)と第4のバイアス電力E_(4)は、第2のサイクルの回数N_(2)が増えるにつれて、上昇している。一般に、深く掘り進むに連れ、凹部23aの底面付近においてエッチングイオンの供給が不足する状態となり、トレンチが先細りの形状となるが、このように、第3のバイアス電力E_(3)と第4のバイアス電力E_(4)を、第2のサイクルの回数N_(2)が増えるにつれて上昇させることにより、これが防止できる。
これにより、図5(d)に表したように、テーパ形状55より深い位置において、基板21の表面21aに対して実質的に垂直な側面を有する所望の形状のトレンチを形成することができる。」
ウ「【0032】
以下、第1の実施例について説明する。
(第1の実施例)
第1の実施例のドライエッチング方法における第1?第4のエッチングにおいては、図4に例示した条件の第1?第4のバイアス電力E_(1)?E_(4)を用いた。そして、第1?第4のエッチングには、SF_(6)ガスとO_(2)ガスの混合ガスによるプラズマを用いた。
また、第1の保護膜及び第2の保護膜の形成においては、C_(4)F_(8)ガスによるプラズマを用い、C_(4)F_(8)ガスの流量を500sccmとし、1サイクルの成膜時間を0.6秒とした。
そして、第3の保護膜324の形成においては、同様にC_(4)F_(8)ガスのプラズマを用い、成膜時間を1.5秒とした。これにより、第3の保護膜のエッチング耐性は、第2の保護膜(及び第1の保護膜)のエッチング耐性より高くされている。
【0033】
図6は、本発明の第1の実施形態に係るドライエッチング方法によるトレンチの形状を例示する模式断面図である。
図6に表したように、基板21に設けられたトレンチ50において、基板21の上部510(表面21aに近い領域)、基板21の下部520(底面21c側に近い領域)、及び、その中間部520、のそれぞれで、テーパ形状が異なっており、その時、基板21の上部510、基板21の下部520及び中間部520のそれぞれの側面52と、基板21の表面21aと平行な面とのなす角度を、それぞれ、上部テーパ角θ_(1)、中間部テーパ角θ_(2)、下部テーパ角θ_(3)とする。
【0034】
第1の実施例のドライエッチング方法により、基板21にトレンチ50を形成し、トレンチ50の断面形状を走査型電子顕微鏡により観察し、図6の定義に従って、上部テーパ角θ_(1)、中間部テーパ角θ_(2)、下部テーパ角θ_(3)を求めた。
【0035】
その結果、上部テーパ角θ_(1)が88.4度、中間部テーパ角θ_(2)が90.0度、下部テーパ角θ_(3)が89.7度と、トレンチ50の上部510のみにテーパ形状55を有し、それ以外の中間部520や下部530では、基板21の表面21aに対して実質的に垂直な形状のトレンチを形成することができた。」

(2)引用発明1-1及び引用発明1-2
ア 引用発明1-1(物の発明)
上記(1)より、引用文献1には下記の発明(以下、「引用発明1-1」という。)が記載されていると認められる。
「表面21aを有する基板21と、
前記基板21に設けられ、表面21aに開口部を有するトレンチ50と、
を備え、
前記トレンチ50は、
前記表面21aに接し、テーパ形状55を有する上部510と、
基板21の表面21aに対して実質的に垂直な形状を有する中間部520と、
を有する半導体装置。」
イ 引用発明1-2(製造方法の発明)
上記(1)より、引用文献1には下記の発明(以下、「引用発明1-2」という。)が記載されていると認められる。
「基板21の表面21aから下方に向かってテーパ形状55を有する上部510を形成する工程と、
前記基板21のテーパ形状55を有する上部510の下に実質的に垂直な形状を有する中間部520を形成する工程と、
を有することを特徴とする半導体装置の製造方法。」

2 引用文献2
当審拒絶理由1において「引用文献2」として引用された特開2010-203890号公報(以下、「引用文献2」という。)には、図面とともに、次の事項が記載されている。
「【0038】
ステップS38では、接触端子部90を埋め込み形成するためのトレンチ穴32をシリコン基板10に形成する。トレンチ穴32は、レジスト層22及び酸化層16を利用して、反応性イオンエッチング(RIE)を行って形成することができる。例えば、ボッシュプロセスを用いて形成することが好適である。ボッシュプロセスは、ドライの異方性エッチングプロセスである。ボッシュプロセスは、エッチングガス(SF_(6))を用いてシリコンをエッチングするプロセスと、デポジションガス(C_(4)F_(8))を用いて側壁を保護するデポジションプロセスを交互に切替えて行うことによってシリコン基板10に高アスペクト比のトレンチ穴32を形成するプロセスである。このとき、レジスト層22とシリコン基板10とのエッチング速度の差(選択比)を考慮し、レジスト層22の下の酸化層16がエッチングされない条件とすることが好適である。また、形成されるトレンチ穴32のスキャロップ(側壁の粗さ)ができるだけ小さくなるような条件とすることが好適である。
【0039】
トレンチ穴32の深さは、好ましくは20μm?30μm以上となるようにすることが好適である。酸化層16の膜厚を1.0μm程度として、ボッシュプロセスを適用することによって、シリコン基板10に最大幅5μm以下かつ深さ20μm以上のトレンチ穴32を形成することができる。なお、加工精度を高めるためにトレンチ穴32の深さは50μm以下に抑えることが好ましい。
【0040】
ステップS40では、レジスト層22を除去する。レジスト層22は、例えば、硫酸(H_(2)SO_(4))と過酸化水素水(H_(2)O_(2))の混合溶液を用いて化学的に除去することができる。本実施の形態では、硫酸(H_(2)SO_(4))と過酸化水素水(H_(2)O_(2))とを適宜な割合で混合し、80℃程度に加熱してレジスト層20を除去する。レジスト層14を除去した後、水洗を行い、スピン乾燥させる。さらに、酸素(O2)プラズマを用いたアッシング処理により、反応性イオンエッチング(RIE)を行った際にトレンチ穴32内の側面に付着した堆積物を除去することが好ましい。
【0041】
ステップS42では、スキャロップの低減処理を行う。スキャロップの低減処理は、シリコン酸化層形成処理及びエッチングの組み合わせとすることができる。表面洗浄等の前処理を行った後、酸化層34を形成する。酸化層34は、熱酸化法や化学気相法(CVD)で形成することができる。酸化条件は特に限定されるものではないが、シリコン窒化層18の膜端部のバード-ビーク量の低減、シリコン窒化層18への損傷を低減させるため、酸化温度を低くすることが好適である。次に、形成した酸化層34のエッチング処理を行う。エッチングには化学エッチングを用いることができる。例えば、フッ化アンモニウム(NH4F)の緩衝液を用いて室温で酸化層12を除去する。このとき、酸化層34の膜厚が0.1?0.2μm程度残るようにエッチングすることが好適である。その後、さらに酸化層34を形成する。酸化層34は、一回目と同様に、熱酸化法や化学気相法(CVD)で形成することができる。ここで、酸化層34の膜厚は0.5μm程度とすることが好適である。ステップS42での酸化処理及びエッチング処理はスキャロップが無くなるまで繰り返してもよい。」

3 引用文献3
当審拒絶理由1において「引用文献3」として引用され、原査定において「引用文献4」として引用された特開2008-251964号公報(以下、「引用文献3」という。)には、図面とともに、次の事項が記載されている。
「【0034】
次に、図13に示すように、開口115を埋め込むように裏面全面に電極膜を形成し、これをパターニングして、貫通電極116を形成する。このようにして、分離壁105で囲まれた貫通電極116が完成する。
【0035】
図14に、図13のA-A断面に対応した断面図を示す。図14に示すように、貫通電極116は、絶縁膜(シリコン酸化膜)からなるリング状の分離壁105によって、その周りのシリコン基板100と絶縁分離されている。
【0036】
このように、本実施形態によれば、分離溝103の内周側面103isに多結晶シリコン膜104isが直接設けられており、分離溝103の外周側面103osに多結晶シリコン膜104osが直接設けられていることから、これら多結晶シリコン膜104is,104osをシリコン基板100の一部とみなすことができる。つまり、幅W_(103)の分離溝が形成された領域全体がデッドスペースとなるのではなく、幅W_(105)の分離壁105が形成された領域のみがデッドスペースとなることから、チップ表面の利用効率を高めることができる。」

4 引用文献4
当審拒絶理由1において「引用文献4」として引用され、原査定において「引用文献1」として引用された特開2010-157741号公報(以下、「引用文献4」という。)には、図面とともに、次の事項が記載されている。
ア「【技術分野】
【0001】
本発明は、半導体デバイスに関し、特に、シリコン貫通ビアに関するものである。
(中略)
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかし、TSVの導電材料は、TSVの側壁から剥離する傾向を示すか、または高?低温度サイクルまたは熱ショック試験中にスライドする傾向を示す可能性がある。これにより、TSVの信頼性は低下している。また、ビアに導電材料を充填するには、ビアの垂直側壁にバリア層及び/或いはシード層を形成する必要がある。しかし、側壁の垂直特性により、良好な接着特性を有するバリア層及び/或いはシード層を形成することは困難であり、その結果、TSVを充填することは困難な可能性がある。
【0007】
よって、TSVに対して、これらの問題を減少、または防ぐ必要がある。
【課題を解決するための手段】
【0008】
本発明はスカロップ状(scalloped)側壁を有するシリコン貫通ビアを提供する。」
イ「【0024】
滑らかな側壁を有する垂直、またはほぼ垂直のTSVがシード層の形成及び/或いはTSVの充填に最適でない表面を提供するということが判明している。これらの欠点を克服し、その上にシード層が形成されることができる、より良い表面を提供するために本発明の実施例は、上述のようなスカロップ状の表面を有する側壁を用いる。スカロップ状の側壁は、摩擦力と粘着力を増すことで、その上にシード(または他の)層が形成されることができる、より良い表面を提供するため、接続の信頼性を上げるということが判明している。
(中略)
【0029】
図6は、本発明の実施例による開口610の形成を示している。開口610は、図1?図4を参照して上記に論じた技術を用いることで形成することができる。即ち、フォトリソグラフィー技術を用い、凹所に等方性エッチングを繰り返し実行して保護層(例えば高分子)を堆積してスカロップ状側壁を有する開口610を形成する。
【0030】
しかし、図6に示された実施例では、開口610は、内側に傾斜した側壁を有することでV型の開口を形成する。開口610の傾斜は、1つ以上の誘電体層514と半導体基板510の表面の法線に対して、約0度?約30度の角度(図6の角度θによって表されている)を有することが好ましいが、角度θは、約0.5度より大きいことがより好ましい。傾斜した側壁は、エッチングと高分子堆積の時間間隔を変えることで形成することができる。例えば、エッチングの時間間隔を約5%?40%に徐々に減少し、高分子堆積の時間間隔を約5%?40%に増加する。
【0031】
上述のように、スカロップ状側壁は、その上にシード層が形成されることができるより良い表面を提供する。傾斜した側壁は、側壁に沿ったシード(または他の)層を形成する能力を更に強めるということも判明している。よって、上述のように、開口610は、スカロップ状で且つ傾斜した側壁に形成され、後に続くプロセスステップでシード層の形成を更に助ける。」

5 引用文献5
当審拒絶理由1において「引用文献5」として引用された米国特許出願公開第2011/0207323号明細書(以下、「引用文献5」という。)には、図面とともに、次の事項が記載されている。(訳は特表2013-520830号公報による。)
ア「[0006] In an embodiment, the inventive process provides a method of forming insulating layers on sidewalls of structures used in the fabrication of semiconductor devices.」
(訳.ある実施形態で、本発明のプロセスは、半導体デバイスの製造で用いられる構造の側壁に絶縁層を形成する方法を提供する。)
イ「[0052] In the context of the inventive process, a via is an etched structure 40. An etched structure 40 is any hole or cavity formed in a substrate 10.」
(訳.本発明のプロセスの文脈では、ビアはエッチングされた構造40である。エッチングされた構造40とは、基板10に形成された孔又は空洞である。)
ウ「[0090] In FIG.6c, structure 40 is shown with scalloped sidewall 50 having a near-vertical sidewall profile for a bottom portion of the sidewall 50, and a large non-vertical scallop 70 at the top of structure 40. The sidewall profile of the structure 40 shown in FIG.6c with the large scallop 70, might be produced, for example, using an etch process 110 comprising a non-cyclic isotropic etch step for a duration sufficient to form the large scallop 70, and a cyclic etch step to form the near-vertical bottom portion of structure 40 shown in FIG.6c.」
(訳.図6cには、構造40は、スキャロップ状側壁50が側壁50の底部でほぼ垂直な側壁形状を有し、構造40の上部で大きな非垂直スキャロップ70を有する形で示されている。大きなスキャロップ70を有する図6cに示された構造40の側壁形状は、例えば、大きなスキャロップ70を形成するのに十分な時間にわたる非サイクリック等方性エッチングステップと、図6cに示された構造40のほぼ垂直な底部を形成するサイクリックエッチングステップを含むエッチングプロセスによって生成される。)

6 引用文献6
原査定において「引用文献2」として引用された特開2005-101268号公報(以下、「引用文献6」という。)には、図面とともに、次の事項が記載されている。
「【0030】
そして、第2のホトレジスト層57Bをマスクとして、シリコンウェハー51の裏面に対し、等方性エッチング(例えばウェットエッチングやドライエッチング)もしくはレーザー照射を、シリコンウェハー51の厚さの途中まで行う。等方性エッチングは、エッチング方向以外の方向にもエッチングが進行するため、いわゆるアンダーカッティングが生じる。即ち、シリコンウェハー51の裏面には、第2のホトレジスト層57Bの開口部よりも広い口径を有し、かつ曲面を有した凹部bが形成される。この際、凹部bは、その深さdを任意の深さで形成することができるが、例えば、50μm程度に形成することが好ましい。
【0031】
次に、図4に示すように、第2のホトレジスト層57Bをマスクとして、凹部bの底部(凹部bの口径よりも小さい口径の領域)に対し、異方性エッチング(例えばドライエッチング)もしくはレーザー照射を行い、層間絶縁膜52を露出する。これにより、パッド電極53上にシリコンウェハー51を貫通するビアホールVHが形成される。このビアホールVHは、大きい口径の凹部bと、それより小さい口径の筒部を有するように形成される。なお、凹部bの口径より小さい口径の筒部は、順テーパー状に形成されていてもよい。」

7 引用文献7
原査定において「引用文献3」として引用された特開2007-311584号公報(以下、「引用文献7」という。)には、図面とともに、次の事項が記載されている。
「【0021】
また、便宜上同図はスキャロップ形状4を現実のものよりもかなり誇張して描いてある。また、ビアホール3の底部側(図1の下側)に行くほどエッチングレートは小さくなる。そのため、実際にはビアホール3の底部側の方が上部側(図1の上側)よりもスキャロップ形状4の段差が浅く、平坦に近い状態となっている。なお、同図ではビアホール3がストレート形状であるが、実際のボッシュプロセスではテーパー形状(深さ方向になるについて開口の直径が狭くなる形状)になる傾向がある。
【0022】
次に、マスク層2を除去する。具体的にはマスク層2がレジスト層であればレジスト除去装置(例えば、プラズマアッシング装置)を用いてO_(2)プラズマでアッシングする。また、マスク層2がシリコン酸化膜等の絶縁膜であれば、例えば平行平板型のプラズマエッチング装置や反応性イオンエッチング装置等を用いてマスク層2を除去する。
【0023】
次に、図2に示すようにドライエッチング法によりスキャロップ形状4を除去し、ビアホール3の内壁を平坦化する。なお、ドライエッチング法は、装置チャンバー内でプラズマを発生させ、その内部で生成したイオンやラジカルを用いてエッチングする方法である。ドライエッチングにはプラズマエッチングや反応性イオンエッチングやケミカルドライエッチング等が含まれる。」

8 先願A
(1)先願Aの明細書及び図面の記載事項
当審拒絶理由1において「先願6」として引用された特願2012-554419号(以下、「先願A」という。)の国際出願日における明細書及び図面には、次の事項が記載されている。(記載箇所は国際公開2011/104550号に基づく。また、訳は特表2013-520830号公報による。)
ア「In an embodiment, the inventive process provides a method of forming insulating layers on sidewalls of structures used in the fabrication of semiconductor devices.」(3ページ4行ないし5行)
(訳.ある実施形態で、本発明のプロセスは、半導体デバイスの製造で用いられる構造の側壁に絶縁層を形成する方法を提供する。)
イ「In the context of the inventive process, a via is an etched structure 40. An etched structure 40 is any hole or cavity formed in a substrate 10.」(15ページ24行ないし25行)
(訳.本発明のプロセスの文脈では、ビアはエッチングされた構造40である。エッチングされた構造40とは、基板10に形成された孔又は空洞である。)
ウ「In Figure 6c, structure 40 is shown with scalloped sidewall 50 having a near-vertical sidewall profile for a bottom portion of the sidewall 50, and a large non-vertical scallop 70 at the top of structure 40. The sidewall profile of the structure 40 shown in Figure 6c with the large scallop 70, might be produced, for example, using an etch process 110 comprising a non-cyclic isotropic etch step for a duration sufficient to form the large scallop 70, and a cyclic etch step to form the near-vertical bottom portion of structure 40 shown in Figure 6c.」(24ページ21行ないし25ページ2行)
(訳.図6cには、構造40は、スキャロップ状側壁50が側壁50の底部でほぼ垂直な側壁形状を有し、構造40の上部で大きな非垂直スキャロップ70を有する形で示されている。大きなスキャロップ70を有する図6cに示された構造40の側壁形状は、例えば、大きなスキャロップ70を形成するのに十分な時間にわたる非サイクリック等方性エッチングステップと、図6cに示された構造40のほぼ垂直な底部を形成するサイクリックエッチングステップを含むエッチングプロセスによって生成される。)

(2)引用発明A-1及び引用発明A-2
ア 引用発明A-1(物の発明)
上記(1)より、先願Aの国際出願日における明細書及び図面には、下記の発明(以下、「引用発明A-1」という。)が記載されていると認められる。
「基板10と、
前記基板10に形成された孔又は空洞である構造40と、
を備え、
前記構造40は、
上部に大きな非垂直スキャロップ70を有し、
底部にほぼ垂直な側壁形状を有するスキャロップ状側壁50を有する
ことを特徴とする半導体デバイス。」
イ 引用発明A-2(製造方法の発明)
上記(1)より、先願Aの国際出願日における明細書及び図面には、下記の発明(以下、「引用発明A-2」という。)が記載されていると認められる。
「基板10に大きな非垂直スキャロップ70を形成する非サイクリック等方性エッチングステップと、
非垂直スキャロップ70の下にほぼ垂直な側壁形状を有するスキャロップ状側壁50を形成するサイクリックエッチングステップと、
を有することを特徴とする半導体デバイスの製造方法。」

第7 対比・判断
1 本願発明1について
(1)引用発明1-1との対比・判断
ア 対比
(ア)引用発明1-1の「表面21a」及び「基板21」は、それぞれ、本願発明1の「第1の面」及び「材料層」に相当するといえる。
そうすると、本願発明1と引用発明1-1は、「第1の面を有する材料層」を備える点において共通するといえる。
(イ)引用発明1-1の「トレンチ50」は、本願発明1の「溝」に相当するといえる。
そうすると、本願発明1と引用発明1-1は、「前記材料層内に設けられ、第1の面に開口部を有する溝」を備える点において共通するといえる。
(ウ)引用発明1-1の「テーパ形状55を有する上部510」は、後述する相違点1を除き、本願発明1の「テーパー部」に相当するといえる。
そうすると、本願発明1と引用発明1-1は、「前記溝は、前記開口部に接するテーパー部を有し」との点において共通し、後述する相違点1において相違するといえる。
(エ)引用発明1-1の「基板21の表面21aに対して実質的に垂直な形状を有する中間部520」は、後述する相違点2を除き、本願発明1の「おおむね垂直な側壁を有する垂直部」に相当するといえる。
そうすると、本願発明1と引用発明1-1は、「前記溝は、おおむね垂直な側壁を有する垂直部を有し」との点において共通し、後述する相違点2において相違するといえる。
(オ)以上から、本願発明1と引用発明1-1は、下記aの点で一致し、下記bの点で相違すると認める。
a 一致点
「第1の面を有する材料層と、
前記材料層内に設けられ、第1の面に開口部を有する溝と、
を備え、
前記溝は、
前記開口部に接するテーパー部と、
おおむね垂直な側壁を有する垂直部と、
を有することを特徴とする半導体装置。」
b 相違点
・相違点1-1
本願発明1の「テーパー部」は、「2以上のスキャロップ形成溝を有し、前記開口部に近いスキャロップ形成溝の深さ方向の大きさは前記開口部から遠いスキャロップ形成溝の深さ方向の大きさよりも大きく」、かつ、「前記スキャロップ形成溝の幅が前記垂直部の溝幅よりも大き」いのに対し、引用発明1-1はこれらの構成を特定しない点。
・相違点1-2
本願発明1の「垂直部」は、「おおむね同等の幅を有する複数のスキャロップ形成溝を有する」のに対し、引用発明1-1は当該構成を特定しない点。
イ 判断
相違点1-1について判断する。引用文献1ないし7には、相違点1-1に係る構成のうち、「前記開口部に近いスキャロップ形成溝の深さ方向の大きさは前記開口部から遠いスキャロップ形成溝の深さ方向の大きさよりも大き」いとの構成について、記載も示唆もされていない。
したがって、相違点1-2について検討するまでもなく、本願発明1は、引用文献1ないし7に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。

(2)引用発明A-1との対比・判断
ア 対比
(ア)引用発明A-1の「基板10」は、本願発明1の「材料層」に相当するといえる。
また、先願Aの[図6c]の記載より、引用発明A-1の「基板10」は上面を有するものであるといえ、当該上面は、本願発明1の「第1の面」に相当するといえる。
そうすると、本願発明1と引用発明A-1は、「第1の面を有する材料層」を備える点において共通するといえる。
(イ)引用発明A-1の「孔又は空洞である構造40」は、本願発明1の「溝」に相当するといえる。
また、先願Aの[図6c]の記載より、引用発明A-1の「孔又は空洞である構造40」は、「基板10」の上面に開口部を有するものであるといえる。
そうすると、本願発明1と引用発明A-1は、「前記材料層内に設けられ、第1の面に開口部を有する溝」を備える点において共通するといえる。
(ウ)先願Aの[図6c]の記載より、引用発明A-1の「大きな非垂直スキャロップ70」は、開口部に接し、1のスキャロップ形状溝を有する、テーパー部であるといえるから、後述する相違点2-1を除き、本願発明1の「前記開口部に接し、1以上のスキャロップ形状溝を有するテーパー部」に相当するといえる。
そうすると、本願発明1と引用発明A-1は、「前記溝は、前記開口部に接し、1以上のスキャロップ形状溝を有するテーパー部・・・を有し」との点において共通し、後述する相違点2-1において相違するといえる。
(エ)引用発明A-1の「ほぼ垂直な側壁形状を有するスキャロップ状側壁50」は、本願発明1の「おおむね垂直な側壁を有する垂直部」に相当するといえる。
また、先願Aの[図6c]の記載より、引用発明A-1の「ほぼ垂直な側壁形状を有するスキャロップ状側壁50」は、「おおむね同等の幅を有する複数のスキャロップ形成溝を有する」ものであるといえる。
そうすると、本願発明1と引用発明A-1は、「前記溝は、・・・おおむね垂直な側壁を有する垂直部・・・を有し」との点、及び、「前記垂直部は、おおむね同等の幅を有する複数のスキャロップ形成溝を有する」との点において共通するといえる。
(オ)先願Aの[図6c]の記載より、引用発明A-1の「大きな非垂直スキャロップ70」の溝の幅は、「ほぼ垂直な側壁形状を有するスキャロップ状側壁50」の溝幅よりも大きいといえる。
そうすると、本願発明1と引用発明A-1は、「前記スキャロップ形成溝の幅が前記垂直部の溝幅よりも大きく」との点において共通するといえる。
(カ)引用発明A-1の「半導体デバイス」は、本願発明1の「半導体装置」に相当するといえる。
(キ)以上から、本願発明1と引用発明A-1は、下記aの点で一致し、下記bの点で相違すると認める。
a 一致点
「第1の面を有する材料層と、
前記材料層内に設けられ、第1の面に開口部を有する溝と、
を備え、
前記溝は、
前記開口部に接し、1以上のスキャロップ形成溝を有するテーパー部と、
おおむね垂直な側壁を有する垂直部と、
を有し、
前記スキャロップ形成溝の幅が前記垂直部の溝幅よりも大きく、
前記垂直部は、おおむね同等の幅を有する複数のスキャロップ形成溝を有することを特徴とする半導体装置。」
b 相違点
・相違点2-1
本願発明1は、「前記テーパー部は、2以上のスキャロップ形成溝を有し、前記開口部に近いスキャロップ形成溝の深さ方向の大きさは前記開口部から遠いスキャロップ形成溝の深さ方向の大きさよりも大き」いのに対し、引用発明A-1はそうではない点。
イ 判断
相違点2-1に係る構成が当該技術分野における周知技術又は慣用技術であるとはいえないから、相違点2-1が課題解決のための具体化手段における微差であるとはいえない。
したがって、本願発明1と引用発明A-1が同一であるとはいえない。

(3)本願発明1についてのまとめ
上記(1)イのとおり、本願発明1は引用文献1ないし7に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。
また、上記(2)イのとおり、本願発明1と引用発明A-1が同一であるとはいえない。

2 本願発明2ないし8について
本願発明2ないし8は、本願発明1の発明特定事項を全て備え、さらに構成を付加したものである。
そうすると、本願発明1が、引用文献1ないし7に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない以上、本願発明2ないし8は、引用文献1ないし7に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない。
また、本願発明1と引用発明A-1が同一であるとはいえない以上、本願発明2ないし8と引用発明A-1が同一であるとはいえない。

3 本願発明9について
(1)引用発明1-2との対比・判断
ア 対比
(ア)引用発明1-2の「基板21」及び「表面21a」は、それぞれ、本願発明9の「材料層」及び「第1の面」に相当するといえる。
また、引用発明1-2の「テーパ形状55を有する上部510」は、後述する相違点3-1を除き、本願発明9の「溝テーパー部」に相当するといえ、引用発明1-2の「基板21の表面21aから下方に向かってテーパ形状55を有する上部510を形成する工程」は、基板21の表面21aから、その厚み方向の内側に向かって、テーパ形状55を有する上部510を形成する工程であるといえる。
そうすると、本願発明9と引用発明1-2は、「材料層の第1の面からその厚み方向の内側に向かって、溝テーパー部を形成する工程」を有する点において共通し、後述する相違点3-1において相違するといえる。
(イ)引用発明1-2の「実質的に垂直な形状を有する中間部520」は、後述する相違点3-2を除き、本願発明9の「おおむね垂直な側壁を有する垂直部」に相当するといえる。
そうすると、本願発明9と引用発明1-2は、「前記材料層内の前記溝テーパー部の下におおむね垂直な側壁を有する垂直部を形成する工程」を有する点において共通し、後述する相違点3-2において相違するといえる。
(ウ)以上から、本願発明9と引用発明1-2は、下記aの点で一致し、下記bの点で相違すると認める。
a 一致点
「材料層の第1の面からその厚み方向の内側に向かって、溝テーパー部を形成する工程と、
前記材料層内の前記溝テーパー部の下におおむね垂直な側壁を有する垂直部を形成する工程と、
を有することを特徴とする半導体装置の製造方法。」
b 相違点
・相違点3-1
本願発明9の「溝テーパー部」は、「2以上のスキャロップ形成溝を有し、前記開口部に近いスキャロップ形成溝の深さ方向の大きさは前記開口部から遠いスキャロップ形成溝の深さ方向の大きさよりも大きく」、かつ、「前記スキャロップ形成溝は、その幅が前記垂直部の溝幅よりも大き」いのに対し、引用発明1-2はこれらの構成を特定しない点。
・相違点3-2
本願発明9の「垂直部」は、「おおむね同等の幅を有する複数のスキャロップ形成溝を有する」のに対し、引用発明1-2は当該構成を特定しない点。
イ 判断
相違点3-1について判断する。引用文献1ないし7には、相違点3-1に係る構成のうち、「前記開口部に近いスキャロップ形成溝の深さ方向の大きさは前記開口部から遠いスキャロップ形成溝の深さ方向の大きさよりも大き」いとの構成について、記載も示唆もされていない。
したがって、相違点3-2について検討するまでもなく、本願発明9は、引用文献1ないし7に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。

(2)引用発明A-2との対比・判断
ア 対比
(ア)引用発明A-2の「基板10」は、本願発明9の「材料層」に相当するといえる。
また、先願Aの[図6c]の記載より、引用発明A-2の「基板10」は上面を有するものであるといえ、当該上面は、本願発明9の「第1の面」に相当するといえる。
さらに、引用発明A-2の「大きな非垂直スキャロップ70」は、後述する相違点4-1を除き、本願発明9の「1以上のスキャロップ形成溝を含む溝テーパー部」に相当するといえ、引用発明A-2の「基板10に大きな非垂直スキャロップ70を形成する非サイクリック等方性エッチングステップ」は、基板10の上面から、その厚み方向の内側に向かって、大きな非垂直スキャロップ70を形成する工程であるといえる。
そうすると、本願発明9と引用発明A-2は、「材料層の第1の面からその厚み方向の内側に向かって、1以上のスキャロップ形成溝を含む溝テーパー部を形成する工程」を有する点において共通するといえる。
(イ)引用発明A-2の「ほぼ垂直な側壁形状を有するスキャロップ状側壁50」は、本願発明9の「おおむね垂直な側壁を有する垂直部」に相当するといえる。
また、先願Aの[図6c]の記載より、引用発明A-2の「ほぼ垂直な側壁形状を有するスキャロップ状側壁50」は、「おおむね同等の幅を有する複数のスキャロップ形成溝を有する」のであるといえる。
そうすると、本願発明9と引用発明A-2は、「前記材料層内の前記溝テーパー部の下におおむね垂直な側壁を有する垂直部を形成する工程」を有する点、及び、「前記垂直部は、おおむね同等の幅を有する複数のスキャロップ形成溝を有する」点において共通するといえる。
(ウ)先願Aの[図6c]の記載より、引用発明A-2の「大きな非垂直スキャロップ70」の幅は、「ほぼ垂直な側壁形状を有するスキャロップ状側壁50」の溝幅よりも大きいといえる。
そうすると、本願発明9と引用発明A-2は、「前記スキャロップ形成溝は、その幅が前記垂直部の溝幅よりも大きく」との点において共通するといえる。
(エ)引用発明A-2の「半導体デバイス」は、本願発明1の「半導体装置」に相当するといえる。
(オ)以上から、本願発明9と引用発明A-2は、下記aの点で一致し、下記bの点で相違すると認める。
a 一致点
「材料層の第1の面からその厚み方向の内側に向かって、1以上のスキャロップ形成溝を含む溝テーパー部を形成する工程と、
前記材料層内の前記溝テーパー部の下におおむね垂直な側壁を有する垂直部を形成する工程と、
を有し、
前記スキャロップ形成溝は、その幅が前記垂直部の溝幅よりも大きく、
前記垂直部は、おおむね同等の幅を有する複数のスキャロップ形成溝を有することを特徴とする半導体装置の製造方法。」
b 相違点
・相違点4-1
本願発明9の「溝テーパー部」は、「2以上のスキャロップ形成溝を有し、前記開口部に近いスキャロップ形成溝の深さ方向の大きさは前記開口部から遠いスキャロップ形成溝の深さ方向の大きさよりも大き」いのに対し、引用発明A-2はそうではない点。
イ 判断
相違点4-1に係る構成が当該技術分野における周知技術又は慣用技術であるとはいえないから、相違点4-1が課題解決のための具体化手段における微差であるとはいえない。
したがって、本願発明9と引用発明A-2が同一であるとはいえない。

(3)本願発明9についてのまとめ
上記(1)イのとおり、本願発明9は引用文献1ないし7に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。
また、上記(2)イのとおり、本願発明9と引用発明A-2が同一であるとはいえない。

4 本願発明10ないし17について
本願発明10ないし17は、本願発明9の発明特定事項を全て備え、さらに構成を付加したものである。
そうすると、本願発明9が、引用文献1ないし7に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない以上、本願発明10ないし17は、引用文献1ないし7に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない。
また、本願発明9と引用発明A-2が同一であるとはいえない以上、本願発明10ないし17と引用発明A-2が同一であるとはいえない。

5 本願発明18について
本願発明18は、本願発明1の発明特定事項を全て備え、さらに構成を付加したものである。
そうすると、本願発明1が、引用文献1ないし7に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない以上、本願発明18は、引用文献1ないし7に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない。
また、本願発明1と引用発明A-1が同一であるとはいえない以上、本願発明18と引用発明A-1が同一であるとはいえない。

6 まとめ
以上のとおり、本願発明1ないし18は、引用文献1ないし7に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない。
また、本願発明1ないし18は、引用発明A-1又はA-2と同一であるとはいえない。

第8 原査定について
上記第7の6のとおり、本願発明1ないし18は、引用文献1ないし7に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえないから、請求項1ないし20に係る発明は引用文献3、4、6及び7に記載された発明に基づいて当業者が容易に発明をすることができたものであるとした原査定の理由によって本願を拒絶することはできない。

第9 当審拒絶理由について
(1)当審拒絶理由1について
ア 理由1(進歩性)について
上記第7の6のとおり、本願発明1ないし18は、引用文献1ないし7に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえないから、本願発明1ないし18は引用文献1ないし5に記載された発明に基づいて当業者が容易に発明をすることができたものであるとした当審拒絶理由1の理由1によって本願を拒絶することはできない。
イ 理由2(拡大先願)について
上記第7の6のとおり、本願発明1ないし18は、引用発明A-1又はA-2と同一であるとはいえないから、当審拒絶理由1の理由2によって本願を拒絶することはできない。
ウ 理由3(明確性)について
(ア)当審拒絶理由1の「理由3(明確性)について」の(1)において、「本願の請求項7には、『前記溝は、半導体基板内を貫通するように設けられた貫通電極を囲むように設けられ、絶縁リングを形成している』と記載されている。他方、請求項7が引用する請求項5には『前記溝には導電材料が埋設されている』と記載されており、このような構成では『絶縁リング』を形成できないことが明らかであるから、請求項7に係る発明を明確に把握することができない。」旨の拒絶理由が示された。
しかしながら、平成29年11月30日付け手続補正書による補正後の請求項7は請求項5を引用しないから、当該拒絶理由によって本願を拒絶することはできない。
(イ)当審拒絶理由1の「理由3(明確性)について」の(2)において、「本願の請求項11において請求項11自身を引用しているために、請求項11に係る発明を明確に把握することができない。」旨の拒絶理由が示された。
しかしながら、平成29年11月30日付け手続補正書による補正後の請求項11は請求項11を引用しないから、当該拒絶理由によって本願を拒絶することはできない。
エ 当審拒絶理由1についてのまとめ
以上のとおり、当審拒絶理由1の理由1ないし理由3によって、本願を拒絶することはできない。
したがって、当審拒絶理由1によって本願を拒絶することはできない。

(2)当審拒絶理由2について
当審拒絶理由2において、「本願の請求項11において請求項11自身を引用しているために、請求項11に係る発明を明確に把握することができない。」旨の拒絶理由が示された。
しかしながら、平成29年11月30日付け手続補正書による補正後の特許請求の範囲の請求項11は請求項11を引用しないから、当審拒絶理由2によって本願を拒絶することはできない。

(3)当審拒絶理由についてのまとめ
以上のとおり、当審拒絶理由1及び当審拒絶理由2によって本願を拒絶することはできない。

第10 結言
以上のとおり、原査定の理由、当審拒絶理由1及び当審拒絶理由2によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2018-01-05 
出願番号 特願2011-200436(P2011-200436)
審決分類 P 1 8・ 573- WY (H01L)
P 1 8・ 574- WY (H01L)
P 1 8・ 121- WY (H01L)
P 1 8・ 537- WY (H01L)
P 1 8・ 161- WY (H01L)
最終処分 成立  
前審関与審査官 右田 勝則  
特許庁審判長 深沢 正志
特許庁審判官 飯田 清司
須藤 竜也
発明の名称 半導体装置、およびその製造方法、ならびにデータ処理装置  
代理人 黒瀬 泰之  
代理人 鷲頭 光宏  
代理人 緒方 和文  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ