• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 2項進歩性  H02M
審判 全部申し立て 特174条1項  H02M
審判 全部申し立て 特36条6項1、2号及び3号 請求の範囲の記載不備  H02M
審判 全部申し立て 1項3号刊行物記載  H02M
管理番号 1342002
異議申立番号 異議2016-700153  
総通号数 224 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 2018-08-31 
種別 異議の決定 
異議申立日 2016-02-24 
確定日 2018-06-22 
異議申立件数
事件の表示 特許第5770412号発明「電力変換装置」の特許異議申立事件についてされた平成29年3月14日付け決定に対し,知的財産高等裁判所において当該決定を取り消す旨の判決(平成29年(行ケ)第10085号)(平成30年3月26日)が言い渡され,当該判決は確定したので,さらに審理のうえ,次のとおり決定する。 
結論 特許第5770412号の請求項1ないし6に係る特許を維持する。 
理由 第1 手続の経緯
1 特許第5770412号の請求項1?6に係る特許についての出願は,平成20年1月31日を出願日とする出願であって,平成27年7月3日にその特許権の設定登録がされたものである。

2 その後,その特許について,平成28年2月24日に特許異議申立人 辰己 雄一(以下,「申立人辰己」という。)により特許異議の申立て(申立番号01)がなされ,同年2月25日に特許異議申立人 特許業務法人虎ノ門知的財産事務所(以下,「申立人虎ノ門知的財産事務所」という。)により特許異議の申立て(申立番号02)がなされ,同年5月2日付けで取消理由が通知され,その指定期間内である同年7月11日に意見書の提出及び訂正の請求がなされ,同年8月18日に各申立人から意見書が提出され,同年10月17日付けで取消理由(決定の予告)が通知され,その指定期間内である同年12月19日に意見書の提出及び訂正の請求(以下「本件訂正」という。)がなされ,平成29年1月16日付けで訂正拒絶理由が通知され,その指定期間内である同年2月16日に意見書が提出され,同年3月14日付けで一次決定がなされた。
上記一次決定の結論は,以下のとおりである。
「特許第5770412号の請求項1ないし6に係る特許を取り消す。」

3 特許権者は,平成29年4月26日,知的財産高等裁判所に,一次決定の取消しを求める訴えを提起した(平成29年(行ケ)第10085号)。同裁判所は,平成30年3月26日,以下のとおり判決を言渡し,この判決はその後確定した。
「1 特許庁が異議2016-700153号事件について平成29年3月14日にした決定を取り消す。
2 訴訟費用は被告の負担とする。」

4 その後,本件特許異議の申立ての審理が再開された。


第2 本件訂正の適否についての判断
1 本件訂正の内容
本件訂正は,「特許第5770412号の明細書,特許請求の範囲を本訂正請求書に添付した訂正明細書,訂正特許請求の範囲のとおり,訂正後の請求項1?6について訂正する」ことを求めるものであり,その訂正の内容は,本件特許に係る願書に添付した明細書及び特許請求の範囲を,次のように訂正するものである(下線は,訂正箇所を示す)。
(1)訂正事項1
特許請求の範囲の請求項1に「上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないものであり,該立ち上がり電圧は,上記ユニポーラ素子本体のオン電圧よりも高く」と記載されているのを,「上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないものであり,該立ち上がり電圧よりも,上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低く」に訂正する。

(2)訂正事項2
願書に添付した明細書の段落【0005】に記載された「上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないものであり,該立ち上がり電圧は,上記ユニポーラ素子本体のオン電圧よりも高く」を「上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないものであり,該立ち上がり電圧よりも,上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低く」に訂正する。

2 訂正の適否
(1)訂正事項1
上記訂正事項1は,訂正前の「(寄生ダイオード(131)の)該立ち上がり電圧は,上記ユニポーラ素子本体のオン電圧よりも高く」という,「ユニポーラ素子」が如何なる状態における「ユニポーラ素子のオン電圧」であるのか明りょうでなかった,「ユニポーラ素子のオン電圧」と「寄生ダイオードの立ち上がり電圧」との関係に関する構成を,「全使用範囲における」,「ユニポーラ素子のオン電圧」と「寄生ダイオードの立ち上がり電圧」との関係に関する構成とするものであるから,当該訂正事項1は,特許法第120条の5第2項ただし書き第3号に規定する明瞭でない記載の釈明を目的とするものである。
また,実質上特許請求の範囲を拡張し,又は変更するものでもないから,特許法第120条の5第9項の規定によって準用する第126条第6項に適合するものである。
しかしながら,上記訂正事項1において訂正した事項である,「(寄生ダイオード(131)の)該立ち上がり電圧よりも,上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低く」という構成は,以下のア?カの事情により,願書に添付した明細書,特許請求の範囲又は図面(以下,それらを総称して「特許明細書等」という。また,願書に添付した明細書については「特許明細書」という。)に記載した事項の範囲内のものとはいえないから,上記訂正事項1は,特許法第120条の5第9項で準用する同法第126条第5項の規定に違反するものである。

ア 本件訂正の訂正の根拠として示されている,特許明細書の段落【0024】(本件の出願時における明細書の段落【0023】)には,図4に関して,「ここで,SiC MOSFET(130),SiC MOSFET(130)の寄生ダイオード(131),SiCSBD(132)の電圧‐電流特性の概略を図4に示す。SiC MOSFET(130)は定抵抗特性を示す。SiC SBD(132)の立ち上がり電圧は約1V,SiC MOSFET(130)の寄生ダイオード(131)の立ち上がり電圧は約3Vである。なお,立ち上がり電圧は物性値により決まっており任意に設定できない。」と記載されるのみであり,図4は,一般的なSiC MOSFETの特性を示したものと解釈できる。図4がSiC MOSFETの一般論としての特性を説明するものではなく,本件の実施形態として使用するSiC MOSFETに関するものであるとしても,図4は本件の実施形態として使用するSiC MOSFET等の電圧‐電流特性の概略を表しているに過ぎず,「全使用範囲」を表すものとは認められない。

イ 平成29年2月16日の意見書において,「実施形態として記載する,素子等の特性図は,一般的には,実施形態において使用が想定される範囲での素子等の特性を示す・・・実施形態として記載する素子等の特性図には,素子等において使用が想定される範囲,すなわち,使用範囲又は使用範囲以上の特性が記載される」旨主張しているが,実施形態として記載する,素子等の特性図であれば,必ず使用範囲又は使用範囲以上の特性が記載されるものとは認められず,また,図4には,SiC MOSFET等の電圧‐電流特性の概略が示されているのみであり,素子の使用範囲は明示されていないから,図4にSiC MOSFETの「全使用範囲」が示されているものとは認められない。

ウ 図4はSiC MOSFET等の「電圧‐電流特性の概略」を表しているに過ぎず,SiC MOSFETの「全使用範囲」を表すものではないから,図4において,SiC MOSFET(130)のラインと寄生ダイオード(131)のラインとが交叉していないことをもって,「上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないものであり,該立ち上がり電圧よりも,上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低」いという構成を一義的に導き出すことができるものとは認められない。

エ 特許明細書の段落【0018】には,「同期整流をすると,電流が大きくならなければ寄生ダイオード(131)が導通しない」と記載され,図2(b)には,同期整流の逆方向電流が破線矢印で記載され,ユニポーラ素子本体を逆方向電流が通ることが示されているものの,これらの記載等は,電流が大きくない場合に,寄生ダイオードの立ち上がり電圧よりも,ユニポーラ素子本体のオン電圧の方が低い状態となることがあることを表しているのみであり,当該記載等より「寄生ダイオードの」「立ち上がり電圧よりも,上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低」いことが特許明細書等に記載されているとはいえない。

オ 「寄生ダイオードの」「立ち上がり電圧よりも,上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低く」するためには,寄生ダイオードの立ち上がり電圧を超えない範囲でのみ使用されるように,ユニポーラ素子に流れる電流を適切に制御する構成,または,ユニポーラ素子本体のオン電圧が寄生ダイオードの立ち上がり電圧を超えた場合はユニポーラ素子本体をオフとしユニポーラ素子に電流が流れないようにする構成等が必要であると認められるが,いずれの構成も特許明細書等に記載または示唆されているとも認められない。

カ その他,特許明細書等に,「寄生ダイオードの」「立ち上がり電圧よりも,上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低く」することが記載又は示唆されているといえる記載があるものとは認められない。

(2)訂正事項2
訂正事項2は,訂正事項1に係る訂正に伴って,特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るために,特許明細書の段落【0005】に記載された「上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないものであり,該立ち上がり電圧は,上記ユニポーラ素子本体のオン電圧よりも高く」を「上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないものであり,該立ち上がり電圧よりも,上記ユニポーラ素子本体のオン電圧の方が全使用範囲において低く」に訂正するものである。
そして,上記訂正事項1の内容が,特許明細書等に記載した事項の範囲内のものとはいえないことは,上記(1)に示したとおりであるから,上記訂正事項2は,特許法第120条の5第9項で準用する同法第126条第5項の規定に違反するものである。

3 まとめ
したがって,本件訂正は,特許法第120条の5第9項で準用する同法第126条第5項の規定に違反するものであるから,本件訂正を認めることはできない。


第3 本件発明
上記第2のとおり本件訂正は認められず,また,平成28年7月11日の訂正の請求は,特許法第120条の5第7項の規定により,取り下げられたものとみなされるから,本件特許の請求項1?6に係る発明(以下,「本件発明1?6」という。)は,特許第5770412号の特許請求の範囲の請求項1?6に記載された事項により特定される,次のとおりのものである。
「【請求項1】
スイッチング素子(130)によって同期整流を行うように構成された電力変換装置であって,
上記スイッチング素子(130)は,ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており,
上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い,
上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないものであり,該立ち上がり電圧は,上記ユニポーラ素子本体のオン電圧よりも高く,
上記ワイドバンドギャップ半導体としてSiCを用いる
ことを特徴とする電力変換装置。
【請求項2】
請求項1において,
上記還流ダイオードとして用いる寄生ダイオード(131)に逆方向電流が流れる際に上記ユニポーラ素子をオンにし上記ユニポーラ素子側に逆方向電流を流すことにより同期整流を行う,
ことを特徴とする電力変換装置。
【請求項3】
請求項1または2において,
記電力変換装置は空気調和機に使用されるものである,
ことを特徴とする電力変換装置。
【請求項4】
請求項3において,
上記空気調和機の暖房中間負荷条件における上記スイッチング素子(130)の電流実効値(Irms)とオン抵抗(Ron)との関係が,
Irms<0.9/Ron
になるように構成されている,
ことを特徴とする電力変換装置。
【請求項5】
請求項1?4のいずれか1つにおいて,
上記ユニポーラ素子はMOSFETである,
ことを特徴とする電力変換装置。
【請求項6】
請求項1?5のいずれか1つにおいて,
上記スイッチング素子(130)によって同期整流を行うように構成されたインバータ(120),コンバータ(110),マトリクスコンバータ(700),昇圧チョッパ(111)の少なくとも1つを備える,
ことを特徴とする電力変換装置。」


第4 特許異議の申立ての理由の概要
1 申立人辰己による特許異議の申立て(申立番号01)の理由
申立人辰己は,証拠方法として,下記のとおり甲第1号証?甲第12号証(以下,申立番号を付して「甲1(01)」等という。)を提出した。
・甲1(01) 特開2006-320134号公報
・甲2(01) 特表平9-502335号公報
・甲3(01) 特開2008-17237号公報
・甲4(01) 特開2007-129846号公報
・甲5(01) 特開2007-288971号公報
・甲6(01) 特開平9-182440号公報
・甲7(01) 特開2006-138631号公報
・甲8(01) 特開2004-257303号公報
・甲9(01) 特開2007-255889号公報
・甲10(01) 特開2006-136086号公報
・甲11(01) 特開平5-315600号公報
・甲12(01) 特開2007-68390号公報

そして,申立人辰己は,本件発明1?6は,下記(1)?(4)のとおりの取消理由があるから,本件特許の請求項1?6に係る発明についての特許は,特許法第113条第1号,第2号及び第4号に該当し,取り消されるべきものであると主張している。

(1)取消理由1(新規性)
本件発明1,2,5,6は,甲1(01)に記載された発明であるから,特許法第29条第1項第3号に該当し,特許を受けることができないものである。

(2)取消理由2(進歩性)
本件発明1?6は,甲1(01)に記載された発明及び甲2(01)?甲9(01)に記載された事項に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

(3)取消理由3(明確性)
本件発明1?6は,特許請求の範囲の記載が特許法第36条第6項第2号に適合するものではない。

(4)取消理由4(新規事項)
平成27年4月27日付けでした手続補正(以下,「本件補正」という。)は,願書に最初に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内においてしたものでないから,特許法第17条の2第3項に規定する要件を満たしていない。

2 申立人虎ノ門知的財産事務所による特許異議の申立て(申立番号02)の理由
申立人虎ノ門知的財産事務所は,証拠方法として,下記のとおり甲第1号証?甲第10号証(以下,申立番号を付して「甲1(02)」等という。)を提出した。
・甲1(02) 特開2007-82351号公報
・甲2(02) 稲葉 保,パワーMOSFET活用の基礎と実際,CQ出版株式会社,2004年11月1日発行,p.105,写し
・甲3(02) 特開2006-320134号公報
・甲4(02) “Silicon Carbide (SiC) D-MOS for Grid-Feeding Soloar-Inverters”,European
Conference on Power Electronics and Applications (2007),写し及び抄訳文
・甲5(02) 特表平9-502335号公報
・甲6(02) 特開2007-159176号公報
・甲7(02) 特開2007-185050号公報
・甲8(02) 特開2007-129846号公報
・甲9(02) 特開平9-182440号公報
・甲10(02) “Silicon Carbide (SiC) D-MOS for Grid-Feeding Soloar-Inverters”のCitations,写し

そして,申立人虎ノ門知的財産事務所は,本件発明1?6は,下記(1)?(4)のとおりの取消理由があるから,本件特許の請求項1?6に係る発明についての特許は,特許法第113条第1号,第2号及び第4号に該当し,取り消されるべきものであると主張している。

(1)取消理由1(進歩性)
本件発明1?6は,甲1(02)に記載された発明及び甲3(02)?甲6(02),甲8(02),甲9(02)に記載された事項に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

(2)取消理由2(進歩性)
本件発明1?6は,甲2(02)に記載された発明及び甲3(02)?甲6(02),甲8(02),甲9(02)に記載された事項に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

(3)取消理由3(明確性)
本件発明1?6は,特許請求の範囲の記載が特許法第36条第6項第2号に適合するものではない。

(4)取消理由4(新規事項)
本件補正は,願書に最初に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内においてしたものでないから,特許法第17条の2第3項に規定する要件を満たしていない。

3 取消理由通知に記載した取消理由の概要
平成28年5月2日付け取消理由通知の概要は,以下のとおりである。なお,下記の理由2は申立番号01の取消理由4(新規事項)及び申立番号02の取消理由4(新規事項)と同旨であり,理由3は申立番号01の取消理由3(明確性)及び申立番号02の取消理由3(明確性)と同旨である。

1.本件特許の下記の請求項に係る発明は,その出願前日本国内または外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

2.平成27年4月27日付けでした手続補正(以下,「本件補正」という。)は,下記の点で願書に最初に添付した明細書,特許請求の範囲又は図面に記載した事項の範囲内においてしたものでないから,特許法第17条の2第3項に規定する要件を満たしていない。

3.本件特許は,明細書,特許請求の範囲及び図面の記載が下記の点で不備のため,特許法第36条第6項第1号及び第2号に規定する要件を満たしていない。



1)理由1.について(特許法第29条第2項)
引用例1:特開2006-320134号公報(甲1(01),甲3(02))
引用例2:特開2007-82351号公報(甲1(02))
引用例3:稲葉 保,パワーMOSFET活用の基礎と実際,CQ出版株式会社,2004年11月1日発行,p.105(甲2(02))
引用例4:特開平9-182440号公報(甲6(01),甲9(02))

引用例2に,「MOSFET622をオンすることにより,発熱損失の大きいMOSFET622の内臓ダイオードに電流を流さず,図5に示すように,MOSFET同期整流となり,発熱損失を低減することができる。」と記載され,引用例3に,「同期整流動作を示す基本回路を図4-Cに示します.この基本回路ではTr2がダイオードになっており,ダイオードの順方向電圧VFが0.6?1V程度あります.このため,低出力電圧でしかも大電流出力を目的とする電源では,このダイオードの損失が無視できず電源効率を低下させます.そこで図4-Dに示すようにパワーMOSを導通させて,低オン抵抗の状態にします.こうすることにより,ソースからドレインに向かって流れる電流には内蔵のボディ・ダイオードを経由せず,オン抵抗とドレイン電流の積だけの損失になります.」と記載されるように,「MOSFETをオンにし,寄生ダイオード側に電流を流さず,MOSFET側に逆方向電流を流す」同期整流は本願出願前周知技術である。

本件発明1は,引用例1記載の発明及び上記周知技術に基づいて,当業者が容易に発明をすることができたものであるから,本件発明1についての特許は特許法第29条第2項の規定に違反してされたものである。

本件発明2は,引用例1記載の発明及び上記周知技術に基づいて,当業者が容易に発明をすることができたものであるから,本件発明2についての特許は特許法第29条第2項の規定に違反してされたものである。

インバータにより電力供給されるモータを空気調和機に使用することは,例示するまでもなく周知のことである。
本件発明3は,引用例1記載の発明,上記周知技術及び上記周知の事項に基づいて,当業者が容易に発明をすることができたものであるから,本件発明3についての特許は特許法第29条第2項の規定に違反してされたものである。

本件発明4は,引用例1記載の発明,引用例4に記載された技術,上記周知技術及び上記周知の事項に基づいて,当業者が容易に発明をすることができたものであるから,本件発明4についての特許は特許法第29条第2項の規定に違反してされたものである。

本件発明5,6は,引用例1記載の発明,引用例4に記載された技術,上記周知技術及び上記周知の事項に基づいて,当業者が容易に発明をすることができたものであるから,本件発明5,6についての特許は特許法第29条第2項の規定に違反してされたものである。

2)理由2.について(特許法第17条の2第3項)
本件の願書に最初に添付した明細書,特許請求の範囲又は図面(以下,「当初明細書等」と記す。)には,「寄生ダイオード(131)の立ち上がり電圧」について「該立ち上がり電圧は,前記ユニポーラ素子本体のオン電圧よりも高」いことを表す記載があるものとも認められない。
また,「寄生ダイオード(131)の立ち上がり電圧」について「該立ち上がり電圧は,前記ユニポーラ素子本体のオン電圧よりも高」いことは,当初明細書等の記載からみて自明な事項でもない。
したがって,本件補正は,当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において,新たな技術的事項を導入するものであり,当初明細書等に記載した事項の範囲内においてしたものでないから,本件特許は,特許法第17条の2第3項に規定する要件を満たしていない補正をした特許出願に対してされたものである。

3)理由3.について(特許法第36条第6項第1号,第2号)
上記「理由2.について」と同様に,本件の発明の詳細な説明には,「寄生ダイオード(131)の立ち上がり電圧」について「該立ち上がり電圧は,前記ユニポーラ素子本体のオン電圧よりも高」いことを表す記載があるものとは認められない。
よって,請求項1?6に係る発明は発明の詳細な説明に記載されたものでない。
本件の請求項1には,「寄生ダイオード(131)の立ち上がり電圧」について「該立ち上がり電圧は,前記ユニポーラ素子本体のオン電圧よりも高」い旨記載されている。
しかしながら,本件の明細書には,「ユニポーラ素子本体のオン電圧」は記載されておらず,ユニポーラ素子本体がどのような状態の場合における電圧を表しているのか不明である。
また,「ユニポーラ素子本体のオン電圧」とはその言葉が表すとおり,「ユニポーラ素子本体」がオンとなっている状態における(端子間)電圧を表すものであるとした場合,当該電圧は素子を流れる電流(負荷電流)により変化するものであるから,請求項1の上記記載は,如何なる電流が流れる場合に「寄生ダイオード(131)の立ち上がり電圧」について「該立ち上がり電圧は,前記ユニポーラ素子本体のオン電圧よりも高」ことを表したものであるのか不明である。
よって,請求項1?6に係る発明は明確でない。

したがって,請求項1?6に係る特許は,特許法第36条第6項第1号及び第2号に規定する要件を満たしていない特許出願に対してされたものである。


第5 当審の判断
以下に述べるように,取消理由通知書に記載した取消理由及び特許異議申立書に記載した特許異議の申立ての理由によっては,本件特許の請求項1?6に係る発明についての特許を取り消すことはできない。
以下,事案に鑑み,取消理由通知書の記載した取消理由1?3について検討し,次いで取消理由通知において採用しなかった,申立人辰己による特許異議の申立ての理由である取消理由1?2,申立人虎ノ門知的財産事務所による特許異議の申立ての理由である取消理由1?2の順で検討する。

1 取消理由通知書に記載した取消理由
(1)理由1.について(特許法第29条第2項)
ア 引用例
上記引用例1には,図面とともに以下の事項が記載されている(なお,下線は注目箇所として当審が付加した。以下,同様。)。

(ア)「【0018】
以下,本発明の最良の実施形態について,図面を参照しつつ説明する。
本発明の実施形態によるモータ駆動回路は好ましくは,電気洗濯機に搭載される同期モータに対して電力を供給する。その洗濯機10は,例えば,筐体1,外漕2,モータ3,回転槽4,及び撹拌板5を有する(図1参照)。
【0019】
筐体1の上面1Aには開閉可能な上蓋(図示せず)が取り付けられている。上蓋を開くことで,衣類を上面1Aから筐体1内に入れることができる。
筐体1内には外漕2が固定され,好ましくは弾性支持される(図示せず)。外漕2は好ましくは円筒形であり,上端は開いている。外漕2の上部には吸水口(図示せず)が設けられ,底部には排水口(図示せず)が設けられる。水は吸水口を通して外部から外漕2内に供給され,排水口を通して外漕2内から外部へ排出される。
モータ3は外漕2の底面の中央部に固定される。モータ3は好ましくは三相同期モータであり,筐体1内の底部に設置されたモータ駆動回路(図示せず)から電力を供給される。回転槽4は円筒形であり,上端は開いている。回転槽4は底面の中央部でモータ3のシャフト3Aに固定され,モータ3からトルクを受けて外漕2内で中心軸周りに回転する。
撹拌板5は好ましくは円板であり,その中心部でモータ3のシャフト3Aに固定される。撹拌板5はモータ3からトルクを受けて中心軸周りに回転する。ここで,モータ3内のクラッチ(図示せず)により,回転槽4と撹拌板5との間で,モータ3のトルクの伝達対象が切り換えられる。撹拌板5の表面には好ましくは凹凸(図示せず)が設けられ,撹拌板5の回転により外漕2内に蓄えられた水が撹拌される。
【0020】
本発明の実施形態によるモータ駆動回路は,整流部6,平滑コンデンサC1,C2,インバータ7U,7V,7W,及びPWM制御部8を有する(図2参照)。
整流部6は商用交流電源ACから送出される交流電圧を直流電圧に変換する。整流部6は好ましくはダイオードブリッジ回路である。その他に,スイッチングコンバータであっても良い。更に,整流部がダイオードブリッジ回路6と商用交流電源ACと間に力率改善用のインダクタを含んでも良い。
【0021】
平滑コンデンサC1,C2は整流部6の出力端子6H,6L間に直列に接続される。その直列接続間の接続点JCは整流部6の入力端子の一方に接続される。商用交流電源ACの出力電圧が極性を反転させるごとに,平滑コンデンサC1,C2が交互に充放電を繰り返す。それにより整流部6の出力端子6H,6L間の電圧変動が平滑化される。
なお,本実施例では商用交流電源ACからインバータに直流を供給する回路として倍電圧整流回路を基本として説明しているが,全波整流回路であってもよい。
【0022】
インバータ7U,7V,7Wは三相ブリッジ回路である。すなわち,整流部6の出力端子6H,6L間に並列に接続された,三対のパワートランジスタの直列接続7U,7V,7Wを含む。各直列接続7U,7V,7Wは二つのパワートランジスタQH,QLを含む。 ハイサイドパワートランジスタQHのドレインは整流部6の高電位側出力端子6Hに接続され,ソースはローサイドパワートランジスタQLのドレインに接続される。ローサイドパワートランジスタQLのソースは,整流部6の低電位側出力端子6Lに接続される。パワートランジスタ6H,6L間の接続点JU,JV,JWはモータ3の三つの駆動端子U,V,Wに接続される。駆動端子U,V,W間には三つのステータ巻線3U,3V,3Wが接続され,Y結線又はΔ結線を構成する。
【0023】
パワートランジスタQH,QLはMOSFETであり,ワイドバンドギャップ半導体から構成される。ワイドバンドギャップ半導体は好ましくは,シリコンカーバイド(SiC)である。その他に,ダイヤモンド,窒化ガリウム(GaN),又は酸化亜鉛(ZnO)であっても良い。ワイドバンドギャップ半導体の特性により,それらのパワートランジスタQH,QLはシリコン製のパワートランジスタと比べ,耐熱性と耐電圧性に優れ,電力損失が少ない。更に,低オン抵抗で,かつスイッチングが高速である。
モータ3の駆動電圧は100V?300V程度であるので,パワートランジスタQH,QLの耐圧は好ましくは,400V?600V程度に設定される。そのとき,パワートランジスタQH,QLはワイドバンドギャップ半導体製であるので,同じ耐圧を持つシリコン製のパワートランジスタより小型である。
【0024】
パワートランジスタQH(又はQL)はMOSFETであるので,ボディダイオードDH(又はDL)を含む。ボディダイオードDH(又はDL)のカソードはパワートランジスタQH(又はQL)のドレインに接続され,アノードはソースに接続される。
ボディダイオードDH,DLは帰還ダイオードとして利用される。すなわち,もしパワートランジスタQH(又はQL)に対して逆バイアスが印加されれば(すなわちドレイン-ソース間電圧が負になれば),ボディダイオードDH(又はDL)が導通するので,ドレイン-ソース間電圧が順方向電圧降下程度でクランプされる。それにより,パワートランジスタQH,QLは過大な逆バイアスの印加から保護される。
【0025】
PWM制御部8は駆動信号SDに基づき,パワートランジスタQH,QLのゲートに対して制御信号SH,SLを印加する。好ましくは制御信号SH,SLはいずれも電圧信号であり,印加先のゲートの電位を二値的に変化させる(図3参照)。それにより,各パワートランジスタQH,QLのオン状態とオフ状態とが個別に切り換えられる。例えば図3では,制御信号SH,SLがハイレベルH(又はローレベルL)に維持されるとき,パワートランジスタQH,QLがオン状態(又は,オフ状態)に維持される。 図3,図6,図7に示す制御信号SH,SLは,ハイレベルを斜線で示している。」(【0018】?【0025】の記載。)(下線は,当審で付与。以下,同様。)

(イ)「【0033】
上記のPWM制御では更に,パワートランジスタQH,QLの直列接続7U,7V,7Wのそれぞれについて,一方のパワートランジスタQH(又はQL)に対する制御信号SH(又はSL)の立ち下がりから他方のパワートランジスタQL(又はQH)に対する制御信号SL(又はSH)の立ち上がりまでの間に,デッドタイムTdが設定される(図3参照)。デッドタイムTdは,パワートランジスタQH,QLのターンオフ時間より十分に長い。それにより,二つのパワートランジスタQH,QL間ではオン期間が確実に重複しないので,パワートランジスタQH,QLが貫通電流による破壊から保護される。
【0034】
デッドタイムTdでは,オフ状態に維持されたパワートランジスタQH(又はQL)のボディダイオードDH(又はDL)が導通し,順方向電流を流す。例えばシンク電流を流す相の場合はハイサイド側パワートランジスタQHのボディダイオードDHが導通する。ソース電流を流す相の場合は逆にローサイド側パワートランジスタQLのボディダイオードDLが導通する。それにより,相電流Iu,Iv,Iwがインバータ7U,7V,7Wとステータ巻線3U,3V,3Wとの間で循環し得る。その結果,ステータ巻線3U,3V,3Wには過大なサージ電圧が発生しないので,パワートランジスタQH,QLに対する過大な逆バイアスの印加が回避される。
本発明の実施形態では特に,パワートランジスタQH,QLがワイドバンドギャップ半導体製であるので,ターンオフ時間が特に短い。更に,ボディダイオードDH,DLの逆回復が速い。従って,キャリアCRの周波数が十分に高く設定され得るので,PWM制御の高性能化やインバータ7U,7V,7Wの小型化が容易である。
その上,デッドタイムTdの下限が容易に短縮できる。パワートランジスタQH,QLの耐圧が400V?600V程度である場合,好ましくは,デッドタイムの下限が10ナノ秒以上1マイクロ秒以下の範囲内に調節される。それにより,ボディダイオードDH,DLの導通状態を維持すべき時間が十分に短縮可能である。それ故,ワイドバンドギャップ半導体製による順方向電圧降下の上昇に関わらず,ボディダイオードDH,DLの導通損失が十分に抑えられる。」(【0033】?【0034】の記載。)

してみると,引用例1には以下の発明(以下,「引用例1記載の発明」という。)が記載されている。
「同期モータに対して電力を供給するモータ駆動回路は,整流部6,平滑コンデンサC1,C2,インバータ7U,7V,7W,及びPWM制御部8を有し,
インバータ7U,7V,7Wは三相ブリッジ回路で,三対のパワートランジスタの直列接続7U,7V,7Wを含み,各直列接続7U,7V,7Wは二つのパワートランジスタQH,QLを含むものであり,
ハイサイドパワートランジスタQHのドレインは整流部6の高電位側出力端子6Hに接続され,ソースはローサイドパワートランジスタQLのドレインに接続され,ローサイドパワートランジスタQLのソースは,整流部6の低電位側出力端子6Lに接続され,パワートランジスタ6H,6L間の接続点JU,JV,JWはモータ3の三つの駆動端子U,V,Wに接続され,
パワートランジスタQH,QLはMOSFETであり,ワイドバンドギャップ半導体から構成され,ワイドバンドギャップ半導体は好ましくは,シリコンカーバイド(SiC)であり,
パワートランジスタQH(又はQL)はMOSFETであるので,ボディダイオードDH(又はDL)を含み,ボディダイオードDH,DLは帰還ダイオードとして利用され,
PWM制御部8は駆動信号SDに基づき,パワートランジスタQH,QLのゲートに対して制御信号SH,SLを印加し,それにより,各パワートランジスタQH,QLのオン状態とオフ状態とが個別に切り換えられ,
PWM制御では更に,パワートランジスタQH,QLの直列接続7U,7V,7Wのそれぞれについて,一方のパワートランジスタQH(又はQL)に対する制御信号SH(又はSL)の立ち下がりから他方のパワートランジスタQL(又はQH)に対する制御信号SL(又はSH)の立ち上がりまでの間に,デッドタイムTdが設定され,それにより,二つのパワートランジスタQH,QL間ではオン期間が確実に重複しないので,パワートランジスタQH,QLが貫通電流による破壊から保護され,デッドタイムTdでは,オフ状態に維持されたパワートランジスタQH(又はQL)のボディダイオードDH(又はDL)が導通し,順方向電流を流すものである,
インバータ7U,7V,7W。」

上記引用例2には,図面とともに以下の事項が記載されている。
(ウ)「【0065】
次に,MOSFET621がオフになると,MOSFET622のソース電極からドレイン電極→直流リアクトル633→ベース抵抗51→電力用半導体スイッチング素子21のベース電極という経路で電流が流れる。このとき出力コンデンサ61に充電される電圧は,直流リアクトル623に蓄積された直流電力による起電力分のみである。したがって,電源64の電圧より出力コンデンサ61に発生する電圧が小さくなり,降圧される。【0066】
ここで,MOSFET621がオフの期間,MOSFET622をオンすることにより,発熱損失の大きいMOSFET622の内臓ダイオードに電流を流さず,図5に示すように,MOSFET同期整流となり,発熱損失を低減することができる。」(【0065】?【0066】の記載。)

上記引用例3には,図面とともに以下の事項が記載されている。
(エ)「Column7
パワーMOSを使う同期整流とは
同期整流動作を示す基本回路を図4-Cに示します.
この基本回路ではTr2がダイオードになっており,ダイオードの順方向電圧VFが0.6?1V程度あります.このため,低出力電圧でしかも大電流出力を目的とする電源では,このダイオードの損失が無視できず電源効率を低下させます.
そこで図4-Dに示すようにパワーMOSを導通させて,低オン抵抗の状態にします.こうすることにより,ソースからドレインに向かって流れる電流は内蔵のボディ・ダイオードを経由せず,オン抵抗とドレイン電流の積だけの損失になります.」(第105頁第1?9行の記載。)

上記引用例4には,図面とともに以下の事項が記載されている。
(オ)「【0011】整流回路を従来のようにダイオードからなるブリッジ回路により構成した場合,この回路の損失Pdは,電流(ダイオード電流)を正弦波だとすると,次式の通りとなる。
【0012】Pd=1.8×le・Vf
但し,le;電流実効値
Vf;順方向ダイオード電圧
【0013】一方,整流回路を本発明のようにドレイン電流に対してオン抵抗の小さいスイッチング素子を用いて構成した場合,この回路の損失は,電流(ドレイン電流)を正弦波とすると,次式の通りとなる。
【0014】Pm =2×Ron・le^(2 )
但し,Ron;スイッチング素子のオン抵抗(Ω)
le;電流実効値
【0015】すなわち,スイッチング素子にオン抵抗RonがRon<0.9×Vf /leとなるものを選択すれば,Pm <Pd となり,従来よりも損失を低減することができる。」(【0011】?【0015】の記載。)

(カ)「【0027】すなわち,前記式(1) と式(2) との比較から明らかなように,P-MOSFETをRon<0.9×Vf /leとなるものを選択すれば,Pm <Pd となり,従来のダイオードD1 乃至D4 より構成された整流回路13よりも損失を低減することができる。例えば,le=1A,Vf =1.0Vの場合は,Ron<0.9ΩのP-MOSFETを選択すれば,損失を小さくすることができる。」(【0027】の記載。)

イ 対比及び判断
(ア)本件発明1について
a 対比
本件発明1と引用例1記載の発明とを対比する。

(a)引用例1記載の発明の「パワートランジスタ」は本件発明1の「スイッチング素子」に,引用例1記載の発明の「インバータ」は本件発明1の「電力変換装置」にそれぞれ相当し,引用例1記載の発明の「三対のパワートランジスタの直列接続」を含む「インバータ」は,本件発明1の「スイッチング素子(130)によって同期整流を行うように構成された電力変換装置」と「スイッチング素子(130)によって構成された電力変換装置」である点で共通する。

(b)引用例1記載の発明の「パワートランジスタQH,QLはMOSFETであり,ワイドバンドギャップ半導体から構成され,ワイドバンドギャップ半導体は好ましくは,シリコンカーバイド(SiC)」であることは,本件発明1の「上記スイッチング素子(130)は,ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成」され,「上記ワイドバンドギャップ半導体としてSiCを用いる」ことに相当する。

(c)引用例1記載の発明の「パワートランジスタQH(又はQL)はMOSFETであるので,ボディダイオードDH(又はDL)を含み,ボディダイオードDH,DLは帰還ダイオードとして利用」されることは,本件発明1の「上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い」ることに相当する。

(d)ダイオードは,順方向の印加電圧が立ち上がり電圧を超えるまでは導通しない特性を有するものであることは,広く一般に知られたことであり,例えば,引用例2の図5に示されるように,寄生(内蔵)ダイオードも同様の電流電圧特性を有することを考慮すれば,引用例1記載の「ボディダイオード」も「順方向電圧が,該ボディダイオードの立ち上がり電圧を超えるまでは導通しないもの」であり,本件発明1の「上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないもの」に相当する。

したがって,両者は以下の一致点と相違点とを有する。

〈一致点〉
「スイッチング素子(130)によって構成された電力変換装置であって,
上記スイッチング素子(130)は,ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており,
上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い,
上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないものであり,
上記ワイドバンドギャップ半導体としてSiCを用いる
電力変換装置。」

〈相違点1〉
本件発明1では,「電力変換装置」は「スイッチング素(130)によって同期整流を行うように」構成されているのに対し,引用例1記載の発明は,「スイッチング素子によって」構成されているとはいえるものの,「スイッチング素子によって同期整流を行うように」構成されていない点。

〈相違点2〉
本件発明1は,「寄生ダイオード」の「立ち上がり電圧は,上記ユニポーラ素子本体のオン電圧よりも高」いのに対し,引用例1記載の発明は,「ボディダイオード」の「立ち上がり電圧」と「パワートランジスタ」の「オン電圧」との関係は不明である点。

b 相違点についての判断
引用例2に,「MOSFET622をオンすることにより,発熱損失の大きいMOSFET622の内臓ダイオードに電流を流さず,図5に示すように,MOSFET同期整流となり,発熱損失を低減することができる。」と記載され,引用例3に,「同期整流動作を示す基本回路を図4-Cに示します.この基本回路ではTr2がダイオードになっており,ダイオードの順方向電圧VFが0.6?1V程度あります.このため,低出力電圧でしかも大電流出力を目的とする電源では,このダイオードの損失が無視できず電源効率を低下させます.そこで図4-Dに示すようにパワーMOSを導通させて,低オン抵抗の状態にします.こうすることにより,ソースからドレインに向かって流れる電流には内蔵のボディ・ダイオードを経由せず,オン抵抗とドレイン電流の積だけの損失になります.」と記載されるように,「MOSFETをオンにし,寄生ダイオード側に電流を流さず,MOSFET側に逆方向電流を流す同期整流により,発熱損失を低減することができること」は本願出願前周知技術である。
しかしながら,引用例1記載の発明は,モータの回生モードにおいて,回生電力の消費能力を高めるという課題に対して,順方向電圧降下が高いボディダイオードに電流を流し,回生電力を消費させるというものである。
このように,引用例1記載の発明は,モータの回生モードにおいて,ボディダイオードに電流を流し,ボディダイオードにおいて回生電力を損失させるという課題解決手段を採用したものである。一方,本件周知技術は,寄生ダイオード側に電流を流さず,発熱損失を低減させるというものであるから,引用例1記載の発明の課題解決手段と正反対の技術思想を有するものである。したがって,当業者は,引用例1記載の発明におけるモータの回生モードにおいて,正反対の技術思想を有する本件周知技術を適用することはない。
そして,引用例1には,引用例1記載の発明の電力変換装置において,力行モードを回生モードから切り離し,力行モードの動作のみを変更することを示唆するような記載はないから,当業者は,力行モードにおける動作のみを変更することを容易に想到することはない。
したがって,引用例1記載の発明に本件周知技術を適用する動機付けはないというべきであり,本件発明1は,引用例1記載の発明から当業者が容易に発明をすることができたものではない。

(イ)本件発明2?6について
本件発明2?6も,本件発明1の「同期整流を行うように」と同一の構成を備えるものであるから,本件発明1と同じ理由により,当業者であっても,引用例1記載の発明に基づいて容易に発明できたものとはいえない。

(2)理由2.について(特許法第17条の2第3項)
本件補正による補正後の請求項1には,「寄生ダイオード(131)の立ち上がり電圧」について「該立ち上がり電圧は,上記ユニポーラ素子本体のオン電圧よりも高」い旨記載されている。
これに対して,当初明細書等には,ユニポーラ素子本体のオン電圧の定義やその値は記載されていない。
しかしながら,平成28年7月11日の意見書と共に提出された乙第1号証に示されるように,「ユニポーラ素子本体のオン電圧」は,ユニポーラ素子がMOSFETであるとすれば,当該MOSFETが導通(オン)状態となった場合の「ドレイン-ソース間の電圧」を指す,一般的な技術用語であるものと認められる。
そして,本件の図4に関する記載である,本件の願書に最初に添付した明細書の段落【0023】(特許明細書の段落【0024】)に「SiC MOSFET(130)は定抵抗特性を示す。・・・SiC MOSFET(130)の寄生ダイオード(131)の立ち上がり電圧は約3Vである。」と記載されるように,電流値が小さく,SiC MOSFET(130)の電圧(オン電圧)が3V以下の領域があることが図4及び関連する記載に示されているから,「寄生ダイオード(131)の立ち上がり電圧は,SiC MOSFET(130)の電圧(オン電圧)よりも高い」ことは,本件の当初明細書等に記載された事項であるといえる。
したがって,本件補正は,当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において,新たな技術的事項を導入するものではない。

(3)理由3.について(特許法第36条第6項第1号,第2号)
請求項1において,「寄生ダイオード(131)」の「立ち上がり電圧は,上記ユニポーラ素子本体のオン電圧よりも高く」と特定されているのは,本件発明1の構成として,同期整流を行う際,寄生ダイオード(131)の立ち上がり電圧を,ユニポーラ素子本体のオン電圧よりも高くするという技術的事項を採用する旨特定するものであり,本件発明1に係る電力変換装置において使用される還流電流の程度が限定されていないことと,同期整流を行う際には,常に,寄生ダイオード(131)の立ち上がり電圧を,ユニポーラ素子本体のオン電圧よりも高くすることとは,関係がなく,したがって,本件発明1の特許請求の範囲の上記記載が,第三者の利益が不当に害されるほどに不明確であるということはできない。
また,上記(2)で述べたとおり,,本件の発明の詳細な説明には,「寄生ダイオード(131)の立ち上がり電圧は,SiC MOSFET(130)の電圧(オン電圧)よりも高い」ことが記載されているといえる。
したがって,請求項1?6に係る発明は発明の詳細な説明に記載されたものでないとはいえない。

2 取消理由通知書において採用しなかった特許異議申立理由について

(1)申立番号01の取消理由1(新規性)について
上記第5の1(1)で示したとおり,引用例1である甲1(01)に記載された発明は,本件発明1と上記〈相違点1〉,〈相違点2〉で相違するから,本件発明1は,甲1(01)に記載された発明ではない。
また,本件発明2,5,6は,本件発明1をさらに減縮した発明であり,甲1(01)に記載された発明とは少なくとも上記〈相違点1〉,〈相違点2〉で相違するから,甲1(01)に記載された発明ではない。

(2)申立番号01の取消理由2(進歩性)について
上記第5の1(1)で示したとおり,引用例1である甲1(01)に記載された発明は,本願発明1と上記〈相違点1〉,〈相違点2〉で相違する。
そして,「MOSFETをオンにし,寄生ダイオード側に電流を流さず,MOSFET側に逆方向電流を流す同期整流により,発熱損失を低減することができること」が周知技術であったとしても,甲1(01)に記載された発明に当該周知技術を適用する動機付けはないから,本件発明1が,甲1(01)に記載された発明に基づいて,当業者が容易に発明をすることができたものであるとはいえない。
また,本件発明2?6は,本件発明1をさらに減縮した発明であり,甲1(01)に記載された発明とは少なくとも上記〈相違点1〉,〈相違点2〉で相違するから,本件発明1と同様の理由により,甲1(01)に記載された発明に基づいて,当業者が容易に発明をすることができたものであるとはいえない。

(3)申立番号02の取消理由1(進歩性)について
ア 甲1(02)の記載事項及び甲1(02)に記載された発明
甲1(02)には,図面とともに以下の事項が記載されている。

(ア)段落【0017】-【0019】
「【0017】
以下,本発明の実施例を,図面を参照しながら詳細に説明する。なお,各実施例において,同一機能を有する構成要素には同一符号を付し,重複する説明を省略する。
【実施例1】
【0018】
図1は,本発明の実施例1に係る電力変換装置の構成を示す回路図である。この電力変換装置は,カスコード素子20,高速ダイオード30,ベース抵抗51,ゲート抵抗52,電力用半導体スイッチング素子駆動回路60およびMOSFET駆動回路70とを備えている。
【0019】
カスコード素子20は,主電極の一方(コレクタ電極)に正極端子10が接続された高耐圧を有する電力用半導体スイッチング素子21と,電力用半導体スイッチング素子21の主電極の他方(エミッタ電極)と負極端子11との間に電気的に直列に接続された低耐圧を有するMOSFET22とを備えている。高速ダイオード30は,カスコード素子20に電気的に逆並列に接続されている。すなわち,高速ダイオード30のカソード電極は正極端子10に接続され,アノード電極は負極端子11に接続されている。」

(イ)段落【0054】
「【実施例6】
【0054】
本発明の実施例6に係る電力変換装置は,実施例1から実施例5の何れかに係る電力変換装置において,カスコード素子20の電力用半導体スイッチング素子21のベース電極につながる電力用半導体スイッチング素子駆動回路60の出力コンデンサ61を,導電性高分子電解質により構成したものである。」

(ウ)段落【0060】-【0068】
「【実施例7】
【0060】
本発明の実施例7に係る電力変換装置は,実施例6に係る電力変換装置において,カスコード素子20の電力用半導体スイッチング素子21のベース電極につながる電力用半導体スイッチング素子駆動回路60を,同期整流により制御されたDC/DCコンバータ62により構成したものである。
【0061】
DC/DCコンバータ62は,図1に示すように,MOSFET621,MOSFET622,一方の端子がMOSFET621のソース電極およびMOSFET622のドレイン電極に接続されるとともに,他方の端子が出力コンデンサ61およびベース抵抗51に接続された直流リアクトル623,ならびに,MOSFET621およびMOSFET622に制御信号SW1およびSW2をそれぞれ供給する制御回路624から構成されている。
【0062】
次に,上記のように構成される本発明の実施例7に係る電力変換装置の動作を,電力用半導体スイッチング素子駆動回路60のDC/DCコンバータ62の動作を中心に説明する。DC/DCコンバータ62は,入力コンデンサ63および電源64から出力される直流電圧を所定の直流電圧に変換する機能を有している。
【0063】
制御回路624は,高速でオン/オフする制御信号SW1およびSW2を出力する。制御信号SW1はMOSFET621へ,制御信号SW2はMOSFET622へそれぞれ供給される。図4に示すように,MOSFET621および622は,制御信号SW1およびSW2に応じて交互にオンとなる。上下短絡を防止するために,MOSFET621とMOSFET622とが同時にオンとなる期間はなく,何れか片方のみがオンとなる。なお,他方がオンする前にはMOSFET621とMOSFET622とが同時にオフとなる期間(デッドタイム)がある。
【0064】
カスコード素子20のMOSFET22がオンしている場合のDC/DCコンバータ62の動作を説明する。電源64の電圧(例えば10V)をDC/DCコンバータ62により2V(実施例1参照)以下に変換する場合,MOSFET621がオンになると,MO
SFET621のドレイン電極からソース電極→直流リアクトル623→ベース抵抗51→電力用半導体スイッチング素子21のベース電極という経路で電流が流れる。これにより,直流リアクトル623に直流起電力が蓄積される。MOSFET621のオン期間が短いほど直流リアクトル623に蓄積される直流電力は小さくなり,出力コンデンサ61に充電される電圧も小さくなる。
【0065】
次に,MOSFET621がオフになると,MOSFET622のソース電極からドレイン電極→直流リアクトル633→ベース抵抗51→電力用半導体スイッチング素子21のベース電極という経路で電流が流れる。このとき出力コンデンサ61に充電される電圧は,直流リアクトル623に蓄積された直流電力による起電力分のみである。したがって,電源64の電圧より出力コンデンサ61に発生する電圧が小さくなり,降圧される。
【0066】
ここで,MOSFET621がオフの期間,MOSFET622をオンすることにより,発熱損失の大きいMOSFET622の内臓ダイオードに電流を流さず,図5に示すように,MOSFET同期整流となり,発熱損失を低減することができる。
【0067】
一方,カスコード素子20のMOSFET22がオフしている場合,カスコード素子20の電力用半導体スイッチング素子21にベース電流が流れない。よって,DC/DCコンバータ62の制御回路624は制御信号SW1およびSW2を出力するが,MOSFET621および622には電流は流れず,電流による発熱損失は発生しない。その結果,電力用半導体スイッチング素子駆動回路60の発熱損失を低減することができる。
【0068】
以上説明したように,上記のように構成される実施例7に係る電力変換装置によれば,DC/DCコンバータ62のスイッチング動作毎のMOSFET622の内蔵ダイオードに流れる電流による発熱損失を低減することができる。また,この電力変換装置によれば,発熱損失を低減することができ,小型化が可能である。」
(なお,段落【0065】の「直流リアクトル633」は,「直流リアクトル623」の誤記と認められる。また,段落【0066】の「内臓ダイオード」は,「内蔵ダイオード」の誤記と認められる。)

してみると,甲1(02)には以下の発明(以下,「甲1(02)発明」という。)が記載されている。

「カスコード素子20は,主電極の一方(コレクタ電極)に正極端子10が接続された高耐圧を有する電力用半導体スイッチング素子21と,電力用半導体スイッチング素子21の主電極の他方(エミッタ電極)と負極端子11との間に電気的に直列に接続された低耐圧を有するMOSFET22とを備え,
カスコード素子20の電力用半導体スイッチング素子21のベース電極につながる電力用半導体スイッチング素子駆動回路60の出力コンデンサ61を,導電性高分子電解質により構成し,
カスコード素子20の電力用半導体スイッチング素子21のベース電極につながる電力用半導体スイッチング素子駆動回路60を構成し,同期整流により制御されたDC/DCコンバータ62であって,
MOSFET621,MOSFET622,一方の端子がMOSFET621のソース電極およびMOSFET622のドレイン電極に接続されるとともに,他方の端子が出力コンデンサ61およびベース抵抗51に接続された直流リアクトル623,ならびに,MOSFET621およびMOSFET622に制御信号SW1およびSW2をそれぞれ供給する制御回路624から構成され,
入力コンデンサ63および電源64から出力される直流電圧を所定の直流電圧に変換する機能を有し,
制御回路624は,高速でオン/オフする制御信号SW1およびSW2を出力し,制御信号SW1はMOSFET621へ,制御信号SW2はMOSFET622へそれぞれ供給され,MOSFET621および622は,制御信号SW1およびSW2に応じて交互にオンとなり,上下短絡を防止するために,MOSFET621とMOSFET622とが同時にオンとなる期間はなく,何れか片方のみがオンとなり,他方がオンする前にはMOSFET621とMOSFET622とが同時にオフとなる期間(デッドタイム)があり,
カスコード素子20のMOSFET22がオンしている場合のDC/DCコンバータ62の動作は,MOSFET621がオンになると,MOSFET621のドレイン電極からソース電極→直流リアクトル623→ベース抵抗51→電力用半導体スイッチング素子21のベース電極という経路で電流が流れ,これにより,直流リアクトル623に直流起電力が蓄積され,
MOSFET621がオフになると,MOSFET622のソース電極からドレイン電極→直流リアクトル623→ベース抵抗51→電力用半導体スイッチング素子21のベース電極という経路で電流が流れ,このとき出力コンデンサ61に充電される電圧は,直流リアクトル623に蓄積された直流電力による起電力分のみであり,
MOSFET621がオフの期間,MOSFET622をオンすることにより,発熱損失の大きいMOSFET622の内蔵ダイオードに電流を流さず,MOSFET同期整流となり,発熱損失を低減することができる,
DC/DCコンバータ62。」

イ 甲3(02)?甲6(02)の記載事項
(ア)甲3(02)について
甲3(02)には,図面とともに以下の事項が記載されている。

a 段落【0005】-【0007】
「【0005】
互いに直列に接続される二つのパワートランジスタQH,QLでは,一方のターンオフ動作の開始から他方のターンオン動作の開始までの間に必ず,一定時間以上,両方のパワートランジスタがオフされる時間(以下,デッドタイムと呼ぶ)が設定される。デッドタイムは特に,パワートランジスタQH,QLのターンオフ時間より十分に長い。従って,パワートランジスタQH,QL間ではオン期間が確実に重複しないので,パワートランジスタQH,QLが貫通電流による破壊から確実に保護される。
デッドタイムでは,オフ状態のパワートランジスタQH(又はQL)に代わり,そのパワートランジスタQH(又はQL)に並列に接続される帰還ダイオードDH(又はDL)(逆並列ダイオードともいう)が導通する。それにより,電流がインバータ102U,102V,102Wとステータ巻線103U,103V,103Wとの間で循環する。その結果,ステータ巻線103U,103V,103Wには過大なサージ電圧が発生しないので,パワートランジスタQH,QLに対する過大な逆バイアスの印加が回避される。従って,パワートランジスタQH,QLの素子破壊を保護している。
例えば洗濯機等の家電製品ではモータの駆動電圧が100V?300V程度である。そのとき,パワートランジスタの耐圧は好ましくは,400V?600V程度に設定される。更に,パワートランジスタがIGBTである場合,デッドタイムの下限は約2μ秒に設定される。一方,パワートランジスタがMOSFETである場合,MOSFETはIGBTよりターンオフが速いので,デッドタイムの下限は約1μ秒まで短縮され得る。
【0006】
モータの力行モードでは,モータの動力として消費される電力以外の電力,すなわちインバータの損失ができるだけ削減されねばならない。上記のインバータではパワートランジスタの導通損失とスイッチング損失,及び帰還ダイオードの導通損失に大別される。
これら損失の削減には,パワートランジスタと帰還ダイオードとをワイドバンドギャップ半導体で構成するのが好ましい。
ワイドバンドギャップ半導体は例えば,シリコンカーバイド(SiC),ダイヤモンド,窒化ガリウム(GaN),又は酸化亜鉛(ZnO)を含む。これらの半導体はシリコン(Si)と比べ,バンドギャップが数倍程度広く,絶縁破壊電界強度が一桁程度高い。それらの特性により,ワイドバンドギャップ半導体から構成されるスイッチング素子は耐熱性と耐電圧性に優れる。更に電子移動度が高いので,低オン抵抗で高速なスイッチング素子が構成され得るため,パワートランジスタの導通損失とスイッチング損失が少ないという特徴を持つ。
【0007】
パワートランジスタがMOSFETである場合,ボディダイオード(寄生ダイオード)を帰還ダイオードとして利用できる。その場合,パワートランジスタの小型化が容易である。
しかし,その反面,MOSFETのボディダイオードでは順方向電圧降下が比較的大きいので,帰還ダイオードの導通損失を削減しにくい。そこで,ボディダイオードとは別の高速整流ダイオードがパワートランジスタに外付けされ,帰還ダイオードとして利用される。
ワイドバンドギャップ半導体スイッチ素子ではシリコン製と比べてさらに,ボディダイオードの順方向電圧降下が大きい。従って,モータの力行モードでは帰還ダイオード部の更なる損失削減は不利である。」

b 段落【0012】
「【0012】
本発明は,小型化と省電力化とをいずれも阻むことなく,回生制動の効果を更に向上させ得るモータ駆動回路,の提供を目的とする。」

c 段落【0020】-【0023】
「【0020】
本発明の実施形態によるモータ駆動回路は,整流部6,平滑コンデンサC1,C2,インバータ7U,7V,7W,及びPWM制御部8を有する(図2参照)。
整流部6は商用交流電源ACから送出される交流電圧を直流電圧に変換する。整流部6は好ましくはダイオードブリッジ回路である。その他に,スイッチングコンバータであっても良い。更に,整流部がダイオードブリッジ回路6と商用交流電源ACと間に力率改善用のインダクタを含んでも良い。

・・・(中略)・・・

【0022】
インバータ7U,7V,7Wは三相ブリッジ回路である。すなわち,整流部6の出力端子6H,6L間に並列に接続された,三対のパワートランジスタの直列接続7U,7V,7Wを含む。各直列接続7U,7V,7Wは二つのパワートランジスタQH,QLを含む。
ハイサイドパワートランジスタQHのドレインは整流部6の高電位側出力端子6Hに接続され,ソースはローサイドパワートランジスタQLのドレインに接続される。ローサイドパワートランジスタQLのソースは,整流部6の低電位側出力端子6Lに接続される。パワートランジスタ6H,6L間の接続点JU,JV,JWはモータ3の三つの駆動端子U,V,Wに接続される。駆動端子U,V,W間には三つのステータ巻線3U,3V,3Wが接続され,Y結線又はΔ結線を構成する。
【0023】
パワートランジスタQH,QLはMOSFETであり,ワイドバンドギャップ半導体から構成される。ワイドバンドギャップ半導体は好ましくは,シリコンカーバイド(SiC)である。その他に,ダイヤモンド,窒化ガリウム(GaN),又は酸化亜鉛(ZnO)であっても良い。ワイドバンドギャップ半導体の特性により,それらのパワートランジスタQH,QLはシリコン製のパワートランジスタと比べ,耐熱性と耐電圧性に優れ,電力損失が少ない。更に,低オン抵抗で,かつスイッチングが高速である。
モータ3の駆動電圧は100V?300V程度であるので,パワートランジスタQH,QLの耐圧は好ましくは,400V?600V程度に設定される。そのとき,パワートランジスタQH,QLはワイドバンドギャップ半導体製であるので,同じ耐圧を持つシリコン製のパワートランジスタより小型である。」

d 段落【0030】-【0034】
「【0030】
モータ3の力行モードでは,好ましくは,PWM制御部8が次のような,二相変調によるオンオフ制御を行う(図6参照)。
電流指令Iu*,Iv*,Iw*の変化パターンによれば,最低レベルの相電流,すなわち最大のシンク電流を流すべき駆動端子が120°(電気角)ごとに順次,切り替わる(図6に示されている太線部参照)。二相変調によるオンオフ制御ではまず,最大のシンク電流を流すべき駆動端子が,最大のシンク電流を流すべき期間(120°の電気角範囲)ではインバータのローサイド側の電位に固定される。すなわち,その駆動端子に接続された,ハイサイドパワートランジスタQHがオフ状態に固定され,ローサイドパワートランジスタQLがオン状態に固定される。次に,残りのパワートランジスタQH,QLのオンオフについてPWM制御が行われる。そのPWM制御では特に,図6のニ相に示すように,三相二相変換を受けた電流指令Iu*,Iv*,Iw*が利用される。

・・・(中略)・・・

【0034】
デッドタイムTdでは,オフ状態に維持されたパワートランジスタQH(又はQL)のボディダイオードDH(又はDL)が導通し,順方向電流を流す。例えばシンク電流を流す相の場合はハイサイド側パワートランジスタQHのボディダイオードDHが導通する。ソース電流を流す相の場合は逆にローサイド側パワートランジスタQLのボディダイオードDLが導通する。それにより,相電流Iu,Iv,Iwがインバータ7U,7V,7Wとステータ巻線3U,3V,3Wとの間で循環し得る。その結果,ステータ巻線3U,3V,3Wには過大なサージ電圧が発生しないので,パワートランジスタQH,QLに対する過大な逆バイアスの印加が回避される。
本発明の実施形態では特に,パワートランジスタQH,QLがワイドバンドギャップ半導体製であるので,ターンオフ時間が特に短い。更に,ボディダイオードDH,DLの逆回復が速い。従って,キャリアCRの周波数が十分に高く設定され得るので,PWM制御の高性能化やインバータ7U,7V,7Wの小型化が容易である。
その上,デッドタイムTdの下限が容易に短縮できる。パワートランジスタQH,QLの耐圧が400V?600V程度である場合,好ましくは,デッドタイムの下限が10ナノ秒以上1マイクロ秒以下の範囲内に調節される。それにより,ボディダイオードDH,DLの導通状態を維持すべき時間が十分に短縮可能である。それ故,ワイドバンドギャップ半導体製による順方向電圧降下の上昇に関わらず,ボディダイオードDH,DLの導通損失が十分に抑えられる。」

e 段落【0038】-【0039】
「【0038】
モータ3の回生モードでは,ステータ巻線3U,3V,3Wからインバータ7U,7V,7Wを通して平滑コンデンサC1,C2に回生電力が供給される。それに加え,オフ状態に固定されたパワートランジスタではボディダイオードに順方向電流が流れ,その順方向電圧降下により回生電力が消費される。
例えば図7に示されるように,パターンI?IIIではU相のハイサイドパワートランジスタQHがオフ状態に固定されるので,そのボディダイオードDHで回生電力が消費される。パターンIV?VIではU相のローサイドパワートランジスタQLがオフ状態に固定されるので,そのボディダイオードDLで回生電力が消費される。V相とW相とでも同様である。
【0039】
本発明の実施形態によるパワートランジスタQH,QLはワイドバンドギャップ半導体製であるので,ボディダイオードDH,DLの順方向電圧降下が特に高い。従って,ボディダイオードDH,DLで回生電力のほとんどが消費される。その結果,従来のモータ駆動回路とは異なり,平滑コンデンサC1,C2の容量を過大にすることも,放電回路等,回生電力を消費するための回路素子を設置することもなく,平滑コンデンサC1,C2の両端電圧の過大な上昇を防止できる。
こうして,本発明の実施形態によるモータ駆動回路は,ワイドバンドギャップ半導体製のボディダイオードの順方向電圧降下が特に高い点を積極的に利用して回生モードにおける制動効果を高めているので,部品点数やサイズを増大させることなく,回生制動の効果を更に向上させ得る。」

したがって,甲3(02)には,「小型化と省電力化とをいずれも阻むことなく,回生制動の効果を更に向上させ得るために,整流部6,平滑コンデンサC1,C2,インバータ7U,7V,7W,及びPWM制御部8を有するモータ駆動回路において,インバータ7U,7V,7Wは二つのパワートランジスタQH,QLを含み,パワートランジスタQH,QLはMOSFETであり,ワイドバンドギャップ半導体から構成され,ワイドバンドギャップ半導体は好ましくは,シリコンカーバイド(SiC)であり,モータ3の力行モードでは,PWM制御部8が二相変調によるオンオフ制御を行い,デッドタイムTdでは,オフ状態に維持されたパワートランジスタQH(又はQL)のボディダイオードDH(又はDL)が導通し,順方向電流を流し,ボディダイオードDH,DLの導通状態を維持すべき時間が十分に短縮可能であり,ワイドバンドギャップ半導体製による順方向電圧降下の上昇に関わらず,ボディダイオードDH,DLの導通損失が十分に抑えられ,モータ3の回生モードでは,オフ状態に固定されたパワートランジスタではボディダイオードに順方向電流が流れ,その順方向電圧降下により回生電力が消費され,パワートランジスタQH,QLはワイドバンドギャップ半導体製であるので,ボディダイオードDH,DLの順方向電圧降下が特に高く,ボディダイオードDH,DLで回生電力のほとんどが消費され,ワイドバンドギャップ半導体製のボディダイオードの順方向電圧降下が特に高い点を積極的に利用して回生モードにおける制動効果を高めているので,部品点数やサイズを増大させることなく,回生制動の効果を更に向上させ得る」という技術的事項が記載されていると認められる。

(イ)甲4(02)について
甲4(02)には,図面とともに以下の事項が記載されている。

a 第1ページ
「Introduction
・・・(中略)・・・
The high breakdown field of SiC materials, which is up to ten times higher than Si, could make SiC DMOSFETs more attractive than other semiconductor materials (such as Si) for Field Effect Transistors with high V_(DS(max)). The main advantage of SiC DMOSFETs consists of a very low R_(DS(on)) resistancecompared to “normal” Si-MOSFETs, which comparison can be seen in Fig. 1. A schematic cross section of SiC DMOSFET is also represented in Fig. 2.
・・・(中略)・・・
Fig. 2: Schematically cross section of a SiC DMOSFET power transistor」
(当審仮訳:イントロダクション
・・・(中略)・・・
Siの10倍以上というSiC材料の高い絶縁破壊電界によって,SiC DMOSFETは高耐圧V_(DC(max))な電界効果トランジスタ用の(Siのような)他の半導体材料よりも魅力的なものとなっている。通常のSi MOSFETと比べて,非常に低いオン抵抗R_(DS(on))であることがSiC DMOSFETの主な利点となっており,図1にはこの比較結果が示されている。また,図2にはSiC DMOSFETの断面図が示されている。
・・・(中略)
図2:SiC DMOSFETパワートランジスタの模式的断面」

b 第7ページ
「Efficiency improvement by a single phase inverter
In order to demonstrate the performance of the SiC DMOSFETs, conventional 600V-IGBTs have been replaced by SiC-DMOS samples from CREE^((R)) in a single-phase solar-inverter developed at the Fraunhofer Institute for Solar Energy System ISE. Some important key-datas of both semiconductors have been registered in Table 5.」
(当審仮訳:単相インバータによる効率改善
SiC MOSFETの能力を実証するため,Fraunhofer Institute for Solar Energy System ISEで開発された単相の太陽光インバータにおいて,従来の600V-IGBTをCREE^((R))からのSiC DMOSのサンプル品に置き換えた。)

c 第10ページ
「Conclusion
The new generation of Silicon Carbide MOSFETs will become more and more interesting in the near future for high voltage and low current applications in power electronics converters. Their low switching losses are combined with high dc-operation-voltages due to SiC's high breakdown field.
The inverse diodes of the SiC-MOSFETs are much faster than those of conventional Si-MOSFETs, but will still need to improved to reduce their switching and conduction losses. This point is very important for all inverter applications using inductive loads because the free wheeling current has to pass through the diode during the dead time between two semiconductors of a half-bridge. However, the high switching speed of the SiC DMOSFETs could permit the reductionof thes dead time, what will recude the losses in the diodes since the current will commutate earlier into the DMOSFET.」
(当審仮訳:結論
新世代のSiC MOSFETは,パワーエレクトロニクスコンバータの高電圧及び低電流アプリケーションのために,近い将来にますます関心をひくだろう。これらの低スイッチング損失は,SiCの高い絶縁破壊電界に起因する高いDC動作電圧と組み合わされる。
SiC MOSFETの逆ダイオードは,従来のSi MOSFETよりも非常に高速であるが,スイッチング損失と導通損失を低減するための改良が依然として必要である。この点は,ハーフブリッジの2つの半導体間におけるデッドタイム期間中に還流電流が逆ダイオードを必ず流れるため,誘導負荷を用いる全てのインバータアプリケーションにとって非常に重要である。しかしながら,SiC DMOSFETの高いスイッチング速度はデッドタイム期間の短縮を可能とし,より早く還流電流がDMOSFETに転流するため,逆ダイオード内の導通損失を低減するだろう。)

したがって,甲4(02)には,「スイッチング素子がSiC MOSFETパワートランジスタによって構成されているインバータ」及び「このようなインバータにおいて,SiC MOSFETの逆ダイオードは,従来のSi MOSFETよりも非常に高速であるが,スイッチング損失と導通損失を低減するための改良が依然として必要であり,デッドタイムを短縮することで逆ダイオードの導通損失を低減する」ことが記載されていると認められる。

(ウ)甲5(02)について
甲5(02)には,図面とともに以下の事項が記載されている。

a 第4ページ第14-21行
「交流制御装置では,双極性の伝導機構が生ぜず,従ってまた関連する蓄積電荷が生じないので,特別なフリーホィーリングダイオードは不要である。それ故,特別のフリーホイーリングダイオードを必要とせず,半導体技術的に生じるボディダイオードも作用しない。従って,交流制御装置は特に低い静的および動的損失で動作する。ここで静的損失とは電流通過中の損失を,また動的損失とは切換損失を意味する。半導体領域がシリコンカーバイド,SiCから形成されているならば,特性曲線領域において特に大きくかつ望ましい動作範囲が生ずる。」

b 第5ページ第15-17行
「半導体領域1および2はシリコンカーバイドから形成されていてよく,また特にマイクロチップ中に構成することができる。半導体領域はディスクリートFET,特にMOSFETとして構成されていてもよい。」

c 第6ページ第9-15行
「ボディダイオードが半導体領域の動作パスに対して平行に遮断方向に有効になることを示す特性曲線11の上での作動は,逆作動中の半導体領域においてゲート‐ソース間電圧が,ボディダイオードがまだ無電流であるような,すなわち,換言すれば横軸と,R_(ON)抵抗9とボディーダイオードに対する特性曲線11との交点を通る限界線12との間の動作範囲中にとどまるような大きさにのみ設定されることによって避けられる。」

d 第6ページ第25-28行
「それぞれ逆作動領域内の半導体領域においてゲート‐ソース間電圧が,当該の半導体領域のボディダイオードがまだ無電流であるような大きさにのみ設定されるならば,動的損失を低減するための特別なフリーホィーリングダイオードは必要とされない。なぜならば,動的損失は本質的に全く生じないからである。」

したがって,甲5(02)には,「半導体領域がシリコンカーバイド(SiC)から形成され,MOSFETとして構成されている交流制御装置」及び「このような交流制御装置において,ボディダイオードに電流を流れないようにすることで動的損失(切換損失)を生じない」ことが記載されている。

(エ)甲6(02)について
甲6(02)には,図面とともに以下の事項が記載されていると認められる。
a 段落【0009】
「【0009】
本発明の電源装置は,入力端子からDC入力電圧を入力し出力端子より降圧されたDC出力電圧を出力する降圧型DC-DCコンバータとして機能する。」

b 段落【0016】-【0017】
「【0016】
まず本実施例の電源装置が,通常の降圧型コンバータとして機能する場合を簡単に説明する。マージンチェック電圧設定回路12に,基準電圧源11から基準電圧Vrefを入力し,ディジタル設定端子6?9にディジタルコードを設定することによって,マージンチェック電圧設定回路12の出力端子5より基準電圧Vrefを出力する。
【0017】
誤差増幅器13は,正の入力端子より基準電圧Vrefを入力し,負の入力端子より,フィードバック電圧Vfbを入力する。誤差増幅器13は,基準電圧Vrefとフィードバック電圧Vfb(=Vout)の差,即ち,誤差電圧を発生し,それを増幅してパルス幅変調発振器14に出力する。パルス幅変調発振器14は,誤差電圧をパルス幅変調し,それをドライバ15に出力する。ドライバ15は,変調されたパルスをオン/オフ信号に変換し,それをパワーMOSFET16,17のゲートに出力する。上側パワーMOSFET16と下側パワーMOSFET17は,ドライバ15からのオン/オフ信号により交互に駆動する。入力端子1に印加された入力電圧Vinは,上側パワーMOSFET16と下側パワーMOSFET17によって入力電圧Vinと接地電位の間でパルス状の電圧
に変換され,LC平滑フィルタによって平滑化され,出力端子2に出力電圧Voutを発生する。」

c 段落【0024】
「【0024】
ここでは,半導体スイッチング素子としてパワーMOSFETを例に説明したが,代わりにIGBTやGaNデバイス,SiC(Silicon Carbide)デバイスなどの他のパワースイッチング素子を用いてもよい。」

したがって,甲6(02)には,「半導体スイッチング素子としてSiCデバイスを用いた降圧型DC-DCコンバータ」が記載されていると認められる。

ウ 対比及び判断
(ア)本件発明1について
a 対比
本件発明1と甲1(02)発明とを対比する。

(a)甲1(02)発明の「DC/DCコンバータ62」は,本件発明1の「電力変換装置」に含まれる。

(b)甲1(02)発明の「DC/DCコンバータ62」は,「MOSFET621,MOSFET622,一方の端子がMOSFET621のソース電極およびMOSFET622のドレイン電極に接続されるとともに,他方の端子が出力コンデンサ61およびベース抵抗51に接続された直流リアクトル623,ならびに,MOSFET621およびMOSFET622に制御信号SW1およびSW2をそれぞれ供給する制御回路624から構成され」,「入力コンデンサ63および電源64から出力される直流電圧を所定の直流電圧に変換する機能を有し」ている。
そして,この「MOSFET622」は,「制御回路624」が出力する「高速でオン/オフする制御信号」「SW2」により,「MOSFET621」と「交互にオンとな」るから,「スイッチング素子」であるといえ,本件発明1の「スイッチング素子(130)」に相当する。
さらに,甲1(02)発明では,「カスコード素子20のMOSFET22がオンしている場合のDC/DCコンバータ62の動作」として,「MOSFET621がオフの期間,MOSFET622をオンすることにより,発熱損失の大きいMOSFET622の内蔵ダイオードに電流を流さず,MOSFET同期整流となり,発熱損失を低減することができる」から,「MOSFET622」によって「同期整流」を行うように構成されているといえ,本件発明1とは,「スイッチング素子(130)によって同期整流を行うように構成された電力変換装置であって」という点で一致する。

(c)甲1(02)発明の「MOSFET622」は,本件発明1の「上記スイッチング素子(130)は,ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており」と「上記スイッチング素子(130)は,ユニポーラ素子によって構成されており」の点で共通するといえる。

(d)甲1(02)発明における,「カスコード素子20のMOSFET22がオンしている場合のDC/DCコンバータ62の動作」は,「MOSFET621がオンになると,MOSFET621のドレイン電極からソース電極→直流リアクトル623→ベース抵抗51→電力用半導体スイッチング素子21のベース電極という経路で電流が流れ,これにより,直流リアクトル623に直流起電力が蓄積され,MOSFET621がオフになると,MOSFET622のソース電極からドレイン電極→直流リアクトル633→ベース抵抗51→電力用半導体スイッチング素子21のベース電極という経路で電流が流れ,このとき出力コンデンサ61に充電される電圧は,直流リアクトル623に蓄積された直流電力による起電力分のみであり,MOSFET621がオフの期間,MOSFET622をオンすることにより,発熱損失の大きいMOSFET622の内蔵ダイオードに電流を流さず,MOSFET同期整流となり,発熱損失を低減することができる」ものであるが,「上下短絡を防止するために,MOSFET621とMOSFET622とが同時にオンとなる期間はなく,何れか片方のみがオンとなり,他方がオンする前にはMOSFET621とMOSFET622とが同時にオフとなる期間(デッドタイム)があ」る。
そして,甲1(02)発明では,「MOSFET622」に外付けの還流ダイオードは設けられていないから,「デッドタイム」の期間中に「MOSFET622」を流れる電流(還流電流)は,「MOSFET622」の「内蔵ダイオード」を流れることとなり,甲1(02)発明における当該動作は,本件発明1の「上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い」ることに相当する。

(e)甲1(02)発明では,「MOSFET621がオフの期間,MOSFET622をオンすることにより,発熱損失の大きいMOSFET622の内蔵ダイオードに電流を流さず,MOSFET同期整流となり,発熱損失を低減することができる」のであるから,「同期整流」を行っている期間は,MOSFET622がオンとなってチャネルに電流が流れ,内蔵ダイオードの電圧は立ち上がり電圧以下のために電流が流れないことが明らかである。また,チャネルに電流が流れるのであるから,MOFFET622には,その電流に応じたオン電圧が生じ,電流が流れない内臓ダイオードの立ち上がり電圧が当該オン電圧よりも高いことも明らかである。
そうすると,甲1(02)発明と本件発明1とは,「上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないものであり,該立ち上がり電圧は,上記ユニポーラ素子本体のオン電圧よりも高く」という点で一致する。

したがって,本件発明1と甲1(02)は,以下の一致点と相違点を有する。

〈一致点〉
「スイッチング素子(130)によって同期整流を行うように構成された電力変換装置であって,
上記スイッチング素子(130)は,ユニポーラ素子によって構成されており,
上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い,
上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないものであり,該立ち上がり電圧は,上記ユニポーラ素子本体のオン電圧よりも高い
ことを特徴とする電力変換装置。」

〈相違点〉
本件発明1では,「上記スイッチング素子(130)」は,「ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており」,「上記ワイドバンドギャップ半導体としてSiCを用いる」のに対して,甲1(02)発明では,「MOSFET622」は,「SiC」を用いた「ワイドバンドギャップ半導体を用いたユニポーラ素子」ではない点。

b 相違点についての判断
(a)甲3(02)には,ボディダイオードDH,DLの導通状態を維持すべき時間が十分に短縮可能であり,ワイドバンドギャップ半導体製による順方向電圧降下の上昇に関わらず,ボディダイオードDH,DLの導通損失が十分に抑えられることが記載されている。このことは,SiCの採用によるボディダイオードでの順方向電圧降下の上昇により,従前のシリコン製MOSFETと比較して単位時間当たりの導通損失が上昇するが,「導通状態を維持すべき時間」を短くできるので,「導通状態を維持すべき時間」を短くしない場合よりも,デッドタイム期間全体としての導通損失が抑えられることを意味している。しかしながら,シリコン製MOSFETと比較してSiCの採用によりデッドタイム期間全体の導通損失が抑えられるか否かは明らかでない。
一方,甲1(02)発明は,内蔵ダイオードに電流を流さないようにするMOSFET同期整流により,発熱損失を低減する発明であって,同期整流を行う期間は内蔵ダイオードに電流を流さない。したがって,内蔵ダイオードに電流が流れるのはデッドタイム期間中のみである。
そうすると,甲3(02)では,MOSFETをSiCとして導通状態を維持すべき時間を短くできたとしても,シリコン製MOSFETと比較してデッドタイム期間全体の導通損失が抑えられるかは明らかではないので,甲3(02)に記載されている技術的事項を甲1(02)発明に付加する動機を見いだすことはできない。

(b)また,甲4(02)にも,SiC MOSFETにおいて,スイッチング損失と導通損失を低減するための改良が依然として必要であり,デッドタイムを短縮することで逆ダイオードの導通損失を低減することが記載されているが,当該記載は,SiC MOSFETでは,デッドタイムを短縮することで,デッドタイムを短縮しない場合よりも逆ダイオードの導通損失を低減できることを意味するものであって,Si MOSFETとの比較において,SiC MOSFETの方がデッドタイム期間全体の逆ダイオードの導通損失を低減できるか否かは不明である。
したがって,甲3(02)と同様に,甲4(02)についても,Si MOSFETよりもSiC MOSFETの方がデッドタイム期間全体の逆ダイオードの導通損失を低減できるかは明らかではないので,甲4(02)に記載されている技術的事項を甲1(02)発明に付加する動機を見いだすことはできない。

(c)さらに,甲3(02)?甲6(02)より,「スイッチング素子にSiC用いること」が周知技術であったとはいえるものの,MOSFETのボディダイオード(寄生ダイオード,あるいは内蔵ダイオードともいう。以下,「寄生ダイオード」という。)は順方向電圧降下が比較的大きく,帰還ダイオードとして使用した場合の導通損失を削減しにくいので,寄生ダイオードとは別の高速整流ダイオードが外付けされ,帰還ダイオードとして利用される構成が一般的なものである。特に,SiC等のワイドバンドギャップ半導体を用いたMOSFETでは,シリコン製のMOSFETと比べて,さらに,寄生ダイオードの順方向電圧降下が大きく,帰還ダイオード部の更なる損失削減は不利であることが知られている(甲3(02)の段落【0005】-【0007】の記載を参照されたい。)。
そうすると,仮に,甲1(02)発明において,MOSFET622の代わりに,SiC MOSFETを採用することを想定したとしても,必ずしも,帰還ダイオードとしてSiC MOSFETの寄生ダイオードを用いる構成になるとは直ちにはいえず,通常であれば寄生ダイオードとは別の高速整流ダイオードを外付けする構成が想定されるものであり,当該構成としては,「上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い」て「同期整流を行う」本件発明1とは異なる構成となる。
また,「電力変換装置において,スイッチング素子としてSiC MOSFETを用い,SiC MOSFETの寄生ダイオードを還流ダイオードとして使用し,同期整流を行うこと」が周知技術であったともいえない。

したがって,本件発明1は,甲1(02)発明,甲3(02)?甲6(02)に記載された技術的事項及び周知技術に基づいて,当業者が容易に発明をすることができたものとはいえない。

(イ)本件発明2?6について
本件発明2?6も,本件発明1の「ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており」,「上記ワイドバンドギャップ半導体としてSiCを用いる」と同一の構成を備えるものであるから,本件発明1と同じ理由により,甲1(02)発明,甲3(02)?甲6(02)に記載された技術的事項及び周知技術に基づいて,当業者が容易に発明をすることができたものとはいえない。

(4)申立番号02の取消理由2(進歩性)について
ア 甲2(02)の記載事項及び甲2(02)に記載された発明
甲2(02)には,以下の事項が記載されている。
(ア)第105ページ


(イ)上記記載から,甲2(02)には,次の技術的事項が記載されているものと認められる。

a 「同期整流動作を示す基本回路を図4-Cに示します。」との記載及び図4-Cより,この「同期整流動作」の「基本回路」は,「入力電圧+V_(dd)を出力電圧V_(o)に変換すること」が読み取れる。

b 「ただし,スイッチング周波数を上げると,パワーMOSのTr_(1)とTr_(2)が同時ONするようなタイミングが生じて,大きな貫通(シュート)電流が流れます。そのため図4-Cに示すようなデッド・タイムの設定が必要です。」との記載及び図4-Cより,「パワーMOSのTr_(1)とTr_(2)が同時ONするようなタイミングが生じて,大きな貫通電流が流れないように,Tr_(1)とTr_(2)の駆動パルスには,デッド・タイムが設けられること」が読み取れる。

c 「この基本回路ではTr_(2)がダイオードになっており,ダイオードの順方向電圧VFが0.6?1V程度あります。このため,低出力電圧でしかも大電流出力を目的とする電源では,このダイオードの損失が無視できず電源効率を低下させます。
そこで図4-Dに示すようにパワーMOSを導通させて,低オン抵抗の状態にします。こうすることにより,ソースからドレインに向かって流れる電流は内蔵のボディ・ダイオードを経由せず,オン抵抗とドレイン電流の積だけの損失になります。」との記載より,「Tr_(2)を導通させて,低オン抵抗の状態にすることにより,ソースからドレインに向かって流れる電流は内蔵のボディ・ダイオードを経由せず,オン抵抗とドレイン電流の積だけの損失になること」が読み取れる。

d 「回路図だけで見ると標準的なハーフ・ブリッジ回路ですが,Tr_(2)のパワーMOSの動作はアナログ・スイッチになっています。」との記載より,「Tr_(2)がアナログ・スイッチとして動作すること」が読み取れる。

してみると,甲2(02)には以下の発明(以下,甲2(02)発明」という。)が記載されている。

「入力電圧+V_(dd)を出力電圧V_(o)に変換する同期整流回路の基本回路であって,
パワーMOSのTr_(1)とTr_(2)が同時ONするようなタイミングが生じて,大きな貫通電流が流れないように,Tr_(1)とTr_(2)の駆動パルスには,デッド・タイムが設けられ,
Tr_(2)を導通させて,低オン抵抗の状態にすることにより,ソースからドレインに向かって流れる電流は内蔵のボディ・ダイオードを経由せず,オン抵抗とドレイン電流の積だけの損失になり,
Tr_(2)がアナログ・スイッチとして動作する,
同期整流回路の基本回路。」

イ 甲3(02)?甲6(02)の記載事項
上記(3)イに記載したとおりである。

ウ 対比及び判断
(ア)本件発明1について
a 対比
本件発明1と甲2(02)発明とを対比する。

(a)甲2(02)発明の「同期整流回路の基本回路」は,「入力電圧+V_(dd)を出力電圧V_(o)に変換する」から「電力変換装置」であるといえる。
また,甲2(02)発明の「Tr_(2)」は「アナログ・スイッチとして動作」するから「スイッチング素子」であるといえる。
そして,甲2(02)発明では,「Tr_(2)を導通させて,低オン抵抗の状態にすることにより,ソースからドレインに向かって流れる電流は内蔵のボディ・ダイオードを経由せず,オン抵抗とドレイン電流の積だけの損失にな」ることから,Tr_(2)によって同期整流が行われていることが明らかであり,本件発明1とは,「スイッチング素子(130)によって同期整流を行うように構成された電力変換装置であって」の点で一致する。

(b)甲2(02)発明の「Tr_(2)」は,「パワーMOS」であるから「ユニポーラ素子」であるといえる。
したがって,甲(02)発明は,本件発明1の「上記スイッチング素子(130)は,ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており」と「上記スイッチング素子(130)は,ユニポーラ素子によって構成されており」という点で共通するといえる。

(c)甲2(02)発明では,「パワーMOSのTr_(1)とTr_(2)が同時ONするようなタイミングが生じて,大きな貫通電流が流れないように,Tr_(1)とTr_(2)の駆動パルスには,デッド・タイムが設けられ」ており,デッド・タイムの期間中に還流電流がTr_(2)のボディ・ダイオードを流れることは明らかであるから,本件発明1とは,「上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い」る点で共通するといえる。

(d)甲2(02)発明では,「Tr_(2)を導通させて,低オン抵抗の状態にすることにより,ソースからドレインに向かって流れる電流は内蔵のボディ・ダイオードを経由せず,オン抵抗とドレイン電流の積だけの損失にな」るから,同期整流を行う際に,電流の流れるTr_(2)のオン電圧よりも電流が流れないボディ・ダイオードの立ち上がり電圧が高いことは明らかである。
そうすると,甲2(02)発明と本件発明1とは,「上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないものであり,該立ち上がり電圧は,上記ユニポーラ素子本体のオン電圧よりも高く」という点で一致する。

したがって,本件発明1と甲1(02)は,以下の一致点と相違点を有する。

〈一致点〉
「スイッチング素子(130)によって同期整流を行うように構成された電力変換装置であって,
上記スイッチング素子(130)は,ユニポーラ素子によって構成されており,
上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い,
上記寄生ダイオード(131)は,該寄生ダイオード(131)の順方向電圧が,該寄生ダイオード(131)の立ち上がり電圧を超えるまでは導通しないものであり,該立ち上がり電圧は,上記ユニポーラ素子本体のオン電圧よりも高い
ことを特徴とする電力変換装置。」

〈相違点〉
本件発明1では,「上記スイッチング素子(130)」は,「ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており」,「上記ワイドバンドギャップ半導体としてSiCを用いる」のに対して,甲2(02)発明では,「パワーMOS」の「Tr_(2)」は,「SiC」を用いた「ワイドバンドギャップ半導体を用いたユニポーラ素子」ではない点。

b 相違点についての判断
(a)甲2(02)発明も,甲1(02)発明と同様に,「同期整流」を行っており,「Tr_(2)を導通させ」る期間は,「ソースからドレインに向かって流れる電流は内蔵のボディ・ダイオードを経由せず」,したがて,ボディ・ダイオードに電流が流れるのはデッド・タイム期間中のみである。
そうすると,甲3(02)では,MOSFETをSiCとして導通状態を維持すべき時間を短くできたとしても,シリコン製MOSFETと比較してデッドタイム期間全体の導通損失が抑えられるとはいえないのであるから,甲3(02)に記載されている技術的事項を甲2(02)発明に付加する動機を見いだすことはできない。

(b)また,甲4(02)についても,Si MOSFETよりもSiC MOSFETの方がデッドタイム期間全体の逆ダイオードの導通損失を低減できるとはいえないのであるから,甲4(02)に記載されている技術的事項を甲2(02)発明に付加する動機を見いだすことはできない。

(c)さらに,上記(3)ウ(ア)b(c)で述べたとおり,甲3(02)?甲6(02)より,「スイッチング素子にSiC用いること」が周知技術であったとはいえるものの,MOSFETの寄生ダイオードは順方向電圧降下が比較的大きく,帰還ダイオードとして使用した場合の導通損失を削減しにくいので,寄生ダイオードとは別の高速整流ダイオードが外付けされ,帰還ダイオードとして利用される構成が一般的なものであり,特に,SiC等のワイドバンドギャップ半導体を用いたMOSFETでは,シリコン製のMOSFETと比べて,さらに,寄生ダイオードの順方向電圧降下が大きく,帰還ダイオード部の更なる損失削減は不利であることが知られており,仮に,甲2(02)発明において,Tr_(2)の代わりに,SiC MOSFETを採用することを想定したとしても,必ずしも,帰還ダイオードとしてSiC MOSFETの寄生ダイオードを用いる構成になるとは直ちにはいえず,寄生ダイオードとは別の高速整流ダイオードを外付けする構成が想定されるものであり,当該構成としては,「上記ユニポーラ素子内の寄生ダイオード(131)を還流ダイオードとして用い」て「同期整流を行う」本件発明1とは異なる構成となる。
また,「電力変換装置において,スイッチング素子としてSiC MOSFETを用い,SiC MOSFETの寄生ダイオードを還流ダイオードとして使用し,同期整流を行うこと」が周知技術であったともいえない。

したがって,本件発明1は,甲2(02)発明,甲3(02)?甲6(02)に記載された技術的事項及び周知技術に基づいて,当業者が容易に発明をすることができたものとはいえない。

(イ)本件発明2?6について
本件発明2?6も,本件発明1の「ワイドバンドギャップ半導体を用いたユニポーラ素子によって構成されており」,「上記ワイドバンドギャップ半導体としてSiCを用いる」と同一の構成を備えるものであるから,本件発明1と同じ理由により,甲2(02)発明,甲3(02)?甲6(02)に記載された技術的事項及び周知技術に基づいて,当業者が容易に発明をすることができたものとはいえない。


第6 むすび
したがって,請求項1?6に係る特許は,取消理由通知に記載した取消理由及び特許異議申立書に記載された特許異議申立理由によっては,取り消すことができない。
また,他に請求項1?6に係る特許を取り消すべき理由を発見しない。
よって,結論のとおり決定する。
 
異議決定日 2018-06-14 
出願番号 特願2008-21759(P2008-21759)
審決分類 P 1 651・ 113- YB (H02M)
P 1 651・ 537- YB (H02M)
P 1 651・ 55- YB (H02M)
P 1 651・ 121- YB (H02M)
最終処分 維持  
前審関与審査官 今井 貞雄  
特許庁審判長 千葉 輝久
特許庁審判官 安久 司郎
松田 岳士
登録日 2015-07-03 
登録番号 特許第5770412号(P5770412)
権利者 ダイキン工業株式会社
発明の名称 電力変換装置  
代理人 特許業務法人前田特許事務所  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ