• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 2項進歩性  H01L
審判 全部申し立て 特36条6項1、2号及び3号 請求の範囲の記載不備  H01L
審判 全部申し立て 特36条4項詳細な説明の記載不備  H01L
管理番号 1370887
異議申立番号 異議2020-700837  
総通号数 255 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 2021-03-26 
種別 異議の決定 
異議申立日 2020-10-27 
確定日 2021-02-08 
異議申立件数 1 
事件の表示 特許第6688374号発明「導電性フィルム,光電半導体装置及びその製造方法」の特許異議申立事件について,次のとおり決定する。 
結論 特許第6688374号の請求項1ないし14に係る特許を維持する。 
理由 理 由
第1 手続の経緯
特許第6688374号の請求項1ないし14に係る特許についての出願は,平成30年12月11日(パリ条約による優先権主張2018年1月16日,台湾)に出願され,令和2年4月7日にその特許権の設定登録がされ,令和2年4月28日に特許掲載公報が発行された。その後,その特許に対し,令和2年10月27日に特許異議申立人 デクセリアルズ株式会社は,特許異議の申立てを行った。

第2 本件発明
特許第6688374号の請求項1ないし14の特許に係る発明(以下,それぞれ順に「本件発明1」?「本件発明14」という。)は,それぞれ,その特許請求の範囲の請求項1ないし14に記載された事項により特定される次のとおりのものである。
「【請求項1】
少なくとも一つのマイクロサイズ半導体素子,及び基材と前記基材上に設けられたマトリクス回路とを有するマトリクス基板に合せて応用される硬化性材料の導電性フィルムであって,
前記導電性フィルムは,前記マトリクス回路上に設けられるとともに,複数の導電性粒子と絶縁材料を有しており,前記複数の導電性粒子が前記絶縁材料中に混合されている第1の膜層と,絶縁層であるとともに前記第1の膜層上に設けられ,前記第1の膜層より粘着性が大きく且つ硬度が小さい第2の膜層と,を備えており,
前記マイクロサイズ半導体素子の少なくとも一部は前記導電性フィルム内に位置するとともに,少なくとも一つの電極を有しており,前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続され,前記マイクロサイズ半導体素子を前記導電性フィルムの前記第2の膜層に挿入するとともに,前記第2の膜層により捕捉粘着される,ことを特徴とする導電性フィルム。
【請求項2】
硬化前の室温時,前記第2の膜層の流動性は前記第1の膜層よりも大きい,ことを特徴とする請求項1に記載の導電性フィルム。
【請求項3】
前記第1の膜層の厚さは2.5μmと3.5μmとの間であり,前記第2の膜層の厚さは2μmと4μmとの間であり,且つ前記導電性フィルムの合計厚さは6.5μmを超えない,ことを特徴とする請求項1に記載の導電性フィルム。
【請求項4】
前記第2の膜層は,25℃ないし50℃の間でガラスに対する粘着力が1100g/cm^(2)よりも大きい,ことを特徴とする請求項1に記載に記載の導電性フィルム。
【請求項5】
前記第1の膜層及び前記第2の膜層は,60℃で4分間経過しても硬化しない,ことを特徴とする請求項1に記載の導電性フィルム。
【請求項6】
基材と,前記基材上に設けられたマトリクス回路とを有するマトリクス基板と,硬化した硬化性材料の導電性フィルムと,少なくとも一つのマイクロサイズ半導体素子と,を備える光電半導体装置であって,
前記導電性フィルムは,前記マトリクス回路上に設けられるとともに,複数の導電性粒子と絶縁材料を有しており,前記複数の導電性粒子が前記絶縁材料中に混合されている第1の膜層と,絶縁層であるとともに前記第1の膜層上に設けられ,前記第1の膜層より粘着性が大きく且つ硬度が小さい第2の膜層と,を備えており,
前記マイクロサイズ半導体素子は,その少なくとも一部が前記導電性フィルム内に位置するとともに少なくとも一つの電極を有しており,前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続され,前記マイクロサイズ半導体素子を前記導電性フィルムの前記第2の膜層に挿入するとともに,前記第2の膜層により捕捉粘着される,ことを特徴とする光電半導体装置。
【請求項7】
硬化前の室温時,前記第2の膜層の流動性は前記第1の膜層よりも大きい,ことを特徴とする請求項6に記載の光電半導体装置。
【請求項8】
前記第1の膜層の厚さは2.5μmと3.5μmとの間であり,前記第2の膜層の厚さは2μmと4μmとの間であり,且つ前記導電性フィルムの合計厚さは6.5μmを超えない,ことを特徴とする請求項6に記載の光電半導体装置。
【請求項9】
前記第2の膜層は,25℃ないし50℃の間でガラスに対する粘着力が1100g/cm^(2)よりも大きい,ことを特徴とする請求項6に記載に記載の光電半導体装置。
【請求項10】
前記第1の膜層及び前記第2の膜層は,60℃で4分間経過しても硬化しない,ことを特徴とする請求項6に記載の光電半導体装置。
【請求項11】
前記マイクロサイズ半導体素子の辺長は150μm以下である,ことを特徴とする請求項6に記載の光電半導体装置。
【請求項12】
基材と,前記基材上に設けられているマトリクス回路とを有しているマトリクス基板を準備するステップと,
複数の導電性粒子と絶縁材料を有しており,前記複数の導電性粒子は前記絶縁材料中に混合されている第1の膜層と,絶縁層であるとともに前記第1の膜層上に設けられ,前記第1の膜層より粘着性が大きく且つ硬度が小さい第2の膜層と,を備える硬化性材料の導電性フィルムを前記マトリクス回路上に貼り合わせて前記マトリクス回路上に前記第1の膜層を設けるステップと,
少なくとも一つの電極が前記第2の膜層に向いている少なくとも一つのマイクロサイズ半導体素子を前記第2の膜層上に設けるステップと,
第1の温度で,前記マイクロサイズ半導体素子を前記第2の膜層から前記第1の膜層の前記複数の導電性粒子に向けて第1の圧力で押圧した状態を第1の時間続けるステップと,
温度を第2の温度にまで上昇させると同時に除圧しない状況で圧力を第2の圧力にまで昇圧させた状態を第2の時間続けるステップと,
前記第1の膜層及び前記第2の膜層を硬化させて,ひいては前記マイクロサイズ半導体素子の前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続され,前記マイクロサイズ半導体素子を前記導電性フィルムの前記第2の膜層に挿入するとともに,前記第2の膜層により捕捉粘着されるステップと,を含む,ことを特徴とする光電半導体装置の製造方法。
【請求項13】
前記第1の温度の範囲は50℃と80℃との間であり,前記第1の圧力は1MPaと10MPaとの間であり,前記第1の時間は5秒と40秒との間である,ことを特徴とする請求項12に記載の製造方法。
【請求項14】
前記第2の温度の範囲は140℃と200℃との間であり,前記第2の圧力は50MPaと100MPaとの間であり,前記第2の時間は5秒と60秒との間である,ことを特徴とする請求項12に記載の製造方法。」

第3 申立理由の概要
(1)申立理由1
特許異議申立人 デクセリアルズ株式会社は,主たる証拠として特開2011-076808号公報(以下「文献1」という。),並びに従たる証拠として特表2017-537475号公報(以下「文献2」という。),特表2017-539097号公報(以下「文献3」という。),特開2017-157724号公報(以下「文献4」という。),米国特許出願公開第2017/0062400号明細書及び抄訳文(以下「文献5」という。),米国特許出願公開第2017/0025399号明細書及び抄訳文(以下「文献6」という。),国際公開第2016/143789号(以下「文献7」という。),特開平8-249930号公報(以下「文献8」という。),特開2017-152354号公報(以下「文献9」という。),国際公開第2003-001586号(以下「文献10」という。),特開2003-204142号公報(以下「文献11」という。),及び特開2008-210908号公報(以下「文献12」という。)を提出し,請求項1?14に係る特許は特許法第29条第2項の規定に違反してされたものであるから,請求項1?14に係る特許を取り消すべきものである旨主張する。

(2)申立理由2
また,特許異議申立人 デクセリアルズ株式会社は,本件特許の請求項1?14に係る発明は,特許法第36条第6項第2号の規定に違反してされたものであるから,請求項1?14に係る特許を取り消すべきものである旨主張する。

(3)申立理由3
また,特許異議申立人 デクセリアルズ株式会社は,本件特許の請求項1?14に係る発明は,特許法第36条第4項第1号の規定に違反してされたものであるから,請求項1?14に係る特許を取り消すべきものである旨主張する。

第4 文献の記載
1 文献1の記載と引用発明
(1)文献1には,以下の事項が記載されている。(下線は,当審で付加した。以下同じ。)
「【請求項1】
200kPa以上のタック力を有する第1の樹脂層と,
導電性粒子を含有する第2の樹脂層と
が積層された異方性導電フィルム。」

「【請求項3】
上記第1の樹脂層及び上記第2の樹脂層が,膜形成樹脂と,液状エポキシ樹脂と,潜在性硬化剤とを含有する請求項2記載の異方性導電フィルム。」

「【請求項6】
表面実装機によって上記第1の樹脂層上に電子部品が複数仮搭載され,熱圧着により上記電子部品と他の電子部品とを同時実装するのに用いられる請求項1乃至請求項5のいずれか1項記載の異方性導電フィルム。」

「【0007】
しかしながら、図7に示す液晶装置において、SMD201、FPC202及びIC203などの電子部品は大きさが異なるため、これらを搭載する際には、それぞれSMD用ACF207、FOG用ACF205、及びCOG用ACF206が必要である。また、SMD201の搭載には、個別の仮搭載(仮貼り)が必要であり、かなりの工数を要してしまう。
【0008】
また,SMD,FPC及びICを同一のACFを用いて同時実装することも考えられるが,SMD,FPC,及びICで必要とするACF特性がそれぞれ異なるため,これらの電子部品を高精度に一括実装させることは困難である。例えば,コンデンサのような小型SMDをCOG用ACF(タック力:5?80kPa)上に仮搭載すると,図8に示すようにSMDの位置ずれが発生しまう。
【0009】
本発明は,このような従来の実情に鑑みて提案されたものであり,大きさの異なる電子部品を高精度に同時実装させる異方性導電フィルム及びその製造方法を提供する。」

「【0015】
＜異方性導電フィルム＞
図1は,本発明の一実施の形態に係る異方性導電フィルムを示す断面図である。この異方性導電フィルム10は,200kPa以上のタック力を有する第1の樹脂層11と,導電性粒子を含有する第2の樹脂層12とが積層されている。この異方性導電フィルム10を用いて電子部品をガラス基板に実装させる場合,電子部品側が第1の樹脂層11,ガラス基板側が第2の樹脂層12となるように固着される。特に,本実施の形態に係る異方性導電フィルム10は,表面実装機によって第1の樹脂層11上に電子部品が複数仮搭載され,熱圧着により電子部品と他の電子部品とを同時実装するのに用いられる。表面実装機としては,例えば1.0?0.1秒/チップ程度に高速仮搭載可能なものを用いることができる。また,表面実装機を用いて仮搭載する電子部品としては,表面実装機に適用可能なSMD(Surface Mount Device)であれば,特に制限されないが,例えば液晶表示装置を製造する際のSMDとしてはコンデンサを挙げることができる。
【0016】
本実施の形態に係る異方性導電フィルムの第1の樹脂層11のタック力が200kPa以上であることにより,例えばコンデンサなどの小型SMDを高速仮搭載する際の位置ずれ防止し,小型SMDを高精度に実装させることができる。タック力の範囲は,好ましくは200?600kPaであり,さらに好ましくは200?250kPaである。この範囲内において電子部品の高速仮搭載に十分な保持力が得られ,また,フィルム形状を維持することができる。なお,タック力は,タッキング試験機(TACKINESS TESTER)によってコントロールされた測定用プローブを被測定物に押し付け,引き離す過程での粘着力の最大値を意味する。
【0017】
第1の樹脂層11は,導電性粒子を含有しない絶縁層であり,第2の樹脂層12は,導電粒子を含有する導電層であり,本実施の形態に係る異方性導電フィルムは,第1の樹脂層11と第2の樹脂層が積層された2層構造を有することが好ましい。これにより,例えばIC(Integrated Circuit)をガラス基板に実装する(COG:Chip on Glass)場合,第1の樹脂層11は,ICのバンプの押圧力により流動し,ガラス基板上の電極と導電性粒子との接触を妨げない状態となる。一方,第2の樹脂層12は,導電性粒子が高密度に含まれているため,ICのバンプの押圧力による流動が制限され,導電性粒子が高い捕捉率で捕捉される。なお,導電性粒子の捕捉率は,電子部品と基板との接合前後における端子(バンプ)の単位面積あたりの導電性粒子の数の比を意味する。また,粒子捕捉効率の観点から,第2の樹脂層12の最低溶融粘度は,第1の樹脂層11の最低溶融粘度よりも高いことが好ましい。具体的には,第2の樹脂層12を構成する樹脂の最低溶融粘度は,100?100000Pa・ｓであることが好ましく,第1の樹脂層11を構成する樹脂の最低溶融粘度は,10?10000Pa・ｓであることが好ましい。最低溶融粘度については,サンプルを所定量回転式粘度計に装填し,所定の昇温速度で上昇させながら測定することができる。」

「【0025】
また,その他の添加組成物として,無機フィラーを含有することが好ましい。無機フィラーを含有することにより,圧着時に第1の樹脂層11と第2の樹脂層12との流動性に差が生じ,粒子捕捉率を向上させることができる。無機フィラーとしては,シリカ,タルク,酸化チタン,炭酸カルシウム,酸化マグネシウム等を用いることができ,無機フィラーの種類は特に限定されるものではない。」

「【0028】
また,リールを巻き戻して異方性導電フィルム10を使用する場合,第1の樹脂層11のタック力が第2の樹脂層12のタック力よりも大きくすることにより,第2の樹脂層12が先に剥離基材13から剥離され,ブロッキングを防止することができる。」

「【0035】
図3は,本実施の形態に係る異方性導電フィルムを用いた電子部品の実装方法を説明するための図である。この図3に示す液晶装置において,SMD31,FPC32及びIC33は,異方性導電フィルム10によってそれぞれガラス基板の電極に接続されている。SMD31は,コンデンサであり,実装時において,表面実装機を用いて異方性導電フィルム10の第1の樹脂層側に高速仮搭載され,また,FPC32及びIC33は,第1の樹脂層の他の実装領域に配置される。そして,例えば熱圧着ヘッドを用いてこれらの電子部品を一括して熱圧着させることによって,SMD31,FPC32及びIC33がガラス基板の電極に電気的に接続される。」

「【実施例】
【0038】
以下,本発明の実施例について説明する。先ず,表1に示す配合割合となるように,フェノキシ樹脂と,液状エポキシ樹脂と,潜在性硬化剤と,シランカップリング剤と,シリカ粒子と,導電性粒子とをトルエンに溶解させ,この溶解液を所定の乾燥厚となるように剥離フィルム上に塗工し,オーブンで乾燥させて樹脂A?Gを作製した。
【0039】
表1中,「PKHH」は,フェノキシアソシエイツ社製のフェノキシ樹脂である。また,「EP828」は,ジャパンエポキシレンジ株式会社製のビスフェノールA型液状エポキシ樹脂である。また,「HX3941」は,旭化成ケミカル株式会社製のマイクロカプセル型イミダゾール系潜在性硬化剤である。また,「A-187」は,モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社製のエポキシ系シランカップリング剤である。また,「RY200」は,日本アエロジル株式会社製の疎水性シリカ粒子である。また,「Ni/Aｕメッキアクリル樹脂粒子」は,積水化学工業株式会社製の導電性粒子である。また,表1中の各配合割合は質量部を示す。
【0040】
【表1】


【0041】
次に,表1に示す樹脂A?Gを用いて異方性導電フィルムのサンプル1?7を作製した。」

「【0044】
[サンプル3]
膜厚15μmの樹脂Aからなる第1の樹脂膜と,膜厚10μmの樹脂Gからなる第2の樹脂膜とを貼り付け,2層構造の異方性導電フィルムを作製した。なお,この異方性導電フィルムを用いて電子部品をガラス基板に実装させる場合は,電子部品側が第1の樹脂膜,ガラス基板側が第2の樹脂膜となるように固着される。」

「【0050】
[タック力]
タック試験機((株)レスカ製TACII)を用い,22℃の雰囲気下において,プローブ直径5mm(ステンレス製鏡面,円柱状),押し付け荷重196kgf,押し付け速度30mm/min,剥離速度5mm/minの測定条件で行い,ピーク強度を各サンプルのタック力(kPa)とした。ここで,各サンプルのタック力は,電子部品搭載側のフィルムのタック力を表す。
【0051】
[仮搭載性]
表面実装機(ヤマハ発動機(株)社製YV100II)を用いて,0.7mm厚のガラス基板(コーニング(株)製1737F)上の各サンプルに10個のSMD((株)村田製作所製1005コンデンサ,外形寸法:L1.0mm×W0.5mm×H0.4mm)を0.3mmの素子間ギャップで仮搭載した。SMDの位置ずれがある場合を×,位置ずれがない場合を○とした。」

「【表2】

」

(2)上記記載から,文献1には,次の技術的事項が記載されているものと認められる。
ア 文献1に記載された発明は,200kPa以上のタック力を有する第1の樹脂層と,導電性粒子を含有する第2の樹脂層とが積層された異方性導電フィルムであること。(【請求項1】)

イ 文献1に記載された発明の第1の樹脂層及び上記第2の樹脂層が,膜形成樹脂と,液状エポキシ樹脂と,潜在性硬化剤とを含有すること。(【請求項3】)

ウ SMD,ICなどの電子部品を搭載する際には,それぞれの電子部品の大きさに適したSMD用ACF,COG用ACFを使用することが必要であること,そして,文献1に記載された発明は,SMD,FPC及びICを同一のACFを用いて同時実装しようとすると,SMD,FPC,及びICで必要とするACF特性がそれぞれ異なるため,これらの電子部品を高精度に一括実装させることは困難であり,例えば,コンデンサのような小型SMDをCOG用ACF(タック力:5?80kPa)上に仮搭載すると,SMDの位置ずれが発生しまうことを課題とするものであること。(段落【0007】,【0008】)

エ 文献1に記載された発明は,大きさの異なる電子部品を高精度に同時実装させる異方性導電フィルム及びその製造方法を提供することを目的とするものであること。(段落【0009】)

オ 文献1に記載された異方性導電フィルム10は,200kPa以上のタック力を有する第1の樹脂層11と,導電性粒子を含有する第2の樹脂層12とが積層されており,この異方性導電フィルム10を用いて電子部品をガラス基板に実装させる場合,電子部品側が第1の樹脂層11,ガラス基板側が第2の樹脂層12となるように固着されること。(段落【0015】)

カ 文献1に記載された異方性導電フィルムの第1の樹脂層11のタック力が200kPa以上であることにより,例えばコンデンサなどの小型SMDを高速仮搭載する際の位置ずれ防止し,小型SMDを高精度に実装させることができること。(段落【0016】)

キ ICをガラス基板に実装する場合,第1の樹脂層11は,ICのバンプの押圧力により流動し,ガラス基板上の電極と導電性粒子との接触を妨げない状態となるが,第2の樹脂層12は,導電性粒子が高密度に含まれているため,ICのバンプの押圧力による流動が制限され,導電性粒子が高い捕捉率で捕捉されること。(段落【0017】)

ク 粒子捕捉効率の観点から,第2の樹脂層12の最低溶融粘度は,第1の樹脂層11の最低溶融粘度よりも高いことが好ましいこと。(段落【0017】)

ケ 無機フィラーを含有することにより,圧着時に第1の樹脂層11と第2の樹脂層12との流動性に差が生じ,粒子捕捉率を向上させることができること。(段落【0025】)

コ リールを巻き戻して異方性導電フィルム10を使用する場合,第1の樹脂層11のタック力が第2の樹脂層12のタック力よりも大きくすることにより,第2の樹脂層12が先に剥離基材13から剥離され,ブロッキングを防止することができること。(段落【0028】)

サ SMD31,FPC32及びIC33は,異方性導電フィルム10によってそれぞれガラス基板の電極に接続されていること。(段落【0035】)

シ 異方性導電フィルムの実施例として,膜厚15μmの第1の樹脂膜と,膜厚10μmのシリカ及び導電性粒子を含む樹脂からなる第2の樹脂膜が,サンプル3として例示されている。(段落【0038】,【0039】,【0040】,【0044】)

ス 仮搭載性の試験として,表面実装機(ヤマハ発動機(株)社製YV100II)を用いて,0.7mm厚のガラス基板(コーニング(株)製1737F)上の各サンプルに10個のSMD((株)村田製作所製1005コンデンサ,外形寸法:L1.0mm×W0.5mm×H0.4mm)を0.3mmの素子間ギャップで仮搭載した。(段落【0051】)

(3)引用発明
そうすると,文献1には,以下の発明(以下「引用発明」という。)が記載されていると認められる。
「200kPa以上のタック力を有する第1の樹脂層11と,導電性粒子を含有する第2の樹脂層12とが積層された異方性導電フィルム10であって,
第1の樹脂層11及び上記第2の樹脂層12が,膜形成樹脂と,液状エポキシ樹脂と,潜在性硬化剤とを含有し,
SMD,FPC及びIC等の大きさの異なる電子部品を高精度に同時実装させるものであり,
電子部品をガラス基板に実装させる場合,電子部品側が第1の樹脂層11,ガラス基板側が第2の樹脂層12となるように固着され,
ICをガラス基板に実装する場合,第1の樹脂層11は,ICのバンプの押圧力により流動し,ガラス基板上の電極と導電性粒子との接触を妨げない状態となるが,第2の樹脂層12は,導電性粒子が高密度に含まれているため,ICのバンプの押圧力による流動が制限され,導電性粒子が高い捕捉率で捕捉され,
粒子捕捉効率の観点から,第2の樹脂層12の最低溶融粘度は,第1の樹脂層11の最低溶融粘度よりも高いことが好ましく,
無機フィラーを含有することにより,圧着時に第1の樹脂層11と第2の樹脂層12との流動性に差が生じ,粒子捕捉率を向上させることができ,
リールを巻き戻して異方性導電フィルム10を使用する場合,第1の樹脂層11のタック力が第2の樹脂層12のタック力よりも大きくすることにより,第2の樹脂層12が先に剥離基材13から剥離され,ブロッキングを防止することができ,
SMD31,FPC32及びIC33は,異方性導電フィルム10によってそれぞれガラス基板の電極に接続されているおり,
一例として,第1の樹脂膜11は膜厚15μmであり,シリカ及び導電性粒子を含む第2の樹脂膜12は膜厚10μmであり,
仮搭載性の試験の際,10個のSMD((株)村田製作所製1005コンデンサ,外形寸法:L1.0mm×W0.5mm×H0.4mm)を0.3mmの素子間ギャップで仮搭載した,
異方性導電フィルム10」

2 文献2?12の記載
(1)文献2の記載
「【請求項1】
マイクロ発光ダイオードの搬送に用いられる方法であって,
レーザーの透明なレーザー透過性のオリジナル基板にマイクロ発光ダイオードを形成することと,
受け基板に異方性導電層を設置することと,
マイクロ発光ダイオードを受け基板における異方性導電層と接触させることと,
オリジナル基板側からレーザーでオリジナル基板を照射することにより,オリジナル基板からマイクロ発光ダイオードを剥離することと,
異方性導電層に対する処理を行うことにより,マイクロ発光ダイオードを受け基板における接続パッドに電気的に接続させることと,
を含むことを特徴とする方法。」

「【0009】
好ましくは,異方性導電層に対する処理を行うステップは,補助基板を用いて,マイクロ発光ダイオード側から異方性導電層に圧力を印加することをさらに含む。
【0010】
好ましくは,異方性導電層に対する処理を行う温度は150℃?200℃であり,印加される圧力は1MPa?4MPaであり,圧力を印加する時間は10秒?30秒である。」

「【0043】
ステップS1200において,マイクロ発光ダイオードを受け基板に予め設置された接続パッドと接触させる。
【0044】
例えば,前記受け基板はディスプレイパネルである。」

(2)文献3の記載
「【請求項1】
レーザー透過性のオリジナル基板に,P電極とN電極が同一側に位置する横方向マイクロ発光ダイオードであるマイクロ発光ダイオードを形成することと,
横方向マイクロ発光ダイオードのP電極とN電極を受け基板に予め設置された接続パッドに接触させることと,
オリジナル基板側からレーザーでオリジナル基板を照射することにより,オリジナル基板から横方向マイクロ発光ダイオードを剥離することと,
を含むことを特徴とするマイクロ発光ダイオードの搬送方法。
【請求項2】
受け基板に異方性導電層を設置することと,
異方性導電層に対する処理を行うことにより,横方向マイクロ発光ダイオードのP電極とN電極を受け基板における接続パッドに電気的に接続させることと,
をさらに含み,
異方性導電層を介して,横方向マイクロ発光ダイオードのP電極とN電極を受け基板に予め設置された接続パッドと接触させる,
ことを特徴とする請求項1に記載の搬送方法。」

「【0081】
該別の実施例において,本発明は,マイクロ発光ダイオード装置を製造する方法を更に含む。該製造方法は,本発明によるマイクロ発光ダイオードの搬送に用いられる方法を使用してマイクロ発光ダイオードを受け基板に搬送することを含む。前記受け基板は,例えば,ディスプレイパネル又は表示基板である。前記マイクロ発光ダイオード装置は,例えば,ディスプレイ装置である。」

(3)文献4の記載
「【請求項9】
第1面に第1導電型電極又は第2導電型電極の少なくとも一方の電極を有する複数の発光素子が1画素を構成するサブピクセル単位で配置されたウエハと,前記複数の発光素子の第1面の電極に対応する電極を有する基板とを,異方性導電接着剤を介して圧着し,前記複数の発光素子の第1面の電極と前記基板の電極とを異方性導電接続させる接続工程と,
前記サブピクセル単位で発光素子からの光の波長を変換させる波長変換部材を配置する部材配置工程と
を有する表示装置の製造方法。」

「【背景技術】
【0002】
微小な発光素子を基板上に配列してなるマイクロLED(Light Emitting Diode)ディスプレイが提案されている。マイクロLEDディスプレイは,一般的な液晶ディスプレイに必要とされるバックライトが省略可能となるためディスプレイ自体の薄型化が図れるほか,さらなる広色域化,高精細化,及び省電力化を実現することが可能となる。」

「【0030】
基板30は,基材31上に第1導電型用回路パターン32と,第2導電型用回路パターン33とを備え,発光素子21の第1導電型電極211a及び第2導電型電極213aに対応する位置にそれぞれ電極を有する。また,基板30は,例えばマトリクス配線のデータ線,アドレス線などの回路パターンを形成し,各サブピクセルに対応する発光素子をオンオフ可能とする。」

「【0040】
次に,基板30上に異方性導電接着剤を塗布又は貼付し,発光素子21,22,23の第1導電型電極と第2導電型電極とを異方性導電接着剤側にしてアライメント搭載し,ウエハ20上から押圧する。例えば,異方性導電接着剤が熱硬化性である場合,熱圧着条件としては,例えば,温度150℃?260℃,時間10秒?300秒,圧力10MPa?60MPaであることが好ましい。異方性導電接着剤が硬化することにより,異方性導電膜40が形成される。」

「【図2】

」

(4)文献5の記載
「[0061] The current disclosure provides a method for making high resolution (HD) and ultra-high resolution (UHD) micro-LED displays, e.g., those for smart phone uses. Micro-LED display is a direct emissive type display. According to micro-LED technology, LED is not merely used for backlight purpose but RGB lights are emitted directly from the micro-LED pixel, without any color filter. Micro LED display usually has a less than 100 μm-size pixel.」(日本語訳は当合議体で作成した。以下同じ。:【0061】本開示は,例えばスマートフォン用のものなど,高解像度(HD)および超高解像度(UHD)マイクロLEDディスプレイを製造するための方法を提供する。マイクロLEDディスプレイは,直接発光タイプのディスプレイである。マイクロLED技術によれば,LEDはバックライトの目的で使用されるだけでなく,RGBライトはカラーフィルタなしでマイクロLEDピクセルから直接放射される。マイクロLEDディスプレイは,通常100μm未満のサイズのピクセルを有する。)

「[0068] Referring to FIG. 3, N-electrode 11 and P-electrode 13 are disposed on the opposite surface of the plurality of LED elements 10. Hereinafter, N-electrode 11 and P-electrode 13 are also generally referred to as electrodes or metal contacts. Although FIG. 2 illustrates that P-electrode 13 is in contact with first adhesive layer 110, the configuration of N-electrode 11 and P-electrode 13 are not limited thereto. For instance, N-electrode 11 can be in contact with first adhesive layer 110 and P-electrode 13 can be disposed opposite surface of N-electrode 11. In another embodiment of the present disclosure, N-electrode 11 and P-electrode 13 can be disposed on the same surface as well.」(【0068】図3に示されるように,N電極11およびP電極13は,複数のLED要素10の反対側の表面に配置される。以下,N電極11およびP電極13は,一般に,電極または金属接点とも呼ぶ。図2は,P電極13が第1の接着剤層110と接触しており,N電極11およびP電極13の構成がそれに限定されるものではない。例えば,N電極11は,第1の接着剤層110と接触することができ,P電極13は,N電極11の反対側の表面に配置することができる。本開示の別の実施形態では,N電極11およびP電極13は,同じ表面に配置することもできる。)

「[0086] In the embodiment of FIG. 15, RGB LED pixels 1015, 1025, and 1035 are placed between the third substrate 1400 (e.g., a driver wafer) and the second substrate. A second adhesive layer 1210 is interposed between ACF layer 1410 and second substrate 1200. CF layer 1410 is an anisotropic adhesive file or paste, which contains nano-sized conductive particles.」(【0086】図15に示す実施形態では,RGB LEDピクセル1015,1025,および1035は,第3の基板1400(例えば,ドライバウェーハ)と第2の基板との間に配置される。第2の接着剤層1210は,ACF層1410と第2の基板1200との間に挿入される。ACF層1410は,ナノサイズの導電性粒子を含む異方性接着剤フィルムまたはペーストである。)

「16. A method for manufacturing a micro-light emitted diode (LED) display, the method comprising:
providing a first substrate having a plurality of red LED elements;
providing a second substrate having a plurality of green LED elements;
providing a third substrate having a plurality of blue LED elements;
transferring, using a magnetic holder or a vacuum holder, at least two of the plurality of red LED elements from the first substrate to a fourth substrate;
transferring, using the magnetic holder or the vacuum holder, at least two of the plurality of green LED elements from the second substrate to a fourth substrate;
transferring, using the magnetic holder or the vacuum holder, at least two of the plurality of blue LED elements from the third substrate to a fourth substrate;
forming a plurality of patterns, each of the plurality of patterns having a red LED element, a green LED element, and a blue LED element in a row;
dividing the red LED element, the blue LED element, and the green LED element into a red LED pixel, a green LED pixel, and a blue LED pixel, respectively so as to form an array of RGB LED units on the fourth substrate;
interposing the array of RGB LED units between the fourth substrate and an LED driver wafer;
detaching the fourth substrate from the array of RGB LED units; and
interposing the array of RGB LED units between the LED driver wafer and a cover.」(【請求項16】
複数の赤色LED要素を有する第1の基板を提供し,
複数の緑色LED要素を有する第2の基板を提供し,
複数の青色LED要素を有する第3の基板を提供し,
磁気ホルダーまたは真空ホルダーを使用して,上記複数の赤色LED要素のうちの少なくとも2つを上記第1の基板から第4の基板に移し,
磁気ホルダーまたは真空ホルダーを使用して,上記複数の緑色LED要素のうちの少なくとも2つを上記第2の基板から第4の基板に移し,
磁気ホルダーまたは真空ホルダーを使用して,上記複数の青色LED要素のうちの少なくとも2つを上記第3の基板から第4の基板に移し,
複数のパターンを形成し,複数のパターンのそれぞれは,赤色LED要素,緑色LED要素,および青色LED要素を一列に有し,
上記赤色LED要素,上記青色LED要素,および上記緑色LED要素を,それぞれ赤色LEDピクセル,緑色LEDピクセル,および青色LEDピクセルに分割して,上記第4の基板上にRGBLEDユニットのアレイを形成し,
上記第4の基板とLEDドライバウェーハとの間にRGBLEDユニットのアレイを挿入し,
RGBLEDユニットのアレイから上記第4の基板を取り外し,
上記LEDドライバウェーハとカバーとの間に上記RGBLEDユニットのアレイを挿入する,マイクロ発光ダイオード(LED)ディスプレイの製造方法。)

「18. The method of claim 16, wherein the interposing step comprising forming an anisotropic conductive film (ACF) layer between the LED driver wafer and the fourth substrate.」(上記LEDドライバウェーハと上記第4の基板との間に異方性導電フィルム(ACF)層を形成することを含む,請求項16に記載の方法。)

「FIG.15

」

(5)文献6の記載
「[0108] Although the light emitting structure 123 uses a flip-chip type light emitting diode in this exemplary embodiment, it should be understood that a vertical type light emitting diode or a lateral type light emitting diode may also be used.」(上述した発光構造体123としてはフリップチップ型発光ダイオードが用いられた場合を説明したが,必要時応じて,垂直型発光ダイオードや水平型発光ダイオードが用いられてもよい。)

「[0111] With the growth substrate 21 turned upside down, the light emitting structures 123 grown on the growth substrate 21 are coupled to an upper surface of the stretchable sheet, as shown in FIG. 8B. In addition, after the plurality of light emitting structures 123 is coupled to the stretchable sheet (SS), the growth substrate 21 is removed from the light emitting structures by LLO and the like, as shown in FIG. 8C.」(このように成長基板21に成長された発光構造体23を,図8(b)に示したように,伸縮シートSSの上部に裏返された状態で結合させる。そして,図8(c)に示したように,多数の発光構造体23が伸縮シート(SS)に結合されると,成長基板21をLLOなどの工程を用いて除去する。)


「13. A method of manufacturing a display apparatus, comprising:
forming a light emitting diode part such that a plurality of light emitting diodes are regularly arranged therein; and
coupling the light emitting diode part to a TFT panel unit,
wherein forming the light emitting diode part comprises forming the light emitting diodes on a substrate to be regularly arranged thereon;
transferring the light emitting diodes to a stretchable substrate;
two-dimensionally enlarging the stretchable substrate to enlarge a separation distance between the light emitting diodes; and
coupling at least one of the light emitting diodes to a support substrate, with the separation distance between the light emitting diodes enlarged by the stretchable substrate.」(複数の発光ダイオードが規則的に配列されるように発光ダイオード部を製造する段階,および,
前記製造された発光ダイオード部をTFTパネル部と結合する段階を含み,
前記発光ダイオード部を製造する段階は,
基板上に複数の発光ダイオードが規則的に配列されるように形成する段階,
前記複数の発光ダイオードを伸縮性のある伸縮基板に転写する段階,
前記複数の発光ダイオードの間の離隔距離が拡大されるように前記伸縮基板を平面的に拡大する段階,および,
前記伸縮基板によって離隔距離が拡大された複数の発光ダイオードのうち一つ以上を支持基板に結合する段階を含むディスプレイ装置の製造方法。)

15. The method of manufacturing a display apparatus according to claim 13, wherein coupling the light emitting diode part to the TFT panel unit is performed using an anisotropic conductive film.(前記発光ダイオード部をTFTパネル部と結合する段階は,異方性導電フィルムを用いて結合する,請求項13に記載のディスプレイ装置の製造方法。)

「FIG.1

」

(6)文献7の記載
「[0016] 図1は,本発明の実施形態に係る接続構造体が適用された電子機器を示す平面図である。図1に示すように,接続構造体1は,例えばタッチパネル等の電子機器2に適用されている。電子機器2は,例えば液晶パネル3と回路部品4とから構成されている。」

「[0026] 接続前の導電粒子7の平均粒径は,分散性及び導電性の観点から,1?18μmであることが好ましく,2?4μmであることがより好ましい。この範囲内において,平均粒径が突起電極42の高さより大きい導電粒子を用いることが好ましいが,平均粒径が突起電極42の高さの例えば80?100%である導電粒子を用いることも可能である。導電粒子7の平均粒径は,任意の導電粒子300個について,走査型電子顕微鏡(SEM)を用いた観察により粒径の測定を行い,それらの平均値を取ることにより得られる。導電粒子7が突起を有する等の球形ではない場合,導電粒子7の粒径は,SEMの画像における導電粒子に外接する円の直径とすればよい。」

「[0028] 異方導電性フィルム9の厚さは,例えば5μm?30μmであってよい。導電粒子7は,異方導電性フィルム9の一面9a側からの距離が,導電粒子7の平均粒径の好ましくは150%以下である範囲,より好ましくは130%以下である範囲,更に好ましくは110%以下である範囲にのみ位置している。
[0029]異方導電性フィルム9において,導電粒子7を異方導電性フィルム9の一面9a側に偏在させる方法は,特に限定されない。例えば,導電粒子7が異方導電性フィルム9の一面9a側に偏在した異方導電性フィルムは,導電粒子7を含有しない絶縁性接着剤層の一面側に,導電粒子7を含有する導電性接着剤層を積層することにより形成される。この場合,導電性接着剤層の厚さは,例えば導電粒子7の平均粒径の0.6倍以上1.0倍未満であることが好ましい。」

「[0031] 仮固定工程では,続いて,図4(b)に示すように,加熱すると共に回路部品4と基板5との対向方向(図4(b)の矢印方向)に加圧することにより,回路部品4の突起電極42を異方導電性フィルム9に押し込んでいく。このときの加熱温度及び圧力は,異方導電性フィルム9の接着剤成分を流動させる一方で,導電粒子7を突起電極42と基板5との間から流出させずに保持できるような加熱温度及び圧力であることが好ましく,それぞれ後続の本固定工程における加熱温度及び圧力以下である。具体的には,加熱温度は例えば40℃?100℃であり,圧力は例えば回路部品4の突起電極42の総電極面積あたり2MPa?10MPaである。」

「[0033] 本実施形態に係る接続構造体の製造方法では,仮固定工程に続いて本固定工程が行われる。図6は,本固定工程を示す模式断面図である。図6に示すように,本固定工程では,回路部品4,基板5及び異方導電性フィルム9を加熱すると共に回路部品4と基板5との対向方向(図6の矢印方向)に加圧することにより,回路部品4の突起電極42を異方導電性フィルム9に更に押し込んでいく。このときの加熱温度及び圧力は,それぞれ上述の仮固定工程における加熱温度及び圧力以上である。具体的には,加熱温度は例えば100℃?200℃であり,圧力は例えば回路部品4の突起電極42の総面極当たり20MPa?100MPaである。」

「[0044] 次に,絶縁性接着剤層用の接着剤ペーストの形成にあたって,エポキシ化合物としてビスフェノールF型エポキシ樹脂(三菱化学株式会社製:jER807)を固形分で45質量部,硬化剤として4-ヒドロキシフェニルメチルベンジルスルホニウムヘキサフルオロアンチモネートを固形分で5質量部,及びフィルム形成材としてビスフェノールA・ビスフェノールF共重合型フェノキシ樹脂(新日鉄住金化学株式会社製:YP-70)を固形分で55質量部を配合した。そして,この接着剤ペーストを厚み50μmのPETフィルムにコーターを用いて塗布し,乾燥させることにより,PETフィルム上に形成された厚みが14μmの絶縁性接着剤層を得た。その後,導電性接着剤層と絶縁性接着剤層とを40℃に加熱してホットロールラミネータで貼り合わせ,PETフィルム間に挟まれた異方導電性フィルムAを得た。」

「[0046] (接続構造体の作製)
回路部品として,バンプ電極を配列したICチップ(外形2mm×20mm,厚み0.3mm,バンプ電極の面積840μm^(2)(縦70μm×横12μm),バンプ電極間スペース12μm,バンプ電極高さ15μm)を準備した。また,基板として,ガラス基板(コーニング社製:#1737,38mm×28mm,厚み0.3mm)の表面にITOの配線パターン(パターン幅31μm,電極間スペース7μm)が形成された基板を準備した。
[0047] ICチップとガラス基板との接続には,セラミックヒータからなるステージ(150mm×150mm)及びツール(3mm×20mm)から構成される熱圧着装置を用いた。そして,上記の異方導電性フィルムA(2.5mm×25mm)の導電性接着剤層側のPETフィルムを剥離し,80℃,0.98MPaの条件で2秒間加熱及び加圧して導電性接着剤層側の面をガラス基板に貼り付けた。
[0048] 次に,ICチップのバンプ電極とガラス基板の回路電極との位置合わせを行った後,表1に示す仮固定温度及び仮固定圧力で1秒間加熱及び加圧して,ICチップのバンプ電極を異方導電性フィルムAに押し込んだ。仮固定後のガラス基板とバンプ電極との間の距離を表1に示す。なお,仮固定後の基板とバンプ電極との間の距離は,金属顕微鏡を用いてガラス基板側から観察し,ガラス基板の表面の焦点距離とバンプ電極の表面の焦点距離との差から算出した。
[0049] 続いて,160℃,70MPaの条件で5秒間加熱及び加圧することにより,ガラス基板にICチップを本固定し,接続構造体を得た。接続構造体における導電粒子の捕捉率を以下の式に基づき算出した。
捕捉率(%)=(バンプ電極上の導電粒子数/(1mm^(2)/バンプ電極面積)/異方導電性フィルムの1mm^(2)当たりの導電粒子数)×100
なお,金属顕微鏡を用いてバンプ電極200箇所について導電粒子数を実測し,その平均値をバンプ電極上の導電粒子数とした。結果を表1に示す。
[0050]

」

「[図4]

」

「[図6]

」

(7)文献8の記載
「【請求項1】 絶縁性樹脂と導電粒子から成る異方性導電膜において,該異方性導電膜の少なくとも一面に粘着性ポリマー微粒子層をもうけたことを特徴とする異方性導電膜。」

「【0001】
【産業上の利用分野】本発明は,異方性導電膜に関し,さらに詳しくは,異方性導電膜に粘着性ポリマー微粒子(以下,「マイクロスフィア」と言う。)層を設けることにより十分なタックが得られ,またその塗布量の調節によりタックを自由に制御できる異方性導電膜に関する。」

「【0017】実施例1
(1)異方性導電膜の製造
本実施例で使用するタックのない熱硬化性異方性導電膜ACF-AおよびBは次のようにして製造した。200部のメチルエチルケトンに,熱硬化性樹脂として100部のシアネートエステル「アロサイ」(AROCY,商品名)B10[2,2-ビス(4-シアネートフェニル)プロパン,分子量約270,ハイテック社製],フィルム形成性熱可塑性樹脂として100部のエレックスBBX-1(商品名)[ポリビニルブチラール,分子量約10000,積水化学株式会社製],エポキシ樹脂として50部のコートレックス(QUATREX,商品名)1010[DGEBAタイプエポキシ樹脂,エポキシ当量186,ダウケミカル製],及び触媒として0.5部のシクロペンジエニル鉄ジカルボニル・ダイマー[C_(5)H_(5)・Fe・(CO)_(2)]_(2)を溶解した。この混合溶液に導電粒子として15部のファインパールAu-10S(商品名)(金メッキポリマー粒子,平均粒子径10μm,住友化学株式会社製)を添加した組成物から得られる異方性導電膜をACF-Aとする。一方,上記混合溶液に,導電粒子として45部のT-123(商品名)(Ni粒子,平均粒子径5μm,インコ製,)を添加した組成物から得られる異方性導電膜をACF-Bとする。
【0018】(2)異方性導電膜へのマイクロスフィアの塗布
異方性導電膜ACF-AまたはBの表面に,ナイフコーティングにより参考例1で調製したマイクロスフィア懸濁液を塗布した。塗布したマイクロスフィア懸濁液から分散溶媒を除去するため,60℃で10分間乾燥を行った。なお,比較例として,異方性導電膜にタックを付与する方法として,特開平5-28828号公報に開示されているエポキシ樹脂を多量に添加する方法に従って,ACF-A中のエポキシ樹脂コートレックス1010の添加量を100部にして,異方性導電膜ACF-Cを製造した。
【0019】(3)タック評価
全面電極のITOガラス(面抵抗30Ω/□)に異方性導電膜を室温(20?25℃)×5秒×10kg/cm^(2)の条件で仮圧着した。ピンセットで異方性導電膜のライナーを剥離し,判定指接触等により,タックの良否を判断した。

【0020】(4)抵抗および接着力測定全面電極のITOガラス(面抵抗30Ω/□)に異方性導電膜を仮圧着し,0.1mmピッチの金または錫メッキ35μmCu/75μmポリイミドのフレキシブル回路基板(以下,「FPC」と言う。)を位置合わせし,本圧着を行った。なお,ACF-AおよびACF-Cの本圧着条件は180℃×20秒×30kg/cm^(2)であり,ACF-Bの本圧着条件は170℃×30秒×35kg/cm^(2)であった。初期およびプレッシャークッカーテスト(105℃×1.2atm.×15時間,以下,「PCT」と言う。)後の抵抗値は,マルチメーターを用い,また90°剥離力は引張試験機を用いて測定した。判断基準は以下の通りであった。

」

(8)文献9の記載
「【0037】
(異方性導電フィルムの作成)
導電粒子含有層に絶縁性樹脂層を,60℃,5MPaでラミネー卜することにより,厚さ50μmの一対のPET剥離フィルムで挟持された異方性導電フィルムを得た。」

「【0053】
【表1】

」

(9)文献10の記載
「異方導電性接着剤として,たとえば異方導電性フィルムには,接着剤層中に均一に導電粒子が拡散された通常の異方導電性フィルムと,下層部分にのみ導電粒子が集中的に拡散されたダブレイヤ一タイプの異方導電性フィルムとの2種類がある。」(第8ページ第17行?第20行)

「1. 少なくとも一方がバンプを有する被接合物同士を,導電粒子を含有する異方導電性接着剤を介して接合する実装方法において,両被接合物の仮圧着を,接着剤中で導電粒子が実質的に流動しない低温でかつ,本圧着以上の加圧力で行い,しかる後に,本圧着を行うことを特徴とする実装方法。
2. 仮圧着後,圧力を解除することなく本圧着に移行する,請求項 1の実装方法。」

(10)文献11の記載
「【0024】図1(a)は,熱圧着工程における加熱プロファイルを示し,同図(b)は,熱圧着工程における押圧プロファイルを示す。図において,横軸は時間(秒),縦軸は温度(℃)または押圧力(g/バンプ)であり,温度と押圧力とは,時間軸においてほぼ同期させている。なお,同期の程度は,異方導電性接着剤3の物性等を考慮して適宜変更しても良いことは言うまでもない。Tｓは第1加熱温度であり,異方導電性接着剤3の軟化する温度(脱泡温度)を,ｔｓは異方導電性接着剤3の軟化する温度Tｓにおける軟化時間(脱泡時間)を,Pｓは第1押圧力であり,軟化時間(脱泡時間)ｔｓにおける突起電極4への軟化時押圧力(脱泡時押圧力)を示し,Thは第2加熱温度であり,異方導電性接着剤3の硬化する温度を,ｔhは異方導電性接着剤3の硬化する温度Thにおける硬化時間を,Phは第2押圧力であり,硬化時間ｔhにおける突起電極4への押圧力(硬化時押圧力)を示す。なお,温度と押圧力とは,時間軸において同期していることから,軟化時間(脱泡時間)ｔｓにおいて,温度は軟化する温度Tｓを維持し,押圧力は軟化時押圧力(脱泡時押圧力)Pｓを維持し,硬化時間ｔhにおいて,温度は硬化する温度Thを維持し,押圧力は硬化時押圧力Phを維持する。軟化時間(脱泡時間)ｔｓの期間が第1熱圧着の工程を構成し,硬化時間ｔhの期間が第2熱圧着の工程を構成する。つまり,熱圧着工程において,第2熱圧着の工程(硬化時間ｔh)の前に第1熱圧着の工程(軟化時間(脱泡時間)ｔｓ)の期間を設け,2段階の熱圧着プロファイルとしている。なお,押圧は電子部品5の裏面全体に均等になされるが,グラフでは各突起電極4への押圧力(バンプ1個あたりの押圧力=g/バンプ)に換算している。」

「【0030】次に,実際に電子部品5を配線基板1に実装した場合の結果について述べる。突起電極4が48μmピッチ400ピン,異方導電性接着剤3がACF(異方導電性フィルム)材A,軟化する温度(脱泡温度)Tｓが90℃,軟化時間(脱泡時間)ｔｓが5秒,軟化時押圧力(脱泡時押圧力)Pｓ12.5g/バンプ,硬化する温度Thが200℃,硬化時間ｔhが10秒,硬化時押圧力Phが50g/バンプの場合,配線電極2と突起電極4との間の位置ずれが5μm以上の位置ずれ発生率は,約7.5%であった。これは,従来の場合の30%に比較して,極めて大きく改善されている。また,突起電極4が140μmピッチ102ピン,異方導電性接着剤3がACF(異方導電性フィルム)材B,軟化する温度(脱泡温度)Tｓが90℃,軟化時間(脱泡時間)ｔｓが5秒,軟化時押圧力(脱泡時押圧力)Pｓ15g/バンプ,硬化する温度Thが190℃,硬化時間ｔhが10秒,押圧力Phが60g/バンプの場合,配線電極2と突起電極4との間の位置ずれが5μm以上の位置ずれ発生率は,約1.2%であった。これは,従来の場合の11.4%に比較して,極めて大きく改善されている。」

「【図1】

」

(11)文献12の記載
「【0031】
本実装方法は,異方性導電膜を用いて電子部品を実装する方法である。本製造方法は,具体的には,例えば,回路パターンが形成された配線基板上に,異方性導電膜を介して,ICチップやTABなどの電子部品を実装する場合などに好適に適用することができる。
【0032】
本実装方法では,2層構造の異方性導電膜を用いる。この異方性導電膜は,多数の導電性粒子を有する第1の接着層と,第1の接着層の片面に積層された第2の接着層とを備えている。なお,実装時には,第2の接着層側が電子部品側となるように配置される。」

「【0036】
また,仮圧着時の加熱温度において,第1の接着層材料の溶融粘度は,第2の接着層材料の溶融粘度より大きいことが好ましい。仮圧着時の熱により,第1の接着層を流れ難くする,または,ほんど流れないようにして,導電性粒子の捕捉性を向上させやすくすることができるなどの利点があるからである。
【0037】
なお,上記溶融粘度は,材料が硬化するものは硬化する前の状態における粘度である。」

第5 当審の判断
1 申立理由1(特許法第29条第2項違反)について
(1)本件発明1について
ア 対比
本件発明1と引用発明とを対比する。
(ア)本件発明1の「少なくとも一つのマイクロサイズ半導体素子,及び基材と前記基材上に設けられたマトリクス回路とを有するマトリクス基板に合せて応用される硬化性材料の導電性フィルム」と引用発明の「異方性導電フィルム10」とを対比する。
a 引用発明の「異方性導電フィルム10」はエポキシ樹脂や硬化剤を含む導電性フィルムであることから,引用発明と本件発明1とは「硬化性材料の導電性フィルム」である点で一致する。

b 引用発明の「SMD,FPC及びIC等の大きさの異なる電子部品」と本件発明1の「少なくとも一つのマイクロサイズ半導体素子」とは,後記の点で相違するものの,「少なくとも一つの電子部品」である点で共通する。

c 引用発明の「ガラス基板」は,「異方性導電フィルム10」を介して「SMD,FPC及びIC等の大きさの異なる電子部品」が接続されるものであるから,ガラス基材上に回路が形成されているものと認められる。したがって,引用発明の「ガラス基板」と本件発明1の「基材と前記基材上に設けられたマトリクス回路とを有するマトリクス基板」とは,後記の点で相違するものの,「基材と前記基材上に設けられた回路とを有する基板」である点で共通する。

d 上記b及びcから,引用発明の「異方性導電フィルム10」と本件発明1の「導電性フィルム」とは,「少なくとも一つの電子部品,及び基材と前記基材上に設けられた回路とを有する基板に合せて応用される」点で共通する。

e そうすると,上記a?dから,本件発明1と引用発明とは「少なくとも一つの電子部品,及び基材と前記基材上に設けられた回路とを有する基板に合せて応用される硬化性材料の導電性フィルム」である点で一致する。

(イ)本件発明1の「前記導電性フィルムは,前記マトリクス回路上に設けられるとともに,複数の導電性粒子と絶縁材料を有しており,前記複数の導電性粒子が前記絶縁材料中に混合されている第1の膜層と,絶縁層であるとともに前記第1の膜層上に設けられ,前記第1の膜層より粘着性が大きく且つ硬度が小さい第2の膜層と,を備えて」いる構成と,引用発明の「200kPa以上のタック力を有する第1の樹脂層11と,導電性粒子を含有する第2の樹脂層12とが積層された異方性導電フィルム10」とを対比する。
a 引用発明の「異方性導電フィルム10」は,「膜形成樹脂と,液状エポキシ樹脂と,潜在性硬化剤とを含有」し,「導電性粒子を含有」するものであるから,本件発明1と引用発明は「前記導電性フィルムは,複数の導電性粒子と絶縁材料を有して」いる点で共通する。

b 引用発明の「導電性粒子を含有する第2の樹脂層12」は本件発明1の「前記複数の導電性粒子が前記絶縁材料中に混合されている第1の膜層」に相当する。

c 引用発明の「第1の樹脂層11」は,「電子部品をガラス基板に実装させる場合,電子部品側が第1の樹脂層11,ガラス基板側が第2の樹脂層12となるように固着され」ることから,基板上に配置された第2の樹脂層上に配置されるものであるといえるので,本件発明1と引用発明は「絶縁層であるとともに前記第1の膜層上に設けられ」た「第2の膜層」を備える点で共通する。

d そうすると,上記a?cから,本件発明1と引用発明とは,「前記導電性フィルムは,複数の導電性粒子と絶縁材料を有しており,前記複数の導電性粒子が前記絶縁材料中に混合されている第1の膜層と,絶縁層であるとともに前記第1の膜層上に設けられ」た「第2の膜層と,を備えて」いる点で共通する。

(ウ)本件発明1の「前記マイクロサイズ半導体素子の少なくとも一部は前記導電性フィルム内に位置するとともに,少なくとも一つの電極を有しており,前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続され,前記マイクロサイズ半導体素子を前記導電性フィルムの前記第2の膜層に挿入するとともに,前記第2の膜層により捕捉粘着される」構成と,引用発明の「電子部品をガラス基板に実装させる場合,電子部品側が第1の樹脂層11,ガラス基板側が第2の樹脂層12となるように固着」する点を含む構成とを対比する。
a 引用発明の「異方性導電フィルム10」は「SMD,FPC及びIC等の大きさの異なる電子部品」を「ガラス基板に実装」するためのものであり,「導電性粒子」を「捕捉」することにより「ICのバンプ」と「ガラス基板上の電極」とを接続するものであることから,本件発明1と引用発明は「少なくとも一つの電極を有しており,前記電極を前記複数の導電性粒子の一部により基板の垂直方向上で前記回路に電気的に接続され」る点で共通する。

b 引用発明において,「ICをガラス基板に実装する場合,第1の樹脂層11は,ICのバンプの押圧力により流動」し,「第1の樹脂層11」は「200kPa以上のタック力を有する」ことから,「第1の樹脂層11」はICに対して粘着するものと認められる。すなわち,本件発明1と引用発明は「電子部品を」「前記第2の膜層により捕捉粘着される」点で共通する。

c そうすると,上記a?bから,本件発明1と引用発明とは,「電子部品の少なくとも一部は前記導電性フィルム内に位置するとともに,少なくとも一つの電極を有しており,前記電極を前記複数の導電性粒子の一部により基板の垂直方向上で前記回路に電気的に接続され,電子部品を前記第2の膜層により捕捉粘着される」点で一致する。

(エ)そうすると,本件発明1と引用発明との間には,次の一致点と相違点がある。
＜一致点＞
「少なくとも一つの電子部品,及び基材と前記基材上に設けられた回路とを有する基板に合せて応用される硬化性材料の導電性フィルムであって,
前記導電性フィルムは,複数の導電性粒子と絶縁材料を有しており,前記複数の導電性粒子が前記絶縁材料中に混合されている第1の膜層と,絶縁層であるとともに前記第1の膜層上に設けられた第2の膜層と,を備えており,
少なくとも一つの電極を有しており,前記電極を前記複数の導電性粒子の一部により基板の垂直方向上で前記回路に電気的に接続され,電子部品を前記第2の膜層により捕捉粘着される,ことを特徴とする導電性フィルム。」

＜相違点＞
＜相違点1＞
本件発明1の導電性フィルムは,「少なくとも一つのマイクロサイズ半導体素子、及び基材と前記基材上に設けられたマトリクス回路とを有するマトリクス基板に合せて応用される」ものであって,「マトリクス回路上に設けられる」ものであるのに対し,引用発明は,当該事項について記載されていない点。

＜相違点2＞
本件発明1は「第1の膜層より粘着性が大きく且つ硬度が小さい第2の膜層」を有するのに対し,引用発明は,当該事項について明記されていない点。

＜相違点3＞
本件発明1は「マイクロサイズ半導体素子の少なくとも一部は前記導電性フィルム内に位置する」とともに,マイクロサイズ半導体素子を導電性フィルムの第2の膜層に「挿入する」ものであるのに対し,引用発明は,当該事項について明記されていない点。

イ 判断
(ア)相違点1について
文献2?6に記載されるように,マイクロ発光ダイオードを異方性導電層を介して回路基板に搭載する技術は,本願優先日前において周知であるといえる。また,マトリクス回路が形成されたマトリクス基板も,例えば文献4に記載されるように,本願優先日前に知られたものである。
一方,上記第4の1の(2)ウのとおり,文献1には,電子部品の搭載には,実装しようとする電子部品の大きさ等によって必要とされるACF特性がそれぞれ異なり,例えば,小型SMDの仮搭載にCOG用ACFを使用すると不都合が生じるという技術常識が示されており,それゆえ,引用発明は,上記第4の1の(2)ウ及びエに記載されるように,「SMD,FPC及びICを同一のACFを用いて同時実装しようとすると,SMD,FPC,及びICで必要とするACF特性がそれぞれ異なるため,これらの電子部品を高精度に一括実装させることは困難であり,例えば,コンデンサのような小型SMDをCOG用ACF(タック力:5?80kPa)上に仮搭載すると,SMDの位置ずれが発生しまうことを課題とするものであ」ることから,「大きさの異なる電子部品を高精度に同時実装させる異方性導電フィルム及びその製造方法を提供することを目的」として,当該目的を達成するために,引用発明で特定される所定のタック力,層構造,膜厚,組成を備えた構造としたものである。
一方,本件特許明細書の【0003】,【0024】等の記載から,本件発明1の「マイクロサイズ半導体素子」の辺長は150μm以下であると解される。
そうすると,引用発明の異方性導電フィルムは,L1.0mm×W0.5mm×H0.4mmの外形寸法を有するSMDを0.3mmの素子間ギャップで仮搭載することを解決すべき課題としたものであるから,文献2?6からマイクロ半導体素子が周知であったとしても,辺長1.0mmのSMDの仮搭載に適した引用発明の異方性導電フィルムを,辺長150μm以下のマイクロサイズの半導体素子の搭載に用いることには,文献1に示されている,搭載しようとする電子部品の大きさ等によって必要とされるACF特性が異なるという技術常識に照らして,阻害要因があるといえる。
さらに,文献2?12の記載を参酌しても,引用発明をマイクロサイズ半導体素子の搭載に適したように変更する動機も認められない。

(イ)したがって,相違点2,3について検討するまでもなく,本件発明1は,引用発明及び文献2?12に記載の技術的事項に基づいて,当業者が容易に発明をすることができたものではない。

(ウ)特許異議申立人 デクセリアルズ株式会社(以下,単に「特許異議申立人」という。)は,申立理由1について,
「このように,相違点1-1に係る構成は,甲第2号証?甲第6号証に示されるように,本願出願時の周知技術である。
また,甲1発明における導電性粒子の粒径(Ni/Aｕメッキアクリル樹脂粒子:φ4μm)や,第1の樹脂層11の厚み(サンプル3:15μm),第2の樹脂層の厚み(サンプル3:10μm)の記載からみて,甲1発明において,電子部品としてマイクロサイズ半導体素子を適用し,基材としてマトリクス基板を適用することに格別の困難性は見いだせない。
よって,本件特許発明1は,甲1発明及び出願時の周知技術に基づいて,当業者が容易に発明をすることができたものである。」
と主張する(異議申立書32ページを参照。甲第1号証ないし甲第6号証は,それぞれ文献1ないし文献6が対応する。)。
しかしながら,上記(ア)のとおりであるから,「本件特許発明1は,甲1発明及び出願時の周知技術に基づいて,当業者が容易に発明をすることができたものである。」ということはできない。
よって,特許異議申立人の上記主張には理由がない。

(2)本件発明2?5について
本件発明2?5は,それぞれ,本件発明1に対して,さらに技術的事項を追加したものである。
よって,上記(1)に示した理由と同様の理由により,本件発明2?5は,引用発明及び文献2?12に記載の技術的事項に基づいて,当業者が容易に発明をすることができたものではない。

(3)本件発明6?11について
本件発明6は,「光電半導体装置」に係る発明であり,「少なくとも一つのマイクロサイズ半導体素子」との発明特定事項を有するものである。
本件発明7?11は,それぞれ,本件発明6に対して,さらに技術的事項を追加したものである。
そうすると,上記(1)イ(ア)と同様の理由により,本件発明6?11は,引用発明及び文献2?12に記載の技術的事項に基づいて,当業者が容易に発明をすることができたものではない。

(4)本件発明12?14について
本件発明12は,「光電半導体装置の製造方法」に係る発明であり,「マイクロサイズ半導体素子」との発明特定事項を有するものである。
本件発明13及び14は,それぞれ,本件発明12に対して,さらに技術的事項を追加したものである。
そうすると,上記(1)イ(ア)と同様の理由により,本件発明12?14は,引用発明及び文献2?12に記載の技術的事項に基づいて,当業者が容易に発明をすることができたものではない。

(5)まとめ
以上のとおり,本件発明1?14は,引用発明及び文献2?12に記載の技術的事項に基づいて,当業者が容易に発明をすることができたものではない

2 申立理由2(特許法第36条第6項第2号違反)について
(1)明確性要件の法規範
特許を受けようとする発明が明確であるか否かは,特許請求の範囲の記載だけではなく,願書に添付した明細書の記載及び図面を考慮し,また,当業者の出願当時における技術常識を基礎として,特許請求の範囲の記載が,第三者の利益が不当に害されるほどに不明確であるか否かという観点から判断されるべきである。

(2)以下,この観点に立って,本件発明1?14が明確であるか否かについて検討する。

(3)「(4-2)発明の明確性違反」の「(4-2-1)硬度について」について
ア 特許異議申立人は,特許異議申立書の「(4)具体的理由」の(4-2)「発明の明確性違反」の(4-2-1)「硬度について」(63ページを参照。)において,要するに,本件発明1-14において,「本件特許明細書の発明の詳細な説明の記載において,「硬度」の定義や試験方法又は測定方法が明確にされておらず,本件特許明細書及び図面の記載並びに出願時の技術常識を考慮しても,本件特許発明1-14に記載された「硬度」の意味内容を当業者が理解できない結果,発明が不明確である」と主張している。

イ 本件発明は「第2の膜層」が「第1の膜層より」「硬度が小さい」というものであるが,2つものを比較して一方が他方よりも硬いか否かは当業者が適宜の方法で判別できる程度のものであり,第三者の利益が不当に害されるほどに不明確であるとはいえず,請求項の記載そのものが不明確ということはできない。

ウ また,本件特許明細書には,以下のように記載されている。
「【0022】
続いて,図2Bに示すように,導電性フィルム12をマトリクス回路112上に貼り合わせる(ステップS02)。ここで,導電性フィルム12は第1の膜層121と,第2の膜層122とを備えており,第1の膜層121はマトリクス回路112上に設けられるとともに,複数の導電性粒子1211と絶縁材料1212とを有しており,前記複数の導電性粒子1211は絶縁材料1212中に混合されている。一方,第2の膜層122は絶縁層であるとともに第1の膜層121上に設けられる。このうち,絶縁材料1212及び第2の膜層122はいずれも硬化させる前の室温時(例えば25℃)は粘着性を有し,且つ硬化させる前の室温時,第2の膜層122の粘着性は第1の膜層121よりも大きく,そして第2の膜層122の硬度は第1の膜層121の硬度よりも低く,且つ第2の膜層122は25℃ないし50℃の間でガラスに対する粘着力は1100g/cm^(2)よりも大きい必要がある。具体的には,第2の膜層122の粘着性は第1の膜層121よりも大きく,且つ第2の膜層122は第1の膜層121よりも柔らかいことで,マイクロサイズ半導体素子(図2C)を設けるとともに第2の膜層122に圧入するとき,導電性フィルム12によりスムースに捕捉(粘着)されることができる。また,第1の膜層121及び第2の膜層122は導電性フィルム12にマイクロサイズ半導体素子を転置するプロセスにおいて硬化することはなく,例えば60℃で4分間経過しても硬化することはないことから,これによってマイクロサイズ半導体素子の粘着並びに転置するプロセスをスムースに行うことができる。また,実施例においては,第1の膜層121の厚さは2.5μmと3.5μmとの間であり(2.5μm≦第1の膜層121の厚さ≦3.5μm),そして第2の膜層122の厚さは2μmと4μmとの間であり(2μm≦第2の膜層122の厚さ≦4μm),且つ導電性フィルム12の合計厚さは6.5μmを超えない(つまり≦6.5μm)。」

「【0027】
マイクロサイズ半導体素子13を第1の膜層121の前記複数の導電性粒子1211に向けて第1の圧力P1で押圧するとき,第1の膜層121は流動性が低く且つ第2の膜層122よりも小さいため,導電性粒子1211は,押圧されることで両側に水平移動しにくくなり,水平方向上で,導電性粒子1211は二つの電極E1,E2の間でショート又は導通してしまうことはないが,一部の導電性粒子1211は電極E1,E2と電気的接続パッドD1,D2との間に挟まれることになる。」

エ 上記ウのとおり,本件特許明細書によれば,第2の膜層122が第1の膜層121よりも柔らかく,第1の膜層121が第2の膜層122よりも流動性が低いことにより,マイクロサイズ半導体素子を導電性フィルム12にスムースに圧入することができ,導電性粒子の捕捉性の高い導電性フィルムが得られるものである。このような目的を達成するために,第1の膜層121と第2の膜層122との比較において,また,一般的な意味において,第1の膜層121が第2の膜層122よりも硬ければ良いことがわかる。したがって,本件特許明細書に「硬度」の定義や試験方法が記載されていないとしても,本件発明の目的に照らして,その技術的意義が不明瞭であるとはいえない。

オ 以上のとおりであるから,本件発明1?14は,明確性要件違反であるとはいえない。
よって,特許異議申立人の「(4)具体的理由」の(4-2)「発明の明確性違反」の(4-2-1)「硬度について」における上記主張は,理由がない。

(4)「(4-2)発明の明確性違反」の「(4-2-2)粘着力について」について
ア 特許異議申立人は,特許異議申立書の「(4)具体的理由」の(4-2)「発明の明確性違反」の(4-2-2)「粘着力について」(64ページを参照。)において,要するに,本件発明4,9において,「例えば,甲第1号証の段落0050や甲第13号証の段落0290のように,測定条件を一意に定めるべきであるところ,本件特許発明の発明の詳細な説明の記載において,「粘着力」の定義や試験方法又は測定方法が明確にされておらず,本件特許明細書及び図面の記載並びに出願時の技術常識を考慮しても,本件特許発明4,9に記載された「粘着力」の意味内容を当業者が理解できない結果,発明が不明確である」と主張している。

イ 請求項4,9には「前記第2の膜層は,25℃ないし50℃の間でガラスに対する粘着力が1100g/cm^(2)よりも大きい」と記載されており,本件特許明細書の段落【0022】にも「第2の膜層122は25℃ないし50℃の間でガラスに対する粘着力は1100g/cm^(2)よりも大きい必要がある。」との記載があり,少なくとも数値とともに単位や温度条件が記載されている。その他の測定条件について記載されていないものの,測定の対象等に適した通常の条件が採用されるのが一般的であり,そのように解することで第三者の利益が不当に害されるとまではいえない。

ウ また,本件特許明細書によれば,マイクロサイズ半導体素子を第2の膜層122によってスムースに捕捉・粘着できる程度に高い粘着力を有するという程度のものであり,測定条件の記載が完全ではないとしても,当該粘着力を有する目的に照らして,その技術的意義が不明瞭であるとはいえない。

以上のとおりであるから,本件発明4,9は,明確性要件違反であるとはいえない。
よって,特許異議申立人の「(4)具体的理由」の(4-2)「発明の明確性違反」の(4-2-2)「粘着力について」における上記主張は,理由がない。

(5)「(4-2)発明の明確性違反」の「(4-2-3)「「60℃で4分間経過しても硬化しない」点について」について
ア 特許異議申立人は,特許異議申立書の「(4)具体的理由」の(4-2)「発明の明確性違反」の(4-2-3)「60℃で4分間経過しても硬化しない」点について」(64ページを参照。)において,要するに,本件発明5,10において,「例えば,甲第14号証の段落0106や,甲第15号証の段落0081のように,硬化率や反応率の測定条件を一意に定めるべきであるところ,本件特許明細書の発明の詳細な説明の記載において,「60℃で4分間経過しても硬化しない」ことの定義や試験方法又は測定方法が明確にされておらず,本件特許明細書及び図面の記載並びに出願時の技術常識を考慮しても,本件特許発明5に記載された「60℃で4分間経過しても硬化しない」ことの意味内容を当業者が理解できない結果,発明が不明確である」と主張している。

イ 本件特許明細書の段落【0022】にも「また,第1の膜層121及び第2の膜層122は導電性フィルム12にマイクロサイズ半導体素子を転置するプロセスにおいて硬化することはなく,例えば60℃で4分間経過しても硬化することはないことから,これによってマイクロサイズ半導体素子の粘着並びに転置するプロセスをスムースに行うことができる。」との記載があり,「60℃で4分間経過しても硬化しない」との事項は,転置プロセス中に導電性フィルム12が硬化してしまうと転置プロセスを正常に完了することができないため,そのための条件であると解することができ,その技術的意義は不明確であるとはいえない。

ウ そして,本件発明5,10における「60℃で4分間経過しても硬化しない」との記載について,定義や試験方法等が記載されていないものの,転置プロセスを行える程度に硬化しないことであると解することができ,試験方法は通常の方法で行うことができると考えられるから,第三者の利益が不当に害されるほど不明瞭であるとはいえない。

エ 以上のとおりであるから,本件発明5,10は,明確性要件違反であるとはいえない。
よって,特許異議申立人の「(4)具体的理由」の(4-2)「発明の明確性違反」の(4-2-2)「(4-2-3)「60℃で4分間経過しても硬化しない」点について」における上記主張は,理由がない。

(6)まとめ
以上のとおり,本件発明1?14は明確であり,特許請求の範囲の記載は,特許法第36条第6項第2号に規定された要件を満たしている。

3 申立理由3(特許法第36条第4項第1号違反)について
(1)特許異議申立人は,特許異議申立書の「(4)具体的理由」の(4-3)「実施可能要件違反」(64?66ページを参照。)において,要するに,本件発明1?14において,「本件特許発明1は「前記第1の膜層より粘着性が大きく且つ硬度が小さい第2の膜層」と記載されており,機能,特性等によって物を特定しようとする記載を含んでいる。また,本件特許発明1における「硬度」は標準的なものとも言えず,しかも当業者に慣用されているものとも断言できない。そして,上述の(4-2)のように,本件特許明細書の発明の詳細な説明の記載において,「硬度」の定義や試験方法又は測定方法が示されていない。本件特許発明6,12も,本件特許発明1と同様の理由で不明確である。また,本件特許発明1,6,12に従属する本件特許発明2?5,7?11,13,14も同様の理由で不明確である。」と主張し(以下,主張1という),また,「本件特許発明4は「前記第2の膜層は,25℃ないし50℃の間でガラスに対する粘着力が1100g/cm^(2)よりも大きい」と記載されており,本件特許発明5は「前記第1の膜層及び前記第2の膜層は,60℃で4分間経過しても硬化しない」と記載されており,機能,特性等によって物を特定しようとする記載を含んでいる。本件特許発明4における「粘着力」や本件特許発明5における「硬化性」は標準的なものとも言えず,しかも当業者に慣用されているものとも断言できない。そして,本件特許明細書の発明の詳細な説明の記載において,本件特許発明4の「粘着力」,本件特許発明5の硬化性の定義や試験方法又は測定方法が示されていない。」と主張している(以下,「粘着力」については主張2,「硬化性」については主張3という)。

(2)主張1について
上記2の(3)においても検討したように,第2の膜層122が第1の膜層121よりも柔らかく,第1の膜層121が第2の膜層122よりも流動性が低いことにより,マイクロサイズ半導体素子を導電性フィルム12にスムースに圧入することができ,導電性粒子の捕捉性の高い導電性フィルムが得られるものであり,このような目的を達成するために,第1の膜層121と第2の膜層122との比較において,また,一般的な意味において,第1の膜層121が第2の膜層122よりも硬ければ良いことがわかるので,本件発明において「硬度」は一般的な意味であり,測定方法も適宜の方法で測定し比較することができるものと認められる。

(3)主張2について
上記2の(4)においても検討したように,当該「粘着力」はマイクロサイズ半導体素子を第2の膜層122によってスムーズに捕捉・粘着できる程度に高い粘着力を有するという程度のものであり,その技術的意義は不明瞭とはいえず,当業者が適宜の方法で測定できる程度のものと考えられる。

(4)主張3について
上記2の(5)においても検討したように,「60℃で4分間経過しても硬化しない」との記載について,定義や試験方法等が記載されていないものの,転置プロセスを行える程度に硬化しないことであると解することができ,試験方法は通常の方法で行うことができると考えられる。

(5)以上のとおりであるから,本件発明1?14は,実施可能要件違反であるとはいえない。
よって,特許異議申立人の「(4)具体的理由」の(4-2)「実施可能要件違反」における上記主張は,理由がない。

(6)まとめ
以上のとおり,発明の詳細な説明の記載は,当業者が本件発明1?14を実施することができる程度に明確かつ十分に記載したものであり,特許法第36条第4項第1号に規定する要件を満たしている。

第6 むすび
したがって,特許異議の申立ての理由及び証拠によっては,請求項1?14に係る特許を取り消すことはできない。
また,他に請求項1?14に係る特許を取り消すべき理由を発見しない。
よって,結論のとおり決定する。
 
異議決定日 2021-01-27 
出願番号 特願2018-231392(P2018-231392)
審決分類 P 1 651・ 536- Y (H01L)
P 1 651・ 537- Y (H01L)
P 1 651・ 121- Y (H01L)
最終処分 維持  
前審関与審査官 平野 崇  
特許庁審判長 加藤 浩一
特許庁審判官 小川 将之
井上 和俊
登録日 2020-04-07 
登録番号 特許第6688374号(P6688374)
権利者 優顕科技股▲ふん▼有限公司
発明の名称 導電性フィルム、光電半導体装置及びその製造方法  
代理人 穂谷野 聡  
代理人 伊藤 捷雄  
代理人 野口 信博  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ