• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 5項独立特許用件 取り消して特許、登録 H01L
審判 査定不服 特36条4項詳細な説明の記載不備 取り消して特許、登録 H01L
審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 4号2号請求項の限定的減縮 取り消して特許、登録 H01L
管理番号 1373771
審判番号 不服2020-13649  
総通号数 258 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-06-25 
種別 拒絶査定不服の審決 
審判請求日 2020-09-30 
確定日 2021-05-25 
事件の表示 特願2016- 42297「半導体装置の製造方法」拒絶査定不服審判事件〔平成29年 9月 7日出願公開、特開2017-157788、請求項の数(6)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成28年3月4日の出願であって、その手続の経緯は以下のとおりである。
平成31年 1月11日 手続補正書の提出
令和 元年11月26日付け 拒絶理由通知書
令和 2年 1月30日 意見書、手続補正書の提出
令和 2年 6月26日付け 拒絶査定
令和 2年 9月30日 審判請求書、手続補正書の提出

第2 原査定の概要
原査定(令和2年6月26日付け拒絶査定)の概要は次のとおりである。

1 (進歩性)この出願の請求項1ないし6に係る発明は、その出願前に日本国内又は外国において、頒布された下記の引用文献に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

<引用文献等一覧>
1.特開2007-027748号公報
2.特開2005-294554号公報
3.特開2014-154793号公報

2 (実施可能要件)この出願は、発明の詳細な説明が、当業者が請求項5及び6に係る発明を実施することができる程度に明確かつ十分に記載されたものではないから、特許法第36条第4項第1号に規定する要件を満たしていない。

第3 審判請求時の補正について
審判請求時の補正は、特許法第17条の2第3項から6項までの要件に違反したものとはいえない。
審判請求時の補正によって請求項1及び4について「前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する」という事項を追加する補正は、特許請求の範囲の減縮を目的とするものである。また、請求項4について「記第二の熱酸化膜上に、前記第二の熱酸化膜に接して第一の絶縁膜を形成する」という事項を追加する補正は、特許請求の範囲の減縮を目的とするものである。(下線は,補正箇所である。)
加えて、上記各補正は、当初明細書の段落【0024】及び【0038】、【0039】に記載されているから、当該各補正は新規事項を追加するものではない。
そして、下記第4から第6までに示すように、補正後の請求項1ないし6に係る発明は、独立特許要件を満たすものである。

第4 本願発明
本願請求項1ないし6に係る発明(以下、それぞれ「本願発明1」ないし「本願発明6」という。」)は、令和2年9月30日付けの手続補正書で補正された特許請求の範囲の請求項1ないし6に記載された事項により特定される発明であり、以下のとおりの発明である。

「【請求項1】
受光素子形成領域とMOSトランジスタ形成領域とを有するシリコン基板表面にMOSトランジスタのゲート酸化膜となる第一の熱酸化膜を形成する第一の工程と、
前記第一の熱酸化膜上にポリシリコン膜を形成する第二の工程と、
前記ポリシリコン膜をパターニングして、前記MOSトランジスタ形成領域に前記MOSトランジスタのゲート電極を形成する第三の工程と、
前記第一の熱酸化膜のうち前記ゲート電極の下部以外の前記第一の熱酸化膜を除去する第四の工程と、
前記第一の熱酸化膜が除去された前記シリコン基板表面に第二の熱酸化膜を形成する第五の工程と、
前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程と、
前記不純物領域の形成後に、前記第二の熱酸化膜上に絶縁膜を形成する第七の工程と、
前記受光素子形成領域の前記絶縁膜上にマスク層を形成した状態で異方性エッチングを行い、前記MOSトランジスタのゲート電極の側面上に前記絶縁膜からなるサイドウォールを形成するとともに前記受光素子形成領域上に前記絶縁膜を残存させる第八の工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項2】
前記第二の熱酸化膜は、前記ゲート電極の上面及び側面にも形成されることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記イオン注入により前記MOSトランジスタ形成領域にも前記不純物が注入され、前記MOSトランジスタのLDD領域が形成されることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
受光素子形成領域とMOSトランジスタ形成領域とを有するシリコン基板表面にMOSトランジスタのゲート酸化膜となる第一の熱酸化膜を形成する第一の工程と、
前記第一の熱酸化膜上にポリシリコン膜を形成する第二の工程と、
前記ポリシリコン膜をパターニングして、前記MOSトランジスタ形成領域に前記MOSトランジスタのゲート電極を形成する第三の工程と、
前記第一の熱酸化膜のうち前記ゲート電極の下部以外の前記第一の熱酸化膜を除去する第四の工程と、
前記第一の熱酸化膜が除去された前記シリコン基板表面に第二の熱酸化膜を形成する第五の工程と、
前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程と、
前記不純物領域の形成後に、前記第二の熱酸化膜上に、前記第二の熱酸化膜に接して第一の絶縁膜を形成する第七の工程と、
前記第一の絶縁膜上に第二の絶縁膜を形成する第八の工程と、
前記第一の絶縁膜をエッチングストッパとして異方性エッチングを行い、前記MOSトランジスタのゲート電極の側面上に前記第二の絶縁膜からなるサイドウォールを形成する第九の工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項5】
前記不純物領域の前記シリコン基板の最表面における不純物濃度が10^(19)cm^(-3)以上であり、前記不純物領域の不純物濃度が10^(17)cm^(-3)以下となる前記シリコン基板表面からの深さが100nm以下であることを特徴とする請求項1?4のいずれか一項に記載の半導体装置の製造方法。
【請求項6】
前記第二の熱酸化膜の厚さが30nm以下であることを特徴とする請求項1?5のいずれか一項に記載の半導体装置の製造方法。」

第5 引用文献、引用発明等
1 引用文献1について
原査定の拒絶の理由に引用された引用文献1には、図面とともに次の事項が記載されている。(下線は、当審で付した。以下同じ。)

「【技術分野】
【0001】
本発明は、半導体素子の製造方法に関し、より詳細には、CMOSイメージセンサの製造方法に関する。」

「【0014】
図2は、図1のA-A’線に沿う断面図で、従来技術に係るCMOSイメージセンサのフォトダイオード及びトランスファートランジスタを示す図である。」

「【0052】
以下、添付の図面を参照して、本発明に係るCMOSイメージセンサの製造方法を詳細に説明する。
【0053】
図4a乃至図4jは、本発明に係るCMOSイメージセンサの製造方法を示す工程断面図である。
【0054】
図4aに示されたように、高濃度の第1の導電型(P^(++)型)多結晶シリコンなどの半導体基板200上に、エピタキシャル工程にて低濃度の第1の導電型(P^(-)型)エピタキシャル層201を形成する。
【0055】
ここで、エピタキシャル層201は、フォトダイオードにおいて空乏領域を大きく且つ深く形成することによって、光電荷を集めるための低電圧フォトダイオードの能力を増加させると共に、光感度を向上させるためのものである。
【0056】
また、半導体基板200にフォトダイオード領域、トランジスタ領域、素子分離領域を定め、STI工程またはLOCOS工程を用いて素子分離領域に素子分離膜202を形成する。
【0057】
その後、素子分離膜202が形成されたエピタキシャル層201の全面に、ゲート絶縁膜203と導電層(例えば、高濃度の多結晶シリコン層)を順に堆積させ、選択的に導電層とゲート絶縁膜を除去し、各トランジスタのゲート電極204を形成する。
【0058】
ゲート絶縁膜203は、熱酸化工程で形成したり、CVD法で形成することができる。導電層上にシリサイド層をさらに形成することで、ゲート電極を形成する。
【0059】
ゲート電極204と半導体基板200の表面に熱酸化工程を実施し、熱酸化膜(図示せず)を形成することもできる。
【0060】
また、ゲート電極204の幅を従来のゲート電極幅より大きくして、熱酸化膜の厚さ増加量を反映させることができる。
【0061】
次に、ゲート電極204を含む半導体基板200の全面に第1の感光膜205を塗布した後、露光及び現像工程でフォトダイオード領域が露出されるようにパターニングする。
【0062】
また、パターニングされた第1の感光膜205をマスクとして用いて露出されたフォトダイオード領域に低濃度の第2の導電型(n^(-)型)不純物イオンを注入し、第1の低濃度のn^(-)型拡散領域206を形成する。
【0063】
図4bに示されたように、第1の感光膜205を全て除去した後、半導体基板200の全面に第2の感光膜207を塗布した後、露光及び現像工程でトランジスタ領域が露出されるようにパターニングする。
【0064】
次に、パターニングされた第2の感光膜207をマスクとして用いてエピタキシャル層201に低濃度の第2の導電型(n^(-)型)不純物イオンを注入し、トランジスタ領域にLDD構造の第2の低濃度のn^(-)型拡散領域208を形成する。
【0065】
ここで、フォトダイオード領域の第1の低濃度のn^(-)型拡散領域206を形成するための不純物イオン注入は、トランジスタ領域の第2の低濃度のn^(-)型拡散領域208より高いエネルギーをもつイオンを注入することで、より深く形成する。
【0066】
図4cに示されたように、第2の感光膜207を全て除去し、半導体基板200の全面に化学気相蒸着工程(低圧化学気相蒸着工程)でO_(3)-TEOS酸化膜またはBPSGを堆積させ、バッファ層209を形成する。
【0067】
バッファ層209は、後続する拡散ストッパ膜窒化膜の過度のエッチングに対する工程余裕分を考慮して400Å?3000Åの厚さに形成する。
【0068】
また、前記バッファ層209は、後続工程で第2の絶縁膜による側壁を形成する時、基板の損傷を防止する。さらに、バッファ層209は、不純物のギャザリング層として使われる。すなわち、バッファ層209は、後続する高温熱処理中に不純物を吸収するので、不純物が基板に及ぼす影響を顕著に低減させることができる。これにより、暗電流を効果的に低減させることができる。
【0069】
図4dに示されたように、バッファ層209上に第3の感光膜210を塗布した後、露光及び現像工程にてフォトダイオード領域にのみ残されるように、選択的にパターニングする。
【0070】
次に、パターニングされた第3の感光膜210をマスクとして用いてバッファ層209を選択的に除去する。
【0071】
バッファ層209をエッチングするためのエッチングガスとして、シラン(SiH_(4))を使用する。
【0072】 図4eに示されたように、第3の感光膜210を全て除去し、半導体基板200の全面に化学気相蒸着工程(低圧化学気相蒸着工程)などにてエッチング選択比が異なる第1の絶縁膜211と第2の絶縁膜212を順に堆積する。
【0073】
第1の絶縁膜211は酸化膜を約200Åの厚さで形成し、第2の絶縁膜212は窒化膜を使用する。
【0074】
酸化膜は熱酸化膜またはTEOS系列の酸化膜を使用することもできる。
【0075】
図4fに示されたように、第1の絶縁膜211と第2の絶縁膜212のエッチング選択比が異なるという点を用いて、第2の絶縁膜212の全面にエッチバック工程を実施し、ゲート電極204の両側面に第2の絶縁膜による側壁212aを形成する。
【0076】
このとき、第2の絶縁膜212下部の第1の絶縁膜211は、エッチングされずに、そのまま残っている。」

【図4a】


図4aに示されたように、段落【0057】に記載されたゲート絶縁膜の除去により、ゲート電極204の下部以外のゲート絶縁膜203は除去されていると認められる。

そうすると、引用文献1には、以下の発明(以下、「引用発明」という。)が記載されていると認められる。

「高濃度の第1の導電型(P^(++)型)多結晶シリコンなどの半導体基板200にフォトダイオード領域、トランジスタ領域を定め、
半導体基板200上に、エピタキシャル工程にて低濃度の第1の導電型(P^(-)型)エピタキシャル層201を形成し、
エピタキシャル層201の全面に、熱酸化工程で形成されたゲート絶縁膜203と、導電層(高濃度の多結晶シリコン層)を順に堆積させ、選択的に導電層とゲート電極204の下部以外のゲート絶縁膜203を除去し、各トランジスタのゲート電極204を形成する。
ゲート電極204と半導体基板200の表面に熱酸化工程を実施し、熱酸化膜を形成し、
ゲート電極204を含む半導体基板200の全面に第1の感光膜205を塗布した後、露光及び現像工程でフォトダイオード領域が露出されるようにパターニングし、パターニングされた第1の感光膜205をマスクとして用いて露出されたフォトダイオード領域に低濃度の第2の導電型(n^(-)型)不純物イオンを注入し、第1の低濃度のn^(-)型拡散領域206を形成し、
第1の感光膜205を全て除去した後、半導体基板200の全面に第2の感光膜207を塗布した後、露光及び現像工程でトランジスタ領域が露出されるようにパターニングし、パターニングされた第2の感光膜207をマスクとして用いてエピタキシャル層201に低濃度の第2の導電型(n^(-)型)不純物イオンを注入し、トランジスタ領域にLDD構造の第2の低濃度のn^(-)型拡散領域208を形成し、
その際、フォトダイオード領域の第1の低濃度のn^(-)型拡散領域206を形成するための不純物イオン注入は、トランジスタ領域の第2の低濃度のn^(-)型拡散領域208より高いエネルギーをもつイオンを注入することで、より深く形成し、
半導体基板200の全面に化学気相蒸着工程にてエッチング選択比が異なる第1の絶縁膜211と第2の絶縁膜212を順に堆積し、
第2の絶縁膜212の全面にエッチバック工程を実施し、ゲート電極204の両側面に第2の絶縁膜による側壁212aを形成し、その際、第2の絶縁膜212下部の第1の絶縁膜211は、エッチングされずに、そのまま残る、
ことを特徴とする、CMOSイメージセンサの製造方法。」

2 引用文献2について
原査定の拒絶の理由に引用された引用文献2には、図面とともに次の事項が記載されている。

「【0001】
本発明は、ビデオカメラ、デジタルカメラ、カメラ付き携帯電話器などに用いられる固体撮像素子およびその製造方法に関し、さらに詳述すれば、閾値電圧変調方式のMOS型イメージセンサなどの固体撮像素子およびその製造方法に関する。」

「【0047】
図3A?図3Cは、それぞれ、図1および図2のMOS型イメージセンサ10の各製造工程を示す断面図である。なお、この断面図は、図1のA-A線に沿った断面図に対応している。
・・・中 略・・・
【0054】
次に、図示は省略するが、マスクパターン膜34を除去した後、シリコン基板11の全面にわたって表面を熱酸化してゲート絶縁膜21を形成する。
【0055】
その後、図3B(f)に示すように、ホールポケット領域3の上方域におけるゲート絶縁膜21上に、ホールポケット領域3の表面よりも広い面積でこのホールポケット領域3全体を覆うリング状のゲート電極22を形成する。リング状のゲート電極22は、リング状のホールポケット領域3と同心状態で、ゲート電極22の中心側にホールポケット領域3が接近した状態になるように形成される。
【0056】
次いで、図3B(g)に示すように、ゲート絶縁膜21をウェットエッチング加工によって除去して、p型ウェル領域15の表面およびウェル分離領域17の表面を露出させる。このとき、ゲート絶縁膜21は、ゲート電極22をマスクとしてエッチング除去されるために、ゲート電極22の下方においてのみ残存した状態になる。
【0057】
次に、図3B(h)に示すように、シリコン基板11の表面の全面にわたって800℃のドライO2酸化により熱酸化して絶縁膜23を形成する。このときの絶縁膜23の膜厚は約200オングストロームであり、p型基板11の全面における膜厚ばらつきは約5オングストローム以内に制御される。この場合、ゲート電極22の上面および側壁にも熱酸化膜23が形成されるが、この熱酸化膜23は、形成されるMOSトランジスタの特性には影響を与えず、また、ゲート電極22に側壁に形成されるサイドウォール加工時のプラズマダメージに対する保護膜としての機能も同時に果たす。
【0058】
続いて、図3C(i)に示すように、絶縁膜23をイオン注入の保護膜として、また、ゲート電極22をマスクとして、n型不純物をシリコン基板11の全面に導入して、n型高濃度拡散領域16を、ゲート電極22が設けられている領域以外のシリコン基板11の表層部に形成する。このとき、イオン注入時の平均飛程が絶縁膜23内部となるようにピーク不純物濃度は約6×10^(18)cm^(-3)とされ、n型不純物領域16の不純物濃度の極大部が、シリコン基板11の表面、すなわち、n型不純物領域16の表面になるようにされ、さらには、その濃度は約3×10^(18)cm^(-3)とされる。
【0059】
次に、図3C(j)に示すように、サイドウォール用のSiO_(2)などからなるシリコン酸化膜層をシリコン基板11の全面にわたって形成し、ドライエッチング加工により、ゲート電極22の側壁にサイドウォール膜24を形成する。
【0060】
その後、図3C(k)に示すように、シリコン基板11の全面にわたって層間絶縁膜29を形成し、ソース領域16b、ドレイン領域16aおよびゲート電極22にそれぞれ対応するコンタクトホール25a、26aおよび27aを形成して、ソース電極25、ドレイン電極26およびゲート電極27を形成する。
【0061】
これにより、本実施形態のMOS型イメージセンサが形成される。」

「【0068】
さらに、受光ダイオードの1表面のn型不純物領域16を形成する際に、イオン注入不純物の注入平均飛程を絶縁膜23内に設定することにより、受光領域にイオンが注入されることによって発生する欠陥を低減することができる。また、受光領域におけるシリコン基板11の最表面からシリコン基板11の深さ方向に不純物濃度勾配を設けることが可能となり、シリコン基板11最表面ではn型高濃度拡散領域16による表面発生リーク電流を低減することができ、シリコン基板11の最表面より深い部分であるn型高濃度拡散領域16において、短波長の青色の感度を向上させることができる。」

3 引用文献3について
原査定の拒絶の理由に引用された引用文献3には、図面とともに次の事項が記載されている。

「【技術分野】
【0001】
本発明は、浅いpn接合を有する受光素子に関するものであり、特に紫外線のような短波長の光に対する検出感度を向上させた受光素子に関する。」

「【発明を実施するための形態】
【0012】
本発明は、0.3μm以下の深さのP型拡散層を形成し、浅いpn接合を有するフォトダイオード(受光素子)およびその製造方法に関するものであり、波長の短い紫外線等の光(γ線、X線等の電磁波を含む)に対する感度を向上させたものである。紫外線は、可視光より波長の短い(波長約430nm以下の)光であり、シリコン半導体の場合、0.3μmの深さにおいて約50%強度が低下する。すなわち、紫外線の約50%は0.3μmまでの領域で吸収される。紫外線より長い波長である可視光はこれよりもかなり深い領域まで進入する。たとえば、640nmの可視光では2.5μmの深さにおいて約50%強度が低下する。(図7)(特許文献1)すなわち、可視光以上の光は0.3μm以下の浅い領域における吸収割合は小さいので、0.3μmの以下の浅いpn接合を有するフォトダイオードで発生する光電流は紫外線によるものと考えて良い。以上から、紫外線に対するフォトダイオードの感度を良くするには0.3μm以下の浅いpn接合を作製すれば良いことが分かる。
【0013】
図1および図2は、本発明のフォトダイオードの製造方法を示す図である。本発明のフォトダイオードは単独でも作製可能であるが、図1および図2ではMOSトランジスタと一緒に搭載する製造方法で説明する。N型シリコン半導体基板11をLOCOSプロセスで素子分離酸化膜12を形成する。LOCOS素子分離の代わりにトレンチ分離を用いても良いし、素子分離領域に余裕があれば拡散分離を用いても良い。素子分離酸化膜12の下に反転防止用の不純物拡散層を形成することもできる。本発明のフォトダイオードはP型拡散層を用いたpn接合を利用するので、N型半導体基板11においてフォトダイオード形成領域(K)におけるn型(基板11側)の不純物濃度を調整して、nウエル(n型領域)を形成しても良い。あるいは、P型基板を用いてフォトダイオード形成領域Kをnウエル(n型領域)にすることもできる。
【0014】
素子分離酸化膜12を形成後、素子分離領域以外の領域であるフォトダイオード形成領域KおよびMOSトランジスタ形成領域Mにおけるシリコン半導体基板表面を露出させて、ゲート酸化膜13を形成する。ゲート酸化膜13の形成前にシリコン半導体基板表面を清浄化するためにフッ酸、硫酸、塩酸、アンモニア水、過酸化水素水、あるいはこれらの混合溶液等を用いた洗浄を行なった後、850℃?1000℃の温度でゲート酸化を行なう。ゲート酸化はドライ酸化(ドライO2を使用)、ウエット酸化(wetO2を使用)、パイロジェニック酸化(H2+O2を使用)等があり、これらに不活性ガス(N2、He、Ar等)や塩素系ガス(たとえば、HCl)等を混合しても良い。これらのゲート前洗浄やゲート酸化によって、シリコン半導体基板表面の欠陥発生を抑制・除去でき、また界面準位を10^(11)/cm^(2)以下に低減でき、さらにゲート酸化膜中の固定電荷や欠陥を防止することができる。この結果、MOSトランジスタの特性を改善できるだけでなく、フォトダイオードの特性を良好にすることができる。尚、ゲート酸化膜の厚みは、たとえば10nm?50nmである。
【0015】
ゲート酸化膜13を形成後、多結晶シリコン膜、各種シリサイド膜(WSix膜、TiSix膜等)あるいは各種金属膜(Mo、W等)等の導電体膜をCVD法やPVD法で積層し、必要な場合はリン(P)等をドープして(多結晶シリコン膜は導電性が向上する)、パターニングしてゲート電極膜14や中間配線層を形成する。導電体膜の厚みは、たとえば100nm?500nmである。このとき、フォトダイオード形成領域Kに積層している多結晶シリコン膜等も除去しておく。多結晶シリコン膜等のエッチングはウエットエッチングまたはドライエッチングで行なうが、下地のゲート酸化膜13と多結晶シリコン膜等とのエッチング選択比を上げてゲート酸化膜13を全部エッチングしないようにする。たとえば、5nm?30nmは残すようにする。ゲート酸化膜13を全部エッチングしてしまうとその下地のシリコン半導体基板表面が露出して、シリコン半導体基板表面およびその近傍に欠陥が生じる。また、この後のプロセスにおいてCVD等でシリコン酸化膜等の絶縁膜を積層するので、ゲート酸化膜が全部エッチング除去された所は界面準位が高くなる。これらは、特にフォトダイオードの特性を劣化させるので好ましくない。{図1(a)}尚、MOSトランジスタ等を形成しない場合は、多結晶シリコン膜等を形成する必要はなく、ゲート酸化膜(この場合は、ゲート酸化膜とは呼ばないが)13をエッチングしないで、直接ゲート酸化膜上にCVD等でシリコン酸化膜等の絶縁膜を積層するので上記の問題は発生しない。
【0016】
次にMOSトランジスタ領域Mにソース・ドレインのLDD(Lightly Doped Drain)形成用のイオン注入を行なう。このイオン注入時には、フォトダイオード領域Kにはフォトレジスト等でマスクしてイオン注入しないようにする。PMOSトランジスタの場合は、ボロンイオン(B+)等をイオン注入し、NMOSトランジスタの場合はヒ素イオン(As+)やリンイオン(P+)等をイオン注入する。{図1(b)}このイオン注入の後で不純物イオン活性化または拡散のための熱処理を行なっても良い。これらの処理によって、LDD用のソース・ドレイン15が形成される。
【0017】
次に、CVD法やPVD法により絶縁膜16を積層する。この絶縁膜16はゲート電極14の側壁絶縁膜(サイドウォール絶縁膜とも言う){図2(d)の17}となるので、絶縁膜16の厚みは側壁絶縁膜17の幅によって決定されるが、概ね200nm?500nmの厚みである。絶縁膜16は、たとえばシリコン酸化膜(SiOx膜)、シリコン酸窒化膜(SiOxNy膜)、あるいはシリコン窒化膜(SiNy膜)である。{図1(c)}絶縁膜16の積層後、緻密化用に熱処理を行なうこともできる。シリコン酸化膜(SiOx膜)の場合は、たとえばSiH_(4)およびO_(2)の化学気相反応により形成することができる。
【0018】
絶縁膜16を形成後、フォトダイオード領域Kおよび絶縁膜16を残したい領域にフォトレジスト膜でマスキングして、MOSトランジスタ領域Mにおける絶縁膜16を異方性エッチングでエッチングする。この結果ゲート電極14の側壁に側壁絶縁膜(サイドウォール絶縁膜)17が形成される。(尚、酸化膜の場合は、側壁酸化膜(サイドウォール酸化膜)という。)マスキングしたフォトレジスト膜を除去した後、MOS領域および所望の場所にソース・ドレイン形成用の高濃度の不純物イオン(P型またはN型)をイオン注入する。このとき、フォトダイオード領域Kおよびイオン注入したくない領域はフォトレジスト膜でマスキングすることが望ましい。特にフォトダイオード領域K(この領域をカバーしている絶縁膜16も含む)にはN型不純物イオンをイオン注入しないようにする。また、P型不純物イオンについてもフォトダイオード領域Kにおいてゲート酸化膜13の下のシリコン半導体にはイオン注入しないようにすることが望ましい。これらのイオン注入およびその後の熱処理により、P型またはN型のソース・ドレイン18が形成される。イオン注入後熱処理前にフォトダイオード領域K等をマスキングしていたフォトレジスト膜は除去する。{図2(d)}
【0019】
次にフォトダイオード領域Kにおいて、絶縁膜16およびゲート酸化膜13を通して半導体基板表面およびその近傍にP型不純物イオンであるボロン(B+)をイオン注入する。このイオン注入によって、シリコン半導体基板内の表面付近にイオン注入層19が形成される。このとき、MOSトランジスタ領域Mやイオン注入をしたくない領域はフォトレジスト膜等でマスキングしておく。このイオン注入において、イオン注入の濃度ピーク(いわゆる、イオン注入の飛程)は絶縁膜16およびゲート酸化膜13内に存在し、かつシリコン半導体基板11内にもイオン注入されるようにする。この結果、シリコン半導体基板11におけるP型不純物(B)濃度は、シリコン半導体基板11の表面(ゲート酸化膜13とシリコン半導体基板11との界面)で最も高くなり、そのP型不純物濃度を10^(19)/cm^(3)?10^(17)/cm^(3)とし、かつイオン注入時のP型不純物イオンの深さを0.2μm以下とする。イオン注入したBの活性化用熱処理は900℃以上の温度で30分間行なえば良く、また10^(19)/cm^(3)以下の不純物濃度にすれば900℃以上の温度で30分間の熱処理によりイオン注入時に生じるダメッジや結晶欠陥も充分回復することができる。(尚、イオン注入量が多いと活性化用およびダメッジ回復用熱処理温度を高く(または長く)する必要がある。)従って、上記の条件を満足すればpn接合深さが0.3μm以下で、キャリアの消滅サイトとなる欠陥等の殆どないp型拡散領域を実現できる。10^(19)/cm^(3)を越える不純物濃度の場合にはイオン注入時の結晶欠陥を回復するには900℃以上の温度で30分間以上の熱処理が必要となり、またpn接合の深さも0.3μm以上となるので望ましくない。また、10^(17)/cm^(3)未満の表面濃度の場合は、活性化熱処理後の不純物表面濃度は5×10^(16)/cm^(3)未満となるので、拡散後のp型不純物領域の抵抗が大きくなりすぎるので望ましくない。尚、MOSトランジスタ領域Mにはフォトダイオード形成用のイオン注入は行なわない。MOSトランジスタ領域Mには、側壁絶縁膜17以外の絶縁膜16は既に除去されているので、フォトレジスト膜等でマスキングして、イオン注入時にMOSトランジスタ領域Mにイオン注入しないようにする。{図2(e)}
【0020】
図3はゲート酸化膜13を20nm、絶縁膜16にCVD(化学的気相成長)法によるシリコン酸化膜を300nm形成し、900℃30分間窒素雰囲気下で緻密化処理をした後、ボロンイオン(B+)を加速エネルギー60keVでドーズ量1.5×10^(16)/cm^(2)イオン注入した直後のB不純物濃度プロファイルを示す。シリコン基板表面(シリコン基板11とゲート酸化膜13との界面)のB濃度は約10^(19)/cm^(3)であり、イオン注入深さは0.20μmである。これを900℃30分間窒素雰囲気下で熱処理した後のB不純物濃度プロファイルが図4である。シリコン酸化膜(ゲート酸化膜13+絶縁膜16)内のB不純物濃度は余り変化がないが、シリコン基板内ではBが拡散し、シリコン基板表面のB濃度は2×10^(18)/cm^(3)で、B拡散層の深さ(pn接合深さ)は0.29μmとなる。」

「【0025】
以上説明した様に、本発明は、0.3μm以下の浅い接合を有し紫外線に対して受光感度を高めた受光素子に関するもので、LDDゲート構造を持つMOSトランジスタプロセスを利用して作製することができる。フォトダイオード領域において、シリコン半導体基板上にゲート酸化膜およびLDD用ゲート電極膜のサイドウォール絶縁膜形成用絶縁膜を形成し、これらの絶縁膜を通して、絶縁膜内に不純物ピークを持つとともに半導体基板内に達するようにP型イオン注入を行なう。半導体基板表面の不純物濃度は10^(19)/cm^(3)?10^(17)/cm^(3)であり、かつイオン注入深さは0.2μm以下とする。これによって、イオン注入活性化用の熱処理後に0.3μm以下の浅い接合を有するフォトダイオードを作製できる。」

第6 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明とを対比すると、次のことがいえる。
ア 引用発明の「フォトダイオード領域」及び「トランジスタ領域」は、本願発明1の「受光素子形成領域」及び「MOSトランジスタ形成領域」に相当する。
そして、引用発明の「CMOSイメージセンサの製造方法」では、高濃度の第1の導電型(P^(++)型)多結晶シリコンなどの半導体基板200にフォトダイオード領域、トランジスタ領域を定め、素子分離膜202が形成されたエピタキシャル層201の定められた領域にそれぞれフォトダイオードとトランジスタを形成しているから、この「高濃度の第1の導電型(P^(++)型)多結晶シリコンなどの半導体基板200」及び「エピタキシャル層201」は、本願発明1の「受光素子形成領域とMOSトランジスタ形成領域とを有するシリコン基板」に相当する。

イ 引用発明の「半導体基板200上に、エピタキシャル工程にて低濃度の第1の導電型(P^(-)型)エピタキシャル層201を形成し、エピタキシャル層201の全面に、熱酸化工程で形成されたゲート絶縁膜203」を堆積させる工程と、本願発明1の「受光素子形成領域とMOSトランジスタ形成領域とを有するシリコン基板表面にMOSトランジスタのゲート酸化膜となる第一の熱酸化膜を形成する第一の工程」は、受光素子形成領域とMOSトランジスタ形成領域とを有するシリコン基板表面にMOSトランジスタのゲート酸化膜となる第一の熱酸化膜を形成する第一の工程である点で共通する。

ウ 引用発明の「導電層(高濃度の多結晶シリコン層)」を堆積する工程は、本願発明1の「前記第一の熱酸化膜上にポリシリコン膜を形成する第二の工程」に相当する。

エ 引用発明の「選択的に導電層とゲート電極204の下部以外のゲート絶縁膜203を除去し、各トランジスタのゲート電極204を形成する」工程と、本願発明1の「前記ポリシリコン膜をパターニングして、前記MOSトランジスタ形成領域に前記MOSトランジスタのゲート電極を形成する第三の工程と、前記第一の熱酸化膜のうち前記ゲート電極の下部以外の前記第一の熱酸化膜を除去する第四の工程」とを対比する。
引用発明では「選択的に導電層」を「除去し」、「ゲート電極204を形成する」から、導電層をパターニングしてゲート電極を形成するものであるといえる。
したがって、本願発明1と引用発明とは、前記ポリシリコン膜をパターニングして、前記MOSトランジスタ形成領域に前記MOSトランジスタのゲート電極を形成し、前記第一の熱酸化膜のうち前記ゲート電極の下部以外の前記第一の熱酸化膜を除去する工程を備える点で一致する。

オ 引用発明の「ゲート電極204と半導体基板200の表面に熱酸化工程を実施し、熱酸化膜を形成」する工程は、本願発明1の「前記第一の熱酸化膜が除去された前記シリコン基板表面に第二の熱酸化膜を形成する」工程に相当する。

カ 引用発明の「ゲート電極204を含む半導体基板200の全面に第1の感光膜205を塗布した後、露光及び現像工程でフォトダイオード領域が露出されるようにパターニングし、パターニングされた第1の感光膜205をマスクとして用いて露出されたフォトダイオード領域に低濃度の第2の導電型(n^(-)型)不純物イオンを注入し、第1の低濃度のn^(-)型拡散領域206を形成」する工程では、この工程の前に形成された「熱酸化膜」を除去する工程について記載されていないから、「熱酸化膜」は、フォトダイオード領域の半導体基板200の表面にそのまま残っていると認められる。
そうすると、引用発明の、この「低濃度の第2の導電型(n^(-)型)不純物イオン」の注入は、「熱酸化膜」を通して行われていると認められる。
してみると、引用発明のこの工程と、本願発明1の「前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程」とは、前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して不純物領域を形成する工程である点で共通する。

キ 引用発明の「第1の絶縁膜211」及び「絶縁膜212」は、本願発明1の「絶縁膜」に相当する。
そうすると、「半導体基板200の全面に化学気相蒸着工程にてエッチング選択比が異なる第1の絶縁膜211と第2の絶縁膜212を順に堆積」する工程は、本願発明1の「前記不純物領域の形成後に、前記第二の熱酸化膜上に絶縁膜を形成する」工程に対応する。

ク 引用発明の「第2の絶縁膜212の全面にエッチバック工程を実施し、ゲート電極204の両側面に第2の絶縁膜による側壁212aを形成し、その際、第2の絶縁膜212下部の第1の絶縁膜211は、エッチングされずに、そのまま残る」工程と、本願発明1の「前記受光素子形成領域の前記絶縁膜上にマスク層を形成した状態で異方性エッチングを行い、前記MOSトランジスタのゲート電極の側面上に前記絶縁膜からなるサイドウォールを形成するとともに前記受光素子形成領域上に前記絶縁膜を残存させる第八の工程」とを対比する。
引用発明の「第2の絶縁膜212の全面にエッチバック工程を実施し、ゲート電極204の両側面に第2の絶縁膜による側壁212aを形成し、その際、第2の絶縁膜212下部の第1の絶縁膜211は、エッチングされずに、そのまま残る」工程では、エッチバックで絶縁膜211はエッチングされずに、そのまま残るからこの、絶縁膜211が残ることは、本願発明1の「前記絶縁膜を残存させる」ことに相当する。
また、引用発明の「第2の絶縁膜による側壁212a」は、本願発明1の「前記絶縁膜からなるサイドウォール」に相当する。
そして、引用発明において「エッチバック工程を実施」することは、異方性エッチングを行うことといえるから、本願発明1と引用発明は、異方性エッチングを行い、前記MOSトランジスタのゲート電極の側面上に前記絶縁膜からなるサイドウォールを形成するとともに前記受光素子形成領域上に前記絶縁膜を残存させる工程である点で共通する。

ケ そして、引用発明の「CMOSイメージセンサの製造方法」は、本願発明1の「半導体装置の製造方法」に対応する。

コ そうすると、本願発明1と引用発明との間には、次の一致点、相違点があるといえる。

[一致点]
「受光素子形成領域とMOSトランジスタ形成領域とを有するシリコン基板表面にMOSトランジスタのゲート酸化膜となる第一の熱酸化膜を形成する第一の工程と、
前記第一の熱酸化膜上にポリシリコン膜を形成する第二の工程と、
前記ポリシリコン膜をパターニングして、前記MOSトランジスタ形成領域に前記MOSトランジスタのゲート電極を形成する工程と、
前記第一の熱酸化膜のうち前記ゲート電極の下部以外の前記第一の熱酸化膜を除去する工程と、
前記第一の熱酸化膜が除去された前記シリコン基板表面に第二の熱酸化膜を形成する工程と、
前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して不純物領域を形成する工程と、
前記不純物領域の形成後に、前記第二の熱酸化膜上に絶縁膜を形成する工程と、
異方性エッチングを行い、前記MOSトランジスタのゲート電極の側面上に前記絶縁膜からなるサイドウォールを形成するとともに前記受光素子形成領域上に前記絶縁膜を残存させる工程と、を備えることを特徴とする半導体装置の製造方法。」

[相違点1]
不純物領域を形成する工程について、本願発明1は「浅い接合を構成する不純物領域を形成する第六の工程」であるのに対して、引用発明は、対応する工程で形成されたn^(-)型拡散領域206について、「浅い接合を構成する」との特定はなされていない点。

[相違点2]
異方性エッチングについて、本願発明1は「前記受光素子形成領域の前記絶縁膜上にマスク層を形成した状態で異方性エッチングを行」うのに対して、引用発明は、「エッチバック工程を実施し」、「側壁212aを形成する」工程について、本願発明1の上記のような特定はなされていない点。

(2)相違点についての判断
事案に鑑み、上記相違点1について先に検討すると、引用発明では、「n^(-)型拡散領域206」は、トランジスタ領域のLDD構造の第2の低濃度のn^(-)型拡散領域208より深く形成されているから、浅い接合を構成する不純物領域であるとはいえない。
また、引用文献2には、閾値電圧変調方式のイメージセンサにおいて、絶縁膜を注入保護膜として、イオン注入することにより、シリコン基板の表面の浅い位置に不純物領域を形成し、短波長の青色の感度を向上させることができる旨記載されており、引用文献3には、n型領域に、絶縁膜を通してP型不純物イオンをイオン注入することにより、浅い接合を有する紫外線受光素子を形成することができる旨記載されている。
一方、引用発明は、閾値電圧変調方式のイメージセンサではなく、引用発明において、引用文献2に記載された技術を適用する動機付けはなく、また、引用発明においてn^(-)型拡散領域206の注入深さについて、紫外線受光素子に係るP型不純物イオン注入に関する技術を適用する動機付けもない。
したがって、他の相違点について判断するまでもなく、本願発明1は、当業者であっても引用発明、引用文献2及び3に記載された公知技術に基づいて容易に発明できたものであるとはいえない。

2 本願発明2及び3について、
本願発明2及び3は、本願発明1の「前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程」を含む発明であるから、本願発明1と同様の理由により、当業者であっても、引用発明、引用文献2及び3に記載された公知技術に基づいて容易に発明できたものであるとはいえない。

3 本願発明4について
本願発明4は、本願発明1の「前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程」に対応する「前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程」を備えているから、本願発明1と同じ理由により、当業者であっても、引用発明、引用文献2及び3に記載された公知技術に基づいて容易に発明できたものであるとはいえない。

4 本願発明5及び6は、
本願発明1の「前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程」もしくは、本願発明4の「前記第二の熱酸化膜を通して前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する第六の工程」を備えているから、本願発明1と同じ理由により、当業者であっても、引用発明、引用文献2及び3に記載された公知技術に基づいて容易に発明できたものであるとはいえない。

第7 原査定について
1 理由1(特許法第29条第2項)について
審判請求時の補正により、本願発明1ないし6は、「前記受光素子形成領域に不純物をイオン注入して浅い接合を構成する不純物領域を形成する」という事項を備えるものとなっており、当業者であっても、引用発明、引用文献2及び3に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
したがって、原査定の理由1を維持することはできない。

2 理由2(特許法第36条第4項第1号)について
請求項5の「前記不純物領域の前記シリコン基板の最表面における不純物濃度が10^(19)cm^(-3)以上であり、前記不純物領域の不純物濃度が10^(17)cm^(-3)以下となる前記シリコン基板表面からの深さが100nm以下であること」について、発明の詳細な説明に、
「【0028】
上記のようにして形成された受光素子形成領域PDのボロンの濃度プロファイルを図5に示す。上述のとおり、受光素子形成領域PD上の熱酸化膜7の厚さは10nm、イオン注入条件は、BF_(2),10keV,5.0×10^(13)cm^(-2)である。
【0029】
図5に示すように、シリコン最表面のボロン濃度は2×10^(19)cm^(-3)、ボロン濃度が10^(17)cm^(-3)以下となるシリコン表面からの深さは55nmであり、紫外線を高感度で検出するために必要な不純物プロファイルが実現できている。」

「【0034】
本実施形態における受光素子形成領域PDのボロンの濃度プロファイルを図6に示す。上述のとおり、受光素子形成領域PD上の熱酸化膜7の厚さは30nm、イオン注入条件はBF_(2),15keV,5.0×10^(14)cm^(-2)である。
【0035】
図6に示すように、シリコン最表面のボロン濃度は2×10^(19)cm^(-3)、ボロン濃度が10^(17)cm^(-3)以下となるシリコン表面からの深さは65nmであり、紫外線を高感度で検出するために必要な不純物プロファイルが実現できている。」
と記載されているように、発明の詳細な説明には、「前記不純物領域の前記シリコン基板の最表面における不純物濃度が10^(19)cm^(-3)以上であり、前記不純物領域の不純物濃度が10^(17)cm^(-3)以下となる前記シリコン基板表面からの深さが100nm以下」とする、熱酸化膜の厚さやイオン注入条件が記載されているから、発明の詳細な説明が、当業者が請求項5及び6に係る発明を実施することができる程度に明確かつ十分に記載されたものでないとはいえない。
したがって、原査定の理由2を維持することはできない。

第8 むすび
以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2021-05-10 
出願番号 特願2016-42297(P2016-42297)
審決分類 P 1 8・ 536- WY (H01L)
P 1 8・ 575- WY (H01L)
P 1 8・ 572- WY (H01L)
P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 田邊 顕人  
特許庁審判長 恩田 春香
特許庁審判官 小川 将之
小田 浩
発明の名称 半導体装置の製造方法  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ