• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1375317
審判番号 不服2020-15749  
総通号数 260 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-08-27 
種別 拒絶査定不服の審決 
審判請求日 2020-11-13 
確定日 2021-07-06 
事件の表示 特願2019-203064「pn接合シリコンウェーハ」拒絶査定不服審判事件〔令和 2年 3月 5日出願公開、特開2020- 36039、請求項の数(4)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、平成28年12月21日に出願された特許出願(特願2016-248384号)の一部を、令和1年11月8日に特許法第44条第1項の規定による新たな特許出願としたものであって、同日付けで上申書が提出され、令和2年8月7日付けで拒絶理由通知がされ、同年9月11日付けで手続補正がされるとともに意見書が提出され、同年10月19日付けで拒絶査定(原査定)がされ、これに対し、同年11月13日に拒絶査定不服審判の請求がされたものである。

第2 原査定の概要
原査定(令和2年10月19日付け拒絶査定)の概要は次のとおりである。

本願請求項1、3、4に係る発明は、以下の引用文献1-3に記載された発明に基づいて、その発明の属する技術の分野における通常の知識を有する者(以下、「当業者」という。)が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

引用文献等一覧
1.特表2009-532872号公報
2.特開平8-279518号公報(周知技術を示す文献)
3.特開平6-177390号公報(周知技術を示す文献)

第3 本願発明
本願請求項1-4に係る発明(以下、それぞれ「本願発明1」-「本願発明4」という。)は、令和2年9月11日付けの手続補正で補正された特許請求の範囲の請求項1-4に記載された事項により特定される発明であり、本願発明1は以下のとおりの発明である。

「【請求項1】
活性層用p型単結晶シリコン基板と、
前記活性層用p型単結晶シリコン基板の表面上に形成された厚さ50μm以下のn型シリコンエピタキシャル層と
支持基板用n型単結晶シリコン基板とを有し、
前記n型シリコンエピタキシャル層と前記支持基板用n型単結晶シリコン基板とが接合されたpn接合構造を有するシリコンウェーハであって、
前記n型シリコンエピタキシャル層は前記支持基板用n型単結晶シリコン基板のドーパント濃度よりも高く、かつ
前記pn接合シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記n型シリコンエピタキシャル層と前記支持基板用n型単結晶シリコン基板との接合界面にピークを有しないことを特徴とするpn接合シリコンウェーハ。」

なお、本願発明2は、拒絶査定されておらず、本願発明3は、本願発明1又は2を減縮した発明であり、本願発明4は、本願発明1を減縮した発明である。

第4 引用文献、引用発明等
1 引用文献1について
(1)原査定の拒絶の理由に引用された上記引用文献1には、図面とともに次の事項が記載されている。

「【0001】
本発明は、基板の製造方法に関する。より詳細には、本発明は、半導体集積回路デバイス製造のための接合技術を用いた複層基板構造形成のための方法及び構造を含む。特定の実施例においては、この接合技術に、不完全性、欠陥、及び/又は他の望ましくない特徴を実質的に有しない接合界面形成を目的とする熱処理の適用が含まれる。好適な実施例においては、熱処理により除去対象である接合対の間の界面領域から外部領域へと酸素種が移動する。しかし、本発明の適用範囲は広く、他の種類の3次元のパッケージング対象の基板に対しても使用することが可能である。例をあげると、半導体集積デバイス、光学デバイス、圧電デバイス、フラットパネル・ディスプレー、微小電気機械システム(MEMS)、ナノテクノロジー構造体、センサー、アクチュエータ、太陽電池、生物学的・生物医学的デバイス等である。」

「【発明が解決しようとする課題】
【0007】
以上より、コストパフォーマンスが良く、効率性が高い大規模基板の製造技術が望まれている。
【課題を解決するための手段】
【0008】
本発明は、基板の製造方法に関する技術に関する。より詳細には、半導体集積回路デバイスの製造を目的とする、接合技術を適用した多層基板構造を形成するための方法及び構造を含む技術を提供する。特定の実施例においては、このような接合技術には、不完全性、欠陥及び/又は他の望ましくない特徴を実質的に有しない接合界面の構築のための熱処理の使用も含まれる。好適な実施例では、熱処理により除去対象である接合対の間の界面領域から外部領域へと酸素種が移動する。しかし、本発明の適用範囲は広く、他の種類の3次元のパッケージング対象の基板に対しても使用することが可能である。例をあげると、半導体集積デバイス、光学デバイス、圧電デバイス、フラットパネル・ディスプレー、微小電気機械システム(MEMS)、ナノテクノロジー構造体、センサー、アクチュエータ、太陽電池、生物学的・生物医学的デバイス等である。
・・・
【0010】
代替的な特定の実施例においては、本発明は、例えば直接シリコン接合構造のように、シリコン・オン・シリコン基板構造を提供する。この構造には、第1表面領域を有する第1シリコン基板(例:シリコンウェーハ)が含まれる。単結晶半導体材料層は第1表面領域を覆うように転写される。好適な実施例においては、単結晶半導体材料層の厚さは約1ミクロン以下で、第1シリコン基板の第1表面領域に面する第2表面領域を有する。第1表面領域と第2表面領域間において、この構造はエピタキシャル形成した界面領域を含む。また、この構造は、単結晶半導体材料と第1シリコン基板を電気的結合するためのエピタキシャル形成した界面領域を特徴付ける1層から5層の単分子層を有する。」

「【発明を実施するための最良の形態】
【0014】
本発明は、基板の製造技術に関する。とりわけ、半導体集積回路デバイスの製造時に適用される接合技術を用いた多層基板構造形成を目的とする方法及び構造も本発明は提供する。この接合技術には、特定の実施例において、不完全性、欠陥、及び/又は他の望ましくない特徴を実質的に有しない接合界面を形成する熱処理の使用が含まれる。好適な実施例においては、熱処理により除去対象である接合対の間の界面領域から外部領域へと酸素種が移動する。しかし、本発明の適用範囲は広く、他の種類の3次元のパッケージング対象の基板に対しても使用することが可能である。例をあげると、半導体集積デバイス、光学デバイス、圧電デバイス、フラットパネル・ディスプレー、微小電気機械システム(MEMS)、ナノテクノロジー構造体、センサー、アクチュエータ、太陽電池、生物学的・生物医学的デバイス等である。
【0015】
本発明の実施例における、シリコン・オン・シリコン基板製造時に基板を接合する手順100を図1に示した。手順は以下の通りである。
1. 処理を開始する(ステップ101)。
2. 第1表面領域、切削領域、及び第1表面領域と切削領域との間に位置する除去対象の材料層を有する第1シリコン基板を準備する(ステップ103)。
3. 第2表面領域を有する第2シリコン基板を準備する(ステップ105)。
4. 第1シリコン基板の第1表面領域と第2シリコン基板の第2表面領域を接合する(ステップ107)。
5. 第1シリコン基板と第2シリコン基板の間に酸素種を含む1次特性を有する界面領域を形成する(ステップ109)(実施例によっては、界面の形成と接合処理を同時、並行、又は続けて行うことが可能である(ステップ107))。
6. 第1シリコン基板から材料層を切除する(ステップ108)。第2シリコン基板は、材料層に接着されたままである。
7. 界面領域(特定の実施例における第1及び第2シリコン基板を含む)に熱処理を加える(ステップ111)。界面領域に2次特性を形成するため、少なくとも第1温度幅内の第1温度から第2温度幅内の第2温度に温度を上昇させる(ステップ113)。
8. 界面領域に、大きさ約10ミクロン以上の1つ以上のボイドの実質的な生成を防ぐ(ステップ115)。
9. 界面領域で実質的な結晶シリコン材料を形成するため、界面領域から外部領域へ酸素種を移動させる(ステップ116)。
10. 1つの基板部上に対し少なくとも1つの集積回路デバイスの形成を目的とする、1つ以上の工程を適用し、少なくとも1つの基板部を処理する(ステップ117)。
11. 必要に応じて、他のステップを実行する(ステップ118)。
12. 「停止」で処理を終了する(ステップ119)。
【0016】
本発明の実施例においては、この方法は上記の一連の手順を取る。本発明の実施例においては、図のように、シリコン・オン・シリコン接合構造を形成する手法を含む手順を組み合わせる方法を取る。好適な実施例では、この方法では界面領域に1つ以上のボイドの生成を防ぎつつ、接合を強固にする目的で熱処理が実施される。好適な実施例においては、界面領域で結晶性シリコン構造を形成するため、接合部対の間の界面領域から酸素種が移動及び/又は拡散するよう、この方法では熱処理が用いられる。請求項の記載から逸脱することのない限り、ステップを追加したり、1つ以上のステップを削除したり、1つ以上のステップを異なる順序で実施する選択肢もある。本方法については、本明細書において、後により詳細に説明する。
【0017】
図2から図10にかけては、本発明の実施例における、層転写基板上に集積回路を製造する方法を簡略化して示した。これらの図は単なる概略であり、本発明の請求項の範囲を制限するものではない。当業者は、他のヴァリエーション、修正、代替選択肢を考案しうる。図のように、この方法を適用すると、半導体基板200、例えばシリコン、ゲルマニウム、シリコン-ゲルマニウム合金、ガリウムヒ素、任意のIII族又はV族の材料、その他の生成が可能である。特定の実施例によっては、半導体基板を単独の一様な材料から生成することも、複数の層を組み合わせて形成することも可能である。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【0018】
好適な実施例においては、基板200は半導体材料層205及び表面領域207を有する。特定の実施例では、半導体材料層を規定する基板内に、基板はまた切削面203(複数個の分子、沈着した金属、又はこれらの組み合わせ等)を有する。特定の実施例においては、半導体材料層は結晶性シリコン(例:単結晶シリコン)で、被膜エピタキシャルシリコン層を含む。特定の実施例では、シリコン表面領域207は、二酸化ケイ素といった酸化薄層を有する。特定の実施例によれば、二酸化ケイ素は5nm以下の厚みを有する。実施例に応じて、酸化ケイ素は二酸化ケイ素、一酸化ケイ素、シリコン過剰酸化物、ケイ酸、(SiO_(x))種のいずれか、又はこれらの組み合わせ物といった形態を取る。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【0019】
実施例に応じて、切削領域の形成には様々な技術が適用される。つまり、注入粒子、沈殿層、拡散材料、パターン領域、又はその他の技術を適切に組み合わせて切削領域を形成する。特定の実施例においては、この方法では、半導体基板の最上面から、所定深さまで注入処理によりドナー基板と呼ぶことも可能な所定のエネルギー粒子を導入する。この深さは、材料の「薄膜」と呼ばれる半導体材料領域層の厚みの決定要因となる。特定の実施例においては、単結晶シリコンウェーハに高エネルギー粒子を注入する際は、様々な技術を用いることができる。これらの技術には、Applied Materials,Inc.他製造のビームラインイオン注入装置を使用したイオン注入が含まれる。あるいは、特定の実施例においては、プラズマ浸漬イオン注入(PIII)技術、イオンシャワー法その他の非量産特殊技術(例:完全質量分離、不完全質量分離)を使用して注入が実施され、比較的大きな表面領域に対してとりわけ有効である。こうした技術を組み合わせて適用することも可能である。当然、使用される技術は用途に依存する。
・・・
【0024】
図3に示した通り、この方法には、半導体基板の表面領域と、第1処理基板301との接合工程300が含まれる。特定の実施例においては、処理基板もまた、単結晶シリコンのような、実質的に結晶性を示す好適な材料で形成される。つまり、特定の実施例では、処理基板をシリコンウェーハ、エピタキシャルシリコンウェーハ、無欠陥ウェーハ(例:被水素中高温処理、被アルゴン中高温処理、MEMC Electronic Materials,Inc.製のMDZTM製品)又はその他結晶性材料(絶縁体基板上の層転写シリコンを含む)から製造することも可能である。実施例によっては、窒素ドープ基板その他を含む場合、処理基板がドープされることも(例:P型、N型)、ドープされないこともある。当然、他の処理基板材料を使用することも可能である。好適な実施例においては、シリコンウェーハはシリコン表面領域303(審決注:「301」は誤記と認定した。)を有する。特定の実施例において、シリコン表面領域は二酸化シリコンのような酸化薄膜を有し得る。好適な実施例では、二酸化ケイ素の厚さは5nm以下である。実施例に応じて、酸化ケイ素は二酸化ケイ素、一酸化ケイ素、シリコン過剰酸化物、ケイ酸、又はこれらの化合物といった形態を取る。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【0025】
好適な実施例においては、第1処理基板は表面領域303(審決注:「305」は誤記と認定した。)を有し、基板200上の表面領域207と結合又は接合される。この図における参照番号は他の図においても使用されているが、本発明の請求項の範囲を制限するものではない。結合処理の詳細については、この明細書において、後により詳細に説明する。
・・・
【0032】
図4に示した通り、この方法には、半導体材料層が第1処理基板に結合されたままで、基板から半導体材料層を分離するために切削面の所定部分に与えられたエネルギー401を使用して、制御された切削動作を開始する処理が含まれる。実施例によっては、複数のヴァリエーションがあり得る。例えば、処理基板に接着したドナー基板から材料層を選択的に除去するため、伝導切削面を使用した制御下にある切削処理を施すこともある。切削処理の代替技術を用いることもできる。このような技術には、カリフォルニア州Santa ClaraにあるSilicon Genesis Corporation社のNanocleave(商標)、フランス国Soitec SA社のSmartCut(商標)、日本国東京のキヤノン株式会社のEltran(商標)その他が含まれるが、これに限定されない。特定の実施例によれば、この方法の後、処理基板に材料層を設けた半導体ドナー基板の残りの部分を取り除く。
【0033】
図5に示した通り、この方法では、好適な実施例においては、被覆材料層205を含む処理後の処理基板500が生成される。特定時の実施例においては、材料層は、2つの構造間で電気結合させるシリコン・オン・シリコン接合を用いて処理基板上に形成される。図のように、材料層には切削表面領域501が含まれる。接合基板構造体は互いに接合されているが、集積回路処理には好適ではない。つまり、接合基板構造体を恒久的に接合するのに、少なくとも、高速熱処理技術及び/又はファーニスアニーリングを施す必要がある。これらの処理については、この明細書において、後により詳細に説明する。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【0034】
図6に示した通り、この方法には界面領域601に熱処理を加える手法も含まれる。この熱処理は、少なくとも約100℃から200℃の第1温度幅内の第1温度から、少なくとも約800℃以上の第2の温度幅内の第2温度まで上昇させるようにする。好適な実施例においては、界面領域で第2特性を形成するよう、熱処理においては所要時間約2秒以下で第1温度から少なくとも第2温度に温度を上昇させる。特定の実施例においては、所要時間が1秒未満の場合もある。実施例によっては、熱処理は好適な高速熱処理、高速熱アニーリング、レーザー照射による高速熱処理、その他の形態を取り得る。特定の実施例では、熱処理において単色光源を用いて材料層及びシリコン処理基板を照射することもある。照射技術については、この明細書において、後により詳細に説明する。
・・・
【0037】
好適な実施例においては、界面領域は高温熱処理され、界面領域からは酸化物種が実質的に除去される。実施例によっては、この処理には、より高速な熱処理及び/又はファーニスアニーリング技術を使用することができる。つまり、特定の実施例においては、シリコン材料層とシリコン基板との間の接合部には二酸化ケイ素又はその他の酸化物は存在しない。特定の実施例によれば、界面は材料層とシリコン基板とを電気結合するのが望ましい。実施例によっては、界面は非常に薄い酸化被膜を有し、その厚さは約10nm以下である。特定の実施例では、この薄い酸化被膜は、シリコン材料層とシリコン基板との間で一定の抵抗を有する。特定の実施例においては、抵抗率は周囲のバルク基板(例:結晶性シリコン)の約10倍未満とする。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【0038】
より好適な実施例においては、シリコン・オン・シリコン基板部材上で不活性ガス又は還元ガスを使用して熱処理が行われる。特定の実施例においては、このガスは酸化物種を実質的に含まない。この熱処理には、界面領域が第1特性から第2特性に遷移するよう、界面領域に熱処理を施す過程も含まれる。第2特性においては、酸化シリコン材料を含まず、単結晶シリコン材料層と処理シリコン基板との間でエピタキシャル再成長によりシリコンエピタキシャル材料が形成される。好適な実施例においては、単結晶シリコン材料層を処理シリコン基板に電気的に結合させるため、エピタキシャルシリコン材料を生成させる熱処理の間に界面領域に複数のボイドが生じないようにする。特定の実施例においては、特性においてエピタキシャル成長の大部分が、又は実質的に単結晶である。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【0039】
特定の実施例において、熱処理は、単結晶シリコン材料層と処理基板の結合層をアルゴン、水素、又はアルゴン・水素含有ガス雰囲気に約1000℃より高温(実施例によってはこれより若干低い場合もある)で曝露する過程から成る。本発明の特定の実施例においては、アルゴン、水素、窒素その他の化合物を使用することも可能である。特定の実施例では、熱処理により、界面領域内の酸素種が基板部材の一つ以上の部位を経て界面領域の外に拡散される。好適な実施例においては、酸素は接合基板部材の外側に拡散される。界面領域は特性において、酸化物材料から結晶性シリコン材料に変化し、シリコン材料層と処理基板とを電気的に結合する際により力を発揮する。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【0040】
図7に、シリコン基板301とシリコン材料の被膜層205を示す。この図は単なる例であり、本発明の請求範囲を制限するものではない。当業者は、他のヴァリエーション、修正、代替選択肢を考案しうる。シリコン材料層とシリコン基板との間には、前述の通り、薄い酸化膜701が存在する。特定の実施例においては、薄い酸化膜は折れ線750で示した濃度を有する。図では、縦軸が酸素種の濃度を、横軸は空間位置を示す。図のように、空間位置は、材料層の表面領域からシリコン基板の裏側方向への厚みに沿って示される。図のように、シリコン材料層とシリコン基板との間の界面領域で酸化物材料は高濃度を示している。高酸素界面層は熱処理により消失し、シリコンはエピタキシャル成長するため、界面は高結晶品質かつ高導電率となる。
・・・
【0042】
特定の実施例では、図8に示した通り、この方法においては界面領域を含むシリコン材料層及びシリコン基板に熱処理を施す。この図は単なる例であり、本発明の請求項の範囲を制限するものではない。当業者は、他のヴァリエーション、修正、代替選択肢を考案しうる。図のように、特定の実施例においては、折れ線850で示したように、一般にアルゴン及び/又は水素環境下で行われる高温アニーリングにより、基板から酸化物材料を除去する。図に示したように、特定の実施例では、界面領域601(審決注:「801」は誤記と認定した。)はこの段階で結晶性シリコン材料であり、材料層をシリコン基板に結合させている。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【0043】
例として、図8Aにこの例に係る処理の詳細の算出結果を示す。この例においては、アルゴン熱処理が用いられ、接合界面に存在していた酸素は拡散により表面から除去される。拡散率は、1200度Cにおける結晶性酸化ケイ素の拡散率及び固溶度からFickの拡散の法則により算出する。読者のために、Fickの法則を以下に示す。Flux(in atoms/cm^(2) second)=Do(T)(dC/dz) C:酸素濃度 Do(T):シリコン内の酸素拡散係数 勾配を算出するため、拡散を目的とする酸素濃縮作用は界面境界で固体溶解限界Cs(T)と一致し、結晶表面ではゼロとなる。したがって、微分係数はCs(T)/膜の厚さに単純化される。図に示したように、算出された酸素のフラックスは7.24E+12atoms/cm^(2)/sで、13分間に200nmのシリコン膜から5.5E+15atom/cm^(2)の酸素原子を含む5nmのSiO_(x)層(x=0.5)を除去することができる。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【0044】
図8Bに示したように、エピタキシャル形成界面領域であり、単結晶特性を有する基板301は処理基板である。特定の実施例においては、処理基板は無欠陥のシリコン基板で、酸化沈殿物、ボイド、集合体であるボイド状欠陥(COP)、その他の欠陥を実質的に有しない。特定の実施例においては、無欠陥基板の酸素濃度は約0.5から約3E18atoms/cm^(3)以下である。処理基板の被膜は単結晶材料層205で、処理基板に層転写される。特定の実施例では、単結晶材料層(シリコンを使用可能)と処理基板との間には第1酸化物含有界面領域853が存在する。特定の実施例においては、第1酸化物含有界面は、接合のため、処理基板の片面もしくは両面、又は材料層上に酸化物材料から生成される。特定の実施例では、第1界面領域は約5nm以下とすることが可能な第1層を有する。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【0045】
特定の実施例においては、この熱処理を施すと、酸化物材料が単結晶シリコンに変化する。特定の実施例では、この変化は2つの界面領域(矢印参照)の各々から中央領域に向かって起こる。2つの領域が変化すると、結果的に異なる結晶方位を有し得る結晶化シリコンで界面851が生成される。特定の実施例においては、生成された界面は、材料層と処理基板を電気的に結合させているシリコン材料の約1?5層の単分子層を有する。実施例によっては、上側の界面領域855は下側の界面領域857よりも高速で移動する。これは、特定の実施例においては、上側の界面領域の固体領域855は下側よりも薄く、この固体領域により、材料層を通過して外側の領域(固体領域外)へと、界面領域853から酸素種が拡散されるためである。当然、他のヴァリエーション、修正、代替選択肢もあり得る。」

「【0057】
我々は、面方位が(100)で、アルゴンアニーリングされた無欠陥の処理ウェーハのサンプルを準備した。シリコン材料の薄層は、制御された切削処理を適用して処理基板に層転写された。シリコンの薄層は、面方位が(100)の単結晶シリコンで、アルゴンアニーリングにより無欠陥となり、続く熱処理において球状化が起こらないよう45度回転された形で接合された。2つの材料間の結合には、プラズマ励起による接合方法を用いた。接合された基板の各表面領域には、酸化薄層を施した。材料の薄層は、水素が注入されたシリコン基板を用いて形成した。切削後は、酸素種が入り込む可能性があるゲッタリングサイトその他の欠陥を除去するために、切削面を平滑化した。接合及び切削された基板を約1200℃で約1時間、水素種を用いてアニーリングした。後に示すが、本発明の実施例においては、シリコン・オン・シリコン接合構造を形成するため、界面領域の酸素種を除去した。当然、他のヴァリエーション、修正、代替選択肢もあり得る。
【0058】
図10は、プラズマ接合されたシリコン(100)基板と、45度で接合した切削(100)膜との界面層のTEM(透過電子顕微鏡)像である。切削膜の厚さは約200nmであった。SiO_(x)層は、2つのシリコン内面にわたり約5.6nmの厚さの連続層として明瞭に見える。この実験では、接合基板領域間の界面に存在する酸素種を低減及び/又は除去するために、我々は切削基板をアニーリングした。詳細については、この例において、後により詳細に説明する。
【0059】
図11は、本発明の実施例において、高温アニーリング処理した同様の切削膜の顕微鏡像である。図のように、1時間1200℃でその場(in-situ)水素アニーリングを行った後、シリコン膜を約90nm除去して平滑化処理後、約5.5nmの界面酸素が消失している。平滑化処理により、表面において酸素の拡散を妨げるゲッタリングサイト又はトラッピングサイトが表面に生成しない。切削及び平滑化された膜は、原子間力顕微鏡で2μm×2μmの精度で測定した場合に面粗さが約1.5オングストローム以内である。図11の透過電子顕微鏡像からは、界面酸素が完全に除去され、結晶性構造においては界面シリコンが固体相でエピタキシャル再成長していることを示している。
【0060】
界面から酸素種をさらに除去するため、我々は通常SIMSと呼ばれる二次イオン質量分析用のサンプルを準備した。図12及び図13(それぞれ図10及び図11に対応)に示したように、二次イオン質量分析法(SIMS)を用いて酸素濃度を測定した。縦軸の酸素濃度(atoms/cm^(3))に対して深さの関数が、横軸に沿って折れ線で示されている。図12の切削サンプルでは、2.1E15cm^(-2)の酸素濃度は、x=0.17の化学量論組成SiO_(x)と一致する。一方、図13からは、界面酸素が完全に除去されていることが読み取れる。この実験結果は、特定の実施例におけるこの方法の効果を証明している。」

【図1】?【図8】、【図8B】は、以下のとおりのものである。


(2)上記記載から、引用文献1には、次の技術的事項が記載されているものと認められる。
ア 引用文献1に記載された「本発明の実施例における、層転写基板上に集積回路を製造する方法」に関するシリコン・オン・シリコン基板構造の形成手法は、以下のとおりのものであること。
「半導体材料層205及び表面領域207を有するシリコン半導体基板200の表面領域と、第1処理基板301の表面領域303との接合工程300がなされ、
半導体材料層205は単結晶シリコンで、被膜エピタキシャルシリコン層を含み、
シリコン表面領域207は、二酸化ケイ素といった酸化薄層を有し、
前記第1処理基板301は、シリコンウェーハであり、ドープされることも(例:P型、N型)、ドープされないこともあり、シリコン表面領域303は二酸化シリコンのような酸化薄膜を有し、
半導体材料層205が第1処理基板301に結合されたままで、シリコン半導体基板200から半導体材料層を分離するために、切削動作がされ、
被覆材料層205を含む処理後の処理基板500が生成され、
界面領域601を含むシリコン材料層205及び第1処理基板301に熱処理が加えられ、界面領域からは酸化物種が実質的に除去されること。」

イ 引用文献1に記載されたシリコン・オン・シリコン基板構造の形成手法では、上記アのとおり、「半導体材料層205が第1処理基板301に結合されたままで、シリコン半導体基板200から半導体材料層を分離するために、切削動作がされ、被覆材料層205を含む処理後の処理基板500が生成され」るところ、シリコン半導体基板200は、切削動作により除去されるといえるから、当該「シリコン・オン・シリコン基板構造」は、半導体材料層205と、第1処理基板301とを有するものである。

ウ 引用文献1に記載されたシリコン・オン・シリコン基板構造の形成手法では、上記アのとおり、「半導体材料層205及び表面領域207を有するシリコン半導体基板200の表面領域と、第1処理基板301の表面領域303との接合工程300がなされ、半導体材料層205は単結晶シリコンで、被膜エピタキシャルシリコン層を含」むものであるから、当該「シリコン・オン・シリコン基板構造」は、半導体材料層205と第1処理基板301とが接合された接合構造を有するものである。

エ 引用文献1に記載されたシリコン・オン・シリコン基板構造の形成手法では、上記アのとおり、「界面領域601を含むシリコン材料層205及び第1処理基板301に熱処理が加えられ、界面領域からは酸化物種が実質的に除去される」ものであるから、当該「シリコン・オン・シリコン基板構造」において、シリコン材料層205と第1処理基板301との界面領域601からは酸化物種が実質的に除去されていること。

(3)上記(1)、(2)から、上記引用文献1には、次の発明(以下、「引用発明」という。)が記載されていると認められる。

「半導体材料層205と、第1処理基板301とを有し、
半導体材料層205と第1処理基板301とが接合された接合構造を有するシリコン・オン・シリコン基板構造であって、
半導体材料層205は単結晶シリコンで、被膜エピタキシャルシリコン層を含み、
前記第1処理基板301は、シリコンウェーハであり、ドープされることも(例:P型、N型)、ドープされないこともあり、
半導体材料層205と第1処理基板301との界面領域601からは実質的に酸化物種が除去されているシリコン・オン・シリコン基板構造。」

2 引用文献2について
原査定の拒絶の理由で、周知技術を示す文献として提示された上記引用文献2には、図面とともに次の事項が記載されている。

「【0001】
【産業上の利用分野】この発明はIGBT用半導体基板および張り合わせによるIGBT用半導体基板の作製方法に関する。
【0002】
【従来の技術】絶縁ゲート型バイポーラ・トランジスタ(IGBT:Insulated Gate Bipolar Transistor)は、MOSFETの高入力インピーダンス特性と、バイポーラ・トランジスタの低飽和電圧特性とを合わせ持った素子である。このIGBT用半導体基板にはP^(+)-N^(-)基板が使用されている。
【0003】すなわち、図6に示すように、従来のIGBT用の半導体基板は、P^(+)半導体基板61の表面に、まず、N^(+)層62を所定の厚さにエピタキシャル成長させ、次に、この上にさらにN^(-)層63を例えば100μm程度の厚さにまでエピタキシャル成長させて形成している。
【0004】
【発明が解決しようとする課題】しかしながら、このようなIGBT用の半導体基板は、その製造(エピタキシャル成長)に長時間を要し、かつ、高コストとなっていた。また、厚いエピタキシャル層のために基板自体が大きく反ってしまうという不具合が生じていた。また、その厚さばらつきも大きくなっていた(±5%)。
【0005】そこで、発明者は、上記課題を解決すべく検討を重ねた結果、IGBT用半導体基板を張り合わせによって形成することを案出した。この方法によれば、製造のコスト・時間を削減することができ、かつ、その反りを低減することもできる。」

「【0011】
【実施例】以下図面を参照してこの発明の実施例を説明する。図1は、第1の実施例に係る張り合わせ方法を示す模式的断面図である。・・・
【0012】図2はこの発明の第2実施例を示している。この実施例では、N^(-)シリコンウェーハ21とP^(+)シリコンウェーハ22とを準備する。P^(+)シリコンウェーハ22の表面には所定の厚さ(10μm)のN^(+)層23をエピタキシャル成長させておく。そして、このN^(+)層23とN^(-)シリコンウェーハ21の鏡面とを重ね合わせ、所定の条件でこれらのシリコンウェーハ21,22同士を張り合わせる。さらに、所定の熱処理・研削を行い、張り合わせによるIGBT用半導体基板を製造する。なお、シリコンウェーハの張り合わせ面にHF(希フッ酸)処理を施すことにより、張り合わせ雰囲気中のボロンの影響による抵抗値の変化をさけることができる。」

図2、6は、以下のとおりのものである。


したがって、上記引用文献2には、以下の技術的事項が記載されていると認められる。

「IGBT用半導体基板であって、
N^(-)シリコンウェーハ21とP^(+)シリコンウェーハ22とを準備し、
P^(+)シリコンウェーハ22の表面に厚さ10μmのN^(+)層23をエピタキシャル成長させ、
そして、このN^(+)層23とN^(-)シリコンウェーハ21の鏡面とを重ね合わせ、所定の条件でこれらのシリコンウェーハ21,22同士を張り合わせ、
さらに、所定の熱処理・研削を行うことで製造された、張り合わせによるIGBT用半導体基板。」

3 引用文献3について
原査定の拒絶の理由で、周知技術を示す文献として提示された上記引用文献3には、図面とともに次の事項が記載されている。

「【0001】
【産業上の利用分野】本発明は、縦型のバイポーラトランジスタの表面上にMOS構造を有する絶縁ゲート型バイポーラトランジスタ (以下IGBTと略す) の製造方法に関する。」

「【0002】
【従来の技術】電圧駆動できると共にオン抵抗の小さい電力用スイッチング素子としてIGBTが多く用いられるようになった。図2はIGBTの断面構造を示し、p^(+ )コレクタ層3の上にn^(+ )バッファ層2を介して積層されたn^(- )層1の表面層に選択的にp層4が形成され、そのp層4の表面層に選択的にn^(+ )エミッタ層5が形成されている。そしてp層4のn^(- )層1とn^(+ )層5にはさまれた部分の上にゲート絶縁膜6を介してゲート電極7が設けられ、またp^(+) 層3に接触するコレクタ電極8、n^(+ )エミッタ層5とp層4に共通に接触するエミッタ電極9がそれぞれ設けられる。」

「【0009】
【実施例】以下、図2、図3と共通の部分に同一の符号を付した図を引用して本発明のいくつかの実施例について述べる。
実施例1:図1(a) に示すように、n形、抵抗率200 Ω・cm、厚さ300 μmのシリコンFZウエーハ10とp形、抵抗率0.01Ω・cm、厚さ400 μmのシリコンウエーハ3を用意した。次にシリコンウエーハ3の上にn形、抵抗率0.1Ω・cm、厚さ10μmのn^(+ )層2をエピタキシャル成長させた〔図1(b) 〕。そしてこの2枚のウエーハを重合わせ、清浄な雰囲気中で1000℃近くに加熱して接着させた〔図1(c)〕。このはり合わせ技術の際の取扱いやすさのため、厚さ300 μmのn形ウエーハ10を用いたが、必要なn^(- )層1の厚さ200 μmにするため、ウエーハ10の表面を100 μmラップポリッシュした〔図1(d) 〕。このはり合わせウエーハを用いて図2に示す構造のIGBTを従来と同じ工程により製造した。
・・・」

図1、2は、以下のとおりのものである。


したがって、上記引用文献3には、以下の技術的事項が記載されていると認められる。

「はり合わせウェーハであって、
n形、抵抗率200 Ω・cm、厚さ300μmのシリコンFZウエーハ10とp形のシリコンウエーハ3を用意し、次にシリコンウエーハ3の上にn形、抵抗率0.1Ω・cm、厚さ10μmのn^(+ )層2をエピタキシャル成長させ、そしてこの2枚のウエーハを重合わせ、加熱して接着させ、必要なn^(- )層1の厚さ200 μmにするため、ウエーハ10の表面を100 μmラップポリッシュして形成したものであり、
p^(+ )コレクタ層3の上にn^(+ )バッファ層2を介して積層されたn^(- )層1の表面層に選択的にp層4が形成され、そのp層4の表面層に選択的にn^(+ )エミッタ層5が形成され、p層4のn^(- )層1とn^(+ )層5にはさまれた部分の上にゲート絶縁膜6を介してゲート電極7が設けられ、またp^(+) 層3に接触するコレクタ電極8、n^(+ )エミッタ層5とp層4に共通に接触するエミッタ電極9がそれぞれ設けられるIGBTを製造するのに用いられる、はり合わせウェーハ。」

第5 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明とを対比すると、次のことがいえる。
ア 引用発明における「半導体材料層205」は、「単結晶シリコンで、被膜エピタキシャルシリコン層を含」むから、本願発明1の「n型シリコンエピタキシャル層」に対応し、両者は、「シリコンエピタキシャル層」である点で共通する。
引用発明における「第1処理基板301」は、「シリコンウェーハであり」、また、「半導体材料層205」を支持していることは明らかであるから、本願発明1における「支持基板用n型単結晶シリコン基板」に対応し、両者は、「支持基板用シリコン基板」である点で共通する。

イ 引用発明の「シリコン・オン・シリコン基板構造」は、「半導体材料層205と第1処理基板301とが接合された接合構造を有する」ものであるところ、本願発明1の「pn接合シリコンウェーハ」に対応し、「シリコンウェーハ」である点で共通する。
したがって、本願発明1と引用発明とは、「前記シリコンエピタキシャル層と前記支持基板用シリコン基板とが接合された接合構造を有するシリコンウェーハ」である点で共通する。

ウ 引用発明は、「半導体材料層205と第1処理基板301との界面領域601からは実質的に酸化物種が除去されている」ものであるから、本願発明1と引用発明とは、「前記シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記シリコンエピタキシャル層と前記支持基板用シリコン基板との接合界面にピークを有しない」点で共通する。

エ したがって、本願発明1と引用発明との間には、次の一致点、相違点があるといえる。

<一致点>
「シリコンエピタキシャル層と
支持基板用シリコン基板とを有し、
前記シリコンエピタキシャル層と前記支持基板用シリコン基板とが接合された接合構造を有するシリコンウェーハであって、
前記シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記シリコンエピタキシャル層と前記支持基板用シリコン基板との接合界面にピークを有しないシリコンウェーハ。」

<相違点>
<相違点1>
本願発明1は、「活性層用p型単結晶シリコン基板」を有しているのに対し、引用発明では、そのような特定はなされていない点。

<相違点2>
本願発明1は、「前記活性層用p型単結晶シリコン基板の表面上に形成された厚さ50μm以下のn型シリコンエピタキシャル層」とを有するのに対し、引用発明では、「半導体材料層205」は、本願発明1のように、「前記活性層用p型単結晶シリコン基板の表面上に形成された」ものではなく、また、「厚さ50μm以下のn型」であるとの特定はなされておらず、本願発明1の上記のような特定はなされていない点。

<相違点3>
接合された支持基板用シリコン基板が、本願発明1では、「n型単結晶シリコン基板」であるのに対し、引用発明の「第1処理基板301」は、「シリコンウェーハであり、ドープされることも(例:P型、N型)、ドープされないこともあ」るものであり、また、「単結晶」基板であるとの特定はなされていない点。

<相違点4>
本願発明1は、「pn接合構造を有するシリコンウェーハであって」、「pn接合シリコンウェーハ」という構成のものであるのに対し、引用発明はそのような構成のものではない点。

<相違点5>
本願発明1は、「前記n型シリコンエピタキシャル層は前記支持基板用n型単結晶シリコン基板のドーパント濃度よりも高」いものであるのに対し、引用発明では、半導体材料層205と第1処理基板301の導電型及びドーパント濃度は特定されていない点。

(2)相違点についての判断
ア 相違点1について
上記「第4」1(2)イのとおり、引用文献1に記載されたシリコン・オン・シリコン基板構造の形成手法では、シリコン半導体基板200は、切削動作により除去されるといえるから、シリコン用半導体基板200を有するものとすることは、阻害要因がある。
したがって、当業者といえども、引用発明から、相違点1に係る本願発明1の「活性層用p型単結晶シリコン基板」を有するという構成を容易に想到することはできない。

念のため、更に検討すると、上記「第4」1(1)のとおり、引用文献1の図4に示される段階においては、シリコン半導体基板200を有する構成が見てとれるものの、上記「第4」1(2)アのとおり、引用文献1に記載されたシリコン・オン・シリコン基板構造の形成手法では、「半導体材料層205及び表面領域207を有するシリコン半導体基板200の表面領域と、第1処理基板301の表面領域303との接合工程300がなされ」、「シリコン表面領域207は、二酸化ケイ素といった酸化薄層を有し」、「シリコン表面領域303は二酸化シリコンのような酸化薄膜を有し」、「界面領域601に熱処理が加えられ、界面領域からは酸化物種が実質的に除去される」ものである。
したがって、引用文献1には、「熱処理が加えられ」る前の図4に示される段階において、シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、接合界面(界面領域)にピークを有しないものは記載も示唆もされてなく、当業者といえども、引用文献1に記載の技術的事項から、「『シリコン半導体基板200』を有し、『シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、接合界面(界面領域)にピークを有しない』」という構成を容易に想到することができない。

(イ)引用文献2に記載された技術的事項は、上記「第4」2のとおりであるから、P^(+)シリコンウェーハ22と、P^(+)シリコンウェーハ22の表面上に形成された厚さ50μm以下のシリコンエピタキシャルであるN^(+)層23とN^(-)シリコンウェーハ21とを有し、前記シリコンエピタキシャルであるN^(+)層23と前記N^(-)シリコンウェーハ21とが接合されたpn接合構造を有するIGBT用シリコンウェーハであるといえる。
しかしながら、引用文献2の段落【0003】の記載及び技術常識から、図6に示された従来技術のIGBT用基板において、N^(-)層63が高抵抗ドリフト層であり、「活性層用」の層であるといえるから、図2の第2実施例を示すIGBT用半導体基板においても同様に、N^(-)シリコンウェーハ(N^(-)基板)21が本願発明1の「活性層用」シリコン基板に対応すると認められ、その導電型はn型である。
したがって、相違点1に係る本願発明1の「『活性層用』p型単結晶シリコン基板」を有するという構成は引用文献2に記載されておらず、当業者といえども、引用発明及び引用文献2に記載された技術的事項から、相違点1に係る本願発明1の「活性層用p型単結晶シリコン基板」を有するという構成を容易に想到することはできない。

(ウ)引用文献3に記載された技術的事項は、上記「第4」3のとおりであるから、p形のシリコンウエーハ3と、p形のシリコンウエーハ3の表面上に形成された厚さ50μm以下のエピタキシャル成長されたn^(+ )層2とn形のシリコンFZウエーハ10とを加熱して接着させ、ウエーハ10の表面を100 μmラップポリッシュして形成したものであり、前記エピタキシャル成長されたn^(+ )層2と前記n形のシリコンFZウエーハ10とが接合されたpn接合構造を有するIGBT用はり合わせウエーハであるといえる。
しかしながら、引用文献3に記載された技術的事項は、上記「第4」3のとおりであるから、技術常識を勘案すると、n^(- )層1をラップポリッシュして形成されたn^(- )層1は「活性層用」であるといえるから、図1(c)に示されたはり合わせウエーハにおいて、n形のシリコンFZウエーハ10が本願発明1の「活性層用」シリコン基板に対応すると認められ、その導電型はn形である。
したがって、相違点1に係る本願発明1の「『活性層用』p型単結晶シリコン基板」を有するという構成は引用文献3に記載されておらず、当業者といえども、引用発明及び引用文献3に記載された技術的事項から、相違点1に係る本願発明1の「活性層用p型単結晶シリコン基板」を有するという構成を容易に想到することはできない。

(エ)上記(イ)、(ウ)によれば、引用文献2、3のいずれにも、相違点1に係る本願発明1の「『活性層用』p型単結晶シリコン基板」を有するという構成は記載されておらず、当業者といえども、引用発明及び引用文献2、3に記載された技術的事項から、相違点1に係る本願発明1の「活性層用p型単結晶シリコン基板」を有するという構成を容易に想到することはできない。

イ したがって、上記相違点2?5について判断するまでもなく、本願発明1は、当業者であっても、引用発明及び引用文献2、3に記載された技術的事項に基づいて容易に発明をすることができたものとはいえない。

2 本願発明3、4について
本願発明3は、本願発明1の構成と同一の構成、又は拒絶査定されていない本願発明2と同じ構成を備えるものであり、本願発明4は、本願発明1の構成と同一の構成を備えるものであるから、本願発明3、4は、本願発明1と同じ理由により、当業者であっても、引用発明及び引用文献2、3に記載された技術的事項に基づいて容易に発明をすることができたものとはいえない。

第6 むすび
以上のとおり、本願発明1、3、4は、当業者が引用発明及び引用文献2、3に記載された技術的事項に基づいて容易に発明をすることができたものではない。したがって、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2021-06-16 
出願番号 特願2019-203064(P2019-203064)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 小池 英敏  
特許庁審判長 河本 充雄
特許庁審判官 恩田 春香
小川 将之
発明の名称 pn接合シリコンウェーハ  
代理人 杉村 憲司  
代理人 川原 敬祐  
代理人 山口 雄輔  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ