ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L 審判 査定不服 5項独立特許用件 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1375326 |
| 審判番号 | 不服2020-9775 |
| 総通号数 | 260 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2021-08-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2020-07-13 |
| 確定日 | 2021-06-17 |
| 事件の表示 | 特願2016-190285「半導体装置、半導体装置の製造方法、電源装置及び増幅器」拒絶査定不服審判事件〔平成30年 4月 5日出願公開、特開2018- 56319〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は,平成28年9月28日の出願であって,その手続の経緯は以下のとおりである。 令和2年2月7日付け :拒絶理由通知書 令和2年3月23日 :意見書,手続補正書の提出 令和2年5月22日付け :拒絶査定 令和2年7月13日 :審判請求書,手続補正書の提出 第2 令和2年7月13日にされた手続補正についての補正却下の決定 [補正却下の決定の結論] 令和2年7月13日に提出された手続補正書による補正(以下「本件補正」という。)を却下する。 [理由] 1.本件補正の内容 ア 本件補正は,本件補正前の請求項1?10を本件補正後の請求項1?6とする補正を含むものであって,具体的には,次の補正事項1を含むものである。 (補正事項1)本件補正前の請求項1?3,6を削除し,本件補正前の請求項4,5,7,8,9,10を,それぞれ,本件補正後の請求項1,2,3,4,5,6とし,引用する請求項を補正前後で対応するものに補正すること。 イ 本件補正前の請求項4及び本件補正後の請求項1は次のとおりである。(下線は補正箇所を示す。) (ア)本件補正前の請求項4 「【請求項4】 基板の上に,窒化物半導体により形成された第1の半導体層と, 前記第1の半導体層の上に,InとAlを含む窒化物半導体により形成された第2の半導体層と, を有し, ソース電極及びドレイン電極は,前記第2の半導体層の上に接して形成されており, 前記ソース電極と前記ドレイン電極との間における前記第2の半導体層の上には酸化膜が形成されており, ゲート電極は,前記酸化膜の上に形成されており, 前記酸化膜には,酸化アルミニウムが含まれており, 前記第2の半導体層における窒化物半導体は,前記第2の半導体層の前記基板側は第1のIn組成比を有し,前記第2の半導体層の前記基板側の反対側の領域は前記第1のIn組成比よりも小さいIn組成比である第2のIn組成比を有し, 前記第2のIn組成比を有する領域におけるNの組成比は,前記第1のIn組成比を有する領域におけるNの組成比よりも大きいことを特徴とする半導体装置。」 (イ)本件補正後の請求項1 「【請求項1】 基板の上に,窒化物半導体により形成された第1の半導体層と, 前記第1の半導体層の上に,InとAlを含む窒化物半導体により形成された第2の半導体層と,を有し, ソース電極及びドレイン電極は,前記第2の半導体層の上に接して形成されており, 前記ソース電極の端から前記ドレイン電極の端に渡って,前記第2の半導体層の上には酸化膜が形成されており, ゲート電極は,前記酸化膜の上に形成されており, 前記酸化膜には,酸化アルミニウムが含まれており, 前記第2の半導体層における窒化物半導体は,前記第2の半導体層の前記基板側は第1のIn組成比を有し,前記第2の半導体層の前記基板側の反対側の領域は前記第1のIn組成比よりも小さいIn組成比である第2のIn組成比を有し, 前記第2のIn組成比を有する領域におけるNの組成比は,前記第1のIn組成比を有する領域におけるNの組成比よりも大きいことを特徴とする半導体装置。」 ウ そして,補正前の請求項4を補正後の請求項1とする本件補正は,以下の補正事項を含むものである。 (補正事項2)本件補正前の請求項4の「前記ソース電極と前記ドレイン電極との間における前記第2の半導体層の上には酸化膜が形成されており」を,本件補正後の請求項1の「前記ソース電極の端から前記ドレイン電極の端に渡って,前記第2の半導体層の上には酸化膜が形成されており」に補正すること。 エ また,本件補正のうち,補正前の請求項7を補正後の請求項3とする補正は,以下の補正事項を含むものである。 (補正事項3)本件補正前の請求項7の 「前記酸化膜の上に,ゲート電極を形成する工程と, を有し,」 を,本件補正後の請求項3の 「前記酸化膜の上に,ゲート電極を形成する工程と, を有し, 前記酸化膜は,前記ソース電極の端から前記ドレイン電極の端に渡って形成されており,」 と補正すること。 2.新規事項追加の有無及び補正目的の適否について 上記補正事項1?3について,新規事項追加の有無及び補正目的の適否を検討する。 ア 補正事項1は,補正前の請求項1?3,6の削除を目的とするものに該当する。そして,補正事項1は本願の願書に最初に添付した明細書,特許請求の範囲及び図面(以下「当初明細書等」という。)に記載された事項の範囲内でしたものである。 イ 補正事項2は,補正前の請求項4に対し,「酸化膜」の位置について,「前記ソース電極と前記ドレイン電極との間」との事項を「前記ソース電極の端から前記ドレイン電極の端に渡って」と限定するものであるから,特許請求の範囲の限定的減縮に該当する。そして,補正事項2は当初明細書等の段落0036及び図10の記載に基づくものである。 ウ 補正事項3は,補正前の請求項7に対し,「前記酸化膜は,前記ソース電極の端から前記ドレイン電極の端に渡って形成されており」との限定を付加するものであるから,特許請求の範囲の限定的減縮に該当する。そして,補正事項3は当初明細書等の段落0036及び図10の記載に基づくものである。 以上ア?ウのとおり,上記補正事項1?3は,特許法17条の2第3項の規定に適合し,同法17条の2第5項1号及び2号に掲げる事項を目的とするものに該当する。 3.独立特許要件について 上記2.のとおり,補正前の請求項4を補正後の請求項1とする本件補正は,特許法17条の2第5項2号に掲げる特許請求の範囲の減縮を目的とする補正を含んでいる。そこで,本件補正後の特許請求の範囲の請求項1に記載されている事項により特定される発明が,特許出願の際独立して特許を受けることができるものであるか否かについて,以下でさらに検討する。 3.1 本件補正後の請求項1に係る発明 本件補正後の請求項1に係る発明(以下「補正発明1」という。)は,本件補正により補正された特許請求の範囲の請求項1(上記1.イの(イ))に記載されたとおりのものである。 3.2 引用例の記載 (1)引用例1の記載 ア 原査定の拒絶の理由に引用された,本願の出願前に日本国内において頒布された刊行物である,特開2016-162889号公報(以下「引用例1」という。)には,図4とともに,次の記載がある。(下線は当審で付加。以下同じ。) 「【0015】 (半導体装置) 次に,本実施の形態における半導体装置について図4に基づき説明する。本実施の形態における半導体装置は,図4に示すように,基板10の上に,不図示のバッファ層,i-GaNにより形成された電子走行層21,AlNにより形成された中間層22,InAlNにより形成された電子供給層23が積層されている。電子供給層23の上には,ソース電極32及びドレイン電極33が形成されており,ゲート電極31が形成される領域の直下における電子供給層23の表面には,電子供給層23を形成している材料を酸化することにより形成された酸化膜50が形成されている。電子供給層23及び酸化膜50の上には,Al_(2)O_(3)等によりゲート絶縁膜となる絶縁膜60が形成されており,酸化膜50が形成されている領域の絶縁膜60の上には,ゲート電極31が形成されている。尚,ソース電極32及びドレイン電極33は,電子走行層21の上に形成されていてもよく,中間層22の上に形成されていてもよい。」 「【0046】 最初に,図12(a)に示すように,基板10の上に,MOVPE(Metal Organic Vapor Phase Epitaxy)によるエピタキシャル成長により,不図示のバッファ層,電子走行層21,中間層22,電子供給層23を順次積層して形成する。尚,本実施の形態においては,不図示のバッファ層,電子走行層21,中間層22,電子供給層23を窒化物半導体層と記載する場合がある。電子走行層21は厚さが約3μmのi-GaNにより形成されており,中間層22は厚さが約1nmのi-AlNにより形成されており,電子供給層23は厚さが約10nmのi-In_(0.17)Al_(0.83)Nにより形成されている。これにより,電子走行層21と中間層22との界面近傍における電子走行層21には,2DEG21aが生成される。尚,基板10には,半絶縁性のSiC基板が用いられており,不図示のバッファ層は,GaNやAlGaN等により形成されている。」 「【0048】 次に,図12(c)に示すように,電子供給層23の上に,ソース電極32及びドレイン電極33が形成される領域に開口部71a,71bを有するレジストパターン71を形成した後,開口部71a,71bにおける電子供給層23の表面の一部を除去する。具体的には,電子供給層23の上に,フォトレジストを塗布し,露光装置による露光,現像を行うことにより。ソース電極32及びドレイン電極33が形成される領域に開口部71a,71bを有するレジストパターン71を形成する。この後,RIE(Reactive Ion Etching)等により,レジストパターン71が形成されていない領域,即ち,レジストパターン71の開口部71a,71bにおいて露出している電子供給層23の表面の一部を除去する。この際行われるRIEにおいては,エッチングガスとして,塩素成分を含むガスが用いられる。 【0049】 次に,図13(a)に示すように,レジストパターン71を有機溶剤等により除去した後,ソース電極32及びドレイン電極33が形成される領域に開口部72a,72bを有するレジストパターン72を形成する。具体的には,レジストパターン71を有機溶剤等により除去した後,電子供給層23の上に,再度,フォトレジストを塗布し,露光装置による露光,現像を行う。これにより,ソース電極32及びドレイン電極33が形成される領域に開口部72a,72bを有するレジストパターン72を形成する。レジストパターン72は,図に示すように,2層のレジスト層を積層することにより形成されていてもよい。 【0050】 次に,図13(b)に示すように,レジストパターン72が形成されている面に,真空蒸着により,Ti/Alからなる金属多層膜81を成膜する。具体的には,レジストパターン72が形成されている面に,真空蒸着によりTi膜を成膜し,成膜されたTi膜の上にAl膜を成膜する。本実施の形態においては,成膜されるTi膜の膜厚は約20nmであり,Al膜の膜厚は約200nmである。 【0051】 次に,図13(c)に示すように,有機溶剤等に浸漬させることにより,レジストパターン72の上に形成されている金属多層膜81をレジストパターン72とともに,リフトオフにより除去する。これにより,レジストパターン72の開口部72a,72bが形成されていた領域において残存している金属多層膜81により,ソース電極32及びドレイン電極33が形成される。この後,550℃の温度で熱処理を行うことにより,電子供給層23とソース電極32及びドレイン電極33との間におけるオーミックコンタクトを確立させる。」 「【0058】 次に,図16(a)に示すように,電子供給層23,酸化膜50,ソース電極32及びドレイン電極33等の上に,ゲート絶縁膜となる絶縁膜60を形成する。具体的には,電子供給層23,酸化膜50,ソース電極32及びドレイン電極33等の上に,ALD(Atomic Layer. Deposition)により,膜厚が約2nmのAl_(2)O_(3)膜を成膜することにより,ゲート絶縁膜となる絶縁膜60を形成する。絶縁膜60をALDにより形成する際には,原料ガスとして,例えば,TMA,H_(2)O等が用いられ,基板温度300℃で成膜を行う。」 引用例1の図4として以下の図面が示されている。  イ 以上の摘記を整理すると,引用例1には以下の事項が記載されているものと理解できる。 a 基板10の上に,i-GaNにより形成された電子走行層21,AlNにより形成された中間層22,InAlNにより形成された電子供給層23が積層されていること。(段落0015,図4) ・電子走行層21,中間層22,電子供給層23がMOVPEによるエピタキシャル成長により順次積層して形成されていること。(段落0046) b 電子供給層23の上の,表面が一部除去された領域にソース電極32及びドレイン電極33が形成されていること。(段落0015,0048?0051,図4) c ゲート電極31が形成される領域の直下における電子供給層23の表面には,電子供給層23を形成している材料を酸化することにより形成された酸化膜50が形成されていること。(段落0015,図4) d 電子供給層23,酸化膜50,ソース電極32及びドレイン電極33の上にAl_(2)O_(3)を成膜することにより,ゲート絶縁膜となる絶縁膜60が形成されていること。(段落0015,0058,図4) e 酸化膜50が形成されている領域の絶縁膜60の上には,ゲート電極31が形成されていること。(段落0015,図4) ウ 上記a?eによれば,引用例1には次の発明(以下「引用発明1」という。)が記載されているものと認められる。 「基板10の上に,MOVPEによるエピタキシャル成長により順次積層された,i-GaNにより形成された電子走行層21,AlNにより形成された中間層22,InAlNにより形成された電子供給層23と, 電子供給層23の上の,表面が一部除去された領域に形成された,ソース電極32及びドレイン電極33と, ゲート電極31が形成される領域の直下における電子供給層23の表面に,電子供給層23を形成している材料を酸化することにより形成された酸化膜50と, 電子供給層23,酸化膜50,ソース電極32及びドレイン電極33の上にAl_(2)O_(3)を成膜することにより形成されたゲート絶縁膜となる絶縁膜60と, 酸化膜50が形成されている領域の絶縁膜60の上に形成されたゲート電極31と, を有する半導体装置。」 (2)引用例2の記載 原査定の拒絶の理由に引用された,本願の出願前に日本国内において頒布された刊行物である,特開2016-143824号公報(以下「引用例2」という。)には,次の記載がある。 「【0033】 キャリア供給層を構成するInAlN中のInは熱の影響で離脱しやすい。そこで,本願発明者はInAlNからのInの離脱の程度とリーク電流との関係を1次元シミュレーションにより導き出した。この1次元シミュレーションでは,厚さが10nmのIn_(0.17)Al_(0.83)N層上に金属膜があるとし,これらの界面におけるショットキーバリア高さを2eVとした。そして,厚さ方向の中心,つまり界面からの深さが5nmの位置におけるIn組成が0.17に保持され,界面におけるIn組成が0.17から低下したとして,その低下量とリーク電流との関係を求めた。この結果を図11に示す。図11に示すように,In組成の低下量が大きいほど,大きなリーク電流が流れる。特に,In組成の低下量が2%を超えると,つまり,表面のIn組成が0.15未満となると,リーク電流が著しく増加する。このため,キャリア供給層の厚さ方向の中心におけるIn組成が0.17の場合,表面におけるIn組成の低下量は2%以下,つまり表面におけるIn組成は0.15以上であることが好ましい。成膜後にキャリア供給層の表面からInが離脱したとしても,厚さ方向の中心におけるIn組成はキャリア供給層の成膜時からほとんど変化しない。従って,キャリア供給層の厚さ方向の中心におけるIn組成が0.17の場合に表面におけるIn組成の低下量が2%以下であることが好ましいことは,表面におけるIn組成が中心におけるIn組成の90%以上であることが好ましいことと実質的に同義である。」 「【0035】 先ず,図12(a)に示すように,基板101上に,初期層102,バッファ層103,チャネル層104,スペーサ層105及びキャリア供給層106を形成する。初期層102,バッファ層103,チャネル層104,スペーサ層105及びキャリア供給層106は,例えばMOCVD法又は分子線エピタキシー(molecular beam epitaxy:MBE)法等の結晶成長法により形成することができる。原料ガスとして,例えばトリメチルアルミニウム(TMA)ガス,トリメチルガリウム(TMG)ガス,トリメチルインジウム(TMI)ガス及びアンモニア(NH_(3))ガスの混合ガスを用い,キャリアガスとして窒素(N_(2))ガスを用いる。形成しようとする化合物半導体層に応じて,TMAガス,TMGガス及びTMIガスの供給の有無並びに流量を適宜設定する。NH_(3)ガスの供給量は,例えば100ccm(cubic centimeter per minute)?10Lm(liter per minute)程度とする。成長圧力は50Tｏｒｒ?300Tｏｒｒ程度とし,成長温度は1000℃?1200℃程度とする。」 「【0039】 ここで,キャリア供給層106の形成する際の条件について詳細に説明する。キャリア供給層106を形成する際には,成長圧力は50Tｏｒｒ?200Tｏｒｒ(例えば50Tｏｒｒ程度)とし,成長温度は650℃?800℃(例えば750℃程度)とし,成長レートは2nm/min以下(例えば1nm/min程度)とする。また,キャリア供給層106を形成する際には,V/III比を4000?8000(例えば6000程度)とし,NH_(3)ガスの供給量Q_(NH3)に対するN_(2)ガスの供給量Q_(N2)の割合(Q_(N2)/Q_(NH3))は0.1?0.3(例えば0.2程度)とする。このような条件で形成されたキャリア供給層106の表面の算術平均粗さRa及び凹凸の周期は,それぞれ0.4nm以下,50nm以上となる。 【0040】 成長圧力が50Tｏｒｒ未満では,成膜チャンバ内で放電が生じることがある。成長圧力が200Tｏｒｒ超では,トリメチルアルミニウムがアンモニアと反応して,所望の組成を得ることが困難である。成長温度が650℃未満では,算術平均粗さRaが0.4超になったり,凹凸の周期が50nm未満になったりする。炭素濃度が3×10^(18)cm^(-3)超になることもある。成長温度が800℃超では,十分なIn組成を得ることが困難である。例えば,In_(0.17)Al_(0.83)N層を形成することが困難である。成長レートが2nm/min超では,算術平均粗さRaが0.4超になったり,凹凸の周期が50nm未満になったりする。炭素濃度が3×10^(18)cm^(-3)超になることもある。V/III比が4000未満では,炭素濃度が3×10^(18)cm^(-3)超になりやすい。V/III比が8000超では,算術平均粗さRaが0.4超になったり,凹凸の周期が50nm未満になったりする。割合(Q_(N2)/Q_(NH3))が0.1未満では,算術平均粗さRaが0.4超になったり,凹凸の周期が50nm未満になったりする。割合(Q_(N2)/Q_(NH3))が0.3超では,炭素濃度が3×10^(18)cm^(-3)超になりやすい。」 【0041】 キャリア供給層106を形成してからソース電極110ｓ,ドレイン電極110d及びゲート電極110gの形成が完了するまでの間,キャリア供給層106の温度はキャリア供給層106の成長温度以下に維持することが好ましい。保護膜及び配線等を形成する場合,その間もキャリア供給層106の温度をその成長温度以下に維持することが好ましい。例えば,特許文献1に記載された方法のようにキャリア供給層の形成後にキャリア供給層の温度を成長温度より高くすると,キャリア供給層106からInが離脱し,リーク電流が大きくなってしまう。また,昇温に伴って凹凸の周期が消失し,原子配列が変化し,原子の再配列に伴うリークパスが生じてリーク電流が大きくなってしまう。更に,表面電子トラップの存在によりHEMTの電流が不安定になることもある。」 3.3 補正発明1と引用発明1の対比 補正発明1と引用発明1とを比較する。 ア 引用発明1の「基板10」が補正発明1の「基板」に相当し,以下同様に,「i-GaNにより形成された電子走行層21」が「窒化物半導体により形成された第1の半導体層」に,「InAlNにより形成された電子供給層23」が「InとAlを含む窒化物半導体により形成された第2の半導体層」に,「ソース電極32」及び「ドレイン電極33」が「ソース電極及びドレイン電極」に,それぞれ相当する。 イ 引用発明1における「ソース電極32」及び「ドレイン電極33」は,「電子供給層23の上の,表面が一部除去された領域に形成」されているから,補正発明1と引用発明1は,ともに「ソース電極及びドレイン電極は,前記第2の半導体層の上に接して形成されて」いる点で一致する。 ウ 引用発明1の「ゲート絶縁膜となる絶縁膜60」は「Al_(2)O_(3)を成膜することにより形成された」絶縁膜であるから,補正発明1の「酸化膜」に相当し,両者はともに「酸化アルミニウムが含まれている」点で一致する。 エ 引用発明1における「ゲート電極31」は補正発明1における「ゲート電極」に相当し,両者はともに「前記酸化膜の上に形成されて」いる点で一致する。 オ 引用発明1の「ゲート絶縁膜となる絶縁膜60」は,「電子供給層23,酸化膜50,ソース電極32及びドレイン電極33の上にAl_(2)O_(3)を成膜することにより形成された」膜であるから,補正発明1の「酸化膜」と引用発明1の「ゲート絶縁膜となる絶縁膜60」は,ともに「前記ソース電極の端から前記ドレイン電極の端に渡って,前記第2の半導体層の上に」形成されている点で一致する。 以上のア?オによれば,補正発明1と引用発明1の一致点及び相違点は,以下のとおりである。 ＜一致点＞ 「基板の上に,窒化物半導体により形成された第1の半導体層と, 前記第1の半導体層の上に,InとAlを含む窒化物半導体により形成された第2の半導体層と,を有し, ソース電極及びドレイン電極は,前記第2の半導体層の上に接して形成されており, 前記ソース電極の端から前記ドレイン電極の端に渡って,前記第2の半導体層の上には酸化膜が形成されており, ゲート電極は,前記酸化膜の上に形成されており, 前記酸化膜には,酸化アルミニウムが含まれていることを特徴とする半導体装置」 である点。 ＜相違点＞ 補正発明1では 「前記第2の半導体層における窒化物半導体は,前記第2の半導体層の前記基板側は第1のIn組成比を有し,前記第2の半導体層の前記基板側の反対側の領域は前記第1のIn組成比よりも小さいIn組成比である第2のIn組成比を有し, 前記第2のIn組成比を有する領域におけるNの組成比は,前記第1のIn組成比を有する領域におけるNの組成比よりも大きい」 のに対し,引用発明1では,「InAlNにより形成された電子供給層23」の基板側及び基板側の反対側の領域におけるIn組成比及びNの組成比について特定されていない点。 3.4 相違点についての判断 InAlN半導体層のInが高温により脱離しやすいことは,引用例2の段落0033,0041にも記載されているように,当業者の技術常識である。 また,引用例2の段落0035,0039?0040にも記載されているように,InAlN半導体層のMOCVDによる結晶成長は,650℃?800℃,例えば750℃の成長温度で行われることが技術常識であり,この点は,「電子供給層23は,約750℃の成長温度でエピタキシャル成長させることにより形成されている。」(本願明細書段落0025)とする本願も同様である。 以上の技術常識に照らすと,「MOVPEによるエピタキシャル成長により順次積層された」半導体層である,引用発明1の「InAlNにより形成された電子供給層23」も,InAlNの一般的な成長温度である650℃?800℃,例えば750℃の成長温度でエピタキシャル成長された層であり,当然に,その表面近傍においてInの脱離が生じている半導体層であると理解できる。そうすると,引用発明1における「InAlNにより形成された電子供給層23」は, 「前記第2の半導体層の前記基板側は第1のIn組成比を有し,前記第2の半導体層の前記基板側の反対側の領域は前記第1のIn組成比よりも小さいIn組成比である第2のIn組成比を有し, 前記第2のIn組成比を有する領域におけるNの組成比は,前記第1のIn組成比を有する領域におけるNの組成比よりも大きい」 との構成を備えるものと認められる。 したがって,上記の相違点は実質的な相違点ではなく,補正発明1と引用発明1は構成上の差異を有さないから,補正発明1は引用発明1と同一である。 3.5 独立特許要件についてのまとめ 上記3.4のとおり,補正発明1は引用例1に記載された発明であるから,特許法29条1項3号に該当し,特許出願の際独立して特許を受けることができないものである。 4 補正却下の決定についてのまとめ 以上のとおり,本件補正は,特許法17条の2第6項において準用する同法126条7項の規定に適合しないものであるから,特許法159条1項において読み替えて準用する同法53条1項の規定により却下すべきものである。 よって,上記補正却下の決定の結論のとおり決定する。 第3 本願発明について 1.本願発明 令和2年7月13日付けの手続補正は上記のとおり却下されたので,本願の請求項1?10に係る発明は,令和2年3月23日提出の手続補正書により補正された特許請求の範囲の請求項1?10に記載された事項により特定されるものであり,そのうちの請求項4に係る発明(以下「本願発明」という。)は,上記第2,1.イの(ア)に本件補正前の請求項4として摘記したとおりのものである。 2.原査定の拒絶の理由 原査定の拒絶の理由のうち理由1は,この出願の請求項1?6,9?10に係る発明は,下記の引用例2に示される技術常識に照らし,下記の引用例1に記載された発明と同一であるから,特許法29条1項3号に該当し特許を受けることができない,というものである。 引用例1.特開2016-162889号公報 引用例2.特開2016-143824号公報 3.引用例の記載 原査定の拒絶の理由1で引用された引用例1?2の記載は,上記第2の3.2に記載したとおりである。 4.対比・判断 上記第2の2.で検討したように,補正発明1は,本件補正前の請求項4について,上記第2の1.ウに示した補正事項2の点を限定したものである。 そうすると,本願発明の構成要件をすべて含み,これをさらに限定したものである補正発明1が,上記第2の3.で示した理由のとおり引用発明1と同一であるから,本願発明も,同様の理由により引用発明1と同一である。 5.本願発明についての結論 したがって,本願発明は,引用例1に記載された発明であるから,特許法29条1項3号に該当し,特許を受けることができない。 第4 結言 以上のとおりであるから,本願は,他の請求項に係る発明について検討するまでもなく,拒絶をすべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2021-04-07 |
| 結審通知日 | 2021-04-13 |
| 審決日 | 2021-04-28 |
| 出願番号 | 特願2016-190285(P2016-190285) |
| 審決分類 |
P
1
8・
575-
Z
(H01L)
P 1 8・ 113- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 恩田 和彦 |
| 特許庁審判長 |
恩田 春香 |
| 特許庁審判官 |
▲吉▼澤 雅博 小川 将之 |
| 発明の名称 | 半導体装置、半導体装置の製造方法、電源装置及び増幅器 |
| 代理人 | 伊東 忠彦 |
| 代理人 | 伊東 忠重 |
