• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1377585
審判番号 不服2021-3955  
総通号数 262 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-10-29 
種別 拒絶査定不服の審決 
審判請求日 2021-03-29 
確定日 2021-09-28 
事件の表示 特願2017-112239「半導体装置の製造方法」拒絶査定不服審判事件〔平成30年12月27日出願公開,特開2018-207002,請求項の数(4)〕について,次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は,特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成29年6月7日の出願であって,令和2年2月14日付けで拒絶理由通知がされ,同年5月20日付けで手続補正がされるとともに意見書が提出され,同年8月18日付けで拒絶理由通知がされ,同年10月16日付けで手続補正がされるとともに意見書が提出され,令和3年1月26日付けで拒絶査定(原査定)がされ,これに対し,同年3月29日に拒絶査定不服審判の請求がされると同時に手続補正がされ,同年5月17日に前置報告がされ,同年6月25日に審判請求人から前置報告に対する上申がされたものである。

第2 原査定の概要
原査定(令和3年1月26日付け拒絶査定)の概要は次のとおりである。

本願請求項1?4に係る発明は,以下の引用文献1,2に記載された発明及び周知技術(引用文献3?6)に基づいて,その発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明できたものであるから,特許法第29条第2項の規定により特許を受けることができない。

引用文献等一覧
1.米国特許出願公開第2009/0115039号明細書
2.特開2017-17204号公報
3.特開平2-308133号公報
4.特開2008-177550号公報
5.特開2011-222823号公報
6.特開2005-50886号公報

第3 本願発明
本願請求項1?4に係る発明(以下,それぞれ「本願発明1」?「本願発明4」といいう。)は,令和3年3月29日付けの手続補正で補正された特許請求の範囲の請求項1?4に記載された事項により特定される発明であり,本願発明1は以下のとおりの発明である。

「【請求項1】
ペースト状のはんだを使用して,電極端子を基板に接合する,前記はんだの供給対象となる領域を囲むワイヤを備えた半導体装置の製造方法であって,
(S1)前記基板の主面のうち,前記領域を前記ワイヤが囲んだ状態で,超音波接合により,当該ワイヤを当該主面に接合する工程と,
(S2)前記領域に,前記電極端子を前記基板に接合するための前記はんだを供給する工程とを含み,
平面視における前記ワイヤの形状は,閉ループ状であり,
前記ワイヤの断面の形状は,円状であり,
前記工程(S1)では,前記ワイヤに超音波振動を与えることにより,前記ワイヤを前記主面に接合する,
半導体装置の製造方法。」

なお,本願発明2?4は,本願発明1を減縮した発明である。

第4 引用文献,引用発明等
1 引用文献1について
原査定の拒絶の理由に引用された引用文献1(米国特許出願公開第2009/0115039号明細書)には,次の事項が記載されている。なお,引用文献1の記載事項は,当審の訳文で示す(下線は当審が付した。以下,同様である。)。
「[概要]
[0006]この出願は,半導体デバイス及びおよびダイパッケージを製造するのに使用されるダイ取付け方法,及びこれらの方法により得られた半導体デバイスが記載されている。この方法は,ダイ取付けパッドを有するリードフレームを提供するステップと,ダイパッド上に周囲を画定するために境界フィーチャを使用するステップと,周囲内に導電性材料(はんだなど)を堆積するステップと,導電性材料を使用してダイパッドに集積回路を含むダイを取り付けるステップとを含む。境界フィーチャは,導電性材料の厚さを増加させて,ボンドラインの厚さを増加させ,結果として得られる半導体デバイスの耐久性および性能を増加させることを可能にする。
・・・
[0015]本明細書で説明する方法を用いて形成された1つの例示的な半導体デバイスは,図3及び図4に示されており,図3において,半導体デバイスは,ダイ210を含むダイパッケージ200を含み,ダイ210の周囲のダイパッド220上に境界フィーチャ240が形成されている。図4に示すように,導電性材料230は,ｔ2で表される接合部厚さ(BLT)を有するダイ210とダイパッド220との間に位置していてもよい。
[0016]ダイ210は,当該技術分野で公知の任意のタイプの半導体ダイを含むことができる。いくつかの実施形態では,ダイは,内部に集積回路が形成されたシリコンベースの基板を含む。ただし,ダイは,GaAｓ,SiC,GaN,または任意の他の適切な半導体材料から作製されてもよい。基板および集積回路は,任意の所望の機能を実行するために所望され,必要とされる任意の構成を有し得る。例えば,ダイ210は,1つ以上の複数の個別のトランジスタ,ダイオード,集積回路,または他の適切な半導体デバイスを含み得る。このように,ダイ210は,電力調整,メモリ,処理,または任意の他の集積回路(IC)機能のような任意の数の機能を実行するように設計され得る。ダイ210は,これらの機能に必要な任意のサイズを有し得る。いくつかの実施形態では,ダイのサイズは,例えば,約100μm×約100μm?約20000μm×約20000μmの範囲とすることができる。
[0017]ダイパッド220は,当該技術分野で知られている任意のリードフレームの一部であってもよく,または別個のパドルであってもよい。同様に,ダイパッド220は,リードフレームの単一のダイパッドであってもよく,リードフレーム上の複数のダイパッドのうちの1つであってもよく,または半導体製造に使用される複数の接続されたリードフレームであってもよい。リードフレームが使用される場合,それは,ダイパッド220の領域内で相対的に平坦であるように形成される。リードフレームは,I/O相互接続システムの一部として機能し,ダイによって発生された熱の大部分を放散するための熱伝導経路を提供する。
・・・
[0019]ダイ210及びダイパッド220は,導電性材料(層を形成する)230によって互いに取り付けられている。導電性材料230は,これら2つの構成要素を互いに結合することができる任意の導電性材料であってもよい。いくつかの実施形態では,導電性材料230は,ダイボンディング工程で使用されるように構成されたはんだを含む。例えば,導電性材料230は,Pb-Sn,Aｕ-Sn,または他のはんだであってもよい。導電性材料230として使用することができる他のはんだは,Sn,Ag,及び/又はPb-Sn-Agから製造することができる。いくつかの実施形態では,導電性材料230は,ダイボンディング工程において使用されるように構成された接着剤であってもよい。例えば,接着性導電性材料230は,銀エポキシのような非導電性又は導電性エポキシ材料であってもよい。
[0020]図4に示すように,ダイパッケージ200は,導電性材料230を含む領域の周囲のダイパッド220上に周囲部を形成する境界フィーチャ240を含む。境界フィーチャ240は,ダイボンディング工程で使用される導電性材料230の量を増加させ,結果としてより高いBLTをもたらすように機能する。換言すれば,境界フィーチャ240は,導電性材料230のための境界を形成するのに十分な高さの隆起した表面を含む。
[0021]図4は,得られるBLTの一例を示し,いくつかの実施形態では,ｔ2は30ミルまでの範囲であり得る。他の実施形態では,この厚さは,約4?約30ミルの範囲であり得る。
[0022]境界フィーチャ240によって画定される周囲部のサイズは,ダイのサイズに依存し,したがって,半導体デバイスのタイプが作られる。いくつかの実施形態では,周囲部は,約100μm×約100μm?約20000μm×約20000μmまで測定することができる。また,周囲部は実質的に長方形であるとして示されているが,その形状は,ダイ210の形状にも依存し,したがって,実質的に正方形,円形,三角形,又は多角形とすることができる。
[0023]境界フィーチャ240は,完全な又は部分的な境界であってもよい。いくつかの実施形態では,図3及び図4に示されるように,境界フィーチャは,ダイパッド220上に完全な外周を形成してもよい。他の実施形態では,境界フィーチャ240は,部分周囲部を形成してもよく,周囲の約75%又はさらに50%以上の境界フィーチャ240が形成される。
[0024]境界フィーチャ240は,所望の位置の周りに隆起した周囲部又は隆起表面を形成することができる任意の材料から作ることができる。例えば,境界フィーチャ240は,ダイパッド220の一体部分として形成されてもよく,任意の既知の堆積,マスク,及びエッチングプロセスを用いてダイパッド220上に堆積されてもよい。別の例では,境界フィーチャ240を形成するために,任意の公知の選択的堆積プロセスを使用することができる。
・・・
[0027]次に,図5に示すように,境界フィーチャ240がダイパッド220上に適用され,周囲部を形成する。境界フィーチャ240がダイパッドの一部として既に形成されていない場合には,所望の材料(すなわち,アルミニウム)のワイヤを所望の形状(すなわち,図5に示す矩形形状)に形成することによって,それらを製造することができる。次いで,成形されたワイヤは,ダイパッドの任意の所望の位置に配置される。
[0028]次に,ワイヤは,公知の技術を用いてダイパッド220に取り付けられる。いくつかの実施形態では,境界フィーチャ240は,ワイヤとダイパッドとの周りのステッチを包むワイヤボンディング技術を使用して取り付けられ得る。境界フィーチャ240は,任意の数の接続点を使用して取り付けられたダイに接続(又はステッチ)され得る。いくつかの実施形態では,図6Aに示すように,境界フィーチャは,周囲に沿って複数の接続点を有する厚いステッチを使用して周囲部に沿って複数の点で接続され,それによってほぼ連続したステッチを形成する。例えば,図示されるような周囲の一方の側は,約4と40ステッチとの間にあることができる。
[0029]別のタイプの接続が図6Bに示されている。これらの実施形態では,境界フィーチャ240は,周囲に沿って離散的な取り付け点のみを使用して周囲に沿って接続されて,少数の接続点のみを有するまばらなステッチを作ることができる。例えば,境界フィーチャのまばらなステッチ周囲部は,各コーナー上の1つの接続を有するダイパッド220に,境界フィーチャの各側に4つのステッチ(長方形として形成されているとき)に接続されてもよい。
[0030]次に,図7に示すように,導電性材料230は,境界フィーチャ240によって画定される周囲内のダイパッド220上に堆積される。導電性材料は,所望の高さ,所望のBLTに達するまで,化学蒸着またはリフロー処理のような任意の既知のプロセスを使用して,導電性材料を堆積させることができる。いくつかの実施形態では,スパンカーは,導電性材料230を平坦化するために使用され得る。他の実施形態では,境界フィーチャ240によって画定された周辺部から導電性材料230が変位または飛散する可能性があるため,スペインカーは使用されない。
[0031]次いで,ダイ210は,当技術分野で公知の任意のプロセスを使用して導電性材料230上に配置される。次いで,得られた構造体は,境界フィーチャを変化させることなく,導電性材料230をリフローさせるのに十分な時間および温度で加熱される。リフロープロセス中に導電性材料は境界フィーチャによって確立された周囲にとどまるように強いられる。リフロープロセスが完了した後,ダイ210は,所望の高さを有するリフローされた導電性材料230によってダイパッド220に取り付けられているが,実質的にボイドは存在しない。」

「

」

「

」

以上によれば,引用文献1には,半導体デバイスの形成方法であって([0015]),アルミニウムのワイヤからなる境界フィーチャ240は,ワイヤボンディング技術を使用してダイパッド22に取り付けられること([0027],[0028]),次に,はんだを含む導電性材料230は,境界フィーチャ240によって画定される周囲内のダイパッド220上に堆積され([0030]),導電性材料は,はんだを含むこと([0019]),次いで,ダイ210は,導電性材料230上に配置され,えられた構造体は,導電性材料230をリフローさせるのに十分な時間および温度で加熱され,リフロープロセスが完了した後,ダイ210は,リフローされた導電性材料230によってダイパッド220に取り付けられること([0031])が記載されている。
そうすると,引用文献1には,次の発明(以下,「引用発明1」という。)が記載されていると認められる。
「アルミニウムのワイヤからなる境界フィーチャ240を,ワイヤボンディング技術を使用してダイパッド22に取り付け,
次に,はんだを含む導電性材料230を,前記境界フィーチャ240によって画定される周囲内のダイパッド220上に堆積し,
次いで,ダイ210を,前記導電性材料230上に配置し,得られた構造体を,前記導電性材料230をリフローさせるのに十分な時間および温度で加熱することにより,前記ダイ210を,リフローされた導電性材料230によって前記ダイパッド220に取り付ける半導体デバイスの形成方法。」

2 引用文献2について
原査定の拒絶の理由に引用された引用文献2(特開2017-17204号公報)には,次の事項が記載されている。
「【0019】
本発明は,低コストで,かつ,はんだ量を増加させた場合のはんだ流れを防止し,絶縁基板4と電極端子7とのはんだ接合面の機械強度を向上させることが可能な技術であり,以下に詳細に説明する。
【0020】
＜実施の形態＞
本発明の実施の形態について,図面を用いて以下に説明する。図1は,実施の形態に係る半導体装置の製造方法において電極端子の接合部の加熱前の状態を示す平面図であり,図2は,図1のA-A断面図である。
【0021】
図1と図2を用いて,実施の形態に係る半導体装置の製造方法について説明する。最初に,絶縁基板4(基板)における電極端子7が接合される位置の周囲でありかつその位置の全周を囲む位置に,糸はんだ3a(固体はんだ)が超音波接合で仮付けされる(工程(a))。糸はんだ3aは,ペーストはんだ3と同じ融点となる組成を有する。すなわち,糸はんだ3aは,ペーストはんだ3と同じ温度で溶融し,ペーストはんだ3に溶け込むため,はんだ量の増量に寄与する。そのため,糸はんだ3aの仮付け量は,はんだ量の増量分に合わせて設定される。ここで,固体はんだとは,所定の粘度を有するペースト状のはんだではなく固体状のはんだをいう。固体はんだとして採用される糸はんだは,例えば糸状に形成されたはんだの径方向中心部にフラックスを充填したものであり,ペーストはんだ3の融点よりも低い温度でははんだが流れ出さない。
【0022】
次に,絶縁基板4における電極端子7が接合される位置,より具体的には,糸はんだ3aで囲まれた位置に糸はんだ3aの内周に沿って,ペーストはんだ3が塗布(配置)された後(工程(b)),ペーストはんだ3上に電極端子7が載置(配置)される(工程(c))。次に,ペーストはんだ3および糸はんだ3aを加熱することで溶融させ,ペーストはんだ3および糸はんだ3aを用いて電極端子7と絶縁基板4とが接合される(工程(d))。」

「【図1】

」

「【図2】

」

以上によれば,引用文献2には,以下の発明(以下,「引用発明2」という。)が記載されていると認められる。
「絶縁基板4における電極端子7が接合される位置の周囲でありかつその位置の全周を囲む位置に,糸はんだ3a(固体はんだ)を超音波接合で仮付けする工程(a),
絶縁基板4における糸はんだ3aで囲まれた位置に糸はんだ3aの内周に沿って,ペーストはんだ3を塗布する工程(b),
ペーストはんだ3上に電極端子7を載置する工程(c),
ペーストはんだ3及び糸はんだ3aを加熱することで溶融させ,ペーストはんだ3及び糸はんだ3aを用いて電極端子7と絶縁基板4とを接合する工程(d)を含む半導体装置の製造方法。」

3 周知技術について
(1)周知技術1
ア 原査定の拒絶の理由に周知技術を示す文献として引用された引用文献3(特開平2-308133号公報)には,次の事項が記載されている。
「次に信号線Bの終点に配置された修正用ボンディングパッドと修正用ライン2に配置された修正用ボンディングパッドの両パッドにまたがるように超音波アルミウェッジボンダーを用いて第1ボンドを行ない,ネック部で切断した。このときのワイヤーの材質は,金,銅を用いてもよい。」(2ページ右下欄13行?3ページ左上欄1行)

イ 原査定の拒絶の理由に周知技術を示す文献として引用された引用文献4(特開2008-177550号公報)には,次の事項が記載されている。
「【0067】
前記ワイヤーボンディング工程は,基板等11の端子部(インナーリード)の先端と半導体素子13上の電極パッド(図示しない)とをボンディングワイヤー16で電気的に接続する工程である(図2(b)参照)。前記ボンディングワイヤー16としては,例えば金線,アルミニウム線又は銅線等が用いられる。ワイヤーボンディングを行う際の温度は,80?250℃,好ましくは80?220℃の範囲内で行われる。また,その加熱時間は数秒?数分間行われる。結線は,前記温度範囲内となる様に加熱された状態で,超音波
による振動エネルギーと印加加圧による圧着エネルギーの併用により行われる。」

ウ 以上によれば,超音波接合可能なワイヤーの材質としてアルミニウム,銅又は金を用いることは,本願出願日前より周知の技術(以下,周知技術1」という。)である。

(2)周知技術2
ア 原査定の拒絶の理由に周知技術を示す文献として引用された引用文献5(特開2011-222823号公報)には,次の事項が記載されている。
「【0010】
本発明は,上記のような事情に鑑みてなされたものであり,鉛を含むはんだと同程度に高い伸び性を有しているが,比較して融点が低い鉛フリーはんだをダイボンドはんだとして用いて,ダイパッド上にダイを固定した場合であっても,後工程でのリフロー処理においてダイボンドはんだが溶融したときに,溶融したダイボンドはんだがダイパッドとダイの間から流失するのを阻止できるようにし,それにより,ダイとダイパッドとの間にボイドが形成されるのを回避して,高い接合安定性を備えることができるようにした回路装置を提供することを課題とする。また,そのような回路装置の製造方法を提供することを課題とする。」

「【0024】
回路装置1の製造に当たり,銅合金のような高い導電性を備えた金属板から,ダイパッド12を備えたリードフレーム13を,打ち抜き加工などによって形成する。つぎに,好ましくはダイパッド12と同じ線膨張係数を持つ材料を用いて,ダイ11が載置される領域の周囲に,ダム材2を形成する。材料は,ダイパッド12すなわちリードフレーム13を形成する材料と同じであってもよく,異なっていてもよい。同じ材料でダム材2を形成する場合には,打ち抜き加工と同時に行う押し出し加工によって,ダイパッド12と一体成形してもよい。別の部材を用いる場合には,ろう付けまたは接着剤のように接合材を用いてダイパッド12上の所定位置に貼り付けてダム材2を形成する。いずれの場合にも,接合材は,後のリフロー工程での熱に耐えることは必須であり,ダイ11とダイパッド1
2に腐食等の有害な変質を与えないことが望ましい。さらに,ダイパッド12と同程度の線膨張係数を有することが望ましい。そのような接合剤の具体例として,銅ろう付けを挙げることができる。」

「【0030】
上記の本発明による回路装置10では,その製造過程でのリフロー処理において,ダイボンドはんだ20がその融点を超えた温度環境に晒される場合が生じても,溶融したダイボンドはんだ20はダム材2で囲われた内側領域内にそのまま留まっており,ダム材2の外には流失しない。ダイ11も溶融したダイボンドはんだ20の上にそのまま留まっており,移動することもない。そのために,リフロー後の冷却でダイボンドはんだ20が再凝固すると,ダイ11とダイパッド12はダイボンドはんだ20によりしっかりと固定される。そのときに,ダイ11の裏面にダイボンドはんだ20の流失に伴うボイドが形成されることはない。」

「【図1】

」

イ 原査定の拒絶の理由に周知技術を示す文献として引用された引用文献6(特開2005-50886号公報)には,次の事項が記載されている。
「【0011】
しかしながら,接着材としての半田の厚みを厚くしておくと半田を溶融させて電気素子を回路基板に接合する際,熔けた半田が回路基板上からセラミック基板上に流れ出て隣接する回路基板間を短絡させたり,電気素子と回路基板との間に熱伝導率の低い半田からなる接着材が厚く介在し,電気素子の作動時に発生する熱を回路基板及びセラミック基板に効率良く伝達させることができず,電気素子を高温とし電気素子に熱破壊や特性に熱劣化を招来させてしまうという欠点を有していた。
【0012】
本発明は上記欠点に鑑み案出されたもので,その目的は回路基板に電気素子を簡易に強固に接合させるとともに回路基板に接合された電気素子を常に適温とし電気素子を長期間にわたり正常,かつ安定に作動させることができる複合基板を提供することにある。」

「【0019】
【発明の実施の形態】
本発明の複合基板は図1,2,3に示すように,電気素子1と回路基板3とが接合材5と介挿材7を介して接合され,介挿材7は,電気素子側面Aと,回路基板側面Bとが略平行になるように配置されて構成される。」

「【0024】
また,介挿材7が貫通孔7aを有する形状の場合,その断面形状は図4(b)に示すように,円状であってもよく,図4(c)に示すように四角であってもよい。」

「【図1】

」

「【図4】

」

ウ 以上によれば,溶融したはんだの流出を防止するために基板上に閉ループ状の部材を設けることは,本願出願前より周知の技術(以下,「周知技術2」という。)である。

第5 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明1とを対比する。
ア(ア)引用発明1の「はんだを含む導電性材料230」と,本願発明1との「ペースト状のはんだ」とは,「はんだ」である点で共通する。
また,引用発明1は「前記ダイ210を,リフローされた前記導電性材料230によってダイパッド220に取り付ける」のに対し,本願発明1は,「ペースト状のはんだを使用して,電極端子を基板に接合する」から,引用発明1の「ダイパッド220」は,本願発明1の「基板」に相当し,引用発明1の「ダイ210」と本願発明1の「電極端子」とは,いずれも部材であるといえるから,引用発明1と本願発明1とは,「はんだを使用して」,部材を「基板に接合する」点で共通する。

(イ)引用発明1において,「境界フィーチャ240」は,「アルミニウムのワイヤからなる」ものであり,「はんだを含む導電性材料230を,前記境界フィーチャ240によって画定される周囲内のダイパッド220上に堆積し」ていることから,「アルミニウムのワイヤからなる境界フィーチャ240」は,「はんだを含む導電性材料230」の供給対象となる領域を囲んでいるといえる。
そうすると,引用発明1の「前記境界フィーチャ240によって画定される周囲内のダイパッド220上に堆積」される「アルミニウムのワイヤからなる境界フィーチャ240」は,本願発明1は,「前記はんだの供給対象となる領域を囲むワイヤ」に相当する。
また,引用発明1の「半導体デバイスの形成方法」は,半導体装置の製造方法であるといえる。

(ウ)以上によれば,引用発明1と本願発明1とは,「はんだを使用して」,部材を「基板に接合する,前記はんだの供給対象となる領域を囲むワイヤを備えた半導体装置の製造方法」である点で共通する。

イ 引用発明1の「アルミニウムのワイヤからなる境界フィーチャ240を,ワイヤボンディング技術を使用してダイパッド22に取り付け」る工程は,「ダイパッド22」の主面のうち,「はんだを含む導電性材料230」の供給対象となる領域を「アルミニウムのワイヤからなる境界フィーチャ240」が囲んだ状態で,当該「境界フィーチャ240」を当該主面に接合しているといえるから,引用発明1と本願発明1とは,「前記基板の主面のうち,前記領域を前記ワイヤが囲んだ状態で」,「当該ワイヤを当該主面に接合する工程」を含んでいる点で共通する。

ウ 引用発明1の「はんだを含む導電性材料230を,前記境界フィーチャ240によって画定される周囲内のダイパッド220上に堆積する」工程と,本願発明1の「前記領域に,前記電極端子を前記基板に接合するための前記はんだを供給する工程」とは,「前記領域に」,前記部材を「前記基板に接合するための前記はんだを供給する工程」である点で共通する。

エ 以上から,本願発明1と引用発明1との一致点と相違点は以下のとおりとなる。
＜一致点＞
「はんだを使用して,部材を基板に接合する,前記はんだの供給対象となる領域を囲むワイヤを備えた半導体装置の製造方法であって,
(S1)前記基板の主面のうち,前記領域を前記ワイヤが囲んだ状態で,当該ワイヤを当該主面に接合する工程と,
(S2)前記領域に,部材を前記基板に接合するための前記はんだを供給する工程とを含む,
半導体装置の製造方法。」

＜相違点＞
相違点1:「はんだ」について,本願発明1は,「ペースト状」であるのに対し,引用発明1は,ペースト状であるかどうか不明な点。
相違点2:「はんだを使用して」「基板に接合する」部材が,本願発明1は,「電極端子」であるのに対し,引用発明1は,「ダイ210」である点。
相違点3:本願発明1は,「超音波接合により,当該ワイヤを当該主面に接合」するものであって,「前記ワイヤに超音波振動を与えることにより,前記ワイヤを前記主面に接合する」のに対し,引用発明1は,「アルミニウムのワイヤからなる境界フィーチャ240を,ワイヤボンディング技術を使用してダイパッド22に取り付け」ている点。
相違点4:本願発明1は,「平面視における前記ワイヤの形状は,閉ループ状であり,前記ワイヤの断面の形状は,円状であ」るのに対し,引用発明1は,そのような事項を備えているかどうか不明な点。

(2)判断
事案に鑑み相違点2から検討する。
本願発明1と引用発明2とを対比すると,引用発明2の「ペーストはんだ3」,「電極端子7」,「絶縁基板4」は,それぞれ,本願発明1の「ペースト状のはんだ」,「電極端子」,「基板」に相当するから,引用発明2と本願発明1とは,「ペースト状のはんだを使用して,電極端子を基板に接合する半導体装置の製造方法」である点で共通している。
そうすると,引用発明2は,相違点2に係る本願発明1の構成を有しているといえるから,引用発明1において,「ダイ210」に代えて,引用発明2の「電極端子」を適用することが,当業者にとって容易に想到し得るものであるか否かについて以下に検討する。
前記第4 1における引用文献1の[0016]には,「ダイ210は,電力調整,メモリ,処理,または任意の他の集積回路(IC)機能のような任意の数の機能を実行するように設計され得る。」と記載されていることからすると,引用発明1において,「リフローされた導電性材料230によって前記ダイパッド220に取り付け」られる「ダイ210」は,集積回路(IC)等であって,「半導体デバイス」としての機能を実行するものである。
一方,引用発明2において,「ペーストはんだ3及び糸はんだ3aを用いて」「絶縁基板4」に接合されるのは,「電極端子」であり,当該「電極端子」は,何らかの機能を実行するものではない。
そうすると,引用発明1において,「ダイ210」に代えて,引用発明2の「電極端子」を適用すると,引用発明1は,「ダイ210」が有している機能を実行できなくなるから,「半導体デバイス」として機能しなくなってしまう。
したがって,引用発明1に引用発明2を適用することには阻害要因がある。そして,このことは,前記周知技術1,2によって左右されるものではない。
よって,他の相違点について判断するまでもなく,本願発明1は,引用発明1,引用発明2及び周知技術1,2に基づいて,当業者が容易に発明できたものとはいえない。

2 本願発明2?4について
本願発明2?4は,本願発明1を減縮した発明であり,いずれも本願発明1の全ての発明特定事項を有しているから,前記1(2)で検討したのと同様の理由により,引用発明1,引用発明2及び周知技術1,2に基づいて,当業者が容易に発明できたものとはいえない。

第6 原査定について
審判請求時の補正により,本願発明1?4は,前記相違点2に係る本件発明1の事項を有するものとなっており,当業者であっても,拒絶査定において引用された引用文献1,2に記載された発明及び周知技術(引用文献3?6)に基づいて,容易に発明できたものとはいえない。
したがって,原査定の理由を維持することはできない。

第7 むすび
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2021-09-07 
出願番号 特願2017-112239(P2017-112239)
審決分類 P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 加藤 芳健  
特許庁審判長 恩田 春香
特許庁審判官 辻本 泰隆
河本 充雄
発明の名称 半導体装置の製造方法  
代理人 有田 貴弘  
代理人 吉竹 英俊  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ