• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 2項進歩性  H02M
審判 全部申し立て 特36条6項1、2号及び3号 請求の範囲の記載不備  H02M
審判 全部申し立て 特36条4項詳細な説明の記載不備  H02M
管理番号 1377807
異議申立番号 異議2021-700365  
総通号数 262 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 2021-10-29 
種別 異議の決定 
異議申立日 2021-04-22 
確定日 2021-08-30 
異議申立件数
事件の表示 特許第6783867号発明「直流電源装置、モータ駆動装置、送風機、圧縮機および空気調和機」の特許異議申立事件について,次のとおり決定する。 
結論 特許第6783867号の請求項に係る特許を維持する。 
理由 結 論
特許第6783867号の請求項1ないし14に係る特許を維持する。

理 由
第1 手続の経緯
特許第6783867号の請求項1ないし14に係る特許についての出願は,2016年10月17日を国際出願日とする出願であって,令和2年10月26日にその特許権の設定登録がされ,同年11月11日に特許掲載公報が発行された。その後,その特許に対し,令和3年4月22日に特許異議申立人 岩崎 精孝(審決注:原文では,「さき」のつくりは「立」に「可」)は,特許異議の申立てを行った。


第2 本件発明
特許第6783867号の請求項1ないし14に係る発明(以下,「本件発明1」ないし「本件発明14」という。)は,それぞれ,その特許請求の範囲の請求項1ないし14に記載された事項により特定される次のとおりのものである。

「【請求項1】
交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって、
第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと、第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し、前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路と、
前記交流電源と前記ブリッジ回路との間に設けられるリアクトルと、
前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器と、
前記交流電源の出力電圧を検出する第一の電圧検出器と、
前記負荷への印加電圧を検出する第二の電圧検出器と、
前記交流電圧の極性を検出し、検出した極性を表す極性信号を生成する電源電圧極性検出部と、
前記第一の電圧検出器、前記電流検出器、前記第二の電圧検出器、および前記電源電圧極性検出部と接続され、前記第一から第四のスイッチング素子への駆動パルスを生成する制御部と、
を備え、
前記制御部は、アナログ回路及びロジック回路を有さない演算器で構成され、
前記演算器において、前記第一のアームの制御は、タイマを用いた制御系で実装され、前記第二のアームの制御は、汎用出力ポートまたは外部割り込み機能を用いて実装される
直流電源装置。
【請求項2】
前記制御部は、前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に、
前記第一の電圧検出器が検出した電圧の極性と前記電流検出器が検出した電流の極性が共に正の場合には第一の処理を実行し、
前記電圧の極性と前記電流の極性が共に負の場合には第二の処理を実行し、
前記電圧の極性と前記電流の極性が異なる場合、前記第一の処理および前記第二の処理の実行を停止する
請求項1に記載の直流電源装置。
【請求項3】
交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって、
第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと、第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し、前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路と、
前記交流電源と前記ブリッジ回路との間に設けられるリアクトルと、
前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器と、
前記交流電源の出力電圧を検出する第一の電圧検出器と、
前記負荷への印加電圧を検出する第二の電圧検出器と、
前記交流電圧の極性を検出し、検出した極性を表す極性信号を生成する電源電圧極性検出部と、
前記第一の電圧検出器、前記電流検出器、前記第二の電圧検出器、および前記電源電圧極性検出部と接続され、前記第一から第四のスイッチング素子への駆動パルスを生成し、前記第一の電圧検出器が検出した電圧の極性、および前記電流検出器が検出した電流の極性に応じて前記第一のアームおよび前記第二のアームの駆動状態を制御する駆動パルスを出力する制御部と、
を備え、
前記制御部は、前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に、
前記電圧の極性と前記電流の極性が共に正の場合には第一の処理を実行し、
前記電圧の極性と前記電流の極性が共に負の場合には第二の処理を実行し、
前記電圧の極性と前記電流の極性が異なる場合、前記電流が正極性であれば前記第一の処理を実行し、前記電流が負極性の場合には前記第二の処理を実行する
直流電源装置。
【請求項4】
前記制御部は、
前記電源電圧極性検出部が生成した極性信号に基づいて前記第三のスイッチング素子および前記第四のスイッチング素子への駆動パルスを生成する
請求項1から3の何れか1項に記載の直流電源装置。
【請求項5】
前記制御部は、スイッチング周波数に依存した周期でデューティが変更される駆動パルスを第一のアームに出力し、前記スイッチング周波数以外の周波数に依存した周期の駆動パルスを第二のアームに出力する
請求項1から4の何れか1項に記載の直流電源装置。
【請求項6】
前記制御部は、前記第三のスイッチング素子に流れる電流の大きさに応じて、当該第三のスイッチング素子のスイッチング動作を停止し、前記第四のスイッチング素子に流れる電流の大きさに応じて、当該第四のスイッチング素子のスイッチング動作を停止する
請求項1から5の何れか1項に記載の直流電源装置。
【請求項7】
前記制御部は、前記第一のアームをキャリア周波数に依存した周期で制御する駆動パルスを出力し、前記第二のアームを電源電圧もしくは電源電流の周期で制御する駆動パルスを出力する
請求項1から6の何れか1項に記載の直流電源装置。
【請求項8】
前記第一のアームは、直列接続された第五のスイッチング素子および第六のスイッチング素子をさらに備え、
前記第一のスイッチング素子と前記第五のスイッチング素子とは並列に接続され、前記第二のスイッチング素子と前記第六のスイッチング素子は並列に接続されて構成される
請求項1から7の何れか1項に記載の直流電源装置。
【請求項9】
前記第五のスイッチング素子および前記第六のスイッチング素子のそれぞれは、並列接続される複数のスイッチング素子を備えて構成される
請求項8に記載の直流電源装置。
【請求項10】
前記第一のアームは、直列接続された第五のスイッチング素子および第六のスイッチング素子を備え、
前記第一のアームでは、前記第五のスイッチング素子と前記第六のスイッチング素子による素子対と、前記第一のスイッチング素子と前記第二のスイッチング素子による素子対とが並列に接続され、
一端が前記交流電源における一方側の出力端に接続され、他端が前記第一のスイッチング素子と前記第二のスイッチング素子との接続点との間に接続される第一のリアクトルと、
一端が前記交流電源における一方側の出力端に接続され、他端が前記第五のスイッチング素子と前記第六のスイッチング素子との接続点に接続される第二のリアクトルと、を備え、
前記第二のスイッチング素子と前記第六のスイッチング素子とはインタリーブ駆動される
請求項1から7の何れか1項に記載の直流電源装置。
【請求項11】
モータを駆動するモータ駆動装置であって、
請求項1から10の何れか1項に記載の直流電源装置と、
前記直流電源装置の出力電圧を交流電圧に変換して前記モータに印加するインバータと、
を備えたモータ駆動装置。
【請求項12】
請求項11に記載のモータ駆動装置を備えた送風機。
【請求項13】
請求項11に記載のモータ駆動装置を備えた圧縮機。
【請求項14】
請求項11に記載のモータ駆動装置を備えた空気調和機。」


第3 申立理由の概要
1 申立理由1(拡大先願)
特許異議申立人は,証拠として,下記の甲第1号証を提出し,請求項1,4,5,7,11ないし14に係る特許は特許法第29条の2の規定に違反してされたものであるから,請求項1,4,5,7,11ないし14に係る特許は取り消すべきものである旨主張する。(特許異議申立書36頁6行-40頁22行)

2 申立理由2(進歩性)
特許異議申立人は,証拠として,下記の甲第2号証ないし甲第9号証を提出し,請求項1ないし14に係る特許は特許法第29条第2項の規定に違反してされたものであるから,請求項1ないし14に係る特許は取り消すべきものである旨主張する。(特許異議申立書40頁23行-46頁7行)

3 申立理由3(実施可能要件)
本件発明1は「前記演算器において、前記第一のアームの制御は、タイマを用いた制御系で実装され、前記第二のアームの制御は、汎用出力ポートまたは外部割り込み機能を用いて実装される」という構成を備えるものであるが,本件特許の明細書には,「タイマを用いた制御系」で第一のアームの制御を行う際に,具体的にどのような処理を行うのか,また,「汎用出力ポート」が何に設けられるのか,また,何に接続され,どのような信号を伝送するのか一切記載されておらず,本件特許の明細書は,当業者が理解できる程度に明確にかつ十分に記載されたものではない。
したがって,請求項1,2,4ないし14に係る特許は特許法第36条第4項第1号に規定する要件を満たしていない特許出願に対してされたものであるから,請求項1,2,4ないし14に係る特許は取り消すべきものである旨主張する。(特許異議申立書46頁10行-47頁3行)

4 申立理由4(サポート要件)
(1)理由4-1
本件発明1,3は「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」という構成を備えるものであるが,この構成には,リアクトルの具体的な配置として色々な形態のものが含まれるが,本件特許の明細書には,段落【0014】に「リアクトル2は、交流電源1とブリッジ回路3との間に設けられている。交流電源1の一端は、リアクトル2を介し、第一のアーム31における第一のスイッチング素子311と第二のスイッチング素子312との接続点に接続されている。」と記載されるのみで,他の配置の形態について記載されていない。(特許異議申立書47頁5行-47頁22行)

(2)理由4-2
本件発明2,本件発明3は,「第一の処理」及び「第二の処理」という構成を備えるものであるが,本件特許の明細書には,「第一の処理」として「処理α」が,また「第二の処理」として「処理β」が記載されるのみであって,それ以外の処理については,本件特許の明細書には一切記載されておらず,「第一の処理」及び「第二の処理」の具体的内容について特定されていない本件発明2は,発明の詳細な説明に記載したものではない。(特許異議申立書47頁23行-49頁8行)

したがって,請求項1ないし14に係る特許は特許法第36条第6項第1号に規定する要件を満たしていない特許出願に対してされたものであるから,請求項1ないし14に係る特許は取り消すべきものである旨主張する。

5 申立理由5(明確性要件)
(1)理由5-1
本件発明1,3の「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」という記載では,例えば,第一のスイッチング素子と第二のスイッチング素子との間の接続点と交流電源を接続する配線にリアクトルが設けられるのか,また,第三のスイッチング素子と第四のスイッチング素子との間の接続点と交流電源を接続する別の配線にリアクトルが設けられるのか,それとも,前記した各リアクトルの両方が設けられるのか不明確である。(特許異議申立書49頁10行-同頁23行)

(2)理由5-2
本件発明1は,「前記演算器において、前記第一のアームの制御は、タイマを用いた制御系で実装され、前記第二のアームの制御は、汎用出力ポートまたは外部割り込み機能を用いて実装される」という構成を備えるものであるが,「タイマを用いた制御系」で第一のアームを制御する際,制御部が具体的にどのような制御を行っているのか,また,「汎用出力ポート」の接続関係,伝送される信号,さらに,第二のアームが「外部割り込み機能」を用いて実装される場合に,制御部が具体的にどのような処理を行っているのか不明確である。(特許異議申立書49頁24行-50頁9行)

(3)理由5-3
本件発明6に「前記制御部は、前記第三のスイッチング素子に流れる電流の大きさに応じて、当該第三のスイッチング素子のスイッチング動作を停止し」と記載されているが,「電流の大きさに応じて」では,電流値が所定値より大きい場合に停止するのか,小さい場合に停止するのか,所定の変化をした場合に停止するのか不明である。また,「第三のスイッチング素子」の停止の記載に関しても,同様に不明である。(特許異議申立書50頁10行-同頁21行)

(4)理由5-4
本件発明7には「キャリア周波数」と記載され,一方,請求項7が引用する請求項5には「スイッチング周波数」と記載されているが,両者が同一のものであるのか,それとも異なるものであるか不明確である。(特許異議申立書50頁22行-51頁5行)

したがって,請求項1ないし14に係る特許は特許法第36条第6項第2号に規定する要件を満たしていない特許出願に対してされたものであるから,請求項1ないし14に係る特許は取り消すべきものである旨主張する。

6 証拠
甲第1号証:特開2018-7328号公報
甲第2号証:特開2014-99946号公報
甲第3号証:特開2002-10669号公報
甲第4号証:特開平7-46856号公報
甲第5号証:特開平11-345033号公報
甲第6号証:国際公開第2015/049882号
甲第7号証:国際公開第2009/028053号
甲第8号証:特開2003-88098号公報
甲第9号証:特開2015-23606号公報

第4 甲第1号証ないし甲第9号証の記載
1 甲第1号証(特開2018-7328号公報)
(1)甲第1号証には,図面とともに以下の各記載がある(なお,下線は当審で付与した。以下,同じ)。

a 「【発明を実施するための形態】
【0010】
≪第1実施形態≫
<電力変換装置の構成>
図1は、第1実施形態に係る電力変換装置1の構成図である。
電力変換装置1は、交流電源Gから印加される交流電源電圧Vsを直流電圧Vdに変換し、この直流電圧Vdを負荷H(インバータ、モータ等)に出力するコンバータである。電力変換装置1は、その入力側が交流電源Gに接続され、出力側が負荷Hに接続されている。
【0011】
図1に示すように、電力変換装置1は、ブリッジ回路10と、リアクトルL1と、平滑コンデンサC1と、電流検出部11と、交流電圧検出部12と、直流電圧検出部13と、負荷検出部14と、シャント抵抗SH_R1(第1シャント抵抗)と、シャント抵抗SH_R2(第2シャント抵抗)と、増幅回路A1,A2と、制御部15と、を備えている。
【0012】
ブリッジ回路10は、ブリッジ形に接続されたスイッチング素子Q1?Q4を備えている。ブリッジ回路10は、その入力側が交流電源Gに接続され、出力側が負荷Hに接続されている。
【0013】
スイッチング素子Q1?Q4は、例えば、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)であり、制御部15によってオン・オフが制御される。なお、スイッチング素子Q1?Q4としてMOSFETを用いることで、スイッチング損失を低減できるとともに、スイッチングを高速で行えるという利点がある。
【0014】
また、スイッチング素子Q1は、その内部に寄生ダイオードD1を有している。寄生ダイオードD1は、スイッチング素子Q1のソースとドレインとの間に存在するpn接合の部分である。
【0015】
なお、スイッチング素子Q1の飽和電圧(オン状態におけるドレイン・ソース間電圧)は、寄生ダイオードD1の順方向の電圧降下よりも低いことが好ましい。これによって、寄生ダイオードD1に電流を流すよりも、スイッチング素子Q1のソース・ドレインに電流を流すほうが電圧降下が小さくなり、ひいては、導通損失を低減できるからである。わかりやすくいうと、オフ状態のスイッチング素子Q1において寄生ダイオードD1に電流を流すよりも、オン状態のスイッチング素子Q1に電流を流すほうが導通損失が小さくなるようにしている。なお、他のスイッチング素子Q2?Q4についても同様のことがいえる。
【0016】
図1に示すように、ブリッジ回路10は、スイッチング素子Q1,Q2が直列接続されてなる第1レグJ1と、スイッチング素子Q3,Q4が直列接続されてなる第2レグJ2と、が並列接続された構成になっている。
【0017】
第1レグJ1において、スイッチング素子Q1のソースと、スイッチング素子Q2のドレインと、が接続され、その接続点N1は、配線haを介して交流電源Gに接続されている。なお、配線haは、その一端が交流電源Gに接続され、他端が前記した接続点N1に接続されている。
【0018】
第2レグJ2において、スイッチング素子Q3のソースと、スイッチング素子Q4のドレインと、が接続され、その接続点N2は、配線hbを介して交流電源Gに接続されている。なお、配線hbは、その一端が交流電源Gに接続され、他端が前記した接続点N2に接続されている。
【0019】
スイッチング素子Q1のドレインと、スイッチング素子Q3のドレインと、は互いに接続され、その接続点N3は、配線hcを介して負荷Hに接続されている。なお、配線hcは、その一端が負荷Hに接続され、他端が前記した接続点N3に接続されている。
【0020】
スイッチング素子Q2のソースと、スイッチング素子Q4のソースとは、後記するシャント抵抗SH_R2を介して接続されている。また、シャント抵抗SH_R2とスイッチング素子Q2のソースとの接続点N4は、配線hdを介して負荷Hに接続されている。なお、配線hdは、その一端がスイッチング素子Q2,Q4のソースに接続され、他端が負荷Hに接続されている。
【0021】
リアクトルL1は、交流電源Gから供給される電力をエネルギとして蓄え、このエネルギを放出することで昇圧や力率の改善を行うものである。リアクトルL1は、交流電源Gとブリッジ回路10とを接続する配線haに設けられている。
【0022】
平滑コンデンサC1は、ブリッジ回路10から印加される電圧を平滑化して直流電圧にするものであり、配線hc,hdを介してブリッジ回路10の出力側に接続されている。また、平滑コンデンサC1は、その正極が配線hcを介してスイッチング素子Q1,Q3のドレインに接続され、負極が配線hdを介してスイッチング素子Q2,Q4のソースに接続されている。
【0023】
電流検出部11(第5電流検出部)は、ブリッジ回路10に流れる電流を実効値(平均電流)として検出するものである。電流検出部11は、例えば、カレントトランスであり、1次側・2次側のコイルを有するトランス11aを備えるとともに、トランス11aの2次側から接地側に向けて順次に接続される保護ダイオードD5、負荷抵抗R、及びコンデンサC2を備えている。
交流電圧検出部12は、交流電源Gから印加される交流電源電圧Vsを検出するものであり、配線ha,hbに接続されている。
【0024】
直流電圧検出部13は、平滑コンデンサC1の直流電圧Vdを検出するものであり、その正側が配線hcに接続され、負側が配線hdに接続されている。なお、直流電圧検出部13の検出値は、負荷Hに印加される電圧値が所定の目標値に達しているか否かの判定に用いられる。

・・・中略・・・

【0033】
制御部15は、例えば、マイコン(Microcomputer:図示せず)であり、ROM(Read Only Memory)に記憶されたプログラムを読み出してRAM(Random Access Memory)に展開し、CPU(Central Processing Unit)が各種処理を実行するようになっている。制御部15は、前記したように、スイッチング素子Q1?Q4のオン・オフを制御する機能を有している。
【0034】
図1に示すように、制御部15は、ゼロクロス判定部15aと、昇圧比制御部15bと、ゲイン制御部15cと、コンバータ制御部15dと、を備えている。
【0035】
ゼロクロス判定部15aは、交流電圧検出部12の検出値に基づいて、交流電源電圧Vsの正負が切り替わったか(つまり、ゼロクロスに達したか)否かを判定する機能を有している。例えば、ゼロクロス判定部15aは、交流電源電圧Vsが正の期間中にはコンバータ制御部15dに‘1’の信号を出力し、交流電源電圧Vsが負の期間中にはコンバータ制御部15dに‘0’の信号を出力する。
【0036】
昇圧比制御部15bは、負荷検出部14の検出値に基づいて、直流電圧Vdの昇圧比を設定し、その昇圧比をゲイン制御部15c及びコンバータ制御部15dに出力する機能を有している。 ゲイン制御部15cは、電流検出部11によって検出される回路電流isの実効値と、直流電圧Vdの昇圧比と、に基づいて、電流制御ゲインを設定する機能を有している。
【0037】
コンバータ制御部15dは、電流検出部11、直流電圧検出部13、シャント抵抗SH_R1、シャント抵抗SH_R2、ゼロクロス判定部15a、昇圧比制御部15b、及びゲイン制御部15cから入力される情報に基づいて、スイッチング素子Q1?Q4のオン・オフを制御する。なお、コンバータ制御部15dが実行する処理については後記する。」

b 「【0078】
(4.高速スイッチング制御)
高速スイッチング制御は、スイッチング素子Q?Q4のうち、リアクトルL1に接続されている2つのスイッチング素子Q1,Q2を交互にオン・オフする動作を所定周期で繰り返す制御モードである。言い換えると、高速スイッチング制御は、前記した同期整流動作と力率改善動作とを所定周期で交互に繰り返す制御モードである。高速スイッチング制御は、例えば、負荷(電流検出部11の検出値等)が比較的大きい高負荷時に実行されるが、これに限定されるものではない。
【0079】
図9は、高速スイッチング制御における交流電源電圧vs、回路電流is・短絡電流isp、及びスイッチング素子Q1?Q4の駆動パルスの時間的変化を示す説明図である。
高速スイッチング制御では、部分スイッチング制御で説明した「力率改善動作」と「同期整流動作」とが所定周期で交互に繰り返される。
【0080】
力率改善動作について、交流電源電圧vs(図9(a)参照)の正の半サイクルを例に説明すると、コンバータ制御部15dは、所定の区間tkにおいてスイッチング素子Q2をオン状態(図9(d)参照)、スイッチング素子Q1をオフ状態にする(図9(c)参照)。また、コンバータ制御部15dは、交流電源電圧vsが正の半サイクルにおいて、スイッチング素子Q3をオフ状態(図9(e)参照)、スイッチング素子Q4をオン状態で維持する(図9(f)参照)。これによって、リアクトルL1を介して短絡電流isp(図7参照)が流れるため、力率を改善できるとともに、高調波を抑制できる。
【0081】
次に、同期整流動作について、交流電源電圧vs(図9(a)参照)の正の半サイクルを例に説明すると、コンバータ制御部15dは、例えば、前記した区間tkの後の区間tmにおいて、スイッチング素子Q1をオン状態、スイッチング素子Q2をオフ状態にする。これによって、リアクトルL1に蓄えられたエネルギが平滑コンデンサC1に放出されるため、平滑コンデンサC1の直流電圧Vdが昇圧される。また、寄生ダイオードD1を介して回路電流isを流す場合と比べて導通損失が低減されるため、電力変換を高効率で行うことができる。なお、同期整流動作時における電流経路は、図5と同様である。
【0082】
また、交流電源電圧vsが負の半サイクルにおいても、同様にして、スイッチング素子Q1,Q2が交互にオン・オフされる(図9(c)、(d)参照)。また、交流電源電圧vsの極性に同期して、スイッチング素子Q3がオン状態(図9(e)参照)、スイッチング素子Q4がオフ状態にされる(図9(f)参照)。なお、スイッチング素子Q1,Q2のオンデューティは、回路電流isを正弦波に近づけるように適宜設定される。」

c 「【0163】
≪第5実施形態≫
第5実施形態は、電流検出部11の検出値Iと所定の閾値IE,IFとの大小を比較し、その比較結果に基づいて制御モードを切り替える点が、第1実施形態とは異なっている。また、第5実施形態では、電力変換装置1の負荷Hが、空気調和機W(図21参照)の圧縮機41のモータ41aである点が、第1実施形態とは異なっている。なお、その他の構成(図1に示す電力変換装置1の構成や、各制御モードの内容)については、第1実施形態と同様である。したがって、第1実施形態と異なる部分について説明し、重複する部分については説明を省略する。
【0164】
<空気調和機の構成>
図20は、第5実施形態に係る空気調和機Wが備える室内機U1、室外機U2、及びリモコンReの正面図である。 空気調和機Wは、冷媒回路4(図21参照)において周知のヒートポンプサイクルで冷媒を循環させることによって、空調(冷房運転、暖房運転、除湿運転等)を行う機器である。図20に示すように、空気調和機Wは、室内機U1と、室外機U2と、リモコンReと、を備えている。
【0165】
室内機U1は、次に説明する室内熱交換器44(図21参照)、室内ファンF2等を備えている。
室外機U2は、次に説明する圧縮機41(図21参照)、室外熱交換器42、膨張弁43、室外ファンF1等を備えている。
なお、室内機U1と室外機U2とは、冷媒が通流する配管kを介して接続されるとともに、図示はしないが、通信線を介して接続されている。
リモコンReは、室内機U1との間で所定の信号(運転/停止指令、設定温度の変更、タイマの設定、運転モードの変更等)を送受信するものである。
【0166】
図21は、空気調和機Wの構成図である。
図21に示すように、空気調和機Wは、電力変換装置1と、インバータ2と、冷媒回路4と、を備えている。なお、電力変換装置1の構成については、第1実施形態(図1参照)で説明したとおりである。
【0167】
インバータ2は、電力変換装置1から印加される直流電圧を、例えば、PWM制御(Pulse Width Modulation)に基づいて交流電圧に変換する電力変換器である。
冷媒回路4は、圧縮機41と、室外熱交換器42と、膨張弁43と、室内熱交換器44と、が配管kを介して環状に順次接続された構成になっている。」

d 「【図1】



e 「【図9】




f 「【図20】




g 「【図21】
















h 上記aの段落【0010】には,“交流電源Gから印加される交流電源電圧Vsを直流電圧Vdに変換し,この直流電圧Vdを負荷H(インバータ,モータ等)に出力するコンバータである電力変換装置1”が記載されている。

i 上記aの段落【0011】には,「電力変換装置1は、ブリッジ回路10と、リアクトルL1と、平滑コンデンサC1と、電流検出部11と、交流電圧検出部12と、直流電圧検出部13と、負荷検出部14と、シャント抵抗SH_R1(第1シャント抵抗)と、シャント抵抗SH_R2(第2シャント抵抗)と、増幅回路A1,A2と、制御部15と、を備え」ていることが記載されている。

j 上記aの段落【0016】には,「ブリッジ回路10は、スイッチング素子Q1,Q2が直列接続されてなる第1レグJ1と、スイッチング素子Q3,Q4が直列接続されてなる第2レグJ2と、が並列接続された構成になっている」ことが記載されている。

k 上記aの段落【0021】には,「リアクトルL1は、交流電源Gとブリッジ回路10とを接続する配線haに設けられている」ことが記載されている。

m 上記aの段落【0023】には,“電流検出部11は,ブリッジ回路10に流れる電流を実効値(平均電流)として検出するものであ”ること,及び,“交流電圧検出部12は,交流電源Gから印加される交流電源電圧Vsを検出するものであ”ることが記載されている。

n 上記aの段落【0024】には,“直流電圧検出部13は,平滑コンデンサC1の直流電圧Vdを検出するものであ”ることが記載されている。

p 上記aの段落【0033】には,“制御部15は,マイコンであり,ROMに記憶されたプログラムを読み出してRAMに展開し,CPUが各種処理を実行するようになっており,スイッチング素子Q1?Q4のオン・オフを制御する機能を有”することが,また,段落【0034】には,「制御部15は、ゼロクロス判定部15aと、昇圧比制御部15bと、ゲイン制御部15cと、コンバータ制御部15dと、を備えている」ことが記載されている。

q 上記aの段落【0037】には,「コンバータ制御部15dは、電流検出部11、直流電圧検出部13、シャント抵抗SH_R1、シャント抵抗SH_R2、ゼロクロス判定部15a、昇圧比制御部15b、及びゲイン制御部15cから入力される情報に基づいて、スイッチング素子Q1?Q4のオン・オフを制御する。」と記載され,“コンバータ制御部15dは,電流検出部11,直流電圧検出部13,ゼロクロス判定部15aと接続され”ているといえる。また,図1(上記d)によれば,“交流電圧検出部12はゼロクロス判定部15aに接続されている”ことが看取できる。
してみれば,甲第1号証には,“コンバータ制御部15dは,電流検出部11,直流電圧検出部13,交流電圧検出部12に接続されるゼロクロス判定部15aと接続され”ているといえる。

r 上記aの段落段落【0035】には,“ゼロクロス判定部15aは,交流電圧検出部12の検出値に基づいて,交流電源電圧Vsの正負が切り替わったか(つまり,ゼロクロスに達したか)否かを判定する機能を有しており,交流電源電圧Vsが正の期間中にはコンバータ制御部15dに‘1’の信号を出力し,交流電源電圧Vsが負の期間中にはコンバータ制御部15dに‘0’の信号を出力するものである”ことが記載されている。

(2)上記aないしrの記載内容(特に,下線部を参照)からすると,甲第1号証には,次の発明(以下,「甲1発明」という。)が記載されている。

「交流電源Gから印加される交流電源電圧Vsを直流電圧Vdに変換し,この直流電圧Vdを負荷H(インバータ,モータ等)に出力するコンバータである電力変換装置1において,
電力変換装置1は,ブリッジ回路10と,リアクトルL1と,平滑コンデンサC1と,電流検出部11と,交流電圧検出部12と,直流電圧検出部13と,負荷検出部14と,シャント抵抗SH_R1(第1シャント抵抗)と,シャント抵抗SH_R2(第2シャント抵抗)と,増幅回路A1,A2と,制御部15と,を備え,
ブリッジ回路10は,スイッチング素子Q1,Q2が直列接続されてなる第1レグJ1と,スイッチング素子Q3,Q4が直列接続されてなる第2レグJ2と,が並列接続された構成になっており,
リアクトルL1は,交流電源Gとブリッジ回路10とを接続する配線haに設けられており,
電流検出部11は,ブリッジ回路10に流れる電流を実効値(平均電流)として検出するものであり,
交流電圧検出部12は,交流電源Gから印加される交流電源電圧Vsを検出するものであり,
直流電圧検出部13は,平滑コンデンサC1の直流電圧Vdを検出するものであり,
制御部15は,マイコンであり,ROMに記憶されたプログラムを読み出してRAMに展開し,CPUが各種処理を実行するようになっており,スイッチング素子Q1?Q4のオン・オフを制御する機能を有し,また,制御部15は,ゼロクロス判定部15aと,昇圧比制御部15bと,ゲイン制御部15cと,コンバータ制御部15dと,を備えており,
コンバータ制御部15dは,電流検出部11,直流電圧検出部13,交流電圧検出部12に接続されるゼロクロス判定部15aと接続され,
ゼロクロス判定部15aは,交流電圧検出部12の検出値に基づいて,交流電源電圧Vsの正負が切り替わったか(つまり,ゼロクロスに達したか)否かを判定する機能を有しており,交流電源電圧Vsが正の期間中にはコンバータ制御部15dに‘1’の信号を出力し,交流電源電圧Vsが負の期間中にはコンバータ制御部15dに‘0’の信号を出力するものである,
電力変換装置1。」

2 甲第2号証(特開2014-99946号公報)
(1)甲第2号証には,図面とともに以下の各記載がある。

a 「【技術分野】
【0001】
本発明は、入力交流電圧を整流して交流電圧のピーク値より大きい直流電圧を出力する高入力力率で高効率の昇圧型PFC(Power Factor Correction)制御装置に関する。」

b 「【0021】
(実施の形態)
図1は、本発明の実施の形態に係る昇圧型PFC制御装置の回路ブロック図である。同図に記載された昇圧型PFC制御装置100は、AC/DCコンバータ部30と、電流検出素子3と、第2誤差増幅器9と、乗算回路10と、第2絶対値回路11と、PWMコンパレータ12と、のこぎり波発振器14と、差動増幅器17と、基準電圧源18と、第1誤差増幅器19と、コンパレータ20と、第1絶対値回路21とを備える。また、AC/DCコンバータ部30は、入力交流電源1から入力された交流電圧を整流して昇圧する機能を有し、昇圧用コイル4と、平滑用コンデンサ7と、交流スイッチS1?S4と、4つのプリドライブ回路51と、3つの電源52と、ドライブロジック回路53とを備える。
【0022】
AC/DCコンバータ部30を除くブロック構成は、図13に示された従来の昇圧型PFC制御装置500のブロック構成と同じである。よって、本発明の実施の形態おける説明では、AC/DCコンバータ部30を中心に説明をする。
【0023】
AC/DCコンバータ部30では、図13に示されたシリコン系半導体スイッチング素子T1及びT2が、それぞれ、双方向スイッチング素子である交流スイッチS1及びS2に置き換えられている。また、図13に示されたダイオードD1及びD2が、双方向スイッチング素子を用いた交流スイッチS3及びS4に置き換えられている。
【0024】
交流スイッチS1?S4は、以下のようにブリッジ接続されている。昇圧用コイル4の第1の電極である入力側電極は、単相の入力交流電圧が印加される第1交流端子に接続され、交流スイッチS1のドレイン端子と交流スイッチS3のドレイン端子とは、平滑用コンデンサ7の第1の電極に接続され、交流スイッチS2のソース端子と交流スイッチS4のソース端子とは、平滑用コンデンサ7の第2の電極である接地電極に接続され、交流スイッチS1のソース端子と交流スイッチS2のドレイン端子とは、昇圧用コイル4の第2の電極である出力側電極に接続され、交流スイッチS3のソース端子と交流スイッチS4のドレイン端子とは、入力交流電圧が印加される第2交流端子に接続されている。また、交流スイッチS1?S4のゲート端子は、それぞれ、ドライブロジック回路53から出力される制御信号をレベルシフトする各々のプリドライブ回路51に接続されている。
【0025】
昇圧用コイル4は、単相の入力交流電圧の印加に応じて流れる双方向電流に応じた磁気エネルギーを蓄える。」

c 「【0042】
図3Aに記載されたドライブロジック回路53は、PWM信号を入力し、交流スイッチS1及びS2の一方をPWM駆動させるためのLPWM信号を生成し、交流スイッチS1及びS2の他方をPWM駆動させるためのUPWM信号を生成する。ここで、PWM信号は、図1に示されたPWMコンパレータ12から出力された信号であり、昇圧動作をPWM制御するための信号である。上記LPWM信号により、上記交流スイッチS1及びS2の一方は昇圧動作のために昇圧用コイル4を駆動し、上記UPWM信号により、上記交流スイッチS1及びS2の他方は、上記交流スイッチS1及びS2の一方と同期動作する。
【0043】
図3Bからわかるように、LPWM信号は、昇圧動作をPWM制御する為のPWM信号と同じ波形であるが、ある遅延時間DTだけPWM信号から遅延している。同じくUPWM信号は、LPWM信号とは逆極性の信号であり、UPWM信号とLPWM信号とが同時にLowである区間を遅延時間DTだけ設けるように波形生成されている。この2つの信号が同時にLowである区間をデッドタイムとよぶことにする。このデッドタイムにより2つの交流スイッチS1及びS2は、正常動作している限りは、同時にオン動作状態になることは在り得なくなる。
【0044】
結果的には、交流スイッチS1及びS2が共にオン動作状態することで昇圧型PFC制御装置の出力とGNDとが短絡状態となってしまう、いわゆる交流スイッチS1及びS2の貫通状態に陥ることが回避される。そして、昇圧用コイル4に蓄えられたエネルギーにより流れる電流は、LPWM信号とUPWM信号により、交流スイッチS1及びS2のスイッチング動作を経由して、平滑用コンデンサ7に移され安定した昇圧動作が実現される。この昇圧動作において、交流スイッチS1またはS2は、前述した等価変換の規則により、デッドタイムの区間は(勿論、デッドタイム区間だけでなくUPWM信号がLowである区間も)昇圧用ダイオードとして動作し、UPWM信号がHighである区間は、オン抵抗値Ronを有する抵抗として動作する。
【0045】
交流スイッチS1及びS2が昇圧用ダイオードとして動作している間で電流が流れる区間は、デッドタイム区間だけの非常に短い時間だけである。従って、従来の昇圧型PFC制御装置のスイッチング素子T1及びT2に比べ、交流スイッチS1及びS2の消費電力は非常に小さくなる。
【0046】
ドライブロジック回路53の4つ出力信号G_S1?G_S4は、4つの交流スイッチS1?S4を制御する。図3Bのタイミング波形図のように、出力信号G_S1及びG_S2には、LPWM信号またはUPWM信号が出力され、出力信号G_S3及びG_S4には、HighまたはLowレベルの信号が出力される。なお、図3Bに記載されたDIR信号は、図1からわかるように、入力交流電源1の交流出力が昇圧用コイル4に正電圧を印加する場合にはHighレベル信号となり、交流出力が昇圧用コイル4に負電圧を印加する場合にはLowレベル信号となる。
【0047】
図4Aは、入力交流電源の電圧極性が正の場合における、実施の形態に係るAC/DCコンバータ部の昇圧動作の電流パスを表す図であり、図4Bは、入力交流電源の電圧極性が負の場合における、実施の形態に係るAC/DCコンバータ部の昇圧動作の電流パスを表す図である。図4A及び図4Bに記載された昇圧動作は、図3Aに示されたドライブロジック回路53がPWM動作をすることにより実現されるものである。ここで、入力交流電源1の電圧極性の正または負に依存せず、平滑用コンデンサ7には、常に昇圧用コイル4の磁気エネルギーによって電流が流れ、出力電圧Voが昇圧されることを説明する。
【0048】
入力交流電源1が正極性の時には、DIR信号がHighレベルであり、図3Bのタイミング波形図から、交流スイッチS2が昇圧用コイル4を駆動するためのLPWM信号を受け、交流スイッチS1がUPWM信号を受ける。交流スイッチS3はLowレベル信号を受け、交流スイッチS4はHighレベル信号を受ける。交流スイッチS1?S4は、これらの信号を受け、図4Aに表された動作状態となる。なお、図4A及び図4Bでは、LPWM信号は昇圧用PWM動作を制御するPWM信号として記述しており、同期信号であるUPWM信号はPWM信号の反転信号を意味するバー付きのPWM信号として記述している。
【0049】
図4Aでは、交流スイッチS2がPWM動作をして昇圧用コイル4を駆動し、交流スイッチS1がPWM動作の反転した動作状態となり、交流スイッチS4がオン抵抗Ronを有する抵抗として働き電流を流し、交流スイッチS3はオフ動作状態のため等価回路的にはダイオードと見なせるが電流が流れない状態となっている。交流スイッチS2がPWM動作でオン動作状態の時は、図4Aの経路(a)にて昇圧用コイル4を励磁させる電流が流れる。一方、交流スイッチS2がPWM動作でオフ動作状態の時は、昇圧用コイル4に蓄えられた磁気エネルギーにより、図4Aの経路(b)にて電流が交流スイッチS1を経由して流れ、平滑用コンデンサ7の接地されていない端子から電流が充電され昇圧型PFC制御装置100の出力電圧Voが昇圧されていく。
【0050】
交流スイッチS2及びS1の同期動作したPWM動作では、前述のデッドタイム区間が設けられてあり、交流スイッチS1及びS2が貫通状態に陥ることはない。デッドタイム区間の非常に短い時間では、交流スイッチS1は昇圧用ダイオードとして働く。交流スイッチS2がオンからオフ動作状態になると、昇圧用コイル4に蓄えられた磁気エネルギーにより、昇圧用コイル4の電流は、デッドタイム区間では交流スイッチS1を昇圧用ダイオードとして、また、交流スイッチS1がオン動作状態では、交流スイッチS1を、オン抵抗Ronを有する抵抗として、交流スイッチS1を経由して図4Aの経路(b)にて平滑用コンデンサ7の接地されていない端子へ流入する。
【0051】
これに対して、入力交流電源1が負極性の時には、DIR信号がLowレベルであり、図3Bのタイミング波形図から、入力交流電源1が正極性の場合と比べて交流スイッチS2及びS1の動きが逆となり、また交流スイッチS4及びS3の動きが逆となることが判る。

・・・中略・・・
【0056】
また、図1に示された昇圧用コイル4に流れる電流が略零の状態では、図3Aに示されたヒステリシス比較器が、電流検出素子3の出力信号を第2絶対値回路11で正の電圧信号に変換した信号Scと、比較基準電圧VRBとを比較することにより、電流がほとんど流れていないことを検出する。Highレベルのゲート信号を受けてオン抵抗値Ronを有する抵抗として動作している交流スイッチS1またはS2は、上記ヒステリシス比較器のゼロ電流検出動作により、そのゲート信号をHighレベルからLowレベルに変化させられることで、ダイオード動作へと変化する。」

d 「【0102】
図10において、第1誤差増幅器19は昇圧型PFC制御装置300の出力電圧Voと出力電圧を設定する基準電圧源18の電圧値Vrefとの差分に比例した誤差電圧Veを生成する。差動増幅器17及び第1絶対値回路21により入力交流電源1の交流電圧を全波整流した電圧と相似形に波形生成された電圧信号Vinaが生成される。乗算回路10は、VeとVinaとを乗算して、電流制御指令値となる電圧信号Irefを生成する。この電圧信号Irefは、誤差電圧Veに比例し、且つ、入力交流電源1の交流電圧を全波整流した電圧波形と相似形のVinaと同じ脈動波形となる。

・・・中略・・・

【0111】
コンパレータ20が差動増幅器17の出力信号を比較することで、入力交流電源1の交流電圧の極性が判断される(この入力交流電源1の交流電圧の極性は、昇圧用コイル4に対して入力交流電源1が正の電圧を印加する時に、正の極性とする)。交流電圧の極性が正であればコンパレータ20の出力信号はHighレベルとなり、交流電圧の極性が負であれば出力はLowとなる。」

e 「【図1】



f 「【図3A】



g 「【図3B】



h 「【図4A】



i 「【図4B】



j 「【図10】




k 上記aには,「入力交流電圧を整流して交流電圧のピーク値より大きい直流電圧を出力する高入力力率で高効率の昇圧型PFC(Power Factor Correction)制御装置」が記載されている。

m 上記bの段落【0021】には,「昇圧型PFC制御装置100は、AC/DCコンバータ部30と、電流検出素子3と、第2誤差増幅器9と、乗算回路10と、第2絶対値回路11と、PWMコンパレータ12と、のこぎり波発振器14と、差動増幅器17と、基準電圧源18と、第1誤差増幅器19と、コンパレータ20と、第1絶対値回路21とを備える」ことが記載されている。また,図1(上記e)より,“昇圧型PFC制御装置100には,負荷8が接続されている”ことが看取できる。
してみると,甲第2号証には,“昇圧型PFC制御装置100は,AC/DCコンバータ部30と,電流検出素子3と,第2誤差増幅器9と,乗算回路10と,第2絶対値回路11と,PWMコンパレータ12と,のこぎり波発振器14と,差動増幅器17と,基準電圧源18と,第1誤差増幅器19と,コンパレータ20と,第1絶対値回路21とを備え,負荷8が接続されて”いることが記載されているといえる。

n 上記bの段落【0021】には,「AC/DCコンバータ部30は、入力交流電源1から入力された交流電圧を整流して昇圧する機能を有し、昇圧用コイル4と、平滑用コンデンサ7と、交流スイッチS1?S4と、4つのプリドライブ回路51と、3つの電源52と、ドライブロジック回路53とを備える」ことが記載されている。

p 図1(上記e)及び上記bの段落【0024】によれば,図1より“交流スイッチS1と交流スイッチS2とが直列接続され第一のアームを形成し,交流スイッチS3と交流スイッチS4とが直列接続され第二のアーム形成し,第一のアームと第二のアームとが並列に接続されることでブリッジ回路が形成されている”ことが看取できる。

q 上記bの段落【0024】には,“昇圧用コイル4の第1の電極である入力側電極は,単相の入力交流電圧が印加される第1交流端子に接続され,交流スイッチS1のソース端子と交流スイッチS2のドレイン端子とが,昇圧用コイル4の第2の電極である出力側電極に接続されて”いることが記載されている。

r 図1(上記e)によれば,“電流検出素子3は,昇圧用コイル4を介し入力交流電源1とブリッジ回路との間に流れる電流を検出するものであ”ることが看取できる。

s 上記cの段落【0056】及び図1(上記e)には,“第2絶対値回路11は,電流検出素子3の出力信号を正の電圧信号に変換するものであ”ることが記載されている。

t 図1(上記e)によれば,“差動増幅器17は,入力交流電源1の出力電圧を検出するものであ”ることが看取できる。

u 上記dの段落【0102】には,“第1誤差増幅器19は,出力電圧Voと出力電圧を設定する基準電圧源18の電圧値Vrefとの差分に比例した誤差電圧Veを生成するものであ”ることが記載され,また,図1(上記e)によれば“出力電圧Voは,負荷8に出力されている”ことが看取できる。
してみると,甲第2号証には“第1誤差増幅器19は,負荷8に出力されている出力電圧Voと出力電圧を設定する基準電圧源18の電圧値Vrefとの差分に比例した誤差電圧Veを生成するものであ”ることが記載されているといえる。

v 上記dの段落【0111】には,“コンパレータ20は,差動増幅器17の出力信号を比較することで,入力交流電源1の交流電圧の極性を判断し,交流電圧の極性が正であればコンパレータ20の出力信号はHighレベルとなり,交流電圧の極性が負であれば出力はLowとなるものであ”ることが記載されている。

w 図1(上記e)によれば,“ドライブロジック回路53は,直接, コンパレータ20と接続され”ていること,さらに,“ドライブロジック回路53は,間接的に,差動増幅器17,電流検出素子3,第1誤差増幅器19と接続され”ていることが看取でき,また,上記cの段落【0046】には,“ドライブロジック回路53は,4つの出力信号G_S1?G_S4で,4つの交流スイッチS1?S4を制御する”ことが記載されている。
してみると,甲第2号証には,“ドライブロジック回路53は,直接または間接的に,差動増幅器17,電流検出素子3,第1誤差増幅器19,およびコンパレータ20と接続され,4つの出力信号G_S1?G_S4で,4つの交流スイッチS1?S4を制御するものであ”ることが記載されているといえる。

x 上記dの段落【0048】には,“入力交流電源1が正極性の時には,交流スイッチS2は昇圧用コイル4を駆動するためのLPWM信号を受け,交流スイッチS1はUPWM信号を受け,交流スイッチS3はLowレベル信号を受け,交流スイッチS4はHighレベル信号を受け”ることが,さらに,段落【0051】には,“入力交流電源1が負極性の時には,入力交流電源1が正極性の場合と比べて交流スイッチS2及びS1の動きが逆となり,また交流スイッチS4及びS3の動きが逆となる”ことが記載されている。

(2)上記aないしxの記載内容(特に,下線部を参照)からすると,甲第2号証には,次の発明(以下,「甲2発明」という。)が記載されている。

「入力交流電圧を整流して交流電圧のピーク値より大きい直流電圧を出力する高入力力率で高効率の昇圧型PFC(Power Factor Correction)制御装置100において,
昇圧型PFC制御装置100は,AC/DCコンバータ部30と,電流検出素子3と,第2誤差増幅器9と,乗算回路10と,第2絶対値回路11と,PWMコンパレータ12と,のこぎり波発振器14と,差動増幅器17と,基準電圧源18と,第1誤差増幅器19と,コンパレータ20と,第1絶対値回路21とを備え,負荷8が接続されており,
AC/DCコンバータ部30は,入力交流電源1から入力された交流電圧を整流して昇圧する機能を有し,昇圧用コイル4と,平滑用コンデンサ7と,交流スイッチS1?S4と,4つのプリドライブ回路51と,3つの電源52と,ドライブロジック回路53とを備え,
交流スイッチS1と交流スイッチS2とが直列接続され第一のアームを形成し,交流スイッチS3と交流スイッチS4とが直列接続され第二のアーム形成し,第一のアームと第二のアームとが並列に接続されることでブリッジ回路が形成されており,
昇圧用コイル4の第1の電極である入力側電極は,単相の入力交流電圧が印加される第1交流端子に接続され,交流スイッチS1のソース端子と交流スイッチS2のドレイン端子とが,昇圧用コイル4の第2の電極である出力側電極に接続されており,
電流検出素子3は,昇圧用コイル4を介し入力交流電源1とブリッジ回路との間に流れる電流を検出するものであって,
第2絶対値回路11は,電流検出素子3の出力信号を正の電圧信号に変換するものであって,
差動増幅器17は,入力交流電源1の出力電圧を検出するものであって,
第1誤差増幅器19は,負荷8に出力されている出力電圧Voと出力電圧を設定する基準電圧源18の電圧値Vrefとの差分に比例した誤差電圧Veを生成するものであり,
コンパレータ20は,差動増幅器17の出力信号を比較することで,入力交流電源1の交流電圧の極性が判断し,交流電圧の極性が正であればコンパレータ20の出力信号はHighレベルとなり,交流電圧の極性が負であれば出力はLowとなるものであり,
ドライブロジック回路53は,直接または間接的に,差動増幅器17,電流検出素子3,第1誤差増幅器19,及びコンパレータ20と接続され,4つの出力信号G_S1?G_S4で,4つの交流スイッチS1?S4を制御するものであって,
入力交流電源1が正極性の時には,交流スイッチS2は昇圧用コイル4を駆動するためのLPWM信号を受け,交流スイッチS1はUPWM信号を受け,交流スイッチS3はLowレベル信号を受け,交流スイッチS4はHighレベル信号を受け,
入力交流電源1が負極性の時には,入力交流電源1が正極性の場合と比べて交流スイッチS2及びS1の動きが逆となり,また交流スイッチS4及びS3の動きが逆となる,
昇圧型PFC制御装置100。」

3 甲第3号証(特開2002-10669号公報)
甲第3号証には,図面とともに以下の各記載がある。

a 「【0001】
【発明の属する技術分野】本発明は、例えばファン、ポンプ、ミル(粉砕機)、クレーン等の回転機械の動力源であるモータ(電動機)を可変速駆動するインバータ装置に関し、特にその制御方式の改良に関する。

・・・中略・・・

【0009】
【発明が解決しようとする課題】図7に示す従来のデジタル制御処理方式では、プロセッサ16におけるシステム制御の各処理周期Tc1,Tc2, …毎に、6個の半導体スイッチング素子5?10についてのON-OFF切替え制御が行なわれる。従って各処理周期Tc1,Tc2…の時間幅が大きくなると、スイッチングの要否を判断する時間的密度(分解能)が低下し、実際の出力周波数fo の制御精度が低下する。」


b 「【0021】主回路部Aは、商用交流電源1からの交流を直流に変換する順変換回路2と、この順変換回路2により順変換された直流電流を、平滑化するための直流リアクトル3と、この直流リアクトル3により平滑化された直流電流を所定周波数の交流電流に変換する逆変換回路4とで構成されており、逆変換回路4から出力される交流電流をモータ11に供給するものとなっている。このモータ11は、例えばファン、ポンプ、ミル、クレーン等の回転機械負荷12を回転駆動するための動力源である。」

c 「【0024】システム制御部14とスイッチング制御部15とタイマー割込み処理制御部20とは、デジタルプロセッサ30に含まれており、また上記プロセッサ30と入出力信号中継用のI/O部17とは、デジタル制御装置40に含まれている。

・・・中略・・・

【0026】図2に示すデジタル制御処理方式においては、前記プロセッサ30におけるシステム制御の処理周期Tc (Tc1,Tc2…)とは直接関係のない、独立した一定の処理周期Ts (この処理周期Ts はシステム制御の処理周期Tc1,Tc2…の平均的な処理周期よりも短く設定してある)を有するタイマ割込み処理が設定される。このため上記一定の処理周期Ts ごとにタイマ割込みが発生し、システム制御部14によるメインループでのシステム制御の処理実行中において、上記設定されたタイマ割込み処理内でのスイッチング制御すなわち前記逆変換回路4の6個の半導体スイッチング素子5?10についてのON-OFF切り替えの要否が判断される。そしてこの判断結果に基づいて、6個の半導体スイッチング素子5?10のON-OFF切替え制御が行なわれ、インバータ出力周波数fo の制御が行なわれる。」

d 「【0038】「作用」
(1)タイマ割込み処理による一定の処理周期Ts でのスイッチング制御が行なわれるため、インバータ出力周波数fo の精度が向上しかつ安定化する。すなわち、図2に示すデジタル制御処理方式を用いることにより、6個の半導体スイッチング素子5?10のON-OFF切替え制御についてのタイミングが、プロセッサ30におけるシステム制御の処理周期Tc1,Tc2…とは直接関係のない独立した一定の処理周期Ts で制御される。その結果、パーソナルコンピュータや汎用マイクロコンピュータ・ボードなどを使用した場合でも、出力周波数fo を安定かつ高精度に制御することができる。例えば、パーソナルコンピュータを使用して、システム制御処理中に種々のパラメータを画面に表示したりすることで、システム制御処理速度が不明になるような場合でも、一定の比較的短い処理周期Ts でのタイマ割込み処理が行なわれることから、スイッチング制御の是非が一定レベル以上の高い精度で判断可能となり、安定した出力周波数精度を維持できる。」

e 「【図2】




4 甲第4号証(特開平7-46856号公報)
甲第4号証には,図面とともに以下の各記載がある。

a 「【0013】
【実施例1】以下、本発明の実施例1を図1,図2及び図3に示す。図1は、本発明の実施例1によるデジタル式PWM回路のハードウェア構成図である。本図では1相分のPWM回路のみ記述してある。図1に於て、1?7,fc,CLKは図7の同一符号と同じ部分である。ここでは、CPU1を16ビット、演算カウンタ4,5を12ビット,fcを20KHz,CLKを82MHzとして考える。8はタイマであり、時間TcをカウントしTc毎にCPU1に割込みをかける。
【0014】図2は、本発明の実施例1によるデジタル式PWM回路のCPU1が動作させる一連の処理を表すフローである。図2に於て、A.は主制御フローであり、電流値を検出し(a-2)参照)電流偏差(a-3)参照)や電流補償の演算を行い(a-4)参照)PWM出力様のデータを生成する(a-5)参照)、という処理を時間Tc毎に繰り返す。B.は割り込み出力フローであり、主制御フローA.で得られたPWM出力様データに従ってPWM波形を出力するという処理を時間Tc毎に割込み処理で繰り返す。」

b 「【図1】



c 「【図2】



5 甲第5号証(特開平11-345033号公報)
甲第5号証には,図面とともに以下の各記載がある。

a 「【0021】一方、本実施例に係るPWM制御方法の割込ルーチンでは、タイマ/カウンタから割込要求が発生されると、図2に示すように、その時点での出力がLowであるか判断される(ステップS11)。そして、出力がLowである場合には、出力にHighの信号が設定され(ステップS12a)た後、TC値に制御変数TC1が設定される(ステップS13a)。一方、ステップS11で出力がLowでない場合には、出力にLowの信号が設定され(ステップ12b)た後、TC値に制御変数TC2が設定される(ステップS13b)。そして、割込ルーチンでの工程が終了する。
【0022】このようにして、マイクロコントローラにより制御されて出力される信号は図3のようになる。図3は本発明の第1の実施例に係るPWM制御方法における出力波形を示すタイミングチャートである。つまり、出力信号がLowの時点で割込要求が発生されると、Highの信号が出力されるようになる。そして、メインルーチンにより決定された制御変数TC1を経過したとき、割込要求が発生される。そして、Lowの信号が出力されるようになる。更に、同一のメインルーチンにより決定された制御変数TC2を経過したとき、割込要求が発生される。そして、Highの信号が出力されるようになる。以降、同様の工程が所定の時間に達するまで繰り返される。」

b 「【図2】



c 「【図3】




6 甲第6号証(国際公開第2015/049882号)
甲第6号証には,図面とともに以下の各記載がある。

a 「[0027] これに対して、本実施の形態1における制御回路8において、図2に示すように、入力電圧検出値、入力電流検出値および同期正弦波の極性のうち、一つの極性が他の二つの極性と異なる場合には、“短絡防止を要する(短絡防止要)”と判定される。このように短絡防止要否の判定を行って、第1の半導体スイッチ素子Qaおよび第2の半導体スイッチ素子Qbのうち、どちらかの半導体スイッチ素子をオン固定モードで動作すると、もう一方の半導体スイッチ素子のスイッチ状態に関わらず交流電源1を短絡させる半導体スイッチ素子をオン固定モードで動作させないように制御することにより、過電流の発生を抑制することが可能である。なお、入力電圧検出値、入力電流検出値および同期正弦波の極性がすべて一致している場合には、制御回路8において、“短絡防止を要しない(短絡防止否)”とは判定され、上述した通り、図2のB期間、D期間に示すように、同期正弦波Vsynの極性にしたがって第1の半導体スイッチ素子Qaおよび第2の半導体スイッチ素子Qbが制御される。」

b 「[0030] なお、本実施の形態では、入力電圧、入力電流および同期正弦波を判定要素とし、このうち少なくとも一つの判定要素の極性が他の二つの極性と異なる場合に、“短絡防止を要する(短絡防止要)”と判定されたが、判定要素はこれに限るものではなく、入力電圧Vacに同期した正弦波であればよく、入力電圧Vacに同期した正弦波のうち、少なくとも2つ以上の正弦波を判定要素とし、このうち少なくとも一つの判定要素の極性が他の判定要素の極性と異なる場合に、“短絡防止を要する(短絡防止要)”と判定してもよい。」

c 「[図2]



7 甲第7号証(国際公開第2009/028053号)
甲第7号証には,図面とともに以下の各記載がある。

a 「[0088] 次に、リレー14について説明する。第1および第2の双方向スイッチ10、11は、それぞれIGBT3a、4aなどのスイッチング素子が短絡故障を起こさないようにするための電流検出部3c、4cを備えており、短絡故障は過電流検出部22により保護されている。しかしながら、製品の安全性をさらに確保するために過電流保護されない稀な場合に備えてリレー14が設けられている。このリレー14は、通常オンしており、オフする場合は稀な保護動作のみである。」

b 「[図12]



c 「[図13]



d 「[図14]



8 甲第8号証(特開2003-88098号公報)
甲第8号証には,図面とともに以下の各記載がある。

a 「【0003】図10に示す電力変換装置は、3相交流電源1からの交流電力を直流電力に変換するコンバータ2と、コンバータ2からの整流直流電力を平滑する平滑コンデンサ3と、平滑化された直流電力を可変周波数・可変電圧の交流電力に変換するインバータ4とから構成されている。インバータ4の交流出力端から電力変換装置全体の交流出力が取り出され、交流電動機5に供給される。
【0004】コンバータ2の各アーム2UP,2VP,2WP,2UN,2VN,2WNは、整流作用を行うダイオードと、それに逆並列に接続されて回生時にインバータ作用を行うためのスイッチング素子とからなっている。同様にインバータ4の各アーム4UP,4VP,4WP,4UN,4VN,4WNは、インバータ作用を行うためのスイッチング素子とそれに逆並列に接続されて回生時に整流器として作用するダイオードとからなっている。ここでアームを表す3個の英数字符号のうち、2番目のU,V,Wは交流側から見たときの相別を表し、3番目のP,Nは直流側から見たときの正負の別(Pは正側、Nは負側)を表す。3相交流電源1がコンバータ2の3相交流端子R,S,Tに接続され、コンバータ2の直流端子とコンデンサ3の両端とインバータ4の直流端子はそれぞれ直流ブスP,Nに接続され、インバータ4の3相交流端子U,V,Wは交流電動機5に接続される。コンバータ2およびインバータ4の各アームのスイッチング素子としては、自己消弧型スイッチング素子、例えばIGBT(ゲート絶縁型バイポーラ・トランジスタ)が用いられる。
【0005】各アームは回路電圧および回路電流に応じて一般に直並列接続された複数個の単位アーム素子で構成され、それらの各単位アーム素子は接続導体を介して相互接続される。図11,12はコンバータ2およびインバータ4のU相1相分のアームを例として、各アームを4並列の単位アーム素子から構成する場合の構成例を示すものである。図11に示すコンバータ2の正側U相アーム2UPは、並列接続された4つの単位アーム素子2UP1,2UP2,2UP3,2UP4からなり、負側U相アーム2UNは、並列接続された4つの単位アーム素子2UN1,2UN2,2UN3,2UN4からなっている。図12に示すインバータ4の正側U相アーム4UPは、並列接続された4つの単位アーム素子4UP1,4UP2,4UP3,4UP4からなり、負側U相アーム4UNは、並列接続された4つの単位アーム素子4UN1,4UN2,4UN3,4UN4からなっている。同様に、平滑コンデンサ3は、図11,13に示すように、4個の単位コンデンサ3A,3B,3C,3Dを2直列2並列とした例を示している。」

b 「【図10】



9 甲第9号証(特開2015-23606号公報)
甲第9号証には,図面とともに以下の各記載がある。

a 「【0019】
このインターリーブ方式のブリッジレス・PFC回路は、電源装置等に設けられ、ACの入力電圧Vin(例えば、50/60Hz)に対して高い電圧のDC出力電圧Voutを出力するための昇圧型の回路であり、その入力電圧Vinが印加される一対の1入力端子11及び第2入力端子12を有している。第1入力端子11には、第1インダクタ21を介して、第1接続点N11が接続されると共に、第2インダクタ22を介して、第2接続点N12が接続されている。」

b 「【0024】
インダクタ21及びMOSFET33,34により、第1アーム回路が構成されている。インダクタ22及びMOSFET35,36により、第2アーム回路が構成されている。」

c 「【図1】




第5 当審の判断
1 取消理由1(拡大先願)について
(1)本件発明1について
ア 対比・判断
本件発明1と甲1発明とを対比する。
a 甲1発明の「交流電源G」,「交流電源電圧Vs」,「直流電圧Vd」,「負荷H(インバータ,モータ等)」は,各々,本件発明1の「交流電源」,「交流電圧」,「直流電圧」,「負荷」に相当する。
そして,甲1発明の「電力変換装置1」は,「交流電源Gから印加される交流電源電圧Vsを直流電圧Vdに変換し,この直流電圧Vdを負荷H(インバータ,モータ等)に出力する」ものであるから,本件発明1の「交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置」に相当する。

b 甲1発明の「スイッチング素子Q1」,「スイッチング素子Q2」,「スイッチング素子Q3」,「スイッチング素子Q4」は,各々,本件発明1の「第一のスイッチング素子」,「第二のスイッチング素子」,「第三のスイッチング素子」,「第四のスイッチング素子」に相当する。
そして,甲1発明の「ブリッジ回路10」は,「スイッチング素子Q1,Q2が直列接続されてなる第1レグJ1と,スイッチング素子Q3,Q4が直列接続されてなる第2レグJ2と,が並列接続された構成になって」いるものである。
してみれば,甲1発明の「第1レグJ1」,「第2レグJ2」は,本件発明1の「第一のアーム」,「第二のアーム」に相当し,甲1発明の「ブリッジ回路10」は,本件発明1の「第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと、第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し、前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路」に相当する。

c 甲1発明の「リアクトルL1」は,「交流電源Gとブリッジ回路10とを接続する配線haに設けられ」るものであり,「交流電源G」と「ブリッジ回路10」との間に設けられているといえることから,本件発明1の「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」に相当する。

d 甲1発明の「電流検出部11」は,「ブリッジ回路10に流れる電流を実効値(平均電流)として検出するものであり」,ここで,「ブリッジ回路10に流れる電流」は,「リアクトルL1」を介し「交流電源G」と「ブリッジ回路10」との間に流れる電流といえるから,甲1発明の「電流検出部11」は,本件発明1の「前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器」に相当する。

e 甲1発明の「交流電圧検出部12」は,「交流電源Gから印加される交流電源電圧Vsを検出するものであ」るから,本件発明1の「前記交流電源の出力電圧を検出する第一の電圧検出器」に相当する。

f 甲1発明の「直流電圧検出部13」は,「平滑コンデンサC1の直流電圧Vdを検出するものであ」って,そして,「直流電圧Vd」は「負荷H(インバータ,モータ等)に出力」されるものであるから,甲1発明の「直流電圧検出部13」は,本件発明1の「前記負荷への印加電圧を検出する第二の電圧検出器」に相当する。

g 甲1発明の「ゼロクロス判定部15a」は,「交流電圧検出部12の検出値に基づいて,交流電源電圧Vsの正負が切り替わったか(つまり,ゼロクロスに達したか)否かを判定する機能を有」するものであって,さらに,「交流電源電圧Vsが正の期間中にはコンバータ制御部15dに‘1’の信号を出力し,交流電源電圧Vsが負の期間中にはコンバータ制御部15dに‘0’の信号を出力するものであ」るから,本件発明1の「前記交流電圧の極性を検出し、検出した極性を表す極性信号を生成する電源電圧極性検出部」に相当する。

h 甲1発明の「制御部15」は,「スイッチング素子Q1?Q4のオン・オフを制御する機能を有」するものであって,通常,スイッチング素子は,駆動パルスで駆動されるものと認められる。また,甲1発明の「制御部15」は,「コンバータ制御部15d」を備え,さらに,「コンバータ制御部15dは,電流検出部11,直流電圧検出部13,交流電圧検出部12に接続されるゼロクロス判定部15aと接続され」るものであるから,「制御部15」は,「交流電圧検出部12」,「電流検出部11」,「直流電圧検出部13」,「ゼロクロス判定部15a」と接続されているといえる。
してみれば,甲1発明の「制御部15」は,本件発明1の「前記第一の電圧検出器、前記電流検出器、前記第二の電圧検出器、および前記電源電圧極性検出部と接続され、前記第一から第四のスイッチング素子への駆動パルスを生成する制御部」に相当する。

i 甲1発明の「制御部15」は,「マイコンであり,ROMに記憶されたプログラムを読み出してRAMに展開し,CPUが各種処理を実行する」ものであって,「マイコン」はアナログ回路及びロジック回路を有さない演算器といえるから,甲1発明の「マイコン」は, 本件発明1の「演算器」に相当し, 甲1発明の「制御部15」は,本件発明1の「前記制御部は、アナログ回路及びロジック回路を有さない演算器で構成され」ることに相当する。

j 甲1発明の「直流電源装置」は,「ブリッジ回路10と,リアクトルL1と,」「電流検出部11と,交流電圧検出部12と,直流電圧検出部13と」,「ゼロクロス判定部15a」と,「制御部15と,を備え」るものであるから,甲1発明と本件発明1は,後記の点で相違するものの,“交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって,ブリッジ回路と,リアクトルと,電流検出器と,第一の電圧検出器と,第二の電圧検出器と,電源電圧極性検出部と,制御部と,を備え,前記制御部は,アナログ回路及びロジック回路を有さない演算器で構成される,直流電源装置”の点では共通する。

したがって,本件発明1と甲1発明との間には,以下の一致点と相違点とがある。

〈一致点〉
「交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって,
第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと,第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し,前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路と,
前記交流電源と前記ブリッジ回路との間に設けられるリアクトルと,
前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器と,
前記交流電源の出力電圧を検出する第一の電圧検出器と,
前記負荷への印加電圧を検出する第二の電圧検出器と,
前記交流電圧の極性を検出し,検出した極性を表す極性信号を生成する電源電圧極性検出部と,
前記第一の電圧検出器,前記電流検出器,前記第二の電圧検出器,および前記電源電圧極性検出部と接続され,前記第一から第四のスイッチング素子への駆動パルスを生成する制御部と,
を備え,
前記制御部は,アナログ回路及びロジック回路を有さない演算器で構成される,
直流電源装置。」

<相違点1>
本件発明1では,「前記演算器において、前記第一のアームの制御は、タイマを用いた制御系で実装され、前記第二のアームの制御は、汎用出力ポートまたは外部割り込み機能を用いて実装される」のに対して,甲1発明では,「マイコン」にその旨の特定がされていない点。

したがって,本件発明1と甲1発明は,上記相違点1で相違するから,本件発明1と甲1発明が同一であるということはできない。

イ 特許異議申立人の主張について
特許異議申立人は,特許異議申立書において,
マイコン(例えば,汎用マイクロコンピュータ)の処理に基づいて,スイッチング素子のON-OFFを切り替える際,タイマを用いることや所定の割込み処理を行うことは,甲第3号証ないし甲第5号証に記載されるように周知技術であって,このような周知技術を甲1発明に付加し,第1レグの制御を「タイマを用いた制御系」で実装する一方,第2レグの制御を「外部割り込み機能」を用いて実装した場合でも,従来から周知であるマイコンを用いたスイッチング制御であることに特に変わりはなく,また,新たな効果が奏されるものでもなく,本件発明1と甲1発明との相違点は,課題解決のための具体化手段における微差に過ぎないため,本件発明1と甲1発明とは実質同一である(特許異議申立書第38頁9-21行),
旨を主張している。

上記主張について,検討する。
確かに,甲第3号証には,インバータ装置に設けられる複数の半導体スイッチング素子を,プロセッサにおけるシステム制御の各処理周期Tc1,Tc2, …毎で行うこと(「タイマを用いた制御系」),もしくは,半導体スイッチング素子をシステム制御の各処理周期Tcとは異なる割込処理で行うこと(「外部割り込み機能」)は記載されており,複数の半導体スイッチング素子の全ての制御を「タイマを用いた制御系」,あるいは,「外部割り込み機能」で行うことは周知技術と認められる。しかしながら,甲第3号証には,第1レグ(「第一のスイッチング素子と第二のスイッチング素子」)と第2レグ(「第三のスイッチング素子と第四のスイッチング素子」)で制御を異ならせて,第1レグの制御を「タイマを用いた制御系」で,第2レグの制御を「外部割り込み機能」で行うことまでは記載されておらず,また,甲第4号証,甲第5号証にも,「外部割り込み機能」を行うことは記載されているが,第1レグと第2レグで制御を異ならせて,第1レグの制御を「タイマを用いた制御系」で,第2レグの制御を「外部割り込み機能」で行うことは記載されておらず,周知技術とは認められない。
そして,本件発明1では,相違点1の構成とすることで,本件の段落【0074】に「これにより、演算器の少ないリソースを使用することができ、より安価な演算器で実現することができる」,さらに,段落【0076】に「これにより、演算器を用いた場合には、第一のアーム31のデューティ指令値の更新は、キャリアの山、もしくはキャリアの谷以外のキャリア周波数(スイッチング周波数)に依存した周期タイミングであっても変更できる。」と記載される効果が奏するものであるから,本件発明1と甲1発明との相違点は,課題解決のための具体化手段における微差ではなく,本件発明1と甲1発明とは実質同一であるとはいえず,上記主張を採用することはできない。

(2)本件発明4,5,7,11ないし14について
本件発明4,5,7,11ないし14は,本件発明1の発明特定事項を全て含むものである から,本件発明1と同様の理由により,本件発明4,5,7,11ないし14は甲1発明と同一であるということはできない。

(3)まとめ
以上のとおり,本件発明1,4,5,7,11ないし14は,甲1発明と同一ではないから,特許法第29条の2に該当しない。したがって,請求項1,4,5,7,11ないし14に係る特許は特許法第29条の2の規定に違反してされたものであるとはいえない。

2 申立理由2(進歩性)について
(1)本件発明1について
ア 対比
本件発明1と甲2発明とを対比する。

a 甲2発明の「入力交流電源1」,「直流電圧」は,各々,本件発明1の「交流電源」,「直流電圧」に相当する。
また,甲2発明の「交流電圧」は,「入力交流電源1から入力された」ものであるから,本件発明1の「交流電源から印加される交流電圧」に相当する。
そして,甲2発明の「昇圧型PFC(Power Factor Correction)制御装置100」は,「入力交流電圧を整流して交流電圧のピーク値より大きい直流電圧を出力する」ものであって,「負荷8が接続され」るものであるから,甲2発明の「負荷8」が,本件発明1の「負荷」に相当し,甲2発明の「昇圧型PFC(Power Factor Correction)制御装置100」は,本件発明1の「交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置」に相当する。

b 甲2発明の「交流スイッチS1」,「交流スイッチS2」,「交流スイッチS3」,「交流スイッチS4」は,各々,本件発明1の「第一のスイッチング素子」,「第二のスイッチング素子」,「第三のスイッチング素子」,「第四のスイッチング素子」に相当する。
そして,甲2発明の「ブリッジ回路」は,「交流スイッチS1と交流スイッチS2とが直列接続され第一のアームを形成し,交流スイッチンS3と交流スイッチS4とが直列接続され第二のアーム形成し,第一のアームと第二のアームとが並列に接続されることで」「形成され」るものである。
してみると,甲2発明の「第一のアーム」,「第二のアーム」は,各々,本件発明1の「第一のアーム」,「第二のアーム」に相当し,甲2発明の「ブリッジ回路」は,本件発明1の「第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと、第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し、前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路」に相当する。

c 甲2発明の「昇圧用コイル4」は,「第1の電極である入力側電極」が,「単相の入力交流電圧が印加される第1交流端子に接続され」,「昇圧用コイル4の第2の電極である出力側電極」が「交流スイッチS1のソース端子と交流スイッチS2のドレイン端子と」「に接続され」るものであり,「入力交流電源1」と「ブリッジ回路」との間に設けられているといえる。
したがって,甲2発明の「昇圧用コイル4」は,本件発明1の「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」に相当する。

d 甲2発明の「電流検出素子3」は,「昇圧用コイル4を介し入力交流電源1とブリッジ回路との間に流れる電流を検出するものであ」るから,本件発明1の「前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器」に相当する。

e 甲2発明の「差動増幅器17」は,「入力交流電源1の出力電圧を検出するものであ」るから,本件発明1の「前記交流電源の出力電圧を検出する第一の電圧検出器」に相当する。

f 甲2発明の「第1誤差増幅器19」は,「負荷8に出力されている出力電圧Voと出力電圧を設定する基準電圧源18の電圧値Vrefとの差分に比例した誤差電圧Veを生成するものであ」って,「負荷8に出力されている出力電圧Vo」を検出しているといえる。
したがって,甲2発明の「負荷8に出力されている出力電圧Vo」は,本件発明1の「前記負荷への印加電圧」に相当し,甲2発明の「第1誤差増幅器19」は,本件発明1の「前記負荷への印加電圧を検出する第二の電圧検出器」に相当する。

g 甲2発明の「コンパレータ20」は,「差動増幅器17の出力信号を比較することで,入力交流電源1の交流電圧の極性が判断し,交流電圧の極性が正であればコンパレータ20の出力信号はHighレベルとなり,交流電圧の極性が負であれば出力はLowとなるものであ」るから,本件発明1の「前記交流電圧の極性を検出し、検出した極性を表す極性信号を生成する電源電圧極性検出部」に相当する。

h 甲2発明の「ドライブロジック回路53」は,「差動増幅器17,電流検出素子3,第1誤差増幅器19,及びコンパレータ20と接続され,4つ出力信号G_S1?G_S4で,4つの交流スイッチS1?S4を制御するものである」から,甲2発明の「出力信号G_S1?G_S4」は,本件発明1の「駆動パルス」に相当し,甲2発明の「ドライブロジック回路53」は,本件発明1の「前記第一の電圧検出器、前記電流検出器、前記第二の電圧検出器、および前記電源電圧極性検出部と接続され、前記第一から第四のスイッチング素子への駆動パルスを生成する制御部」に相当する。

i 甲2発明の「昇圧型PFC制御装置100」は,「ブリッジ回路」と,「昇圧用コイル4」と,「電流検出素子3」と,「差動増幅器17」と,「第1誤差増幅器19」と,「コンパレータ20」と,「ドライブロジック回路53」とを備えるものであるから,甲2発明と本件発明1は,後記の点で相違するものの,“交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって,ブリッジ回路と,リアクトルと,電流検出器と,第一の電圧検出器と,第二の電圧検出器と,電源電圧極性検出部と,制御部と,を備える,直流電源装置”の点では共通する。

したがって,本件発明1と甲2発明との間には,以下の一致点と相違点とがある。

〈一致点〉
「交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって,
第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと,第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し,前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路と,
前記交流電源と前記ブリッジ回路との間に設けられるリアクトルと,
前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器と,
前記交流電源の出力電圧を検出する第一の電圧検出器と,
前記負荷への印加電圧を検出する第二の電圧検出器と,
前記交流電圧の極性を検出し,検出した極性を表す極性信号を生成する電源電圧極性検出部と,
前記第一の電圧検出器,前記電流検出器,前記第二の電圧検出器,および前記電源電圧極性検出部と接続され,前記第一から第四のスイッチング素子への駆動パルスを生成する制御部と,
を備える,
直流電源装置。」

<相違点2>
本件発明1では,「前記制御部は、アナログ回路及びロジック回路を有さない演算器で構成され」,さらに,「前記演算器において、前記第一のアームの制御は、タイマを用いた制御系で実装され、前記第二のアームの制御は、汎用出力ポートまたは外部割り込み機能を用いて実装される」のに対して,甲2発明では,「ドライブロジック回路53」にその旨の特定がされていない点。

イ 判断
上記相違点2について検討する。
甲第3号証に記載されるように,電力変換装置の制御部を,アナログ回路及びロジック回路を有さない演算器で構成することは周知の技術と認められる。
しかしながら,上記 「1(1)イ」で検討したように,甲第3号証ないし甲第5号証には,第1レグ(「第一のスイッチング素子と第二のスイッチング素子」)と第2レグ(「第三のスイッチング素子と第四のスイッチング素子」)で制御を異ならせて,第1レグの制御を「タイマを用いた制御系」で,第2レグの制御を「外部割り込み機能」で行うことは記載されておらず,周知の技術とは認められない。
また,相違点2の構成とすることで,本件の段落【0074】に記載の「演算器の少ないリソースを使用することができ、より安価な演算器で実現することができる。」,さらに,段落【0076】に記載の「演算器を用いた場合には、第一のアーム31のデューティ指令値の更新は、キャリアの山、もしくはキャリアの谷以外のキャリア周波数(スイッチング周波数)に依存した周期タイミングであっても変更できる。」という効果を奏するものである
したがって,本件発明1は,甲2発明,及び甲第3号証ないし甲第5号証に記載の周知の技術に基づいて,当業者が容易に発明をすることができたものであるということはできない。

(2)本件発明2について
本件発明2は,本件発明1の発明特定事項を全て含むものであるから,本件発明1と同様の理由により,本件発明2は,甲2発明,及び甲第3号証ないし甲第9号証に記載の周知の技術に基づいて,業者が容易に発明をすることができたものであるということはできない

(3)本件発明3について
ア 対比
本件発明3と甲2発明とを対比する。

a 甲2発明の「入力交流電源1」,「直流電圧」は,各々,本件発明3の「交流電源」,「直流電圧」に相当する。
また,甲2発明の「交流電圧」は,「入力交流電源1から入力された」ものであるから,本件発明3の「交流電源から印加される交流電圧」に相当する。
そして,甲2発明の「昇圧型PFC(Power Factor Correction)制御装置100」は,「入力交流電圧を整流して交流電圧のピーク値より大きい直流電圧を出力する」ものであって,「負荷8が接続され」るものであるから,甲2発明の「負荷8」が,本件発明3の「負荷」に相当し,甲2発明の「昇圧型PFC(Power Factor Correction)制御装置100」は,本件発明3の「交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置」に相当する。

b 甲2発明の「交流スイッチS1」,「交流スイッチS2」,「交流スイッチS3」,「交流スイッチS4」は,各々,本件発明3の「第一のスイッチング素子」,「第二のスイッチング素子」,「第三のスイッチング素子」,「第四のスイッチング素子」に相当する。
そして,甲2発明の「ブリッジ回路」は,「交流スイッチS1と交流スイッチS2とが直列接続され第一のアームを形成し,交流スイッチンS3と交流スイッチS4とが直列接続され第二のアーム形成し,第一のアームと第二のアームとが並列に接続されることで」「形成され」るものである。
してみると,甲2発明の「第一のアーム」,「第二のアーム」は,各々,本件発明3の「第一のアーム」,「第二のアーム」に相当し,甲2発明の「ブリッジ回路」は,本件発明3の「第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと、第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し、前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路」に相当する。

c 甲2発明の「昇圧用コイル4」は,「第1の電極である入力側電極」が,「単相の入力交流電圧が印加される第1交流端子に接続され」,「昇圧用コイル4の第2の電極である出力側電極」が「交流スイッチS1のソース端子と交流スイッチS2のドレイン端子と」「に接続され」るものであり,「入力交流電源1」と「ブリッジ回路」との間に設けられているといえる。
したがって,甲2発明の「昇圧用コイル4」は,本件発明3の「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」に相当する。

d 甲2発明の「電流検出素子3」は,「昇圧用コイル4を介し入力交流電源1とブリッジ回路との間に流れる電流を検出するものであ」るから,本件発明3の「前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器」に相当する。

e 甲2発明の「差動増幅器17」は,「入力交流電源1の出力電圧を検出するものであ」るから,本件発明3の「前記交流電源の出力電圧を検出する第一の電圧検出器」に相当する。

f 甲2発明の「第1誤差増幅器19」は,「負荷8に出力されている出力電圧Voと出力電圧を設定する基準電圧源18の電圧値Vrefとの差分に比例した誤差電圧Veを生成するものであ」って,「負荷8に出力されている出力電圧Vo」を検出しているといえる。
したがって,甲2発明の「負荷8に出力されている出力電圧Vo」は,本件発明3の「前記負荷への印加電圧」に相当し,甲2発明の「第1誤差増幅器19」は,本件発明3の「前記負荷への印加電圧を検出する第二の電圧検出器」に相当する。

g 甲2発明の「コンパレータ20」は,「差動増幅器17の出力信号を比較することで,入力交流電源1の交流電圧の極性が判断し,交流電圧の極性が正であればコンパレータ20の出力信号はHighレベルとなり,交流電圧の極性が負であれば出力はLowとなるものであ」るから,本件発明3の「前記交流電圧の極性を検出し、検出した極性を表す極性信号を生成する電源電圧極性検出部」に相当する。

h 甲2発明の「ドライブロジック回路53」は,「差動増幅器17,電流検出素子3,第1誤差増幅器19,及びコンパレータ20と接続され,4つ出力信号G_S1?G_S4で,4つの交流スイッチS1?S4を制御するものである」る。
また,甲2発明は「入力交流電源1が正極性の時には,交流スイッチS2は昇圧用コイル4を駆動するためのLPWM信号を受け,交流スイッチS1はUPWM信号を受け,交流スイッチS3はLowレベル信号を受け,交流スイッチS4はHighレベル信号を受け,入力交流電源1が負極性の時には,入力交流電源1が正極性の場合と比べて交流スイッチS2及びS1の動きが逆となり,また交流スイッチS4及びS3の動きが逆となる」ものであって,交流スイッチS1?S4に対するこれらの信号が,「ドライブロジック回路53」からの「4つ出力信号G_S1?G_S4」によることは明らかであるから,甲2発明の「ドライブロジック回路53」は,「差動増幅器17の出力信号」を基に「コンパレータ20」が検出した電圧の極性に応じて前記第一のアームおよび前記第二のアームの駆動状態を制御する駆動パルスを出力するものといえる。
してみると,甲2発明の「ドライブロジック回路53」と,本件発明3の「前記第一の電圧検出器、前記電流検出器、前記第二の電圧検出器、および前記電源電圧極性検出部と接続され、前記第一から第四のスイッチング素子への駆動パルスを生成し、前記第一の電圧検出器が検出した電圧の極性、および前記電流検出器が検出した電流の極性に応じて前記第一のアームおよび前記第二のアームの駆動状態を制御する駆動パルスを出力する制御部」とは,後記の点で相違するものの,“前記第一の電圧検出器,前記電流検出器,前記第二の電圧検出器,および前記電源電圧極性検出部と接続され,前記第一から第四のスイッチング素子への駆動パルスを生成し,前記第一の電圧検出器が検出した電圧の極性に応じて前記第一のアームおよび前記第二のアームの駆動状態を制御する駆動パルスを出力する制御部”の点では共通する。

i 甲2発明の「入力交流電源1が正極性の時には,交流スイッチS2は昇圧用コイル4を駆動するためのLPWM信号を受け,交流スイッチS1はUPWM信号を受け,交流スイッチS3はLowレベル信号を受け,交流スイッチS4はHighレベル信号を受け」ることは,上記hで検討したように,「ドライブロジック回路53」からの「4つ出力信号G_S1?G_S4」によるものであって,「ドライブロジック回路53」が,第一のアームおよび第二のアームへの駆動パルスを生成する際に,電圧の極性が正の場合に実行される処理といえる。
同様に,甲2発明の「入力交流電源1が負極性の時には,入力交流電源1が正極性の場合と比べて交流スイッチS2及びS1の動きが逆となり,また交流スイッチS4及びS3の動きが逆となる」ことは,「ドライブロジック回路53」が,第一のアームおよび第二のアームへの駆動パルスを生成する際に,電圧の極性が負の場合に実行される処理といえる。
してみると,甲2発明の「入力交流電源1が正極性の時には,交流スイッチS2は昇圧用コイル4を駆動するためのLPWM信号を受け,交流スイッチS1はUPWM信号を受け,交流スイッチS3はLowレベル信号を受け,交流スイッチS4はHighレベル信号を受け,入力交流電源1が負極性の時には,入力交流電源1が正極性の場合と比べて交流スイッチS2及びS1の動きが逆となり,また交流スイッチS4及びS3の動きが逆となる」ことと,本件発明3の「前記制御部は、前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に、前記電圧の極性と前記電流の極性が共に正の場合には第一の処理を実行し、前記電圧の極性と前記電流の極性が共に負の場合には第二の処理を実行し、前記電圧の極性と前記電流の極性が異なる場合、前記電流が正極性であれば前記第一の処理を実行し、前記電流が負極性の場合には前記第二の処理を実行する」こととは,後記の点で相違するものの,“前記制御部は,前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に,前記電圧の極性が正の場合には第一の処理を実行し,前記電圧の極性が負の場合には第二の処理を実行する”ことの点では共通する。

j 甲2発明の「昇圧型PFC制御装置100」は,「ブリッジ回路」と,「昇圧用コイル4」と,「電流検出素子3」と,「差動増幅器17」と,「第1誤差増幅器19」と,「コンパレータ20」と,「ドライブロジック回路53」とを備えるものであるから,甲2発明と本件発明3は,後記の点で相違するものの,“交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって,ブリッジ回路と,リアクトルと,電流検出器と,第一の電圧検出器と,第二の電圧検出器と,電源電圧極性検出部と,制御部と,を備える,直流電源装置”の点では共通する。

したがって,本件発明3と甲2発明との間には,以下の一致点と相違点とがある。

〈一致点〉
「交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって,
第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと,第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し,前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路と,
前記交流電源と前記ブリッジ回路との間に設けられるリアクトルと,
前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器と,
前記交流電源の出力電圧を検出する第一の電圧検出器と,
前記負荷への印加電圧を検出する第二の電圧検出器と,
前記交流電圧の極性を検出し,検出した極性を表す極性信号を生成する電源電圧極性検出部と,
前記第一の電圧検出器,前記電流検出器,前記第二の電圧検出器,および前記電源電圧極性検出部と接続され,前記第一から第四のスイッチング素子への駆動パルスを生成し,前記第一の電圧検出器が検出した電圧の極性に応じて前記第一のアームおよび前記第二のアームの駆動状態を制御する駆動パルスを出力する制御部と,
を備え,
前記制御部は,前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に,
前記電圧の極性が正の場合には第一の処理を実行し,
前記電圧の極性が負の場合には第二の処理を実行する,
直流電源装置。」

<相違点3>
「制御部」が,本件発明3では,「前記第一の電圧検出器が検出した電圧の極性、および前記電流検出器が検出した電流の極性に応じて前記第一のアームおよび前記第二のアームの駆動状態を制御する駆動パルスを出力する制御部」であって,さらに,「前記制御部は、前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に、前記電圧の極性と前記電流の極性が共に正の場合には第一の処理を実行し、前記電圧の極性と前記電流の極性が共に負の場合には第二の処理を実行し、前記電圧の極性と前記電流の極性が異なる場合、前記電流が正極性であれば前記第一の処理を実行し、前記電流が負極性の場合には前記第二の処理を実行す」るのに対して,甲2発明では,制御部は電流の極性に応じて駆動パルスを出力するものではなく,電圧の極性のみに基づいて,正の場合に一の処理を行い,負の場合に他の処理を行い,また,電圧の極性と電流の極性が異なる場合にどのような処理を行うかは特定されていない点。

イ 判断
上記相違点3について検討する。
甲第6号証には,電圧の極性と電流の極性が同じ場合には,第1の半導体スイッチ素子および第2の半導体スイッチ素子を,同期正弦波の極性に従った,第1の処理,または第2の処理で制御し,電圧の極性と電流の極性が異なる場合には,第1の半導体スイッチ素子および第2の半導体スイッチ素子を,第1の処理,または第2の処理とは異なった処理で制御をすることが記載されている。
しかしながら,甲第6号証には,「前記電圧の極性と前記電流の極性が異なる場合、前記電流が正極性であれば前記第一の処理を実行し、前記電流が負極性の場合には前記第二の処理を実行す」ることは記載されておらず,このことが本件の出願日前に周知の技術であったとも認められない。
したがって,本件発明3は,甲2発明,及び甲第6号証に記載の周知の技術に基づいて,当業者が容易に発明をすることができたものであるということはできない。

(4)本件発明4ないし14について
本件発明4ないし14は,本件発明1または本件発明3の発明特定事項を全て含むものであるから,本件発明1または本件発明3と同様の理由により,本件発明4ないし14は,甲2発明,及び甲第3号証ないし甲第6号証に記載の周知の技術に基づいて,さらに,甲7号証ないし甲第9号には,上記相違点2,3に係る構成は記載されていないことから,甲2発明,及び甲第3号証ないし甲第9号証に記載の周知の技術に基づいて,当業者が容易に発明をすることができたものであるということはできない。

(5)まとめ
以上のとおり,本件発明1ないし14は,甲2発明,及び甲第3号証ないし甲第9号証に記載の周知の技術に基づいて,当業者が容易に発明をすることができたものであるということはできない。したがって,請求項1ないし14に係る特許は特許法第29条第2項の規定に違反してされたものであるということはできない。

3 「申立理由3(実施可能要件)」について
CPU,マイクロプロセッサ,DSPなどの演算器が演算器のクロックによるタイマを有し,このようなタイマを用いて電力変換装置のスイッチングの制御を行うことは常套手段であるから,本件発明1のスイッチングの制御である「第一のアームの制御」に関して,具体的な処理が記載されていなくとも,「第一のアームの制御」の「タイマを用いた制御系で実装」を実施できないとまではいえない。
また,演算器で電力変換装置の制御を行う際に汎用出力ポートを用いることも常套手段であって,汎用出力ポートを何に接続し,どのような信号を伝送するかは,具体的な制御に応じて適宜変更されるものあって,具体的な構成が記載されていなくとも,この「第二のアームの制御」を,「汎用出力ポート」「を用い」て「実装」できないとまではいえない。
したがって,請求項1,2,4ないし14に係る特許は特許法第36条第4項第1号に規定する要件を満たしていない特許出願に対してされたものであるから,請求項1,2,4ないし14に係る特許は取り消すべきものとはいえない。

4 「申立理由4(サポート要件)」について
(1)「理由4-1」について
本件特許の明細書には,段落【0014】に「リアクトル2は、交流電源1とブリッジ回路3との間に設けられている。交流電源1の一端は、リアクトル2を介し、第一のアーム31における第一のスイッチング素子311と第二のスイッチング素子312との接続点に接続されている。」と記載され,少なくとも,第一のスイッチング素子と第二のスイッチング素子との間の接続点と交流電源を接続する配線にリアクトルが設けられるものが記載されており,発明の詳細な説明に記載したものではないとまではいえない。

(2)「理由4-2」について
本件特許の明細書には,段落【0047】,【0048】,【図17】には,電圧の極性と電流の極性が共に正の処理として「処理α」が,電圧の極性と電流の極性が共に負の処理として「処理β」が記載されており,少なくとも,本件発明2,本件発明3の「第一の処理」を「処理α」としたもの,「第二の処理」を「処理β」としたものが記載されているといえるから,本件発明2,3が,発明の詳細な説明に記載したものではないとまではいえない。

したがって,請求項1ないし14に係る特許は特許法第36条第6項第1号に規定する要件を満たしていない特許出願に対してされたものであるから,請求項1ないし14に係る特許は取り消すべきものであるとはいえない。

5 「申立理由5(明確性)」について
(1)「理由5-1」について
本件発明1,3の「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」という構成として,第一のスイッチング素子と第二のスイッチング素子との間の接続点と交流電源を接続する配線にリアクトルが設けられるもの,第三のスイッチング素子と第四のスイッチング素子との間の接続点と交流電源を接続する別の配線にリアクトルが設けられるもの,前記した各リアクトルの両方が設けられるのもの,いずれのものも周知の構成であって,また,いずれのものであっても,本件発明1,3の直流電源装置が動作し得ることは明らかであるから,「前記交流電源と前記ブリッジ回路との間に設けられるリアクトル」という記載が不明確であるとまではいえない。

(2)「理由5-2」について
上記「3」で検討したように,タイマを用いて電力変換装置のスイッチングの制御を行うこと,演算器で電力変換装置の制御を行う際に汎用出力ポートを用いることは常套手段であって,「第1のアーム」及び「第2のアーム」の具体的な制御に応じて,制御部の処理,及び,「汎用出力ポート」の接続関係,伝送される信号は,適宜選択変更され得るものであるから,具体的にどのような処理を行うか,接続関係,伝送される信号などが記載されていなくとも,不明確であるとまではいえない。

(3)「理由5-3」について
「電流の大きさに応じて、当該第三のスイッチング素子のスイッチング動作を停止」するという記載における「電流の大きさに応じて」が,電流値が所定値より大きい場合,小さい場合,所定の変化の場合のいずれの場合でもよいことは明らかであって,「電流の大きさ」に関して,所定値より大きい場合,小さい場合,所定の変化と記載されなくとも該記載が不明確であるとまではいえない。

(4)「理由5-4」について
本件特許の明細書の段落【0076】には「キャリア周波数(スイッチング周波数)」と記載されるように,「キャリア周波数」と「スイッチング周波数」とが同じものであることは明らかであって,これらの記載が不明確であるとまではいえない。

したがって,請求項1ないし14に係る特許は特許法第36条第6項第2号に規定する要件を満たしていない特許出願に対してされたものであるから,請求項1ないし14に係る特許は取り消すべきものであるとはいえない。


第6 むすび
以上のとおりであるから,特許異議の申立ての理由及び証拠によっては,請求項1ないし14に係る特許を取り消すことはできない。
また,他に請求項1ないし14に係る特許を取り消すべき理由を発見しない。
よって,結論のとおり決定する。


 
異議決定日 2021-08-20 
出願番号 特願2018-545731(P2018-545731)
審決分類 P 1 651・ 536- Y (H02M)
P 1 651・ 121- Y (H02M)
P 1 651・ 537- Y (H02M)
最終処分 維持  
前審関与審査官 東 昌秋  
特許庁審判長 田中 秀人
特許庁審判官 山崎 慎一
山澤 宏
登録日 2020-10-26 
登録番号 特許第6783867号(P6783867)
権利者 三菱電機株式会社
発明の名称 直流電源装置、モータ駆動装置、送風機、圧縮機および空気調和機  
代理人 高村 順  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ