• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 一部申し立て 2項進歩性  H02M
審判 一部申し立て 特36条6項1、2号及び3号 請求の範囲の記載不備  H02M
管理番号 1377812
異議申立番号 異議2021-700399  
総通号数 262 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 2021-10-29 
種別 異議の決定 
異議申立日 2021-04-28 
確定日 2021-08-30 
異議申立件数
事件の表示 特許第6787143号発明「電力変換装置および電源装置」の特許異議申立事件について,次のとおり決定する。 
結論 特許第6787143号の請求項1-4,6,11に係る特許を維持する。 
理由 第1 手続の経緯
特許第6787143号の請求項1-4,6,11に係る特許についての出願は,平成29年1月13日に出願され,令和2年11月2日にその特許権の設定登録がされ,同年11月18日に特許掲載公報が発行された。その後,その特許に対し,令和3年4月28日に特許異議申立人 角田 朗は,特許異議の申立てを行った。


第2 本件発明
特許第6787143号の請求項1ないし4,6,11に係る発明(以下,「本件発明1」ないし「本件発明4」,「本件発明6」,「本件発明11」という。)は,それぞれ,その特許請求の範囲の請求項1ないし4,6,11に記載された事項により特定される次のとおりのものである。

「【請求項1】
正側電源入力端子および負側電源入力端子の間に順次直列に接続された第1スイッチおよび第2スイッチと、
正側電源出力端子および前記正側電源入力端子の間に順次直列に接続された第1ダイオードおよび第2ダイオードと、
前記正側電源出力端子および負側電源出力端子の間に接続された第1キャパシタと、
前記第1ダイオードおよび前記第2ダイオードの間の第1端子と前記第1スイッチおよび前記第2スイッチの間の第2端子との間に接続された第2キャパシタと、
前記第1端子および前記第2端子の間に接続された第3キャパシタと、
を備え、
前記第1端子および前記第2端子の間における、前記第3キャパシタを通る配線インダクタンスは、前記第2ダイオードおよび前記第1スイッチを通る配線インダクタンスおよび前記第2キャパシタを通る配線インダクタンスよりも小さい、
電力変換装置。
【請求項2】
前記第3キャパシタは、前記第2キャパシタよりも容量が小さい請求項1に記載の電力変換装置。
【請求項3】
前記第1端子および前記第2端子の間における、前記第2ダイオードおよび前記第1スイッチを通る配線インダクタンスは、前記第2キャパシタを通る配線インダクタンスよりも小さい請求項1または2に記載の電力変換装置。
【請求項4】
前記第3キャパシタは、前記第2キャパシタと比較してESL(等価直列インダクタンス)が小さい請求項1から3のいずれか一項に記載の電力変換装置。」
「【請求項6】
前記第2ダイオードの正側および前記第1スイッチの負側の間に接続された第4キャパシタを更に備える請求項1から5のいずれか一項に記載の電力変換装置。」
「【請求項11】
前記第1ダイオードの正側および前記第2スイッチの負側の間に接続された第5キャパシタを更に備える請求項1から10のいずれか一項に記載の電力変換装置。」


第3 申立理由の概要
1 申立理由1(進歩性)
請求項1-4,6,11に係る発明は,下記の甲第1号証に記載の発明,及び甲第2号証ないし甲第7号証に記載された周知の技術に基づいて,当業者が容易に発明をすることができたものである。(特許異議申立書16頁13行-21頁13行)

2 申立理由2(明確性)
請求項1,3の端子間のインダクタンスの大小関係の記載が不明確であるので,請求項1,3,及び,請求項1,3に従属する請求項4,6,11の記載は明確でない。(特許異議申立書21頁14行-22頁10行)

6 証拠
甲第1号証:国際公開第2016/125255号
甲第2号証:特開2015-136225号公報
甲第3号証:特開2011-177005号公報
甲第4号証:特開2014-030286号公報
甲第5号証:Application Note AN-7006,SEMICRON,2008年3月17日
甲第6号証:富士 IGBT モジュール アプリケーション マニュアル,富士電機株式会社,2015年3月
甲第7号証:F.Krach 他5名,“Silicon integrated RC snubbers for applications up to 900V with reduced mechanical stress and high manufacturability”,IEEE,2016年6月


第4 甲第1号証ないし甲第7号証の記載
1 甲第1号証
(1)甲第1号証には,図面とともに以下の各記載がある(なお,下線は当審で付与した。以下,同じ)。

A 「[0012] 電力変換装置20は、整流ダイオードを有し、商用電源50に接続される整流器1と、昇圧回路であるマルチレベルチョッパ回路2(以下「MLC回路2」と称する。)と、MLC回路2の出力間に接続された平滑コンデンサ3と、平滑コンデンサ3の両極間に接続されたインバータ回路4と、制御回路5と、MLC駆動回路6と、インバータ駆動回路7とを備えている。インバータ回路4は、複数のスイッチング素子Tr3?Tr8と、複数のスイッチング素子Tr3?Tr8の各々に並列接続された複数の還流ダイオードRD3?RD8と、を有している。インバータ回路4の出力側には、圧縮機31のモータ31aが接続されている。圧縮機31は、例えばDCブラシレスモータからなるモータ31aの回転により冷媒回路上の冷媒を圧縮する圧縮機構部(図示せず)を備えている。」

B 「[0018] 次に、図2を参照して、MLC回路2を構成する半導体素子がモジュール化された半導体モジュールについて説明する。図2は、電力変換装置20において、MLC回路2の半導体素子をワンパッケージ化した半導体モジュール11の概略図である。図2に示すように、半導体モジュール11は、直列に接続された第1スイッチング素子Tr1及び第2スイッチング素子Tr2と、第1ダイオードD1及び第2ダイオードD2と、第1スイッチング素子Tr1に並列接続された第1環流ダイオードRD1と、第2スイッチング素子Tr2に並列接続された第2還流ダイオードRD2とを備えた昇圧モジュール11Aを有している。
[0019] そして、半導体モジュール11は、第1スイッチング素子Tr1のコレクタ側である第1ダイオードD1と第2ダイオードD2との間から引き出され、中間コンデンサCfの一端が接続される第1容量端子aと、第1スイッチング素子Tr1と第2スイッチング素子Tr2との間から引き出され、中間コンデンサCfの他端が接続される第2容量端子bと、を有している。すなわち、第1容量端子a及び第2容量端子bは、中間コンデンサCfを接続するための端子である。また、半導体モジュール11は、第1スイッチング素子Tr1から引き出され、駆動信号が入力される第1オンオフ駆動用端子fと、第2スイッチング素子Tr2から引き出され、駆動信号が入力される第2オンオフ駆動用端子gとを有している。さらに、半導体モジュール11は、第1ダイオードD1のカソード側から引き出された第1負荷側端子dと、第2還流ダイオードRD2のアノード側から引き出された第2負荷側端子eとを有している。また、半導体モジュール11は、第2ダイオードD2と第1スイッチング素子Tr1との間から引き出され、リアクトルLの一端が接続される一端側誘導端子cを有している。」

C 「【図1】



D 「【図2】



E 「【図3】



F 上記Aの段落[0012]には,“商用電源50に接続される整流器1と,昇圧回路であるマルチレベルチョッパ回路2(以下「MLC回路2」と称する。)と,MLC回路2の出力間に接続された平滑コンデンサ3と,平滑コンデンサ3の両極間に接続されたインバータ回路4と,制御回路5と,MLC駆動回路6と,インバータ駆動回路7とを備えている電力変換装置20”が記載されている。

G 上記Bの段落[0018]及び図2(上記D)には,“MLC回路2を構成するMLC回路2を構成する半導体モジュールであって,半導体モジュール11は,以下の順で直列に接続される,第1ダイオードD1,第2ダイオードD2,第1スイッチング素子Tr1,第2スイッチング素子Tr2と,第1スイッチング素子Tr1に並列接続された第1環流ダイオードRD1と,第2スイッチング素子Tr2に並列接続された第2還流ダイオードRD2とを備えた昇圧モジュール11Aを有”することが記載されている。

H 上記Bの段落[0019]には,“半導体モジュール11は,第1スイッチング素子Tr1のコレクタ側である第1ダイオードD1と第2ダイオードD2との間から引き出され,中間コンデンサCfの一端が接続される第1容量端子aと,第1スイッチング素子Tr1と第2スイッチング素子Tr2との間から引き出され,中間コンデンサCfの他端が接続される第2容量端子bと,を有し,さらに,半導体モジュール11は,第1ダイオードD1のカソード側から引き出された第1負荷側端子dと,第2還流ダイオードRD2のアノード側から引き出された第2負荷側端子eとを有し,また,半導体モジュール11は,第2ダイオードD2と第1スイッチング素子Tr1との間から引き出され,リアクトルLの一端が接続される一端側誘導端子cを有”することが記載されている。

I 図1(上記C)及び図2(上記D)によれば,“整流器1の正極側がリアクトルLの他端に接続され,整流器1の負極側が第2負荷側端子eに接続されて”いることが看取できる。

J また,図1(上記C)及び図2(上記D)によれば,“平滑コンデンサ3は,第1負荷側端子dと第2負荷側端子eの間に接続されている”ことが看取できる。

(2)上記AないしJの記載内容(特に,下線部を参照)からすると,甲第1号証には,次の発明(以下,「甲1発明」という。)が記載されている。

「商用電源50に接続される整流器1と,昇圧回路であるマルチレベルチョッパ回路2(以下「MLC回路2」と称する。)と,MLC回路2の出力間に接続された平滑コンデンサ3と,平滑コンデンサ3の両極間に接続されたインバータ回路4と,制御回路5と,MLC駆動回路6と,インバータ駆動回路7とを備えている電力変換装置20であって,
MLC回路2を構成するMLC回路2を構成する半導体モジュールであって,
半導体モジュール11は,以下の順で直列に接続される,第1ダイオードD1,第2ダイオードD2,第1スイッチング素子Tr1,第2スイッチング素子Tr2と,第1スイッチング素子Tr1に並列接続された第1環流ダイオードRD1と,第2スイッチング素子Tr2に並列接続された第2還流ダイオードRD2とを備えた昇圧モジュール11Aを有し.
半導体モジュール11は,第1スイッチング素子Tr1のコレクタ側である第1ダイオードD1と第2ダイオードD2との間から引き出され,中間コンデンサCfの一端が接続される第1容量端子aと,第1スイッチング素子Tr1と第2スイッチング素子Tr2との間から引き出され,中間コンデンサCfの他端が接続される第2容量端子bと,を有し,さらに,半導体モジュール11は,第1ダイオードD1のカソード側から引き出された第1負荷側端子dと,第2還流ダイオードRD2のアノード側から引き出された第2負荷側端子eとを有し,また,半導体モジュール11は,第2ダイオードD2と第1スイッチング素子Tr1との間から引き出され,リアクトルLの一端が接続される一端側誘導端子cを有し,
整流器1の正極側がリアクトルLの他端に接続され,整流器1の負極側が第2負荷側端子eに接続されており,
平滑コンデンサ3は,第1負荷側端子dと第2負荷側端子eの間に接続されている,
電力変換装置20。」

2 甲第2号証
(1)甲第2号証には,図面とともに以下の各記載がある。

A 「【0024】
電圧コンバータ回路3の出力側(電圧コンバータ回路の出力側とインバータ回路4a、4bの入力側の間)には、第1平滑コンデンサC1と第2平滑コンデンサC2が並列に接続されている。回路上は、第1平滑コンデンサC1と第2平滑コンデンサC2と分けて記述する必要がないが、後述するようにハードウエアとして平滑コンデンサを2個のユニット(第1コンデンサユニット31と第2コンデンサユニット32)で構成するため、これに合わせて回路図上でも2個のコンデンサで表している。第1平滑コンデンサC1と第2平滑コンデンサC2は、電圧コンバータ回路3が出力する電流の脈動を抑制するために挿入されている。
【0025】
符号31が示す破線が、第1平滑コンデンサC1のハードウエアに相当する。第1平滑コンデンサC1は、大きな容量を確保するために複数のコンデンサ素子を並列して実現される。第1平滑コンデンサC1を実現する複数のコンデンサ素子を収容したユニットを第1コンデンサユニット31と称する。
【0026】
符号32が示す破線が、第2平滑コンデンサC2のハードウエアに相当する。第1平滑コンデンサC1と同様に、第2平滑コンデンサC2も複数のコンデンサ素子を並列して実現される。第2平滑コンデンサC2を実現する複数のコンデンサ素子を収容したユニットを第2コンデンサユニット32と称する。」

B 「【0039】
上記の導電経路の長さの相違により、次の利点が得られる。コンデンサとスイッチング素子の間に発生する寄生インダクタンスは、その導電距離が短いほど小さくなる。実施例の電力変換器2では、スイッチング素子T7、T8から第1平滑コンデンサC1までの導電経路がスイッチング素子T7、T8から第2平滑コンデンサC2までの導電経路より短い。そのため、スイッチング素子T7、T8と第1平滑コンデンサC1との間の寄生インダクタンスは、スイッチング素子T7、T8と第2平滑コンデンサC2との間の寄生インダクタンスより小さくなる。第1、第2平滑コンデンサC1、C2はともにスイッチング素子T7、T8の直列回路と並列に接続されているが、極めて高周波のサージ電圧(サージ電流)は、寄生インダクタンスの小さい第1平滑コンデンサC1に集中して流れる。別言すれば、サージ電圧(サージ電流)は、第1平滑コンデンサC1で吸収される。即ち、第1平滑コンデンサC1がスナバコンデンサの役割を果たす。」

C 「




3 甲第3号証
甲第3号証には,図面とともに以下の各記載がある。

A 「【0029】
インバータ回路10(スイッチング装置)は、バッテリB1の出力する直流電圧を3相交流電圧に変換する回路である。インバータ回路10は、平滑コンデンサ100と、FET101a?101f(半導体スイッチング素子)と、スナバ回路102とを備えている。」

B 「【0044】
加えて、第1実施形態によれば、サージ電圧は、経路r2のインダクタンスLr2の大きさに依存する。例えば、半導体スイッチング装置の浮遊インダクタンスは、YAMAHA MOTOR TECHNICAL REVIEW 2003?4 No.37や、特許第3519227号公報に記載されているように、数十nH程度である。スナバ回路の接続位置を工夫し、経路r2のインダクタンスLr2を10nH以下に抑えることで、サージ電圧を確実に抑えることができる。」

C 「【図2】



4 甲第4号証
甲第4号証には,図面とともに以下の各記載がある。

A 「【0026】
また、チョークコイル2のもう一方の端子には、配線2aを介して、第1の平滑コンデンサ41が接続されている。この第1の平滑コンデンサ41と並列に、スナバコンデンサ51と、スナバコンデンサ52と、パワーモジュール3が、電力線3aを介して接続されている。電力線3aは、接続点Aから接続点Cまでの部分を示す。なお。接続点Aと接続点Bと接続点Cは同電位である。電力線3aと第1の平滑コンデンサ41とは、配線41cで接続されている。配線41cは、第1の平滑コンデンサ41から接続点Aまでの線である。」

B 「【0031】
本実施の形態1の電力変換装置では、周波数特性の異なる2種類のコンデンサである第1の平滑コンデンサ41と第2の平滑コンデンサ42とが、並列接続されて構成されている。第1の平滑コンデンサ41は、例えば、本実施の形態1の場合、電解コンデンサで構成される。第2の平滑コンデンサ42は、例えば、本実施の形態1の場合、フィルムコンデンサで構成される。なお、第1の平滑コンデンサ41と第2の平滑コンデンサ42自体は、それぞれが同じ特性のコンデンサを並列または直列に接続した集合体となっている場合も含まれる。例えば、本実施の形態1では、第2の平滑コンデンサ42は、スナバコンデンサ51とスナバコンデンサ52を並列に接続した集合体となっている。
【0032】
ここで、第1の平滑コンデンサ41と第2の平滑コンデンサ42との静電容量の大小関係について説明する。第1の平滑コンデンサ41の静電容量(C1)は、第2の平滑コンデンサ42の静電容量(C2)よりも大きく設定されている(C1>C2)。これは、第1の平滑コンデンサ41の小型化を実現するためであり、一般的に、フィルムコンデンサやセラミックコンデンサと比較して、電解コンデンサは体積あたりの静電容量が大きく、必要とされる静電容量に対してコンデンサ体積を小さくすることができる。そのため、第1の平滑コンデンサ41には電解コンデンサを用い、第2の平滑コンデンサ42にはフィルムコンデンサやセラミックコンデンサを用いる。」

C 「【0034】
また、第1の平滑コンデンサ41とパワーモジュール3とを接続するための配線41cは、チョークコイル2と第1の平滑コンデンサ41とを接続する配線2aと、パワーモジュール3と第2の平滑コンデンサ42とを接続する配線42cとに対し、配線インダクタンスを大きく設定する。配線41cは、具体的には、図2に示すように、配線インダクタンスΔLを加えている。ここで、図1において、配線41cは、第1の平滑コンデンサ41から接続点Aまでの配線である。配線2aは、チョークコイル2から第1の平滑コンデンサ41までの配線である。配線42cは、スナバコンデンサ51から接続点Aまでの配線である。また、同様に、もう1つの配線42cは、スナバコンデンサ52から接続点Cまでの配線である。」

D 「【図1】



5 甲第5号証
甲第5号証には,図面とともに以下の各記載がある。

A 「容量はスイッチオフ時のスパイク電圧が十分に抑制される様に、十分大きくなければなりません。このコンデンサの標準的な値は0.1μF?1.0μFです。
容量のみではなく、コンデンサの低インダクタンス構造も重要です。コンデンサの端子と内部接続間のループによって生じる残留インダクタンスは、Fig. 2 の最初のスパイク電圧 V2 の要因です。容量が大で自己インダクタンスが残存していると、低スパイク電圧は保証されません。
低自己インダクタンスは、IGBTモジュールの端子に直接ネジ止めする幅広の平らな端子を有するコンデンサの使用により、実現出来ます。コンデンサは端子が可能な限り小さい領域を囲む様な、又、内部配線がないコンデンサのコイルに直接接続される様な構造にしなければなりません(Fig. 1参照)。」(3頁左欄1-15行)

B 「



C 「




6 甲第6号証
甲第6号証には,図面とともに以下の各記載がある。

A 「以下になることを確認願います。もしサージ電圧が素子耐圧を超える時は下記に記載のサージ電圧対策を 実施してください。
●RG を大きくする
●回路インダクタンスを低減する
●スナバ回路を強化する
●C_(GE) を付加する
●アクティブクランプ回路を付加する」(4-12頁5-11行)

B 「


7 甲第7号証
甲第7号証には,図面とともに以下の各記載がある(当審訳は,特許異議申立人による抄訳文を参考にした。)。

A 「Introduction
Passive snubber networks are especially needed in fast switching power modules to prevent overvoltage from hard switching and to minimize electromagnetic interference [1]. In a half-bridge circuit as shown in Fig. 1(a) dissipative RC snubber networks are beneficial over single pulse capacitors as they do not generate a resonant pole in the impedance spectrum, which can be seen in Fig. 1(b). As only a small capacitance (e.g. 4 nF) is needed to reduce the overvoltage (Fig. 1(c)), a monolithically integrated RC snubber can be realized on a silicon chip and packaged directly on the power module substrate. An improved module performance was already demonstrated for chip snubbers with 200 V operating voltage [2]. This work shows how the device design was enhanced for high manufacturability and reliable operations in a voltage range from 600 V to 900 V.」
(当審訳:パッシブスナバ回路網は,ハードスイッチングによる過電圧を防ぎ,電磁干渉を最小限に抑えるために,高速スイッチングパワーモジュールで特に必要である[1]。図1(a)に示すハーフブリッジ回路では,消散性RCスナバ回路網は,図1(b)に示すように,インピーダンススペクトルに共振極を生成しないため,単体コンデンサよりも有益である。過電圧を低減するために必要な静電容量は小さい(たとえば4nF)ため(図1(c)),一体に集積されたRCスナバをシリコンチップ上に実現し,パワーモジュール基板に直接パッケージ化できる。動作電圧が200Vのチップスナバでは,モジュール性能の向上がすでに実証されている[2]。本稿では,600V?900Vの電圧範囲で高製造可能性と高信頼性動作を実現するために装置設計がどのように強化されたかを示している。)

B 「


Fig. 1.The passive network of a half-bridge circuit (a) shows different impedance characteristics (b) depending on the used snubber capacitor. LTspice simulations in (c) show that a 4 nF, 4 Ω RC snubber can drastically reduce the overvoltage compared to a circuit without a snubber network.」
(当審訳:図1.ハーフブリッジ回路のパッシブ回路網(a)は,使用するスナバコンデンサに応じて異なるインピーダンス特性(b)を示す。(c)に示したLTspiceシミュレーションは,4nF,4ΩのRCスナバが,スナバ回路のない回路と比較して過電圧を大幅に低減できることを示している。)


第5 当審の判断
1 取消理由1(進歩性)について
(1)本件発明1について
ア 対比・判断
本件発明1と甲1発明とを対比する。

A 甲1発明の「一端側誘導端子c」は,「他端」に「整流機1の正極側に接続され」る「リアクトルL」の「一端」に接続され,「整流機1」は「商用電源50に接続される」ものであるから,本件発明1の「正側電源入力端子」に相当する。
また,甲1発明の「第2負荷側端子e」は,「整流機1の負極側に接続され」るものであるから,本件発明1の「負側電源入力端子」に相当する。
そして,甲1発明は「第1ダイオードD1,第2ダイオードD2,第1スイッチング素子Tr1,第2スイッチング素子Tr2」がこの「順で直列に接続され」るものであって,さらに,「第2ダイオードD2と第1スイッチング素子Tr1との間から引き出され」る「一端側誘導端子c」と,「第2スイッチング素子Tr2に並列接続された」「第2還流ダイオードRD2のアノード側から引き出された第2負荷側端子eとを有」するものであるから,甲1発明の「第1スイッチング素子Tr1,第2スイッチング素子Tr2」は,「一端側誘導端子c」および「第2負荷側端子e」の間に順次直列に接続されているといえる。
したがって,甲1発明の「第1スイッチング素子Tr1」及び「第2スイッチング素子Tr2」は,本件発明1の「正側電源入力端子および負側電源入力端子の間に順次直列に接続された第1スイッチおよび第2スイッチ」に相当する。

B また,甲1発明は,「第1ダイオードD1のカソード側から引き出された第1負荷側端子d」と,「第2スイッチング素子Tr2に並列接続された」「第2還流ダイオードRD2のアノード側から引き出された第2負荷側端子eとを有」するものであるから,「第1ダイオードD1,第2ダイオードD2,第1スイッチング素子Tr1,第2スイッチング素子Tr2」は,「第1負荷側端子d」と「第2負荷側端子e」の間に順次直列に接続されているといえる。
また,甲1発明の「第2負荷側端子e」は,上記Aで検討したように,負極側の端子であるから,甲1発明の「第1負荷側端子d」は正極側の端子といえる。
してみると,甲1発明の「第1負荷側端子d」は,本件発明1の「正側電源出力端子」に相当する。
そして,甲1発明では「一端側誘導端子c」が「第2ダイオードD2と第1スイッチング素子Tr1との間から引き出され」るものであるから,甲1発明の「第1ダイオードD1」及び「第2ダイオードD2」は,「正側電源出力端子および前記正側電源入力端子の間に順次直列に接続された第1ダイオードおよび第2ダイオード」に相当する。

C 甲1発明の「平滑コンデンサ3」は,「MLC回路2の出力間」の「第1負荷側端子dと第2負荷側端子eの間に接続されている」ものである。
してみると,甲1発明の「第2負荷側端子e」は,本件発明1の「負側電源出力端子」に相当し,上記Bの点も踏まえると,甲1発明の「平滑コンデンサ3」は,本件発明1の「前記正側電源出力端子および負側電源出力端子の間に接続された第1キャパシタ」に相当する。

D 甲1発明の「第1容量端子a」は,「第1ダイオードD1と第2ダイオードD2との間から引き出され」,また,「第2容量端子b」は,「第1スイッチング素子Tr1と第2スイッチング素子Tr2との間から引き出され」るものであるから,各々,本件発明1の「前記第1ダイオードおよび前記第2ダイオードの間の第1端子」,「前記第1スイッチおよび前記第2スイッチの間の第2端子」に相当する。
そして,甲1発明の「中間コンデンサCf」は,「一端が」「第1容量端子a」に,「他端が」「第2容量端子b」に接続されるものであるから,本件発明1の「前記第1ダイオードおよび前記第2ダイオードの間の第1端子と前記第1スイッチおよび前記第2スイッチの間の第2端子との間に接続された第2キャパシタ」に相当する。

E 甲1発明の「電力変換装置20」は,「第1スイッチング素子Tr1」,「第2スイッチング素子Tr2」,「第1ダイオードD1」,「第2ダイオードD2」,「平滑コンデンサ3」,「中間コンデンサCf」を備えるものであるから,甲1発明と本件発明1は,後記の点で相違するものの,“第1スイッチおよび第2スイッチと,第1ダイオードおよび第2ダイオードと,第1キャパシタと,第2キャパシタと,を備える,電力変換装置”の点では共通する。

したがって,本件発明1と甲1発明との間には,以下の一致点と相違点とがある。

〈一致点〉
「正側電源入力端子および負側電源入力端子の間に順次直列に接続された第1スイッチおよび第2スイッチと,
正側電源出力端子および前記正側電源入力端子の間に順次直列に接続された第1ダイオードおよび第2ダイオードと,
前記正側電源出力端子および負側電源出力端子の間に接続された第1キャパシタと,
前記第1ダイオードおよび前記第2ダイオードの間の第1端子と前記第1スイッチおよび前記第2スイッチの間の第2端子との間に接続された第2キャパシタと,
を備える,
電力変換装置。」

<相違点>
本件発明1では,「前記第1端子および前記第2端子の間に接続された第3キャパシタ」を備えており,さらに,「前記第1端子および前記第2端子の間における、前記第3キャパシタを通る配線インダクタンスは、前記第2ダイオードおよび前記第1スイッチを通る配線インダクタンスおよび前記第2キャパシタを通る配線インダクタンスよりも小さい」のに対して,甲1発明では,そのようなキャパシタを備えておらず,さらに,インダクタンスに関してその旨の特定がされていない点。

イ 判断
上記相違点について検討する。
甲第2?4号証に記載されるように,直列に接続された2つのスイッチング素子によるサージ電圧を抑えるために,2つのスイッチング素子と並列に設けられる平滑コンデンサ以外に,この平滑コンデンサと2つのスイッチング素子との間のインダクタンスよりスイッチング素子との間のインダクタンスが小さくなるいわゆるスナバコンデンサを,2つのスイッチング素子と並列に設けることは周知の技術である。
しかしながら,甲1発明は,直列に接続された「第1ダイオードD1,第2ダイオードD2,第1スイッチング素子Tr1,第2スイッチング素子Tr2」の4つのスイッチング素子を備えるものであるから,2つのスイッチング素子によるサージ電圧を抑制するための上記の周知の技術の適用が,当業者にとって容易に想到し得ることとはいえない。
また,仮に,甲1発明の直列に接続される「第2ダイオードD2」と「第1スイッチング素子Tr1」と,これらに並列に接続される「平滑コンデンサ3」に対して周知の技術を適用しても,周知の技術は,平滑コンデンサと2つのスイッチング素子との間のインダクタンスよりスナバと2つのスイッチング素子との間のインダクタンスを小さくするものであって,上記相違点の「第2ダイオードD2」と「第1スイッチング素子Tr1」の両端の端子である「前記第1端子および前記第2端子の間における、前記第3キャパシタを通る配線インダクタンス」を,「前記第2ダイオードおよび前記第1スイッチを通る配線インダクタンスおよび前記第2キャパシタを通る配線インダクタンスよりも小さ」くするものとはならない。
さらに,インダクタンスに関して,甲第5号証及び甲第6号証には,スナバコンデンサとスイッチング素子の間の配線を最短にすることが記載されているが,直列接続される「第2ダイオードD2」と「第1スイッチング素子Tr1」の両端の端子である「前記第1端子および前記第2端子の間における、前記第3キャパシタを通る配線インダクタンス」を,「前記第2ダイオードおよび前記第1スイッチを通る配線インダクタンス」よりも小さくするものはない。
また,特許異議申立人は特許異議申立書において,「また、甲第7号証の図1(a)に、スナバコンデンサCp(第3キャパシタに対応)の寄生インダクタンスLp=3nHが、デバイス経路の配線インダクタンスLmod=5nHおよび中間コンデンサCDC(第2キャパシタに対応)の配線インダクタンス25+26nHより小さいことが記載されている。」と主張している(特許異議申立書18頁12-16行)。しかしながら,甲第7号証においては,図1(a)の「Lp」,「Lmod」,「Lpar」が具体的に何を示しているかは記載されておらず,「Lp」がスナバコンデンサCp(第3キャパシタに対応)の寄生インダクタンスを示すか,スナバコンデンサCpの寄生インダクタンスと配線を併せたインダクタンスを示すのか,スナバコンデンサCpが設けられている配線のインダクタンスを示すのか不明であって,同様に,「Lmod」,「Lpar」が具体的にどのようなインダクタンスを示しているか不明であるから,上記主張を採用することはできない。

したがって,本件発明1は,甲1発明及び甲第2号証ないし甲第7号証に記載の周知の技術に基づいて,当業者が容易に発明をすることができたものであるということはできない。

(2)本件発明2-4,6,11について
本件発明2-4,6,11は,本件発明1の発明特定事項を全て含むものであるから,本件発明1と同様の理由により,本件発明2-4,6,11は,甲1発明及び甲第2号証ないし甲第7号証に記載の周知の技術に基づいて,当業者が容易に発明をすることができたものであるということはできない

(3)まとめ
以上のとおり,本件発明1-4,6,11は,甲1発明及び甲第2号証ないし甲第7号証に記載の周知の技術に基づいて,当業者が容易に発明をすることができたものであるということはできない。

2 申立理由2(明確性)について
請求項1の「前記第1端子および前記第2端子の間における、前記第3キャパシタを通る配線インダクタンスは、前記第2ダイオードおよび前記第1スイッチを通る配線インダクタンスおよび前記第2キャパシタを通る配線インダクタンスよりも小さい」なる記載は,「前記第1端子および前記第2端子の間における」,「前記第3キャパシタを通る配線インダクタンス」が,「前記第1端子および前記第2端子の間における」,「前記第2ダイオードおよび前記第1スイッチを通る配線インダクタンスおよび前記第2キャパシタを通る配線インダクタンスよりも小さい」ことを規定することは明らかであって,第三者に不測の不利益を及ぼすほどに明確でないとまではいえない。
同様に,請求項3の「前記第1端子および前記第2端子の間における、前記第2ダイオードおよび前記第1スイッチを通る配線インダクタンスは、前記第2キャパシタを通る配線インダクタンスよりも小さい」なる記載も,同様に,インダクタンスの大小を規定していることは明らかであって,第三者に不測の不利益を及ぼすほどに明確でないとまではいえない。

したがって,本件発明1,3,4,6,11は,明確である。

なお,異議申立人は,申立理由2に関して,請求項1及び3の記載では,端子間のインダクタンスの大小関係を規定するだけであり,本件発明1及び3によっては,効果的なサージ電圧抑制を行うことは不可能である旨主張するので,請求項1及び3の記載が,発明の詳細な説明に記載した範囲を超えて特許を請求するものであるかどうか(特許法36条第6項1号に規定する要件を満たしているか)についても検討する。
少なくとも,「前記第1端子および前記第2端子の間における、前記第3キャパシタを通る配線インダクタンス」が,「前記第1端子および前記第2端子の間における」「前記第2キャパシタを通る配線インダクタンスよりも小さ」ければ,「前記第1端子」と「前記第2キャパシタ」の配線のサージ電圧の抑制を行えることは,当業者にとって明らかであり,請求項1及び3の記載に,発明の課題を解決するための手段が反映されていないとまではいえないから,本件発明1及び3は,特許法36条第6項1号に規定する要件を満たすものである。


第6 むすび
以上のとおりであるから,特許異議の申立ての理由及び証拠によっては,請求項1-4,6,11に係る特許を取り消すことはできない。
また,他に請求項1-4,6,11に係る特許を取り消すべき理由を発見しない。
よって,結論のとおり決定する。
 
異議決定日 2021-08-20 
出願番号 特願2017-4721(P2017-4721)
審決分類 P 1 652・ 537- Y (H02M)
P 1 652・ 121- Y (H02M)
最終処分 維持  
前審関与審査官 東 昌秋  
特許庁審判長 篠原 功一
特許庁審判官 山澤 宏
山崎 慎一
登録日 2020-11-02 
登録番号 特許第6787143号(P6787143)
権利者 富士電機株式会社
発明の名称 電力変換装置および電源装置  
代理人 龍華国際特許業務法人  
  • この表をプリントする

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ