• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 1項3号刊行物記載 特許、登録しない。 G06T
管理番号 1392825
総通号数 13 
発行国 JP 
公報種別 特許審決公報 
発行日 2023-01-27 
種別 拒絶査定不服の審決 
審判請求日 2022-01-06 
確定日 2022-12-28 
事件の表示 特願2019−511861「並列マイクロポリゴンラスタライザ」拒絶査定不服審判事件〔平成30年 3月 8日国際公開、WO2018/044909、令和 1年10月17日国内公表、特表2019−530069〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、2017年(平成29年)8月29日を国際出願日(優先権主張外国庁受理 2016年8月30日 米国)とするものであって、その手続の経緯は以下のとおりである。

令和 2年 8月26日 :手続補正書の提出
同年12月10日付け:拒絶理由通知書
同 3年 7月 1日 :手続補正書及び意見書の提出
同年 9月 3日付け:拒絶査定
同 4年 1月 6日 :拒絶査定不服審判請求書の提出

第2 本件発明
本件の請求項9に記載された発明(以下、「本件発明」という。)は、令和3年7月1日付け手続補正により補正された特許請求の範囲の請求項9に記載の次のとおりのものである。(なお、本件発明の各構成の符号は、請求項の記載を分説するために当審で付したものであり、請求項の各発明特定事項を、符号A乃至符号Dを用いて、以下、構成A乃至構成Dと称する。)

(本件発明)
A 第1ラスタライザと、
B 異なるプリミティブに対して同時に動作する複数の第2ラスタライザと、
C プリミティブの面積に基づいて、前記プリミティブを第1ラスタライザ又は複数の第2ラスタライザのうち1つの第2ラスタライザに選択的にルーティングするルータと、を備える、
D 装置。

第3 引用文献及び引用発明
(1) 引用文献1
原査定の拒絶の理由に引用された引用文献1である、米国特許出願公開第2013/021358号明細書には、以下の記載がある(下線は強調のために当審で付した)。

ア 「 [0014] This disclosure describes area-based rasterization techniques that can improve the performance of a graphics processor. The graphics processor may include a rasterization mode selector that determines a metric indicative of the area of a graphics primitive to be rendered, e.g., the number of screen pixels covered by a graphics primitive. Based on this metric, the rasterization mode selector may configure the graphics processor to rasterize the primitive according to one of a large primitive rasterization mode or a small primitive rasterization mode.」([0014]の第1行から第15行)
(仮訳:[0014] 本開示は、グラフィックスプロセッサの性能を向上させ得る領域ベースのラスタライゼーション技法を説明する。グラフィックスプロセッサは、レンダリングされるグラフィックスプリミティブの面積を示すメトリック、たとえば、グラフィックスプリミティブによって覆われるスクリーンピクセルの数、を決定するラスタライズモードセレクタを含んでもよい。このメトリックに基づいて、ラスタライズモードセレクタが、大プリミティブラスタライズモードまたは小プリミティブラスタライズモードのうちの1つに従ってプリミティブをラスタライズするようにグラフィックスプロセッサを構成することができる。)

イ 「For example, the small primitive rasterization mode may bypass all or part of the typical fixed function rasterization circuitry used to rasterize large primitives, and instead, use a programmable shader unit to rasterize the small primitives. For large primitives, the small primitive rasterization mode may be less efficient and/or produce a substantially lower quality of rasterization as compared to the large primitive rasterization mode. Therefore, by selectively applying different rasterization techniques to the primitives based on the area of each primitive, the efficiency of the entire rasterization process may be increased without substantially reducing the quality of the resulting image.」([0014]の第15行から第26行)
(仮訳:例えば、小プリミティブラスタライズモードは、大きなプリミティブをラスタライズするために使用される、典型的な固定機能ラスタライズ回路の全部又は一部をバイパスし、代わりに、小さなプリミティブをラスタライズするためにプログラマブルシェーダユニットを使用することができる。大きなプリミティブに対して、小プリミティブラスタライズモードは、大プリミティブラスタライズモードと比較して、効率が悪く、および/または、実質的に低い品質のラスタライズを生成する可能性がある。したがって、異なるラスタライズ技術を、各プリミティブの面積に基づいてプリミティブに選択的に適用することにより、得られる画像の品質を実質的に低下させることなく、ラスタライズ処理全体の効率を向上させることができる。)

ウ 「[0015] Modern graphics processing units (GPUs) may include fixed function rasterization circuitry that is configured to efficiently rasterize large primitives that include hundreds or thousands of pixels. A primitive may be defined by the vertices of a polygon, such as, e.g., the vertices of a triangle. Rasterization, as used herein, may refer to the process of converting a vertex representation of a graphics primitive into a fragment representation, e.g., a pixel representation of the graphics primitive. For example, a primitive may be rasterized to produce pixels generally within an area defined by the vertices of the primitive. The fixed function rasterization circuitry may include fixed function primitive setup hardware and fixed function scan conversion hardware, which together may be used to determine which fragments or pixels are “covered” by the primitive to be rasterized.」
(仮訳:[0015] 現代のグラフィックスプロセッシングユニット(GPUs)は、数百または数千のピクセルを含む大きなプリミティブを効率的にラスタライズするように構成された固定機能ラスタライズ回路を含む。プリミティブは、例えば、三角形の頂点などの、多角形の頂点によって定義されてもよい。本明細書で使用されるラスタライゼーションは、グラフィックスプリミティブの頂点表現をフラグメント表現、例えばグラフィックスプリミティブのピクセル表現、に変換する処理を指す場合がある。例えば、プリミティブは、一般にはプリミティブの頂点によって定義される領域内のピクセルを生成するようにラスタライズされ得る。固定機能ラスタライズ回路は、固定機能プリミティブ設定ハードウェア及び固定機能スキャン変換ハードウェアを含んでもよく、これらは、どのフラグメント又はピクセルがラスタライズされるべきプリミティブによって“カバー”されているかを決定するために一緒に使用されてもよい。)

エ 「[0019] Although a graphics processor designed in accordance with this disclosure may bypass one or more components of the fixed function rasterization circuitry when rasterizing according to the small primitive rasterization mode, it still may be desirable, in some cases, to perform one or more rasterization operations in place of those which are performed by the bypassed fixed function components. To that end, a programmable shader unit, e.g.,a fragment shader program executing on a fragment shader unit or a unified shader unit, may be used to perform one or more rasterization operations for the graphics processor when rasterizing according to the small primitive rasterization mode.
(仮訳:[0019] 本開示に従って設計されたグラフィックスプロセッサは、小プリミティブラスタライズモードに従ってラスタライズするときに固定機能ラスタライズ回路の1つまたは複数のコンポーネントをバイパスし得るが、それでも場合によっては、バイパスされた固定機能コンポーネントによって行われるものの代わりに1つまたは複数のラスタライズ動作を実行することが望ましくなり得る。そのために、プログラマブルシェーダユニット、例えば、フラグメントシェーダユニットまたは統一シェーダユニット、上で実行されるフラグメントシェーダプログラムは、小プリティブラスタライズモードに従ってラスタライズするときにグラフィックスプロセッサのために1つまたは複数のラスタライズ動作を行うために使用されてもよい。)

オ 「[0020] As discussed above, the techniques in this disclosure may improve the rasterization efficiency for small primitives by providing a separate small primitive rasterization mode that eliminates one or more of the rasterization steps typically performed by the fixed function rasterization circuitry and/or replaces one or more steps of the fixed function rasterization circuitry with other steps that are less complex and/or more efficient for smaller primitives. In addition to improvements in the efficiency of the rasterization algorithm itself, the techniques of this disclosure may provide further efficiency improvements by exploiting the parallelism of the fragment shader. In particular, a fragment shader unit mayinclude a plurality of processing elements each configured to execute a shader program in parallel with the other processing elements. For example, the fragment shader unit mayinclude a parallel single instruction, multiple data (SIMD) pipeline typically found in modern GPUs.」
(仮訳:[0020] 上述したように、本開示の技術は、固定機能ラスタライズ回路によって通常実行されるラスタライズステップの1つ以上を除く、および/または固定機能ラスタライズ回路の1つ以上のステップを、より複雑ではない、および/もしくはより小さなプリミティブに対して効率的である他のステップと置き換える、別の小プリミティブラスタライズモードを提供することによって、小さなプリミティブのラスタライズ効率向上を提供し得る。ラスタライズアルゴリズム自体の効率の改善に加えて、本開示の技術は、フラグメントシェーダの並列性を利用することによって、さらなる効率の改善を提供し得る。特に、フラグメントシェーダユニットは、それぞれが他の処理要素と並行してシェーダプログラムを実行するように構成された複数の処理要素を含んでもよい。例えば、フラグメントシェーダユニットは、最新のGPUに典型的に見られる並列単一命令複数データ(SIMD)パイプラインを含んでもよい。)

カ 「[0070] In some examples, rasterization mode selector 36 may compare the metric indicative of the area of the graphics primitive to a threshold and select the large primitive rasterization mode as the rasterization mode for rasterization of the graphics primitive when the metric indicative of the area of the graphics primitive is greater than the threshold, and select the small primitive rasterization mode as the rasterization mode for rasterization of the graphics primitive when the metric indicative of the area of the graphics primitive is not greater than the threshold. In some instances, the threshold may be less than or equal to approximately one screen pixel.」
(仮訳:[0070] いくつかの例では、ラスタライズモードセレクタ36は、グラフィックスプリミティブの面積を示すメトリックを閾値と比較し、グラフィックスプリミティブの面積を示すメトリックが閾値よりも大きい場合、グラフィックスプリミティブのラスタライズのためのラスタライズモードとして大プリミティブラストライズモードを選択することができる。そして、グラフィックスプリミティブの面積を示すメトリックが閾値より大きくないとき、グラフィックスプリミティブのラスタライズのためのラスタライゼーションモードとして小プリミティブラスタライゼーションモードを選択する。いくつかの実施態様では、閾値は、およそ1画面ピクセル以下であってよい。)

キ 「[0071] Rasterization mode selector 36 may configure graphics processing pipeline 30 to rasterize the graphics primitive in accordance with the selected rasterization mode. In particular, graphics processing pipeline 30 may configure one or more downstream processing stages, e.g., primitive setup block 46, scan conversion block 48, attribute interpolation block 50 and/or fragment shader 52 to rasterize the graphics primitive according to the selected rasterization mode. For example, when the large primitive rasterization mode is selected, rasterization mode selector 36 may provide processed primitive information to fixed function rasterization block 38 for rasterization, and instruct fragment shader 52 not to execute shader program instructions that perform rasterization operations for the primitive. Otherwise, if the small primitive rasterization mode is selected, rasterization mode selector 36 may provide processed primitive information to fragment processing block 40 for rasterization and instruct fragment processing block 40 to execute the shader program instructions that perform the rasterization operations for the primitive.」
(仮訳:[0071] ラスタライズモードセレクタ36は、選択されたラスタライズモードに従ってグラフィックスプリミティブをラスタライズするようにグラフィックス処理パイプライン30を構成することができる。特に、グラフィックス処理パイプライン30は、選択されたラスタライズモードに従ってグラフィックスプリミティブをラスタライズするように、1つ以上の下流処理段階、たとえば、プリミティブ設定ブロック46、スキャン変換ブロック48、属性補間ブロック50および/またはフラグメントシェーダ52を構成することができる。例えば、大プリミティブラスタライズモードが選択された場合、ラスタライズモードセレクタ36は、ラスタライズのために固定機能ラスタライズブロック38に処理済みプリミティブ情報を提供し、プリミティブに対してラスタライズ動作を実行するシェーダプログラム命令を実行しないようフラグメントシェーダ52に指示してもよい。そうでなければ、小プリミティブラスタライズモードが選択された場合、ラスタライズモードセレクタ36は、ラスタライズのために処理済みプリミティブ情報をフラグメント処理ブロック40に提供し、フラグメント処理ブロック40に、プリミティブのためのラスタライズ動作を実行するシェーダプログラム命令を実行するように指示してもよい。)

(2)引用発明の認定
上記(1)アからキによれば、引用文献1には、次の発明(以下、「引用発明」という)が記載されているものと認められる。引用発明の各構成は、符号a〜dを用いて、以下、構成a〜dと称する。

(引用発明)
d レンダリングされるグラフィックスプリミティブの面積を示すメトリックを決定するラスタライズモードセレクタを含み、このメトリックに基づいて、ラスタライズモードセレクタが、大プリミティブラスタライズモードまたは小プリミティブラスタライズモードのうちの1つに従ってプリミティブをラスタライズするように構成されたグラフィックスプロセッサであり、(ア)
a グラフィックプロセッシングユニット(GPU)は、大きなプリミティブをラスタライズするように構成された固定機能ラスタライズ回路を含み、(ウ)
b 小プリミティブラスタライズモードは、大きなプリミティブをラスタライズするために使用される、典型的な固定機能ラスタライズ回路の全部又は一部をバイパスし、代わりに、小さなプリミティブをラスタライズするためにプログラマブルシェーダユニットを使用するものであり、(イ)
b1 プログラマブルシェーダユニットである、フラグメントシェーダユニット上で実行されるフラグメントシェーダプログラムは、小プリティブラスタライズモードに従ってラスタライズするときにグラフィックスプロセッサのために1つまたは複数のラスタライズ動作を行うために使用され、(エ)
b2 フラグメントシェーダユニットは、それぞれが他の処理要素と並行してシェーダプログラムを実行するように構成された複数の処理要素として、最新のGPUに典型的に見られる並列単一命令複数データ(SIMD)パイプラインを含んでよく、(オ)
c ラスタライズモードセレクタは、グラフィックスプリミティブの面積を示すメトリックを閾値と比較し、グラフィックスプリミティブの面積を示すメトリックが閾値よりも大きい場合、グラフィックスプリミティブのラスタライズのためのラスタライズモードとして大プリミティブラストライズモードを選択し、グラフィックスプリミティブの面積を示すメトリックが閾値より大きくないとき、グラフィックスプリミティブのラスタライズのためのラスタライゼーションモードとして小プリミティブラスタライゼーションモードを選択し、(カ)
選択されたラスタライズモードに従ってグラフィックスプリミティブをラスタライズするようにグラフィックスパイプラインを構成し、(キ)
c1 大プリミティブラスタライズモードが選択された場合、ラスタライズモードセレクタは、ラスタライズのために固定機能ラスタライズブロックに処理済みプリミティブ情報を提供し、(キ)
c2 小プリミティブラスタライズモードが選択された場合、ラスタライズモードセレクタは、ラスタライズのために処理済みプリミティブ情報をフラグメント処理ブロックに提供し、フラグメント処理ブロックにプリミティブのためのラスタライズ動作を実行するシェーダプログラム命令を実行するよう指示する、(キ)
d グラフィクスプロセッサ。

第4 本件発明と引用発明との対比及び判断
(1)本件発明と引用発明との対比
次に、本件発明と引用発明とを対比する。

ア 構成Aについて
引用発明の構成dを踏まえた構成aから、レンダリングされるグラフィックスプリミティブの面積を示すメトリックを決定するラスタライズモードセレクタを含むグラフィックスプロセッサであって、このメトリックに基づいて、ラスタライズモードセレクタが、大プリミティブラスタライズモードまたは小プリミティブラスタライズモードのうちの1つに従ってプリミティブをラスタライズするように構成されたグラフィックスプロセッサにおいて、グラフィックプロセッシングユニットは、大きなプリミティブをラスタライズするように構成された固定機能ラスタライズ回路を含むものといえる。
ここで、グラフィックスプロセッサとグラフィックスプロセッシングユニット(GPU)はどちらも同じグラフィックス処理を行うプロセッサを指しているといえ、引用発明の構成aと構成dにおいても両者は同じものであるといえる。
そして、グラフィックスプロセッシングユニット、すなわちグラフィックスプロセッサ、に含まれる、大きなプリミティブをラスタライズするように構成された固定機能ラスタライズ回路は、本件発明の構成Aの「第1ラスタライザ」に相当する。

イ 構成Bについて
引用発明の構成dを踏まえた構成b、b1から、上記アと同じグラフィックスプロセッサにおいて、大きなプリミティブをラスタライズするために使用される、典型的な固定機能ラスタライズ回路の全部又は一部をバイパスし、代わりに、小さなプリミティブをラスタライズするためにプログラマブルシェーダユニットを使用する小プリミティブラスタライズモードについて、プログラマブルシェーダユニットであるフラグメントシェーダユニット上で実行されるフラグメントシェーダプログラムは、小プリティブラスタライズモードに従ってラスタライズするときに、グラフィックスプロセッサのために1つまたは複数のラスタライズ動作を行うために使用されるプログラム(すなわち、命令の列)であることがいえる。

次に、引用発明の構成dを踏まえた構成b2から、小プリミティブラスタライズモードで小さなプリミティブをラスタライズするために使用されるフラグメントシェーダユニットは、それぞれが他の処理要素と並行して上記のシェーダプログラムを実行するように構成された複数の処理要素として、最新のGPUに典型的に見られる並列単一命令複数データ(SIMD)パイプラインを含んでよいことがいえる。
そうすると、当該複数の処理要素を備え、それぞれが他の処理要素と並行して処理を行う、最新のGPUに見られるSIMDパイプラインを含むフラグメントシェーダユニットは、異なる複数のデータに対して同じ命令を並列して実行するものであり、小プリミティブラスタライズモードにおいては、この複数データの個々のデータが個々のプリミティブであるとともに、フラグメントシェーダプログラムが個々のプリミティブに対して並列に実行される同じ命令を含んでいるといえる。

以上から、構成dを踏まえた構成b、b1、b2における小さなプリミティブをラスタライズするためのフラグメントシェーダであって、最新のGPUに見られる(すなわち、最新のGPUに含まれている)複数データに同じ命令を並列して実行するフラグメントシェーダのSIMDパイプラインの複数の処理要素に含まれる各処理要素は、本件発明の構成Bの「異なるプリミティブに対して同時に動作する複数の第2のラスタライザ」に相当する。

ウ 構成Cについて
引用発明の構成cの「ラスタライズモードセレクタ」は、「グラフィックスプリミティブの面積を示すメトリックを閾値と比較し、グラフィックスプリミティブの面積を示すメトリックが閾値よりも大きい場合、グラフィックスプリミティブのラスタライズのためのラスタライズモードとして大プリミティブラストライズモードを選択し、グラフィックスプリミティブの面積を示すメトリックが閾値より大きくないとき、グラフィックスプリミティブのラスタライズのためのラスタライゼーションモードとして小プリミティブラスタライゼーションモードを選択」することから、プリミティブの面積に応じて、大プリミティブモードでラスタライズするか、小プリミティブモードでラスタライズするかを選択し、選択されたラスタライズモードに従ってグラフィックスプリミティブをラスタライズするようにグラフィックスパイプラインを構成するものである。

ここで、構成cについて、構成aを踏まえると、ラスタライザモードセレクタは、大プリミティブモードが選択された場合、大きなプリミティブをラスタライズするように構成された固定機能ラスタライズ回路である固定機能ラスタライズブロックに対して処理済みプリミティブ情報を提供するものといえるが、これはラスタライザモードセレクタが、本件発明の構成Cの「プリミティブを第1ラスタライザ」に「ルーティングする」処理と同じ処理を行っているといえる。

また、構成cについて、構成bを踏まえると、ラスタライザモードセレクタは、小プリミティブラスタライズモードが選択された場合、固定機能ラスタライズ回路をバイパスし、小さなプリミティブをラスタライズするためのプログラマブルシェーダユニットからなるフラグメント処理ブロックに対して処理済みプリミティブ情報を提供し、プリミティブのためのラスタライズを実行するシェーダプログラムの実行を指示するものといえる。
すなわち、ラスタライザモードセレクタは、選択されたプリミティブラスタライズモードに応じて、処理済みプリミティブ情報を固定機能ラスタライズ回路またはプログラマブルシェーダユニットからなるフラグメント処理ブロック、すなわちフラグメントシェーダ、に提供している。

ここで、プログラマブルシェーダユニット、すなわちフラグメントシェーダユニット、は、構成b2のように、それぞれが他の処理要素と並行してシェーダプログラムを実行するように構成された複数の処理要素として、最新のGPUに典型的に見られる並列単一命令複数データ(SIMD)パイプラインを含むことから、SIMD技術の技術的前提を踏まえると、プログラマブルシェーダユニットに対してプリミティブ情報が提供された場合、当該プリミティブ情報は、SIMDパイプラインを構成する複数の処理要素のどれかに割り当てられるといえる。
これは、ラスタライズモードセレクタが本件発明の構成Cの「複数の第2ラスタライザのうち1つの第2ラスタライザに選択的にルーティングする」処理と同じ処理を行っているといえる。

以上から、引用発明の構成cの「ラスタライズモードセレクタ」は、本件発明の構成C同様に「第1ラスタライザ又は複数の第2ラスタライザのうち1つの第2ラスタライザに選択的にルーティングする」といえ、構成cの「ラスタライズモードセレクタ」は本件発明の構成Cの「ルータ」に相当する。

エ 構成Dについて
引用発明の構成dの「グラフィックプロセッサ」は、構成aの「固定機能ラスタライズ回路」、構成bの「プログラマブルシェーダユニット」、構成cの「ラスタライズモードセレクタ」を含むものであり、本件発明の構成Aの「第1ラスタライザ」、構成Bの「第2ラスタライザ」、構成Cの「ルータ」を備える構成Dの「装置」に相当する。

(2) 一致点・相違点の認定及び判断
以上の(1)のアからエの対比に基づけば、両者は、
A 第1ラスタライザと、
B 異なるプリミティブに対して同時に動作する複数の第2ラスタライザと、
C プリミティブの面積に基づいて、前記プリミティブを第1ラスタライザ又は複数の第2ラスタライザのうち1つの第2ラスタライザに選択的にルーティングするルータと、を備える、
D 装置。
で一致し、相違点はない。

すなわち、本件発明は引用文献1に記載された発明である。

(3) 審判請求人の主張について
審判請求人は令和4年1月6日付け審判請求書の「3.本願発明が特許されるべき理由」において、以下のような主張を行っている。

「なお、令和3年9月3日付起案(発送日:令和3年9月7日)の拒絶査定では、
「令和2年12月10日付け拒絶理由通知書に記載したように『引用文献1の[0014]-[0020]及び[0070]には、the number of screen pixels covered by a graphics primitive(the metric indicative of the area of the graphics primitive)が、threshold(本願の「閾値面積」)よりも大きいことに応じて前記primitiveがthe typical fixed function rasterization circuitry(本願の「第1ラスタライザ」)を用いるlarge primitive rasterization modeにルーティングされること、
threshold(本願の「閾値面積」)よりも小さいことに応じて前記primitiveがmultiple processing elements(本願の「複数の第2ラスタライザ」)を用いるsmall primitive rasterization modeにルーティングされること、
前記multiple processing elements(本願の「複数の第2ラスタライザ」)は「異なるプリミティブに対して同時に動作」すること(特に[0020]参照)、が記載されて』おり、引用文献1のthe typical fixed function rasterization circuitryは本願の「第1ラスタライザ」、引用文献1のmultiple processing elementsは本願の「複数の第2ラスタライザ」に相当するものである。」
と指摘されております。
ここで、引用文献1を参照すると、同文献の段落[0015]には、
“The fixed function rasterization circuitry may include fixed function primitive setup hardware and fixed function scan conversion hardware, which together may be used to determine which fragments or pixels are “covered” by the primitive to be rasterized.”
と開示されており、同文献の段落[0020]には、
“By performing one or more rasterization operations for small primitives within a fragment shader unit, the small primitive rasterization mode may be able to use the multiple processing elements to rasterize multiple small fragments in parallel, thereby further improving the rasterization efficiency for small primitives.”
と開示されており、同文献の段落[0027]には、
“For example, GPU 10 may include a plurality of processing elements that are configured to operate on multiple vertices or fragments in a parallel manner.”
と開示されております。なお、下線は、説明のために付したものであります。
これらの開示内容に鑑みると、引用文献1には、本願発明の「複数の第2ラスタライザ」に相当すると指摘された“multiple processing elements”が、“primitive”とは全く異なる“fragments”に対して同時にラスタライズ処理を行うことが単に開示されているに過ぎず、例えば、“multiple processing elements”が、異なる“primitives”に対して同時に動作すること(すなわち、本願発明の「前記複数の第2ラスタライザは、異なるプリミティブに対して同時に動作」すること)について何等言及されておりません。
また、引用文献1には、“fragments”が“primitives”とは全く異なる概念のものであることが明確に開示されており、引用文献1の“fragments”が“primitives”と同じ概念のものであるとは到底言えないと思料致します。
したがって、引用文献1には、本願請求項1に係る発明の
「プリミティブを第1ラスタライザ又は複数の第2ラスタライザのうち1つの第2ラスタライザに選択的にルーティングすることであって、前記複数の第2ラスタライザは、異なるプリミティブに対して同時に動作し、前記プリミティブは、前記プリミティブの面積に基づいて選択的にルーティングされる、こと」
という構成と同等の構成が何等開示又は示唆されていないことが明らかであります。」

そこで、上記主張について検討する。
引用文献1の[0015]には、「本明細書で使用されるラスタライゼーションは、グラフィックスプリミティブの頂点表現をフラグメント表現、例えばグラフィックスプリミティブのピクセル表現、に変換する処理を指す場合がある」と記載されていることから、ラスタライズ処理とはプリミティブ表現をフラグメント表現に変換する処理のことを指している。
これを踏まえ、上記(2)イのとおり、引用発明における、小さなプリミティブをラスタライズするためのフラグメントシェーダであって、最新のGPUに見られる、すなわち、最新のGPUに含まれている、複数データに同じ命令を並列して実行するフラグメントシェーダのSIMDパイプラインの複数の処理要素に含まれる各処理要素であって、本件発明の構成Bの「異なるプリミティブに対して同時に動作する複数の第2のラスタライザ」に相当するものは、当然に複数の処理要素に含まれる各処理要素が異なるプリミティブに対して同時にラスタライズ処理を行うものといえる。

そして、引用文献1の[0020]において、the multiple processing elements to rasterize multiple small fragments in parallelという記載があること、すなわち、“multiple processing elements”が、“primitive”とは全く異なる“fragments”に対して同時にラスタライズ処理を行うことを示すという記載が存在することによっては、本件発明が“multiple processing elements”が、異なる“primitives”に対して同時に動作するわけではないことを裏付けるものではない。
(なお、本件明細書において、ラスタライズ処理をフラグメントに対して行うことを示す記載は[0020]にしか存在せず、かつ、引用文献1の[0015]の記載や、グラフィックスパイプラインに関する技術常識を踏まえると、ラスタライズとはプリミティブをフラグメントに変換する処理の工程であって、フラグメントに対して何らかの処理を行う工程ではないことから、当該[0020]の「fragments」が「primitives」の記載が誤記であるか、または当該「fragments」が実質的には「primitives」を指すことは当業者にとって自然に理解できるものといえる。)

したがって、審判請求人の主張は採用できない。

第5 むすび
以上のとおり、本件発明は、引用文献1に記載された発明であり、特許法第29条第1項第3号の規定に該当し、特許を受けることができない。
したがって、他の請求項に係る発明について検討するまでもなく、本願は、拒絶をすべきものである。
よって、結論のとおり審決する。
 
別掲 (行政事件訴訟法第46条に基づく教示) この審決に対する訴えは、この審決の謄本の送達があった日から30日(附加期間がある場合は、その日数を附加します。)以内に、特許庁長官を被告として、提起することができます。

審判長 五十嵐 努
出訴期間として在外者に対し90日を附加する。
 
審理終結日 2022-07-29 
結審通知日 2022-08-02 
審決日 2022-08-17 
出願番号 P2019-511861
審決分類 P 1 8・ 113- Z (G06T)
最終処分 02   不成立
特許庁審判長 五十嵐 努
特許庁審判官 川崎 優
樫本 剛
発明の名称 並列マイクロポリゴンラスタライザ  
代理人 村雨 圭介  
代理人 早川 裕司  
代理人 佐野 良太  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ