ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 G11C |
|---|---|
| 管理番号 | 1120249 |
| 審判番号 | 不服2002-2369 |
| 総通号数 | 69 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 1999-03-16 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2002-02-13 |
| 確定日 | 2005-08-10 |
| 事件の表示 | 平成9年特許願第231964号「半導体記憶装置の出力回路」拒絶査定不服審判事件〔平成11年3月16日出願公開、特開平11-73775、請求項の数(3)〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
1.手続の経緯 本願は、平成9年8月28日の出願であって、平成14年1月22日付けで拒絶の査定がなされ、これに対し、平成14年2月13日に拒絶査定を不服として審判請求がなされるとともに、同日に手続補正書が提出されたものである。 2.補正後の本願の発明 平成14年2月13日に提出された手続補正書による補正によれば、本願の特許請求の範囲の請求項1から3に記載された発明の要旨は、以下のとおりである。 「【請求項1】 相補のリードバスデータの入力を制御するトランスファゲートと、前記相補のリードバスデータを保持するフリップフロップと、保持された前記リードバスデータと出力イネーブル信号を入力とする出力トランジスタドライバ部と、前記出力トランジスタドライバ部にON,OFF駆動されてデータを出力するPチャネルMOSトランジスタとNチャネルMOSトランジスタとが縦続接続された出力トランジスタとを備える半導体記憶装置の出力回路において、前記リードバスデータの保持節点をプリチャージするために電源電位またはGND電位に接続されたプリチャージトランジスタと、前記トランスファゲート、前記プリチャージトランジスタ、前記フリップフロップを制御するためにゲートとコンデンサから構成され、/CAS信号が入力される制御部とを備え、前記制御部は、前記/CAS信号を前記ゲートとコンデンサで作成する時間だけ遅延させた遅延/CAS信号を作成し、前記/CAS信号と前記遅延/CAS信号に応じて前記リードバスデータを保持する直前に前記時間だけ前記保持節点を電源電位あるいはGND電位にプリチャージするためのプリチャージ制御信号を生成する構成であることを特徴とする出力回路。 【請求項2】 前記プリチャージトランジスタは、前記相補のリードバスデータの各節点を共に電源電位もしくはGND電位へプリチャージする請求項1に記載の出力回路。 【請求項3】 前記プリチャージトランジスタは、PチャネルMOSトランジスタまたはNチャネルMOSトランジスタで構成され、そのゲートに入力されるプリチャージ制御信号によってON動作される請求項1または2に記載の出力回路。」 この補正は、補正前の「制御部」の構成について、「前記制御部は、前記/CAS信号を前記ゲートとコンデンサで作成する時間だけ遅延させた遅延/CAS信号を作成し、前記/CAS信号と前記遅延/CAS信号に応じて」プリチャージ信号を生成する点を付加的に限定したものであり、特許法17条の2第4項第2号の特許請求の範囲の減縮を目的とするものに該当する。 3.原査定の理由 原査定の理由は、平成14年2月13日の補正書による補正前の請求項1から4に係る発明は、引用刊行物(特開平9-22593号公報)に開示された内容に照らして進歩性を有さないから、特許法29条2項の規定により特許を受けることができず、本願は拒絶をすべきものである、というものである。 また、特許法162条による審査(前置審査)の報告書でも、審査官は、平成14年2月13日の補正書による補正後の請求項1から3に係る発明についても、同様の理由により特許をうけることができない旨、報告している。 4.当審の判断 そこで、原査定の当否について検討する。 上記の引用刊行物には、半導体メモリの出力バッファの構成において、メモリセルからの読み出しデータ信号RD、/RDを転送制御するクロックドインバータ31、32を活性化するための相補的な信号であるDXFR、/DXFRと、/CAS信号とで駆動されるMOSトランジスタ1、2、3、4を、読み出しデータの保持接点に接続し、DXFR、/DXFR信号と/CAS信号とが重なる短時間の間に、上記保持接点の電位をHレベルにイコライズ(プリチャージ)させるようにし、同時に、この期間中は、相補型のMOSトランジスタ11と12で構成されるデータ出力用トランジスタ回路の出力を高インピーダンス状態にすることによって、貫通電流の発生を防止する技術が開示されている(同引用刊行物中の【実施の形態】の説明及び図2、図3の記載)。 これに対し、本願の発明では、請求項1に規定されているように、読み出しデータ(リードバスデータ)の保持節点をプリチャージするために電源電位またはGND電位に接続されたプリチャージトランジスタと、前記トランスファゲート、前記プリチャージトランジスタ、前記フリップフロップを制御するためにゲートとコンデンサから構成され、/CAS信号が入力される制御部とを備え、前記制御部は、前記/CAS信号を前記ゲートとコンデンサで作成する時間だけ遅延させた遅延/CAS信号を作成し、前記/CAS信号と前記遅延/CAS信号に応じて前記リードバスデータを保持する直前に前記時間だけ前記保持節点を電源電位あるいはGND電位にプリチャージするためのプリチャージ制御信号を生成する構成が採用されている。 引用刊行物の図1には、コントロール回路107には/CAS信号が供給されていることから、引用刊行物のものにおいても、制御信号であるDXFR、/DXFRは、/CAS信号を基準にして発生させられているものと推認できる。しかしながら、引用刊行物の出力バッファの構成では、DXFR、/DXFR信号と/CAS信号とが重なる短時間をイコライズ(プリチャージ)の期間に当てているのに対し、本願の発明では、/CAS信号をゲートとコンデンサで構成した回路で遅延させた信号と/CAS信号とで決まる間隔をプリチャージの期間に当てており、その構成は全く異なる。引用刊行物の出力バッファにおいて、制御信号であるDXFR、/DXFRが、/CAS信号を基準にして発生させられているとしても、引用刊行物の記載内容に接した当業者が、本願の請求項1に規定された具体的な回路構成を容易に思いついたと結論づけるには無理があるものと判断される。 そうすると、本願の請求項1に係る発明は引用刊行物の開示内容に基づいて当業者が容易に発明をすることができたとする原査定の理由は維持できない。 請求項2、3は、請求項1の発明にさらに限定を加えたものであるから、請求項2、3に係る発明についても、上記の結論がそのまま当てはまる。 5.むすび 以上の理由により、本願の請求項1から3に係る発明は引用刊行物に記載された発明に基づいて当業者が容易に発明をすることができたもの、とすることはできない。 また、ほかに本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。 |
| 審決日 | 2005-07-27 |
| 出願番号 | 特願平9-231964 |
| 審決分類 |
P
1
8・
121-
WY
(G11C)
|
| 最終処分 | 成立 |
| 前審関与審査官 | 飯田 清司、堀田 和義 |
| 特許庁審判長 |
相田 義明 |
| 特許庁審判官 |
治田 義孝 右田 勝則 |
| 発明の名称 | 半導体記憶装置の出力回路 |
| 代理人 | 池田 憲保 |