• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 4号2号請求項の限定的減縮 特許、登録しない。 H01L
審判 査定不服 4項4号特許請求の範囲における明りょうでない記載の釈明 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
審判 査定不服 4項1号請求項の削除 特許、登録しない。 H01L
審判 査定不服 2項進歩性 特許、登録しない。 H01L
管理番号 1149466
審判番号 不服2004-15377  
総通号数 86 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2001-01-19 
種別 拒絶査定不服の審決 
審判請求日 2004-07-22 
確定日 2006-12-28 
事件の表示 平成11年特許願第187053号「半導体装置の製造方法・半導体装置」拒絶査定不服審判事件〔平成13年 1月19日出願公開、特開2001- 15591〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、平成11年6月30日の出願であって、平成16年6月15日付けで拒絶査定がなされ、これに対して、同年7月22日に拒絶査定に対する審判請求がなされるとともに、同年8月23日付けで手続補正がなされ、その後、当審において、平成17年8月9日付けで審尋がなされ、同年10月14日に、回答書が提出されたものである。


第2 平成16年8月23日付の手続補正についての補正却下の決定
[補正却下の決定の結論]
平成16年8月23日付の手続補正を却下する。

[理由]
1 本件補正の内容
本件補正は、以下のとおりである。
補正事項a.
補正前の請求項1「【請求項1】 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
前記開口部外の前記半導体層を除去する工程と、
前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
を有することを特徴とする半導体装置の製造方法。」を
「【請求項1】 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
前記開口部外の前記半導体層を除去する工程と、
前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、
水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程と
を有することを特徴とする半導体装置の製造方法。」と補正した。
補正事項b.
補正前の請求項2「【請求項2】 半導体基板上に単結晶絶縁膜を形成する工程と、
前記単結晶絶縁膜上に非単結晶絶縁膜を形成する工程と、
前記非単結晶絶縁膜に開口部を形成し、前記単結晶絶縁膜の表面の一部を露出させる工程と、
この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記非単結晶絶縁膜上にはみだす厚さの半導体層を形成する工程と、
前記開口部外の前記半導体層を除去する工程と、
前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
を有することを特徴とする半導体装置の製造方法。」を、
【請求項2】 半導体基板上に単結晶絶縁膜を形成する工程と、
前記単結晶絶縁膜上に素子分離絶縁膜としての非単結晶絶縁膜を形成する工程と、
前記非単結晶絶縁膜に開口部を形成し、前記単結晶絶縁膜の表面の一部を露出させる工程と、
この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記非単結晶絶縁膜上にはみだす厚さの半導体層を形成する工程と、
前記開口部外の前記半導体層を除去する工程と、
前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、
水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程と
を有することを特徴とする半導体装置の製造方法。」と補正した。
補正事項c.
補正前の請求項4を削除した。
補正事項d
補正前の請求項5の項番を1つ繰り上げ、請求項4と補正した。
補正事項e
補正前の請求項6の項番を1つ繰り上げ、請求項5と補正した。
補正事項f
補正前の請求項7の項番を1つ繰り上げ、請求項6と補正した。
補正事項g.
補正前の請求項8を削除した。
補正事項h.
補正前の明細書【0036】段落の記載「【0036】
【課題を解決するための手段】
[構成]
上記目的を達成するために、本発明(請求項1)に係る半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、前記開口部外の前記半導体層を除去する工程と、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程とを有している。」を、
「 【0036】
【課題を解決するための手段】
[構成]
上記目的を達成するために、本発明(請求項1)に係る半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、前記開口部外の前記半導体層を除去する工程と、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程とを有している。」と補正した。
補正事項i.
補正前の明細書【0037】段落の記載「【0037】
また、本発明(請求項2)に係る他の半導体装置の製造方法は、半導体基板上に単結晶絶縁膜を形成する工程と、前記単結晶絶縁膜上に非単結晶絶縁膜を形成する工程と、前記非単結晶絶縁膜に開口部を形成し、前記単結晶絶縁膜の表面の一部を露出させる工程と、この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記非単結晶絶縁膜上にはみだす厚さの半導体層を形成する工程と、前記開口部外の前記半導体層を除去する工程と、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程とを有している。」を、
「 【0037】
また、本発明(請求項2)に係る他の半導体装置の製造方法は、半導体基板上に単結晶絶縁膜を形成する工程と、前記単結晶絶縁膜上に素子分離絶縁膜としての非単結晶絶縁膜を形成する工程と、前記非単結晶絶縁膜に開口部を形成し、前記単結晶絶縁膜の表面の一部を露出させる工程と、この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記非単結晶絶縁膜上にはみだす厚さの半導体層を形成する工程と、前記開口部外の前記半導体層を除去する工程と、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程とを有している。」と補正した。

2 本件補正についての検討
2-1 補正事項の整理
補正事項の内、補正事項aとbを整理すると以下のとおりである。
(補正事項a)
本件補正前の請求項1の「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
を有すること」を、
「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、
水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程と
を有すること」と補正する。
(補正事項b)
本件補正前の請求項2の「前記単結晶絶縁膜上に非単結晶絶縁膜を形成する工程」を、
「前記単結晶絶縁膜上に素子分離絶縁膜としての非単結晶絶縁膜を形成する工程」と補正し、
本件補正前の請求項2の「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
を有すること」を、
「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、
水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程と
を有すること」と補正する。

2-2 補正の目的の適否及び新規事項の追加の有無についての検討
以下、補正事項a?iについて検討する。
2-2-1 補正事項aについて
補正事項aについての補正は、本件補正前の請求項1の「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
を有すること」を、
「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、
水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程と
を有すること」と補正するものであり、特許請求の範囲の減縮を目的とするものである。
そして、補正事項aについての補正の「水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程」については、本願の願書に最初に添付した明細書の特許請求の範囲請求項10に、「前記不活性ガス雰囲気は、水素を含む雰囲気であることを特徴とする請求項1、請求項2および請求項9のいずれか1項に記載の半導体装置の製造方法。」が記載されており、また、本件補正前の請求項4に、「前記開口部内の前記半導体層の表面を前記開口部の開口面よりも低くする工程の後、不活性ガス雰囲気中で前記半導体層を加熱する工程をさらに有することを特徴とする請求項1または2に記載の半導体装置の製造方法。」、請求項8に、「前記不活性ガス雰囲気は、水素を含む雰囲気であることを特徴とする請求項1または2に記載の半導体装置の製造方法。」が記載されている。
してみると、補正事項aについての補正は、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。

2-2-2 補正事項bについて
補正事項bについての補正は、本件補正前の請求項2の「前記単結晶絶縁膜上に非単結晶絶縁膜を形成する工程」を、
「前記単結晶絶縁膜上に素子分離絶縁膜としての非単結晶絶縁膜を形成する工程」と補正し、
本件補正前の請求項2の「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
を有すること」を、
「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と、
水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程と
を有すること」と補正するものであり、特許請求の範囲の減縮を目的とするものである。
そして、補正事項bについての補正の「前記単結晶絶縁膜上に素子分離絶縁膜としての非単結晶絶縁膜を形成する工程」については、明細書【0067】段落に、「まず、図4(a)に示すように、単結晶のシリコン基板11上に、CeO2、YSZ(Yttrium Stabilized Zirconia)、CaF2またはダイヤモンドなどの絶縁物からなる単結晶絶縁膜12を形成した後、単結晶絶縁膜12上に素子分離絶縁膜としての酸化膜13を形成する。」と記載されており、また、補正事項bについての補正の「水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程」については、本願の願書に最初に添付した明細書の特許請求の範囲請求項10に、「前記不活性ガス雰囲気は、水素を含む雰囲気であることを特徴とする請求項1、請求項2および請求項9のいずれか1項に記載の半導体装置の製造方法。」が記載されており、また、本件補正前の請求項4に、「前記開口部内の前記半導体層の表面を前記開口部の開口面よりも低くする工程の後、不活性ガス雰囲気中で前記半導体層を加熱する工程をさらに有することを特徴とする請求項1または2に記載の半導体装置の製造方法。」、請求項8に、「前記不活性ガス雰囲気は、水素を含む雰囲気であることを特徴とする請求項1または2に記載の半導体装置の製造方法。」が記載されている。
してみると、補正事項bについての補正は、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものである。

2-2-3 補正事項c、gについて
補正事項c、gについての補正は、請求項の削除を目的とするものである。

2-2-4 補正事項d、e、fについて
補正事項d、e、fについての補正は、補正前の請求項の項番を繰り上げる補正であり、明りょうでない記載の釈明を目的としており、また、補正事項d、e、fに係る補正後の請求項4ないし6は、いずれも、「請求項1または2に記載の半導体装置の製造方法。」と、請求項1または2を引用しており、補正後の請求項1と請求項2は、前記「2-2-1」、「2-2-2」において述べたとおり、特許請求の範囲の減縮を目的とするものであるので、補正事項d、e、fについての補正は、補正事項a、bについての補正と同様に特許請求の範囲の減縮を目的とするものでもある。

2-2-5 補正事項h、iについて
補正事項h、iについての補正は、請求項1及び2を補正することに伴い、明細書の記載内容を補正後の特許請求の範囲と対応させるものである、発明の詳細な説明の補正であり、明りょうでない記載の釈明を目的とするものである。

2-3 補正の目的の適否及び新規事項の追加の有無についてのむすび
以上のとおり、補正事項aないしiを含む本件補正は、本願の願書に最初に添付した明細書又は図面に記載した事項の範囲内におけるものであるから、特許法第17条の2第3項の規定に適合しており、また、特許法第17条の2第4項第1号、第2号及び第4号に規定される事項を目的とするものである。

3 本件補正の独立特許要件についての検討
本願の補正後の請求項1に係る発明は、「第2 1」に掲げた補正後の特許請求の範囲の請求項1に記載された事項により特定されるとおりのものである。

3-1 引用刊行物及び該引用刊行物記載の発明
刊行物1.特開昭61-18148号公報(原審拒絶理由通知において引用した引用文献3)
刊行物2.特開平6-53313号公報(原審拒絶理由通知において引用した引用文献1)
刊行物3.特開平9-283440号公報(新たな刊行物)
刊行物4.特開平5-217821号公報(新たな刊行物)
刊行物5.特開平10-270652号公報(新たな刊行物)

本願出願前日本国内において頒布された刊行物1(特開昭61-18148号公報)には、
「半導体装置の製造方法」(発明の名称)に関して、
「1.半導体基板の主面上に絶縁膜とその上に耐磨耗性膜を形成する工程と、これら耐磨耗性膜と絶縁膜とを所定パターンに形成し前記半導体基板の主面を部分的に露出させる工程と、この露出された主面上に新たな単結晶半導体層を前記耐磨耗性膜上に張り出すように充分な厚さに形成する工程と、この単結晶半導体層をその表面が前記耐磨耗性膜ないし絶縁膜の表面に一致するまで研磨して平坦化する工程とを備えることを特徴とする半導体装置の製造方法。
2.平坦化研磨の後に耐磨耗性膜を除去してなる特許請求の範囲第1項記載の半導体装置の製造方法。
3.シリコン半導体基板の主面上に絶縁膜としてSiO2膜を形成し、耐磨耗性膜としてSi3N4膜を形成し、露出された基板には単結晶シリコン層をエピタキシャル成長によって形成してなる特許請求の範囲第1項又は第2項記載の半導体装置の製造方法。」(特許請求の範囲)であり、
「この方法は、第1図に示すように、シリコン基板1の表面に形成した厚さ1?2μmの熱酸化SiO2膜2をフォトエッチングして素子領域となるべき部分を開口し、その上で開口されたシリコン基板1の表面に単結晶シリコン層3をエピタキシャル成長させる方法である。こうして形成せしめた単結晶シリコン層3を素子領域として、前記SiO2膜を2を素子間分離領域として使用する。
この技術によれば、LOCOS法におけるようなバースビークの発生が全くないため、素子間分離領域の微細化を図り、素子の集積度を向上できる。しかしながらこの技術では、同図のようにエピタキシャル成長された単結晶シリコン層3の上部側面にSiO2膜2と所要の角度をなす傾斜面、所謂ファセット4が発生し易く、このファセット4が形成されると単結晶シリコン層3とSiO2膜2の境界部にV字型の溝が形成され平坦度が著しく損なわれる。そして、V字溝の存在により、以後の工程でゲード電極のパターニングの後もゲート材料がエッチングされずに溝中に残り、ゲート間がショートする等の信頼性を低下させる問題が生じることになる。・・・ファセットの発生は結晶学的に避けられないものである。」(第2頁左上欄第12行?同頁左下欄第5行)こと、
「〔発明の概要〕
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、半導体基板の主面上に絶縁膜と耐磨耗性膜を形成した後これをパターニングし、その開口部に新たに単結晶層を充分厚く形成しかつこれを前記絶縁膜表面と一致するまで研磨して平坦化することにより、素子間分離領域を微細化して素子の集積度を向上すると共に、素子領域と素子間分離領域の上面を一致させてその平坦化を達成することができ、これにより信頼性の向上を図ることもできる。」(第2頁右下欄第8?20行)こと、
「[実施例]
第2図は本発明をNチャネルMOSOLSIに適用した実施例を示し、特に素子間分離構造の製造プロセスを中心に示すものである。
先ず、第2図(A)のようにP型のシリコン(半導体)基板11を熱酸化して主面に1?2μm厚のSiO2膜12を形成し、その上にCVD(・・・)法によりSi3N413を形成する。このSi3N4膜13は後述するように研磨時のストッパ層として作用するものであり、ストッパとしての機能を損なわない範囲でできるだけ薄く形成し、例えば500?1000Å程度とする。
次に、同図(B)のようにフォトレジスト膜14をパターニングし、これをマスクとして前記Si3N4膜13とSiO2膜12をパターンエッチングする。このとき、SiO2膜12は垂直にエッチングされることが好ましく、このためRIE(反応性イオンエッチング)法等の異方性の強いエッチング法を使用する。これにより、残されたSiO2膜12aは素子間分離領域として形成されることになる。
次に、フォトレジスト膜14を除去した後に同図(C)に示すようにシリコン基板11の融出している部分のみに選択的にP型の単結晶シリコン層15をエピタキシャル成長させる。この選択エピタキシャル成長は反応ガスとしてSiH2Cl2-HCl-H2系を用い、ジボラン(B2H6)等の不純物ソースガスを使用する。そして、単結晶シリコン層15は前記SiO2膜12aよりも充分に厚く、すなわちSiO2膜12aの上に張り出すように形成する。これにより、ファセット(V型の溝)の発生を未然に防止することができる。
しかる上で、同図(D)のようにシリコン基板llの表面を研磨し、SiO2膜12a上に張り出た単結晶シリコン層15を研磨する。この研磨は単結晶シリコン層15の表面がSiO2膜12aの表面と一致するまで、正確にはSi3N4膜13aの表面と一致するまで行なう。研磨法には通常のシリコンウェーハの鏡面仕上げに用いられている方法が利用でき、即ち回転される研磨布にウェーハを押しつければよい。研磨材としては通常KOHのようなアルカリ性溶液にSiO2の微粉末を混ぜたスラリ-を用いる。このとき、単結晶シリコン層15とSiO2膜12aとの研磨速度の比は15:1程度でありSiO2膜12aがシリコン層15の研磨に対するストッパとして作用できるが、SiO2膜12a上に形成したSi3N4膜13aに対するシリコン層15の研磨比は50:1であり、SiO2膜12a単独の場合よりも格段に高い研磨比が得られ、前述した表面の一致、つまり平坦化を極めて高精度に行なうことができる。
次に、同図(E)のようにシリコン層15の表面を軽く酸化して厚さ200?300Å程度の薄いSiO2膜16を形成し、続いて熱りん酸等を用いてSi3N4膜13aを同図(F)のようにエッチング除去する。このとき、シリコン層15はSiO2膜16によって被われているためエッチング液がシリコン層15の表面を冒すのを防止できる。そして、その後にSiO2膜16を除去すれば、同図(G)のようにSiO2膜12aを素子間分離領域とし、シリコン層を素子領域とした構造が完成される。
なお、第3図は以上のようにして形成されたウェーハの素子領域に通常プロセスに従ってゲート絶縁膜17,ゲート電極18,ソース・ドレイン領域19からなるNチャネルMOSトランジスタを形成したものである。」(第3頁左上第1行?同頁右下欄第8行)ことが、第1図、第2図と共に記載されている。
以上の記載から、刊行物1には、「半導体基板の主面上に絶縁膜(SiO2膜12)を形成する工程と、その上に耐磨耗性膜(Si3N4膜13)を形成する工程と、これら耐磨耗性膜(Si3N4膜13)と絶縁膜(SiO2膜12a)とを所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程と、この露出された前記半導体基板の主面上の開口部に単結晶シリコン膜をエピタキシャル成長させた新たな単結晶半導体層を前記耐磨耗性膜(Si3N4膜13a)上に張り出すように充分な厚さに形成する工程と、この単結晶半導体層をその表面が前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)の表面に一致するまで研磨して平坦化する工程と、次に、単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、続いて耐磨耗性膜(Si3N4膜13a)をエッチング除去し、その後にこの薄い絶縁膜(SiO2膜16)を除去し、絶縁膜(SiO2膜12a)を素子間分離領域とし、単結晶シリコン層を素子領域としたことを特徴とする半導体装置の製造方法。」が示されている(以下、「刊行物1に記載の発明」という。)。

本願出願前日本国内において頒布された刊行物2(特開平6-53313号公報)には、
「半導体装置の製造方法」(発明の名称)に関して、
「【請求項1】 シリコン基板上に絶縁膜のパターンを形成し、選択エピタキシャル成長法を用いて前記絶縁膜パターンの開孔部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を880℃以上980℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程と、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程とを含むことを特徴とする半導体装置の製造方法。」(請求項1)であり、
「【0003】図5は従来の選択エピタキシャル法によって製造されたN型単結晶シリコン膜の断面図を示す。すなわち、N型単結晶シリコン膜3はP型シリコン基板1上に形成された絶縁膜パターン2の開口部を埋めるように絶縁膜の高さと等しい膜厚に堆積される。
【0004】
【発明が解決しようとする課題】しかしながら、上述した従来の半導体装置の製造方法では、選択エピタキシャル成長された単結晶シリコン膜の分離絶縁酸化膜の近傍に多くの結晶欠陥が発生したり、或いは成長膜のコーナ部に異なる結晶面、すなわち、ファセット5が形成され段差を生じるので、分離絶縁酸化膜に接するようにPN接合を形成すると、この接合のリーク電流は大きくなる。」こと、
「【0013】図1及び図2は本発明の一実施例を示す工程順序図である。本実施例によれば、P型シリコン基板1上にN+埋込層4がまず形成され、ついで膜厚1.5μmの分離絶縁酸化膜パターン2がN+埋込層4上に開口部を設けて形成される〔図1の分図(a)参照〕。つぎに、この開口部内のシリコン表面を適当な前処理により清浄化しN型シリコン単結晶膜3を選択成長せしめる。成長温度の一例として900℃のときの成長条件は次の通りである。
【0014】
【表2】
・・・省略・・・
【0015】この際、単結晶シリコン膜3はコーナー部に発生するファセット5が図1の分図(b)に示すように、膜厚1.5μmの分離絶縁酸化膜3の表面より上になるように、例えば3μmの厚さに成長される。またこのとき、抵抗率が0.8Ωcmになるようにフォスフィン・ガス(PH3)が添加される。ついでエチレン・ジアミン・ピロカテコール〔NH(CH2)4NH〕とシリカの微粉末を含む水溶液を研磨液として、ポリウレタン系の研磨パッドに圧力100g/cm2でウェハー表面を押しつけ、ウェハーを回転させながら研磨を行ない分離絶縁酸化膜2より上に出ているファセット5を含む単結晶シリコン膜3の部分をけずり落とす〔図2の分図(a)参照〕。以上の工程を経た単結晶シリコン膜3には既に述べた理由により結晶欠陥とファセットとが何れも生成されていない」ことが、図1、図2、図5と共に記載されている。
以上の記載から、刊行物2には、「シリコン基板上に絶縁膜のパターンを形成して開口部を設け、選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を880℃以上980℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程と、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程とを含むことを特徴とする半導体装置の製造方法。」が示されている(以下、「刊行物2に記載の発明」という。)。

本願出願前日本国内において頒布された刊行物3(特開平9-283440号公報)には、
「選択エピタキシャル膜の形成方法」(発明の名称)に関して、
「【0002】
【従来の技術】通常、シリコンの選択エピタキシャル成長は、図4(A)に示すように行っていた。まず、面方位(100)面を表面とするシリコン基板(以下、(100)シリコン基板と略記する)41上に酸化膜42を全面に形成する。この後、酸化膜42の所望の部分にエッチングにより矩形状の開口部を設ける。ここで、矩形状の開口部の一辺は、結晶方位<100>方向とする。この後、この開口部を埋めるように選択エピタキシャル膜43を成長する。
【0003】しかしこの方法では、酸化膜42に接する選択エピタキシャル膜43の端面に、表面が面方位(111)を有する(111)ファセット44の形成が避けられない。」こと、
「【0014】また、上記の問題を解決するため、本発明に係る選択エピタキシャル膜の形成方法では、表面の面方位が(100)面である半導体基板上に窒化珪素膜、酸化珪素膜ないしそれらの積層膜の何れかよりなる絶縁薄膜を形成する工程、前記絶縁薄膜の所望の領域に開口部を形成する工程、前記開口部内に、選択エピタキシャル膜を成長する工程、次に、前記選択エピタキシャル膜の形成された半導体基板を圧力1000(Pa)以下の水素雰囲気下で、1000(℃)以上の熱処理を行う事を特徴とする。」こと、
「【0015】
【発明の実施の形態】以下、本発明の第1の実施の形態につき、図1に基づいて詳細に説明する。図1は、本発明にかかる選択エピタキシャル膜の製造工程を示したものである。 図1(A)に示したように、(100)シリコン基板1上全面に、シリコン基板の熱酸化により、膜厚200(nm)の酸化膜2を形成する。引き続き、図示しないレジスト膜を酸化膜2上全面に形成し、通常の写真食刻法により、所望の部分に開口部を設ける。この開口部より露出した酸化膜をエッチング除去し、(100)シリコン基板1上に開口部を有する酸化膜2を形成する(図1(A))。
【0016】引き続き、上記の酸化膜2をマスクとして、シリコンエピタキシャル成長を行い、70(nm)のシリコン選択エピタキシャル膜3を形成する。この際、選択エピタキシャル膜3の、酸化膜2と接する界面の形状は、エピタキシャル成長の成長条件、酸化膜2の開口部側面形状に基づいて異なるが、一般には、下記のようになる。
【0017】即ち、例えば、酸化膜2の開口部側面が(100)シリコン基板1表面となす角αが90°以上の時は、図6に示した場合と同様に選択エピタキシャル膜3と酸化膜2とは、密着して形成される。しかし、αが、90°以下である場合、図1(B)に示したように、酸化膜2側の側面に(111)ファセット4を有するシリコン選択エピタキシャル膜3が得られる。この際、(111)ファセット4と酸化膜2の界面に、隙間25が生ずることが多い。
【0018】このときのシリコン選択エピタキシャル成長の条件は、キャリアガスをH2として15(l/min)の流量で流し、ソースガスSiH2Cl2を流量0.4(l/min)で流し、温度700(℃)、圧力1000(Pa)、の条件で行ったものである。
【0019】次に、上記の選択エピタキシャル成長に引き続き、1000(℃)の温度、H2ガス圧力1000(Pa)、かつ不純物ガス分圧が1×10-4(Pa)以下の雰囲気中で、30(sec)の熱処理を施す。
【0020】このとき、図1(C)に示すように、シリコン選択エピタキシャル層3と、酸化膜2との界面に生じた(111)ファセット4が埋め込まれ、隙間25が消滅することが確認された。このようにして、選択エピタキシャル膜3と酸化膜2との界面形状にかかわらず、酸化膜2の側面と選択エピタキシャル膜3の側面とが面をなして接する選択エピタキシャル膜を得ることができる。この現象はH2ガス雰囲気で800(℃)以上の熱処理を行った場合に観察された。この現象は、エピタキシャル成長層表面の原子が、800(℃)以上の高温によって活性化され、エピタキシャル層表面を移動することにより生ずると考えられる。」こと、
「【0032】次に本発明を素子分離に応用した本発明の第3の実施の形態につき、図3を用いて説明する。図3は、P型シリコン基板31上に部分的に1000(nm)の酸化膜2を形成し(図3(A))、露出したP型シリコン基板31表面上にN型の選択エピタキシャル膜3を比較的厚く1000(nm)成長させ、電気的に分離されたデバイス形成領域としたものである(図3(B))。
【0033】このままでは、図3に示すように酸化膜2の端面を垂直に形成した場合でも、例えばP型シリコン基板31に(100)基板を使用した場合には、N型選択エピタキシャル膜3と酸化膜2の界面に、(111)ファセット4の形成により段差が発生する。この後選択エピタキシャル膜3表面にデバイスを形成する際には、この段差が、フォトリソグラフィ工程時に、マスク合わせずれ、レジスト塗布むら等の不都合の原因となる。
【0034】しかしながら、本発明に従い1000(℃)の熱処理を行うことにより、上記の段差は平坦化され、デバイス作成に適した状態を得ることができる(図3(C))。
【0035】上記の第3の実施の形態によれば、容易に、ファセットの低減した平坦な面を得ることが出来、選択エピタキシャル膜上への高精度の加工が可能となる。上記の各実施の形態ではシリコン基板上に選択エピタキシャル成長する場合について述べたが、本発明の実施は上述の各実施の形態に限ることはなく、広い条件範囲で適用し得る。
【0036】例えば、熱処理条件として、800(℃)以上の温度で熱処理すれば同様の効果が得られる。また、選択エピタキシャル膜は半導体基板と同一の材料である必要はなく、例えばシリコン基板上にシリコンゲルマニウム混晶よりなる選択エピタキシャル膜を形成してもよい。
【0037】また、上記の熱処理はH2雰囲気に限るものではなく、半導体基板表面の酸化が防げるように、非酸化性雰囲気であればよく、N2、Ar等を雰囲気としてもよい。また、上記各実施例では、選択成長マスクとしてシリコン酸化膜を用いたが、これに限るものではなく、窒化珪素膜等であっても良い。」ことが、図1、図3、図4と共に記載されている。

本願出願前日本国内において頒布された刊行物4(特開平5-217821号公報)には、
「【0024】図1(a)に示すように、先ず、Si単結晶基板11を用意して、その全部、ないしは、図4(a)のように一部を多孔質化する。」こと、
「【0039】図1(b) 、図4(b)に示すように、基体として、たとえばシリコン基板などの下地材料の表面に絶縁層を配した基体、あるいは、ガラスに代表される光透過性絶縁物基体13を用意して、多孔質Si基板上の単結晶Si層表面を基体表面に貼りつける。」こと、
「【0041】この後に、多孔質Si基板15を全部化学エッチングにより除去して、図1(c)に示すように、表面に絶縁層を有する基体上、ないしは、光透過性基体上に薄膜化した単結晶シリコン層を残存させ形成する。エッチングに先立ち、必要に応じてエッチング防止膜を形成する。・・・」こと、
「【0042】図4(a)、(b)の工程の様に、多孔質Siを基板の一部にのみ形成した場合は、多孔質層が露出するまで、Siウエハ作製工程で通常用いる研削、研磨、あるいは、弗酸、硝酸、酢酸の混合溶液等によるエッチングにより多孔質層を形成した基体の裏面側を非多孔質Siをあらかじめ除去したのち、上記した化学エッチングにより、多孔質シリコンを除去して、図4(c)に示すように、表面に絶縁層を有する基体上、ないしは、光透過性基体上に薄膜化した単結晶シリコン層を残存させ形成する。
【0043】この後、多孔質シリコンを除去して得られた絶縁層上に非多孔質単結晶シリコン層を有する基体を還元性雰囲気中で熱処理して、図1(d)、ないしは、図4(d)に示すように平坦な表面を有する単結晶シリコン層を表面に絶縁層を有する基体、ないしは、光透過性基体上に形成する。
【0044】本発明者らは、エッチングして現われた非多孔質シリコン単結晶表面の微小な荒れの除去について、熱処理を用いる方法を検討した結果、還元性雰囲気中の熱処理では、デバイスプロセスと同程度以下の温度の熱処理で非多孔質シリコン単結晶表面の荒れを除去できることを見いだした。ここでいう還元性雰囲気とは、例えば水素を含む雰囲気、ないしは、水素雰囲気が挙げられる。しかし、これに限定されるものではない。雰囲気をかえて熱処理による表面荒れの変化を詳細に高分解能走査型電子顕微鏡や原子間力顕微鏡等を用いて観察したところ、図5に示すような熱処理前の表面の凹凸が、還元性雰囲気中での熱処理により減少し、平坦な表面を有する単結晶薄層が得られることを知見するに至った。しかも、研摩等で表面の荒れを除去する場合には、面内で単結晶層の膜厚に分布を生じせしめる場合があるが、本発明の還元性雰囲気での熱処理の場合は、微小な凹凸が除去されるのみで、膜厚分布は変化しない。
【0045】エッチングにより得られた非多孔質シリコン単結晶層の表面の微細な構造を観察すると、数nmから数十nmの高さ、数nmから数百nmの周期の凹凸が観察されること(図5(a))があるが、還元性雰囲気中で熱処理することにより、少なくとも高低差が数nm以下、条件を整えれば、2nm以下の平坦な表面(図5(b))が得られる。この現象は、エッチングというよりは、むしろ表面の再構成であると考えられる。即ち、荒れた表面ては、表面エネルギーの高い陵状の部分が無数に存在すること、結晶層の面方位に比して高次の面方位の面が多く表面に露出しているが、これらの領域の表面エネルギーは、第1の基板の表面の面方位における表面エネルギーにくらべて高い。還元性雰囲気の熱処理では、例えば水素の還元作用により表面の自然酸化膜が水素雰囲気の熱処理により除去され、熱処理中は常に除去され再付着しないために、表面Si原子の移動のエネルギー障壁は下がる結果、熱エネルギーにより励起されたSi原子が移動し、表面エネルギーの低い、平坦な表面を構成していくのだと考えられる。」ことが、図1、図4と共に記載されている。

本願出願前日本国内において頒布された刊行物5(特開平10-270652号公報)には、
「半導体記憶装置の製造方法」(発明の名称)に関して、
「【0037】
【発明の実施の形態】以下、本発明の実施形態を図面を参照しつつ詳細に説明する。
(第1の実施形態)図1は、本発明の第1の実施形態に係る半導体記憶装置の製造方法を示す工程断面図である。1は第1導電型半導体基板、2は素子間分離酸化膜、3はゲート酸化膜、4a、4bはワード線、5は単結晶Siエピタキシャル成長層、6は第2導電型不純物拡散層、7、9a、9bは層間絶縁膜、8はビット線、11はコンタクトプラグ、12はバリア金属層、13は下部電極、14は誘電体薄膜、15は上部電極、16はドライブ線、17はヴィアプラグである。
【0038】図1(a)は、メモリセルのトランジスタ部を形成した後、単結晶Si層5の選択エピタキシャル成長を行い、化学的機械的研磨(CMP)法により平坦化したところである。このとき、ワード線4a、4bの周囲を囲む絶縁膜として酸化シリコン膜を用いたが、窒化シリコン膜を用いることも可能である。また、Si基板上の電極に対して、RIE工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングを行った後、そのまま真空中でCVD室に搬送し、1mTorrの圧力のSiH4ガスとドナーとして加えた0.1mTorrのAsH3ガスを使用して750 ℃で選択エピタキシャル成長を行った。次に同図(b)に示すように、単結晶Si層に対して、CMP 工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングを行った後、バリア金属層12として反応性スパッタ法(Tiターゲットを使用。)若しくは通常のスパッタ法(TiNターゲットを使用。)により600℃でTiNを積層した。かかる両スパッタ法における雰囲気は、例えばArとN2の混合ガス雰囲気とし、混合比は例えばAr:N2 =10:1とし、全圧は例えば数ミリTorrとした。
【0039】引き続き下部電極13としてスパッタ法により600℃で白金薄膜と、導電性ペロブスカイト膜、例えばSRO膜を積層した。白金薄膜の成膜の場合はArガス雰囲気を用い、SRO膜の成膜の場合はArとO2の混合ガス雰囲気(例えばAr:O2=4:1。)を用いた。
【0040】次に、既知のリソグラフィーおよびRIE法により、同一のマスクを用いて下部電極膜13、バリア金属層12、および単結晶Si層5のパターニングを行った。単結晶Si層5のエッチングを行うときに、酸化膜4a、4bをエッチング・ストッパとして用いた。
【0041】次に同図(c)に示すように、パターニングした溝内にTEOSを原料ガスとして使用したプラズマCVD法により酸化シリコン絶縁膜7を埋め込み、下部電極13であるSRO層をストッパーとして用いたCMP法により平坦化を行った。
【0042】その後、同図(d)に示すように、まずSRO電極の表面に対して、CMPによって生じた損傷層を除去するため、逆スパッタを行った後、Baのモル分率70%のBST薄膜14をスパッタ法により600℃で40nmの厚さに成長させた。この成膜は、ArとO2の混合ガス雰囲気(例えばAr:O2 =4:1。)を用いた。
【0043】その後、キャパシタ誘電体膜14上には、上部電極15としてSRO膜を上記した条件と同様に成膜温度600℃でスパッタ法により形成し、さらにドライブ線16としてAl電極を室温でスパッタ法により形成後、パターニングを行った。また、既知の方法でヴィアプラグ17およびビット線8を作製した。このような工程で作成した結果、下部電極13とその下のバリア金属層12及びコンタクトプラグ11を同一形状かつ最大限の大きさで作製でき、さらに上部電極15を下部電極13よりやや大きめに作製することにより、下部電極との合わせ誤差を吸収することができた。また、セル面積に対する有効強誘電体キャパシタ面積を29%と大きくとることができた。」ことが、図1と共に記載されている。

3-2 対比・判断
3-2-1 補正後の請求項1に係る発明について
(1)刊行物1を主たる引用例とする場合。
補正後の請求項1に係る発明と刊行物1に記載の発明とを対比すると、
・刊行物1に記載の発明の「半導体基板の主面上」は、補正後の請求項1に係る発明の「半導体基板上」に相当するので、刊行物1に記載の発明の「半導体基板の主面上に絶縁膜(SiO2膜12)を形成する工程」は、補正後の請求項1に係る発明の「半導体基板上に絶縁膜を形成する工程」に相当し、
・刊行物1に記載の発明の「これら耐磨耗性膜(Si3N4膜13)と絶縁膜(SiO2膜12a)とを所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程」の内の「絶縁膜(SiO2膜12a)を所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程」は、補正後の請求項1に係る発明の「前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程」に相当し、
・刊行物1に記載の発明の「この露出された前記半導体基板の主面上の開口部に単結晶シリコン膜をエピタキシャル成長させた新たな単結晶半導体層を前記耐磨耗性膜(Si3N4膜13a)上に張り出すように充分な厚さに形成する工程」において、この露出された前記半導体基板の主面上は、エピタキシャル成長の際の成長核になることは、当業者にとって明らかであり、また、前記耐磨耗性膜(Si3N4膜13a)の下側には、前記絶縁膜が設けられているので、単結晶半導体層を前記耐磨耗性膜(Si3N4膜13a)上に張り出すように充分な厚さに形成すると、単結晶半導体層は前記絶縁膜上にも張り出すように充分な厚さに形成することになり、「張り出す」ことと「はみだす」ことは、この場合には、同様の意味に解釈できるので、刊行物1に記載の発明の「この露出された前記半導体基板の主面上の開口部に単結晶シリコン膜をエピタキシャル成長させた新たな単結晶半導体層を前記耐磨耗性膜(Si3N4膜13a)上に張り出すように充分な厚さに形成する工程」は、補正後の請求項1に係る発明の「この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程」に相当しており、
・また、刊行物1に記載の発明の「この単結晶半導体層をその表面が前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)の表面に一致するまで研磨して平坦化する工程」において、前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)が存在している部分は、開口部以外の部分であり、この単結晶半導体層をその表面が前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)の表面に一致するまで研磨すると、前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)の表面から、単結晶半導体層がなくなるのであるから、前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)の表面の単結晶半導体層は除去されており、刊行物1に記載の発明の「この単結晶半導体層をその表面が前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)の表面に一致するまで研磨して平坦化する工程」は、補正後の請求項1に係る発明の「前記開口部外の前記半導体層を除去する工程」に相当し、
・また、刊行物1に記載の発明の「単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、続いて耐磨耗性膜(Si3N4膜13a)をエッチング除去し、その後にこの薄い絶縁膜(SiO2膜16)を除去」する工程においては、単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、その後にこの薄い絶縁膜(SiO2膜16)を除去することにより、単結晶半導体層の表面を結果的に除去して低くしているので、刊行物1に記載の発明の「単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、続いて耐磨耗性膜(Si3N4膜13a)をエッチング除去し、その後にこの薄い絶縁膜(SiO2膜16)を除去」する工程は、補正後の請求項1に係る発明の「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程」の内の「前記開口部内の前記半導体層の上面を低くする工程」に相当する。
してみると、補正後の請求項1に係る発明と刊行物1に記載の発明とは、
「半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
前記開口部外の前記半導体層を除去する工程と、
前記開口部内の前記半導体層の上面を低くする工程と
を有することを特徴とする半導体装置の製造方法。」の点で一致し、
・補正後の請求項1に係る発明は、半導体基板上に絶縁膜を形成する工程を有するのに対して、刊行物1に記載の発明は、半導体基板の主面上に絶縁膜(SiO2膜12)を形成する工程と、その上に耐磨耗性膜(Si3N4膜13)を形成する工程を有する点(以下、「相違点1」という。)、
・補正後の請求項1に係る発明は、前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程を有するのに対して、刊行物1に記載の発明は、これら耐磨耗性膜(Si3N4膜13)と絶縁膜(SiO2膜12a)とを所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程を有する点(以下、「相違点2」という。)、
・補正後の請求項1に係る発明では、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程を有するのに対して、刊行物1に記載の発明では、開口部において「単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、続いて耐磨耗性膜(Si3N4膜13a)をエッチング除去し、その後にこの薄い絶縁膜(SiO2膜16)を除去」する工程を有しており、単結晶半導体層の表面を結果的に除去して低くしているが、低くする度合いが、開口部の開口面よりも低くするかどうか、わからない点(以下、「相違点3」という。)、
・補正後の請求項1に係る発明は、水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程を有するのに対して、刊行物1に記載の発明は、この工程を有していない点(以下、「相違点4」という。)、
で相違している。
そこで、上記相違点1?4について検討する。
a.相違点1について
刊行物1に記載の発明は、半導体基板の主面上に絶縁膜(SiO2膜12)を形成する工程と、その上に耐磨耗性膜(Si3N4膜13)を形成する工程を有するが、耐磨耗性膜(Si3N4膜13)は、研磨に対するストッパとして作用できる膜であり、当該技術分野の慣用技術の膜である。また、刊行物1には、「単結晶シリコン層15とSiO2膜12aとの研磨速度の比は15:1程度でありSiO2膜12aがシリコン層15の研磨に対するストッパとして作用できるが、SiO2膜12a上に形成したSi3N4膜13aに対するシリコン層15の研磨比は50:1であり、SiO2膜12a単独の場合よりも格段に高い研磨比が得られ、前述した表面の一致、つまり平坦化を極めて高精度に行なうことができる。」(第3頁左下欄第4?12行)という記載があり、SiO2膜12aが単独でもシリコン層15の研磨に対するストッパとして作用できることが、記載されている。さらに、刊行物2に記載の発明は、シリコン基板上に絶縁膜のパターンを形成するものであり、明記はされていないものの、シリコン基板上に絶縁膜のパターンを形成する前の工程として、シリコン基板上に絶縁膜を形成する工程を有することは、当業者にとって明らかであり、当該技術分野の慣用技術であるが、研磨工程を有するものであるにもかかわらず、耐磨耗性膜(Si3N4膜13)を形成する工程は有していない。
してみると、刊行物1に記載の発明のように、半導体基板の主面上に絶縁膜(SiO2膜12)を形成する工程と、その上に耐磨耗性膜(Si3N4膜13)を形成する工程を有することに代えて、刊行物1に記載の、SiO2膜12aが単独でもシリコン層15の研磨に対するストッパとして作用できること、すなわち、耐磨耗性膜を形成する工程を有しないこと、あるいは、刊行物2に記載の発明のように、当該技術分野の慣用技術であるシリコン基板上に絶縁膜を形成する工程の次の工程として、耐磨耗性膜(Si3N4膜13)を形成する工程を有しないことは、当業者が適宜選択できた程度のことと認められる。
b.相違点2について
刊行物1に記載の発明では、絶縁膜(SiO2膜12a)の上に耐磨耗性膜(Si3N4膜13)を有しているが、半導体基板の主面を部分的に露出させるための開口部を形成するにあたり、少なくとも、絶縁膜に開口部を形成する点では、補正後の請求項1に係る発明と一致している。そして、耐磨耗性膜(Si3N4膜13)は、研磨に対するストッパとして作用できる膜として、当該技術分野の慣用技術の膜であるが、この膜については、刊行物2に記載の発明のように、シリコン基板上に絶縁膜を形成する工程の次の工程として、耐磨耗性膜(Si3N4膜13)を形成する工程を有しないこともあり、また、刊行物1に記載の、SiO2膜12aが単独でもシリコン層15の研磨に対するストッパとして作用できること、すなわち、耐磨耗性膜が用いられないこともあるなど、必要に応じて用いられる膜であるから、所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程において、所定パターンに形成する膜として、刊行物1に記載の発明のように、絶縁膜(SiO2膜12a)と耐磨耗性膜(Si3N4膜13)とを用いるか、刊行物2に記載の発明のように、絶縁膜のみを用いるかは、当業者が必要により適宜選択できた程度のことと認められる。
c.相違点3について
刊行物1に記載の発明では、開口部において「単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、続いて耐磨耗性膜(Si3N4膜13a)をエッチング除去し、その後にこの薄い絶縁膜(SiO2膜16)を除去」する工程を有しており、単結晶半導体層の表面を結果的に除去して低くしているが、低くする度合いが、開口部の開口面よりも低くするかどうか、わからない。
この点に関して、本願明細書の【0061】段落には、「なお、本実施形態では、エピタキシャル層3の表面が熱酸化膜2の表面よりも下に位置するようにしたが、逆に熱酸化膜2の表面のほうが低くても良く、あるいは両者が同じ高さであっても良い。要は、エピタキシャル層3を熱酸化膜2よりも厚く、かつ熱酸化膜2上にはみだすように選択成長させた後、余剰なエピタキシャル層3を除去すれば、特性ばらつきの原因となるボイドおよびファセットを防止できるので、最終的な素子分離構造は適宜選択すれば良い。」という記載があり、この記載によれば、エピタキシャル層3(エピタキシャル成長による半導体層に相当)の表面が熱酸化膜2(絶縁膜に相当)の表面よりも下に位置するようにしたが、逆に熱酸化膜2の表面のほうが低くても良く、あるいは両者が同じ高さであっても良いのであるから、刊行物1に記載の発明において、単結晶半導体層の表面を結果的に除去して低くしているが、低くする度合いは、当業者が適宜選択できた程度のものであり、開口部の開口面よりも低くすることも当業者が適宜なし得た程度のことと認められる。
また、刊行物5には、「図1(a)は、メモリセルのトランジスタ部を形成した後、単結晶Si層5の選択エピタキシャル成長を行い、化学的機械的研磨(CMP)法により平坦化したところである。・・・単結晶Si層に対して、CMP 工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングを行った」(【0038】段落)ことが記載されており、この記載によれば、選択エピタキシャル成長による単結晶Si層を平坦化した後の表面の損傷層を取り除くためにエッチングを行うことが示されている。また、「同図(d)に示すように、まずSRO電極の表面に対して、CMPによって生じた損傷層を除去するため、逆スパッタを行った」(【0042】段落)ことも、記載されている。
そして、刊行物1に記載の発明では、開口部において「単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、続いて耐磨耗性膜(Si3N4膜13a)をエッチング除去し、その後にこの薄い絶縁膜(SiO2膜16)を除去」する工程を有しており、単結晶半導体層の表面を結果的に除去して低くしているが、刊行物1に記載の発明における、開口部において単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、その後にこの薄い絶縁膜(SiO2膜16)を除去して低くする代わりに、刊行物5に記載のように、単結晶Si層を平坦化した後の表面に、直接、エッチングを行うことにより、低くすることも、当業者が必要により適宜選択できた程度のことと認められる。
d.相違点4について
刊行物3に記載のものは、「【0019】次に、上記の選択エピタキシャル成長に引き続き、1000(℃)の温度、H2ガス圧力1000(Pa)、かつ不純物ガス分圧が1×10-4(Pa)以下の雰囲気中で、30(sec)の熱処理を施す。
【0020】このとき、図1(C)に示すように、シリコン選択エピタキシャル層3と、酸化膜2との界面に生じた(111)ファセット4が埋め込まれ、隙間25が消滅することが確認された。このようにして、選択エピタキシャル膜3と酸化膜2との界面形状にかかわらず、酸化膜2の側面と選択エピタキシャル膜3の側面とが面をなして接する選択エピタキシャル膜を得ることができる。この現象はH2ガス雰囲気で800(℃)以上の熱処理を行った場合に観察された。この現象は、エピタキシャル成長層表面の原子が、800(℃)以上の高温によって活性化され、エピタキシャル層表面を移動することにより生ずると考えられる。」、「【0032】次に本発明を素子分離に応用した本発明の第3の実施の形態につき、図3を用いて説明する。図3は、P型シリコン基板31上に部分的に1000(nm)の酸化膜2を形成し(図3(A))、露出したP型シリコン基板31表面上にN型の選択エピタキシャル膜3を比較的厚く1000(nm)成長させ、電気的に分離されたデバイス形成領域としたものである(図3(B))。
【0033】このままでは、図3に示すように酸化膜2の端面を垂直に形成した場合でも、例えばP型シリコン基板31に(100)基板を使用した場合には、N型選択エピタキシャル膜3と酸化膜2の界面に、(111)ファセット4の形成により段差が発生する。この後選択エピタキシャル膜3表面にデバイスを形成する際には、この段差が、フォトリソグラフィ工程時に、マスク合わせずれ、レジスト塗布むら等の不都合の原因となる。
【0034】しかしながら、本発明に従い1000(℃)の熱処理を行うことにより、上記の段差は平坦化され、デバイス作成に適した状態を得ることができる(図3(C))。
【0035】上記の第3の実施の形態によれば、容易に、ファセットの低減した平坦な面を得ることが出来、選択エピタキシャル膜上への高精度の加工が可能となる。上記の各実施の形態ではシリコン基板上に選択エピタキシャル成長する場合について述べたが、本発明の実施は上述の各実施の形態に限ることはなく、広い条件範囲で適用し得る。
【0036】・・・
【0037】また、上記の熱処理はH2雰囲気に限るものではなく、半導体基板表面の酸化が防げるように、非酸化性雰囲気であればよく、N2、Ar等を雰囲気としてもよい。また、上記各実施例では、選択成長マスクとしてシリコン酸化膜を用いたが、これに限るものではなく、窒化珪素膜等であっても良い。」ことが、記載されており、選択エピタキシャル膜3と酸化膜2の界面に、ファセット4の形成により段差が発生したときに、H2ガス雰囲気で1000(℃)の熱処理を行うことにより、上記の段差は平坦化されるものである。その際に、熱処理はH2雰囲気に限るものではなく、半導体基板表面の酸化が防げるように、非酸化性雰囲気であればよく、N2、Ar等を雰囲気としてもよいことも記載されている。
また、刊行物4には、「【0044】本発明者らは、エッチングして現われた非多孔質シリコン単結晶表面の微小な荒れの除去について、熱処理を用いる方法を検討した結果、還元性雰囲気中の熱処理では、デバイスプロセスと同程度以下の温度の熱処理で非多孔質シリコン単結晶表面の荒れを除去できることを見いだした。ここでいう還元性雰囲気とは、例えば水素を含む雰囲気、ないしは、水素雰囲気が挙げられる。」、「【0045】エッチングにより得られた非多孔質シリコン単結晶層の表面の微細な構造を観察すると、数nmから数十nmの高さ、数nmから数百nmの周期の凹凸が観察されること(図5(a))があるが、還元性雰囲気中で熱処理することにより、少なくとも高低差が数nm以下、条件を整えれば、2nm以下の平坦な表面(図5(b))が得られる。この現象は、エッチングというよりは、むしろ表面の再構成であると考えられる。即ち、荒れた表面ては、表面エネルギーの高い陵状の部分が無数に存在すること、結晶層の面方位に比して高次の面方位の面が多く表面に露出しているが、これらの領域の表面エネルギーは、第1の基板の表面の面方位における表面エネルギーにくらべて高い。還元性雰囲気の熱処理では、例えば水素の還元作用により表面の自然酸化膜が水素雰囲気の熱処理により除去され、熱処理中は常に除去され再付着しないために、表面Si原子の移動のエネルギー障壁は下がる結果、熱エネルギーにより励起されたSi原子が移動し、表面エネルギーの低い、平坦な表面を構成していくのだと考えられる。」ことが記載されている。
上記刊行物3、4に記載のものは、少なくとも水素を含有する雰囲気で熱処理することにより、シリコンの表面を平坦化するための技術であり、刊行物1に記載の発明においても、さらに平坦化が必要な場合には、適用可能であり、適用できないという阻害要因もない。
したがって、補正後の請求項1に係る発明は、その出願前に国内において頒布された上記刊行物1ないし5に記載された発明に基づいて、当業者が容易に発明をすることができたものである。

(2)刊行物2を主たる引用例とする場合。
補正後の請求項1に係る発明と刊行物2に記載の発明とを対比すると、
・刊行物2に記載の発明の「シリコン基板」は、補正後の請求項1に係る発明の「半導体基板」に相当し、
・刊行物2に記載の発明の「シリコン基板上に絶縁膜のパターンを形成して開口部を設け」る点において、開口部の開口は、シリコン基板上に設けられているので、シリコン基板の表面の一部が露出していることは、当業者にとって明らかであるから、刊行物2に記載の発明の「シリコン基板上に絶縁膜のパターンを形成して開口部を設け」る点は、補正後の請求項1に係る発明の「前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程」に相当し、
・刊行物2に記載の発明の「選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を880℃以上980℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程」において、選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積することは、開口部内のシリコン基板の表面の一部が露出されており、この露出された部分が選択エピタキシャル成長の成長核になることは、当業者にとって明らかであり、また、単結晶シリコン膜を前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめることは、図1(a)の記載も参照すると、補正後の請求項1に係る発明の「前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する」ことに相当するので、刊行物2に記載の発明の「選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を880℃以上980℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程」は、補正後の請求項1に係る発明の「この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程」に相当し、
・刊行物2に記載の発明の「前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程」において、前記絶縁膜パターンの高さとは、開口部の高さのことであり、前記単結晶シリコン膜の選択成長膜を開口部の高さに平坦化するのであるから、開口部以外の単結晶シリコン膜は研磨により除去されてなくなることになり、刊行物2に記載の発明の「前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程」は、補正後の請求項1に係る発明の「前記開口部外の前記半導体層を除去する工程」に相当する。
してみると、補正後の請求項1に係る発明と刊行物2に記載の発明とは、
「絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
前記開口部外の前記半導体層を除去する工程と
を有することを特徴とする半導体装置の製造方法。」の点で一致し、
補正後の請求項1に係る発明では、半導体基板上に絶縁膜を形成する工程を有するのに対して、刊行物2に記載の発明では、半導体基板上に絶縁膜を形成する工程については明記されていない点(以下、「相違点5」という。)、補正後の請求項1に係る発明では、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程を有するのに対して、刊行物2に記載の発明では、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程を有してはいない点(以下、「相違点6」という。)、補正後の請求項1に係る発明では、水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程を有するのに対して、刊行物2に記載の発明では、水素を含む不活性ガス雰囲気中で前記半導体層を加熱する工程を有してはいない点(以下、「相違点7」という。)、で相違している。
そこで、上記相違点5?7について検討する。
e.相違点5について
刊行物2に記載の発明は、シリコン基板上に絶縁膜のパターンを形成するものであり、明記はされていないものの、シリコン基板上に絶縁膜のパターンを形成する前の工程として、シリコン基板上に絶縁膜を形成する工程を有することは、当業者にとって明らかであり、当該技術分野の慣用技術である。
また、刊行物1に記載の発明には、絶縁膜(SiO2膜12a)を所定パターンに形成して開口部とし半導体基板の主面を部分的に露出させるにあたり、「半導体基板の主面上に絶縁膜(SiO2膜12)を形成する工程」が記載されている。
さらに、刊行物3には、「【0015】・・・図1は、本発明にかかる選択エピタキシャル膜の製造工程を示したものである。 図1(A)に示したように、(100)シリコン基板1上全面に、シリコン基板の熱酸化により、膜厚200(nm)の酸化膜2を形成する。引き続き、図示しないレジスト膜を酸化膜2上全面に形成し、通常の写真食刻法により、所望の部分に開口部を設ける。この開口部より露出した酸化膜をエッチング除去し、(100)シリコン基板1上に開口部を有する酸化膜2を形成する(図1(A))。
【0016】引き続き、上記の酸化膜2をマスクとして、シリコンエピタキシャル成長を行い、70(nm)のシリコン選択エピタキシャル膜3を形成する。」という記載があり、この記載によれば、シリコン基板上に開口部を有する酸化膜を形成するにあたり(補正後の請求項1に記載の「前記絶縁膜に開口部を形成」することに相当)、シリコン基板上全面に、酸化膜を形成することが示されており、補正後の請求項1に係る発明の「半導体基板上に絶縁膜を形成する工程」に相当している。
f.相違点6について
刊行物1に記載の発明では、単結晶半導体層を絶縁膜の表面に一致するまで研磨して平坦化する工程の次に、(開口部内の)単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、・・・その後にこの薄い絶縁膜(SiO2膜16)を除去することが、記載されており、単結晶半導体層の表面を結果的に低くしているので、刊行物2に記載の発明における、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程の後において、刊行物1に記載のように、単結晶シリコン膜の表面を低くすることは、当業者が必要に応じて適宜なし得たことであり、阻害要因もない。
また、刊行物5には、「図1(a)は、メモリセルのトランジスタ部を形成した後、単結晶Si層5の選択エピタキシャル成長を行い、化学的機械的研磨(CMP)法により平坦化したところである。・・・単結晶Si層に対して、CMP 工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングを行った」(【0038】段落)ことが記載されており、この記載によれば、選択エピタキシャル成長による単結晶Si層を平坦化した後の表面の損傷層を取り除くためにエッチングを行うことが示されているし、また、「同図(d)に示すように、まずSRO電極の表面に対して、CMPによって生じた損傷層を除去するため、逆スパッタを行った」(【0042】段落)ことも、記載されているので、刊行物2に記載の発明における、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程の後において、刊行物5に記載のように、研磨により、単結晶シリコン膜の表面に損傷層が生じた場合に、単結晶Si層の表面の損傷層を取り除くためにエッチングを行うことを適用すると、単結晶Si層の表面は、開口部の開口面よりも低くなることになり、補正後の請求項1に係る発明における、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程に相当することになり、このエッチングを行うことを適用することに、阻害要因はない。
g.相違点7について
刊行物3に記載のものは、「【0019】次に、上記の選択エピタキシャル成長に引き続き、1000(℃)の温度、H2ガス圧力1000(Pa)、かつ不純物ガス分圧が1×10-4(Pa)以下の雰囲気中で、30(sec)の熱処理を施す。
【0020】このとき、図1(C)に示すように、シリコン選択エピタキシャル層3と、酸化膜2との界面に生じた(111)ファセット4が埋め込まれ、隙間25が消滅することが確認された。このようにして、選択エピタキシャル膜3と酸化膜2との界面形状にかかわらず、酸化膜2の側面と選択エピタキシャル膜3の側面とが面をなして接する選択エピタキシャル膜を得ることができる。この現象はH2ガス雰囲気で800(℃)以上の熱処理を行った場合に観察された。この現象は、エピタキシャル成長層表面の原子が、800(℃)以上の高温によって活性化され、エピタキシャル層表面を移動することにより生ずると考えられる。」、「【0032】次に本発明を素子分離に応用した本発明の第3の実施の形態につき、図3を用いて説明する。図3は、P型シリコン基板31上に部分的に1000(nm)の酸化膜2を形成し(図3(A))、露出したP型シリコン基板31表面上にN型の選択エピタキシャル膜3を比較的厚く1000(nm)成長させ、電気的に分離されたデバイス形成領域としたものである(図3(B))。
【0033】このままでは、図3に示すように酸化膜2の端面を垂直に形成した場合でも、例えばP型シリコン基板31に(100)基板を使用した場合には、N型選択エピタキシャル膜3と酸化膜2の界面に、(111)ファセット4の形成により段差が発生する。この後選択エピタキシャル膜3表面にデバイスを形成する際には、この段差が、フォトリソグラフィ工程時に、マスク合わせずれ、レジスト塗布むら等の不都合の原因となる。
【0034】しかしながら、本発明に従い1000(℃)の熱処理を行うことにより、上記の段差は平坦化され、デバイス作成に適した状態を得ることができる(図3(C))。
【0035】上記の第3の実施の形態によれば、容易に、ファセットの低減した平坦な面を得ることが出来、選択エピタキシャル膜上への高精度の加工が可能となる。上記の各実施の形態ではシリコン基板上に選択エピタキシャル成長する場合について述べたが、本発明の実施は上述の各実施の形態に限ることはなく、広い条件範囲で適用し得る。
【0036】・・・
【0037】また、上記の熱処理はH2雰囲気に限るものではなく、半導体基板表面の酸化が防げるように、非酸化性雰囲気であればよく、N2、Ar等を雰囲気としてもよい。また、上記各実施例では、選択成長マスクとしてシリコン酸化膜を用いたが、これに限るものではなく、窒化珪素膜等であっても良い。」ことが、記載されており、選択エピタキシャル膜3と酸化膜2の界面に、ファセット4の形成により段差が発生したときに、H2ガス雰囲気で1000(℃)の熱処理を行うことにより、上記の段差は平坦化されるものである。その際に、熱処理はH2雰囲気に限るものではなく、半導体基板表面の酸化が防げるように、非酸化性雰囲気であればよく、N2、Ar等を雰囲気としてもよいことも記載されている。
また、刊行物4には、「【0044】本発明者らは、エッチングして現われた非多孔質シリコン単結晶表面の微小な荒れの除去について、熱処理を用いる方法を検討した結果、還元性雰囲気中の熱処理では、デバイスプロセスと同程度以下の温度の熱処理で非多孔質シリコン単結晶表面の荒れを除去できることを見いだした。ここでいう還元性雰囲気とは、例えば水素を含む雰囲気、ないしは、水素雰囲気が挙げられる。」、「【0045】エッチングにより得られた非多孔質シリコン単結晶層の表面の微細な構造を観察すると、数nmから数十nmの高さ、数nmから数百nmの周期の凹凸が観察されること(図5(a))があるが、還元性雰囲気中で熱処理することにより、少なくとも高低差が数nm以下、条件を整えれば、2nm以下の平坦な表面(図5(b))が得られる。この現象は、エッチングというよりは、むしろ表面の再構成であると考えられる。即ち、荒れた表面ては、表面エネルギーの高い陵状の部分が無数に存在すること、結晶層の面方位に比して高次の面方位の面が多く表面に露出しているが、これらの領域の表面エネルギーは、第1の基板の表面の面方位における表面エネルギーにくらべて高い。還元性雰囲気の熱処理では、例えば水素の還元作用により表面の自然酸化膜が水素雰囲気の熱処理により除去され、熱処理中は常に除去され再付着しないために、表面Si原子の移動のエネルギー障壁は下がる結果、熱エネルギーにより励起されたSi原子が移動し、表面エネルギーの低い、平坦な表面を構成していくのだと考えられる。」ことが記載されている。
上記刊行物3、4に記載のものは、少なくとも水素を含有する雰囲気で熱処理することにより、シリコンの表面を平坦化するための技術であり、刊行物2に記載の発明においても、さらに平坦化が必要な場合には、適用可能であり、適用できないという阻害要因もない。
したがって、補正後の請求項1に係る発明は、その出願前に国内において頒布された上記刊行物1ないし5に記載された発明に基づいて、当業者が容易に発明をすることができたものである。

3-3 独立特許要件についてのむすび
以上のとおり、補正後の請求項1に係る発明は、特許法第29条第2項の規定により特許を受けることができず、本願は、その特許出願の際独立して特許を受けることができないものであるので、他の請求項に係る発明についての検討をするまでもなく、本件補正は、特許法第17条の2第5項において準用する特許法第126条第5項の規定に違反するものである。

4 まとめ
よって、本件補正は、上記3-3に記載の理由により、特許法第159条第1項で準用する特許法第53条第1項の規定により却下されるべきものである。


第3 本願発明について
平成16年8月23日付の手続補正は上記のとおり却下されたので、本願の請求項1ないし8に係る発明は、平成16年5月6日付手続補正書の特許請求の範囲の請求項1ないし8に記載された事項により特定されるとおりのものであるところ、この内、本願の請求項1に係る発明は、以下のとおりのものである。
「【請求項1】 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
前記開口部外の前記半導体層を除去する工程と、
前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程と
を有することを特徴とする半導体装置の製造方法。」

1 引用刊行物記載の発明
原査定において拒絶の理由に引用された、本願出願前日本国内において頒布された特開昭61-18148号公報(以下、「刊行物1」という。)には、
「半導体装置の製造方法」(発明の名称)に関して、
「1.半導体基板の主面上に絶縁膜とその上に耐磨耗性膜を形成する工程と、これら耐磨耗性膜と絶縁膜とを所定パターンに形成し前記半導体基板の主面を部分的に露出させる工程と、この露出された主面上に新たな単結晶半導体層を前記耐磨耗性膜上に張り出すように充分な厚さに形成する工程と、この単結晶半導体層をその表面が前記耐磨耗性膜ないし絶縁膜の表面に一致するまで研磨して平坦化する工程とを備えることを特徴とする半導体装置の製造方法。
2.平坦化研磨の後に耐磨耗性膜を除去してなる特許請求の範囲第1項記載の半導体装置の製造方法。
3.シリコン半導体基板の主面上に絶縁膜としてSiO2膜を形成し、耐磨耗性膜としてSi3N4膜を形成し、露出された基板には単結晶シリコン層をエピタキシャル成長によって形成してなる特許請求の範囲第1項又は第2項記載の半導体装置の製造方法。」(特許請求の範囲)であり、
「この方法は、第1図に示すように、シリコン基板1の表面に形成した厚さ1?2μmの熱酸化SiO2膜2をフォトエッチングして素子領域となるべき部分を開口し、その上で開口されたシリコン基板1の表面に単結晶シリコン層3をエピタキシャル成長させる方法である。こうして形成せしめた単結晶シリコン層3を素子領域として、前記SiO2膜を2を素子間分離領域として使用する。
この技術によれば、LOCOS法におけるようなバースビークの発生が全くないため、素子間分離領域の微細化を図り、素子の集積度を向上できる。しかしながらこの技術では、同図のようにエピタキシャル成長された単結晶シリコン層3の上部側面にSiO2膜2と所要の角度をなす傾斜面、所謂ファセット4が発生し易く、このファセット4が形成されると単結晶シリコン層3とSiO2膜2の境界部にV字型の溝が形成され平坦度が著しく損なわれる。そして、V字溝の存在により、以後の工程でゲード電極のパターニングの後もゲート材料がエッチングされずに溝中に残り、ゲート間がショートする等の信頼性を低下させる問題が生じることになる。・・・ファセットの発生は結晶学的に避けられないものである。」(第2頁左上欄第12行?同頁左下欄第5行)こと、
「〔発明の概要〕
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、半導体基板の主面上に絶縁膜と耐磨耗性膜を形成した後これをパターニングし、その開口部に新たに単結晶層を充分厚く形成しかつこれを前記絶縁膜表面と一致するまで研磨して平坦化することにより、素子間分離領域を微細化して素子の集積度を向上すると共に、素子領域と素子間分離領域の上面を一致させてその平坦化を達成することができ、これにより信頼性の向上を図ることもできる。」(第2頁右下欄第8?20行)こと、
「[実施例]
第2図は本発明をNチャネルMOSOLSIに適用した実施例を示し、特に素子間分離構造の製造プロセスを中心に示すものである。
先ず、第2図(A)のようにP型のシリコン(半導体)基板11を熱酸化して主面に1?2μm厚のSiO2膜12を形成し、その上にCVD(・・・)法によりSi3N413を形成する。このSi3N4膜13は後述するように研磨時のストッパ層として作用するものであり、ストッパとしての機能を損なわない範囲でできるだけ薄く形成し、例えば500?1000Å程度とする。
次に、同図(B)のようにフォトレジスト膜14をパターニングし、これをマスクとして前記Si3N4膜13とSiO2膜12をパターンエッチングする。このとき、SiO2膜12は垂直にエッチングされることが好ましく、このためRIE(反応性イオンエッチング)法等の異方性の強いエッチング法を使用する。これにより、残されたSiO2膜12aは素子間分離領域として形成されることになる。
次に、フォトレジスト膜14を除去した後に同図(C)に示すようにシリコン基板11の融出している部分のみに選択的にP型の単結晶シリコン層15をエピタキシャル成長させる。この選択エピタキシャル成長は反応ガスとしてSiH2Cl2-HCl-H2系を用い、ジボラン(B2H6)等の不純物ソースガスを使用する。そして、単結晶シリコン層15は前記SiO2膜12aよりも充分に厚く、すなわちSiO2膜12aの上に張り出すように形成する。これにより、ファセット(V型の溝)の発生を未然に防止することができる。
しかる上で、同図(D)のようにシリコン基板llの表面を研磨し、SiO2膜12a上に張り出た単結晶シリコン層15を研磨する。この研磨は単結晶シリコン層15の表面がSiO2膜12aの表面と一致するまで、正確にはSi3N4膜13aの表面と一致するまで行なう。研磨法には通常のシリコンウェーハの鏡面仕上げに用いられている方法が利用でき、即ち回転される研磨布にウェーハを押しつければよい。研磨材としては通常KOHのようなアルカリ性溶液にSiO2の微粉末を混ぜたスラリ-を用いる。このとき、単結晶シリコン層15とSiO2膜12aとの研磨速度の比は15:1程度でありSiO2膜12aがシリコン層15の研磨に対するストッパとして作用できるが、SiO2膜12a上に形成したSi3N4膜13aに対するシリコン層15の研磨比は50:1であり、SiO2膜12a単独の場合よりも格段に高い研磨比が得られ、前述した表面の一致、つまり平坦化を極めて高精度に行なうことができる。
次に、同図(E)のようにシリコン層15の表面を軽く酸化して厚さ200?300Å程度の薄いSiO2膜16を形成し、続いて熱りん酸等を用いてSi3N4膜13aを同図(F)のようにエッチング除去する。このとき、シリコン層15はSiO2膜16によって被われているためエッチング液がシリコン層15の表面を冒すのを防止できる。そして、その後にSiO2膜16を除去すれば、同図(G)のようにSiO2膜12aを素子間分離領域とし、シリコン層を素子領域とした構造が完成される。
なお、第3図は以上のようにして形成されたウェーハの素子領域に通常プロセスに従ってゲート絶縁膜17,ゲート電極18,ソース・ドレイン領域19からなるNチャネルMOSトランジスタを形成したものである。」(第3頁左上第1行?同頁右下欄第8行)ことが、第1図、第2図と共に記載されている。
以上の記載から、刊行物1には、「半導体基板の主面上に絶縁膜(SiO2膜12)を形成する工程と、その上に耐磨耗性膜(Si3N4膜13)を形成する工程と、これら耐磨耗性膜(Si3N4膜13)と絶縁膜(SiO2膜12a)とを所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程と、この露出された前記半導体基板の主面上の開口部に単結晶シリコン膜をエピタキシャル成長させた新たな単結晶半導体層を前記耐磨耗性膜(Si3N4膜13a)上に張り出すように充分な厚さに形成する工程と、この単結晶半導体層をその表面が前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)の表面に一致するまで研磨して平坦化する工程と、次に、単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、続いて耐磨耗性膜(Si3N4膜13a)をエッチング除去し、その後にこの薄い絶縁膜(SiO2膜16)を除去し、絶縁膜(SiO2膜12a)を素子間分離領域とし、単結晶シリコン層を素子領域としたことを特徴とする半導体装置の製造方法。」が示されている(以下、「刊行物1に記載の発明」という。)。

原査定において拒絶の理由に引用された、本願出願前日本国内において頒布された特開平6-53313号公報(以下、「刊行物2」という。)には、
「半導体装置の製造方法」(発明の名称)に関して、
「【請求項1】 シリコン基板上に絶縁膜のパターンを形成し、選択エピタキシャル成長法を用いて前記絶縁膜パターンの開孔部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を880℃以上980℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程と、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程とを含むことを特徴とする半導体装置の製造方法。」(請求項1)であり、
「【0003】図5は従来の選択エピタキシャル法によって製造されたN型単結晶シリコン膜の断面図を示す。すなわち、N型単結晶シリコン膜3はP型シリコン基板1上に形成された絶縁膜パターン2の開口部を埋めるように絶縁膜の高さと等しい膜厚に堆積される。
【0004】
【発明が解決しようとする課題】しかしながら、上述した従来の半導体装置の製造方法では、選択エピタキシャル成長された単結晶シリコン膜の分離絶縁酸化膜の近傍に多くの結晶欠陥が発生したり、或いは成長膜のコーナ部に異なる結晶面、すなわち、ファセット5が形成され段差を生じるので、分離絶縁酸化膜に接するようにPN接合を形成すると、この接合のリーク電流は大きくなる。」こと、
「【0013】図1及び図2は本発明の一実施例を示す工程順序図である。本実施例によれば、P型シリコン基板1上にN+埋込層4がまず形成され、ついで膜厚1.5μmの分離絶縁酸化膜パターン2がN+埋込層4上に開口部を設けて形成される〔図1の分図(a)参照〕。つぎに、この開口部内のシリコン表面を適当な前処理により清浄化しN型シリコン単結晶膜3を選択成長せしめる。成長温度の一例として900℃のときの成長条件は次の通りである。
【0014】
【表2】
・・・省略・・・
【0015】この際、単結晶シリコン膜3はコーナー部に発生するファセット5が図1の分図(b)に示すように、膜厚1.5μmの分離絶縁酸化膜3の表面より上になるように、例えば3μmの厚さに成長される。またこのとき、抵抗率が0.8Ωcmになるようにフォスフィン・ガス(PH3)が添加される。ついでエチレン・ジアミン・ピロカテコール〔NH(CH2)4NH〕とシリカの微粉末を含む水溶液を研磨液として、ポリウレタン系の研磨パッドに圧力100g/cm2でウェハー表面を押しつけ、ウェハーを回転させながら研磨を行ない分離絶縁酸化膜2より上に出ているファセット5を含む単結晶シリコン膜3の部分をけずり落とす〔図2の分図(a)参照〕。以上の工程を経た単結晶シリコン膜3には既に述べた理由により結晶欠陥とファセットとが何れも生成されていない」ことが、図1、図2、図5と共に記載されている。
以上の記載から、刊行物2には、「シリコン基板上に絶縁膜のパターンを形成して開口部を設け、選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を880℃以上980℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程と、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程とを含むことを特徴とする半導体装置の製造方法。」が示されている(以下、「刊行物2に記載の発明」という。)。

2 対比・判断
(1)刊行物1を主たる引用例とする場合。
本願の請求項1に係る発明と刊行物1に記載の発明とを対比すると、
・刊行物1に記載の発明の「半導体基板の主面上」は、本願の請求項1に係る発明の「半導体基板上」に相当するので、刊行物1に記載の発明の「半導体基板の主面上に絶縁膜(SiO2膜12)を形成する工程」は、本願の請求項1に係る発明の「半導体基板上に絶縁膜を形成する工程」に相当し、
・刊行物1に記載の発明の「これら耐磨耗性膜(Si3N4膜13)と絶縁膜(SiO2膜12a)とを所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程」の内の「絶縁膜(SiO2膜12a)を所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程」は、本願の請求項1に係る発明の「前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程」に相当し、
・刊行物1に記載の発明の「この露出された前記半導体基板の主面上の開口部に単結晶シリコン膜をエピタキシャル成長させた新たな単結晶半導体層を前記耐磨耗性膜(Si3N4膜13a)上に張り出すように充分な厚さに形成する工程」において、この露出された前記半導体基板の主面上は、エピタキシャル成長の際の成長核になることは、当業者にとって明らかであり、また、前記耐磨耗性膜(Si3N4膜13a)の下側には、前記絶縁膜が設けられているので、単結晶半導体層を前記耐磨耗性膜(Si3N4膜13a)上に張り出すように充分な厚さに形成すると、単結晶半導体層は前記絶縁膜上にも張り出すように充分な厚さに形成することになり、「張り出す」ことと「はみだす」ことは、この場合には、同様の意味に解釈できるので、刊行物1に記載の発明の「この露出された前記半導体基板の主面上の開口部に単結晶シリコン膜をエピタキシャル成長させた新たな単結晶半導体層を前記耐磨耗性膜(Si3N4膜13a)上に張り出すように充分な厚さに形成する工程」は、本願の請求項1に係る発明の「この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程」に相当しており、
・また、刊行物1に記載の発明の「この単結晶半導体層をその表面が前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)の表面に一致するまで研磨して平坦化する工程」において、前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)が存在している部分は、開口部以外の部分であり、この単結晶半導体層をその表面が前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)の表面に一致するまで研磨すると、前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)の表面から、単結晶半導体層がなくなるのであるから、前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)の表面の単結晶半導体層は除去されており、刊行物1に記載の発明の「この単結晶半導体層をその表面が前記耐磨耗性膜(Si3N4膜13a)ないし絶縁膜(SiO2膜12a)の表面に一致するまで研磨して平坦化する工程」は、本願の請求項1に係る発明の「前記開口部外の前記半導体層を除去する工程」に相当し、
・また、刊行物1に記載の発明の「単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、続いて耐磨耗性膜(Si3N4膜13a)をエッチング除去し、その後にこの薄い絶縁膜(SiO2膜16)を除去」する工程においては、単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、その後にこの薄い絶縁膜(SiO2膜16)を除去することにより、単結晶半導体層の表面を結果的に除去して低くしているので、刊行物1に記載の発明の「単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、続いて耐磨耗性膜(Si3N4膜13a)をエッチング除去し、その後にこの薄い絶縁膜(SiO2膜16)を除去」する工程は、本願の請求項1に係る発明の「前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程」の内の「前記開口部内の前記半導体層の上面を低くする工程」に相当する。
してみると、本願の請求項1に係る発明と刊行物1に記載の発明とは、
「半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
前記開口部外の前記半導体層を除去する工程と、
前記開口部内の前記半導体層の上面を低くする工程と
を有することを特徴とする半導体装置の製造方法。」の点で一致し、
・本願の請求項1に係る発明は、半導体基板上に絶縁膜を形成する工程を有するのに対して、刊行物1に記載の発明は、半導体基板の主面上に絶縁膜(SiO2膜12)を形成する工程と、その上に耐磨耗性膜(Si3N4膜13)を形成する工程を有する点(以下、「相違点ア」という。)、
・本願の請求項1に係る発明は、前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程を有するのに対して、刊行物1に記載の発明は、これら耐磨耗性膜(Si3N4膜13)と絶縁膜(SiO2膜12a)とを所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程を有する点(以下、「相違点イ」という。)、
・本願の請求項1に係る発明では、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程を有するのに対して、刊行物1に記載の発明では、開口部において「単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、続いて耐磨耗性膜(Si3N4膜13a)をエッチング除去し、その後にこの薄い絶縁膜(SiO2膜16)を除去」する工程を有しており、単結晶半導体層の表面を結果的に除去して低くしているが、低くする度合いが、開口部の開口面よりも低くするかどうか、わからない点(以下、「相違点ウ」という。)、
そこで、上記相違点ア?ウについて検討する。
h.相違点アについて
刊行物1に記載の発明は、半導体基板の主面上に絶縁膜(SiO2膜12)を形成する工程と、その上に耐磨耗性膜(Si3N4膜13)を形成する工程を有するが、耐磨耗性膜(Si3N4膜13)は、研磨に対するストッパとして作用できる膜であり、当該技術分野の慣用技術の膜である。また、刊行物1には、「単結晶シリコン層15とSiO2膜12aとの研磨速度の比は15:1程度でありSiO2膜12aがシリコン層15の研磨に対するストッパとして作用できるが、SiO2膜12a上に形成したSi3N4膜13aに対するシリコン層15の研磨比は50:1であり、SiO2膜12a単独の場合よりも格段に高い研磨比が得られ、前述した表面の一致、つまり平坦化を極めて高精度に行なうことができる。」(第3頁左下欄第4?12行)という記載があり、SiO2膜12aが単独でもシリコン層15の研磨に対するストッパとして作用できることが、記載されている。さらに、刊行物2に記載の発明は、シリコン基板上に絶縁膜のパターンを形成するものであり、明記はされていないものの、シリコン基板上に絶縁膜のパターンを形成する前の工程として、シリコン基板上に絶縁膜を形成する工程を有することは、当業者にとって明らかであり、当該技術分野の慣用技術であるが、研磨工程を有するものであるにもかかわらず、耐磨耗性膜(Si3N4膜13)を形成する工程は有していない。
してみると、刊行物1に記載の発明のように、半導体基板の主面上に絶縁膜(SiO2膜12)を形成する工程と、その上に耐磨耗性膜(Si3N4膜13)を形成する工程を有することに代えて、刊行物1に記載の、SiO2膜12aが単独でもシリコン層15の研磨に対するストッパとして作用できること、すなわち、耐磨耗性膜を形成する工程を有しないこと、あるいは、刊行物2に記載の発明のように、当該技術分野の慣用技術であるシリコン基板上に絶縁膜を形成する工程の次の工程として、耐磨耗性膜(Si3N4膜13)を形成する工程を有しないことは、当業者が適宜選択できた程度のことと認められる。
i.相違点イについて
刊行物1に記載の発明では、絶縁膜(SiO2膜12a)の上に耐磨耗性膜(Si3N4膜13)を有しているが、半導体基板の主面を部分的に露出させるための開口部を形成するにあたり、少なくとも、絶縁膜に開口部を形成する点では、本願の請求項1に係る発明と一致している。そして、耐磨耗性膜(Si3N4膜13)は、研磨に対するストッパとして作用できる膜として、当該技術分野の慣用技術の膜であるが、この膜については、刊行物2に記載の発明のように、シリコン基板上に絶縁膜を形成する工程の次の工程として、耐磨耗性膜(Si3N4膜13)を形成する工程を有しないこともあり、また、刊行物1に記載の、SiO2膜12aが単独でもシリコン層15の研磨に対するストッパとして作用できること、すなわち、耐磨耗性膜が用いられないこともあるなど、必要に応じて用いられる膜であるから、所定パターンに形成して開口部とし前記半導体基板の主面を部分的に露出させる工程において、所定パターンに形成する膜として、刊行物1に記載の発明のように、絶縁膜(SiO2膜12a)と耐磨耗性膜(Si3N4膜13)とを用いるか、刊行物2に記載の発明のように、絶縁膜のみを用いるかは、当業者が必要により適宜選択できた程度のことと認められる。
j.相違点ウについて
刊行物1に記載の発明では、開口部において「単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、続いて耐磨耗性膜(Si3N4膜13a)をエッチング除去し、その後にこの薄い絶縁膜(SiO2膜16)を除去」する工程を有しており、単結晶半導体層の表面を結果的に除去して低くしているが、低くする度合いが、開口部の開口面よりも低くするかどうか、わからない。
この点に関して、本願明細書の【0061】段落には、「なお、本実施形態では、エピタキシャル層3の表面が熱酸化膜2の表面よりも下に位置するようにしたが、逆に熱酸化膜2の表面のほうが低くても良く、あるいは両者が同じ高さであっても良い。要は、エピタキシャル層3を熱酸化膜2よりも厚く、かつ熱酸化膜2上にはみだすように選択成長させた後、余剰なエピタキシャル層3を除去すれば、特性ばらつきの原因となるボイドおよびファセットを防止できるので、最終的な素子分離構造は適宜選択すれば良い。」という記載があり、この記載によれば、エピタキシャル層3(エピタキシャル成長による半導体層に相当)の表面が熱酸化膜2(絶縁膜に相当)の表面よりも下に位置するようにしたが、逆に熱酸化膜2の表面のほうが低くても良く、あるいは両者が同じ高さであっても良いのであるから、刊行物1に記載の発明において、単結晶半導体層の表面を結果的に除去して低くしているが、低くする度合いは、当業者が適宜選択できた程度のものであり、開口部の開口面よりも低くすることも当業者が適宜なし得た程度のことと認められる。
また、周知例として示す特開平10-270652号公報には、「図1(a)は、メモリセルのトランジスタ部を形成した後、単結晶Si層5の選択エピタキシャル成長を行い、化学的機械的研磨(CMP)法により平坦化したところである。・・・単結晶Si層に対して、CMP 工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングを行った」(【0038】段落)ことが記載されており、この記載によれば、選択エピタキシャル成長による単結晶Si層を平坦化した後の表面の損傷層を取り除くためにエッチングを行うことが示されている。また、「同図(d)に示すように、まずSRO電極の表面に対して、CMPによって生じた損傷層を除去するため、逆スパッタを行った」(【0042】段落)ことも、記載されている。
そして、刊行物1に記載の発明では、開口部において「単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、続いて耐磨耗性膜(Si3N4膜13a)をエッチング除去し、その後にこの薄い絶縁膜(SiO2膜16)を除去」する工程を有しており、単結晶半導体層の表面を結果的に除去して低くしているが、刊行物1に記載の発明における、開口部において単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、その後にこの薄い絶縁膜(SiO2膜16)を除去して低くする代わりに、周知例として示す特開平10-270652号公報に記載のように、単結晶Si層を平坦化した後の表面に、直接、エッチングを行うことにより、低くすることも、当業者が必要により適宜選択できた程度のことと認められる。
したがって、本願の請求項1に係る発明は、その出願前に国内において頒布された上記刊行物1、2に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。

(2)刊行物2を主たる引用例とする場合。
本願の請求項1に係る発明と刊行物2に記載の発明とを対比すると、
・刊行物2に記載の発明の「シリコン基板」は、本願の請求項1に係る発明の「半導体基板」に相当し、
・刊行物2に記載の発明の「シリコン基板上に絶縁膜のパターンを形成して開口部を設け」る点において、開口部の開口は、シリコン基板上に設けられているので、シリコン基板の表面の一部が露出していることは、当業者にとって自明であるから、刊行物2に記載の発明の「シリコン基板上に絶縁膜のパターンを形成して開口部を設け」る点は、本願の請求項1に係る発明の「前記絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程」に相当し、
・刊行物2に記載の発明の「選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を880℃以上980℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程」において、選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積することは、開口部内のシリコン基板の表面の一部が露出されており、この露出された部分が選択エピタキシャル成長の成長核になることは、当業者にとって自明であり、また、単結晶シリコン膜を前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめることは、図1(a)の記載も参照すると、本願の請求項1に係る発明の「前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する」ことに相当するので、刊行物2に記載の発明の「選択エピタキシャル成長法を用いて前記絶縁膜パターンの開口部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を880℃以上980℃以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程」は、本願の請求項1に係る発明の「この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程」に相当し、
・刊行物2に記載の発明の「前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程」において、前記絶縁膜パターンの高さとは、開口部の高さのことであり、前記単結晶シリコン膜の選択成長膜を開口部の高さに平坦化するのであるから、開口部以外の単結晶シリコン膜は研磨により除去されてなくなることになり、刊行物2に記載の発明の「前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程」は、本願の請求項1に係る発明の「前記開口部外の前記半導体層を除去する工程」に相当する。
してみると、本願の請求項1に係る発明と刊行物2に記載の発明とは、
「絶縁膜に開口部を形成し、前記半導体基板の表面の一部を露出させる工程と、
この露出された部分を成長核に用いたエピタキシャル成長によって、前記開口部を充填し、かつ前記絶縁膜上にはみだす厚さの半導体層を形成する工程と、
前記開口部外の前記半導体層を除去する工程と
を有することを特徴とする半導体装置の製造方法。」の点で一致し、
本願の請求項1に係る発明では、半導体基板上に絶縁膜を形成する工程を有するのに対して、刊行物2に記載の発明では、半導体基板上に絶縁膜を形成する工程については明記されていない点(以下、「相違点エ」という。)、本願の請求項1に係る発明では、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程を有するのに対して、刊行物2に記載の発明では、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程を有してはいない点(以下、「相違点オ」という。)で相違している。
そこで、上記相違点エ、オについて検討する。
k.相違点エについて
刊行物2に記載の発明は、シリコン基板上に絶縁膜のパターンを形成するものであり、明記はされていないものの、シリコン基板上に絶縁膜のパターンを形成する前の工程として、シリコン基板上に絶縁膜を形成する工程を有することは、当業者にとって明らかであり、当該技術分野の慣用技術である。
また、刊行物1に記載の発明には、絶縁膜(SiO2膜12a)を所定パターンに形成して開口部とし半導体基板の主面を部分的に露出させるにあたり、「半導体基板の主面上に絶縁膜(SiO2膜12)を形成する工程」が記載されている。
さらに、周知例として示す特開平9-283440号公報には、「【0015】・・・図1は、本発明にかかる選択エピタキシャル膜の製造工程を示したものである。 図1(A)に示したように、(100)シリコン基板1上全面に、シリコン基板の熱酸化により、膜厚200(nm)の酸化膜2を形成する。引き続き、図示しないレジスト膜を酸化膜2上全面に形成し、通常の写真食刻法により、所望の部分に開口部を設ける。この開口部より露出した酸化膜をエッチング除去し、(100)シリコン基板1上に開口部を有する酸化膜2を形成する(図1(A))。
【0016】引き続き、上記の酸化膜2をマスクとして、シリコンエピタキシャル成長を行い、70(nm)のシリコン選択エピタキシャル膜3を形成する。」という記載があり、この記載によれば、シリコン基板上に開口部を有する酸化膜を形成するにあたり(本願の請求項1に記載の「前記絶縁膜に開口部を形成」することに相当)、シリコン基板上全面に、酸化膜を形成することが示されており、本願の請求項1に係る発明の「半導体基板上に絶縁膜を形成する工程」に相当している。
l.相違点オについて
刊行物1に記載の発明では、単結晶半導体層を絶縁膜の表面に一致するまで研磨して平坦化する工程の次に、(開口部内の)単結晶半導体層の表面を軽く酸化して薄い絶縁膜(SiO2膜16)を形成し、・・・その後にこの薄い絶縁膜(SiO2膜16)を除去することが、記載されており、単結晶半導体層の表面を結果的に低くしているので、刊行物2に記載の発明における、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程の後において、刊行物1に記載のように、単結晶シリコン膜の表面を低くすることは、当業者が必要に応じて適宜なし得たことであり、阻害要因もない。
また、周知例として示す特開平10-270652号公報には、「図1(a)は、メモリセルのトランジスタ部を形成した後、単結晶Si層5の選択エピタキシャル成長を行い、化学的機械的研磨(CMP)法により平坦化したところである。・・・単結晶Si層に対して、CMP 工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングを行った」(【0038】段落)ことが記載されており、この記載によれば、選択エピタキシャル成長による単結晶Si層を平坦化した後の表面の損傷層を取り除くためにエッチングを行うことが示されているし、また、「同図(d)に示すように、まずSRO電極の表面に対して、CMPによって生じた損傷層を除去するため、逆スパッタを行った」(【0042】段落)ことも、記載されているので、刊行物2に記載の発明における、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程の後において、周知例として示す特開平10-270652号公報に記載のように、研磨により、単結晶シリコン膜の表面に損傷層が生じた場合に、単結晶Si層の表面の損傷層を取り除くためにエッチングを行うことを適用すると、単結晶Si層の表面は、開口部の開口面よりも低くなることになり、本願の請求項1に係る発明における、前記開口部内の前記半導体層の上面を前記開口部の開口面よりも低くする工程に相当することになり、このエッチングを行うことを適用することに、阻害要因はない。
したがって、本願の請求項1に係る発明は、その出願前に国内において頒布された上記刊行物1、2に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。

3 むすび
以上のとおり、本願の請求項1に係る発明は、特許法第29条第2項の規定により特許を受けることができないものであるので、他の請求項に係る発明についての検討をするまでもなく、本願は拒絶すべきものである。
よって、結論のとおり審決する。
 
審理終結日 2006-10-27 
結審通知日 2006-10-31 
審決日 2006-11-13 
出願番号 特願平11-187053
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 572- Z (H01L)
P 1 8・ 571- Z (H01L)
P 1 8・ 574- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 井原 純  
特許庁審判長 松本 邦夫
特許庁審判官 今井 拓也
河合 章
発明の名称 半導体装置の製造方法・半導体装置  
代理人 河野 哲  
代理人 村松 貞男  
代理人 鈴江 武彦  
代理人 中村 誠  
代理人 橋本 良郎  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ