ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1176673 |
| 審判番号 | 不服2005-18645 |
| 総通号数 | 102 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2008-06-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2005-09-28 |
| 確定日 | 2008-04-24 |
| 事件の表示 | 平成 8年特許願第310465号「ヘテロ接合バイポーラトランジスタ」拒絶査定不服審判事件〔平成10年 6月 9日出願公開、特開平10-154714〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は、平成8年11月21日の出願であって、平成17年8月18日付けで拒絶査定がなされ、これに対し、同年9月28日に拒絶査定に対する審判請求がなされたものである。 第2 本願発明について 本願の請求項1ないし3に係る発明は、平成17年6月24日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし3に記載された事項により特定されるものであるところ、本願の請求項1に係る発明は、次のとおりのものである。 「【請求項1】 基板上に順次積層されたn型コレクタ層、ｐ型ベース層およびn型エミッタ層を含むヘテロ接合バイポーラトランジスタであって、 前記ｐ型ベース層の真性領域外の表面に前記n型エミッタ層と同一の材質からなる保護膜が形成され、 前記n型エミッタ層上にn型In_(x)Ga_(1-x)Aｓ(0.4≦ｘ≦1.0)層が形成され、 前記保護膜の表面および前記n型In_(x)Ga_(1-x)Aｓ(0.4≦ｘ≦1.0)層の表面にはそれぞれ、Pｔ、Pdまたはそれらの合金のいずれかを含む金属層が接触しており、 前記保護膜の表面に接触している金属層と前記n型In_(x)Ga_(1-x)Aｓ(0.4≦ｘ≦1.0)層の表面に接触している金属層とは同一の材質および厚さからなり、 前記n型In_(x)Ga_(1-x)Aｓ(0.4≦ｘ≦1.0)層の厚さをA、前記金属層の厚さをB、前記ｐ型ベース層の厚さをC、前記保護膜の厚さをDとしたときに、A＞2B、かつ、(C+D)＞2B＞Dの関係が成立することを特徴とする、ヘテロ接合バイポーラトランジスタ。」 1 引用刊行物及び該引用刊行物記載の発明 刊行物1.特開平7-283389号公報(原審の拒絶理由通知に引用した引用文献1) 刊行物4.特開平8-250509号公報(原審の拒絶理由通知に引用した引用文献4) 本願出願前日本国内において頒布された刊行物1(特開平7-283389号公報)には、図1、図2とともに、 「半導体装置」(発明の名称)に関して、 「【請求項1】 半導体基板の上面にInGaAｓ層を形成し、該InGaAｓ層の上面に電極を形成する半導体装置において、 前記電極の前記InGaAｓ層に対する接触面にPｔ薄膜を設けてなることを特徴とする半導体装置。」(特許請求の範囲) 「【0006】以下、図2を参照して従来の電極構造について説明する。図2は従来例によるオーミック電極構造を示す半導体基板の断面図である。 【0007】図2に示すように、GaAｓ基板21の上に、n^(+)-GaAｓ層22、n^(+)-In_(X)Ga_(1-X)Aｓグレーデッド層23(ｘ=0?0.5)、n^(+)-In_(0.5)Ga_(0.5)Aｓ層24が積層されている。そして、電極は、下層に窒化タングステン薄膜(WN薄膜、以下WN薄膜と記す)25が設けられ、上層にAｕ薄膜26が積層された構造となっている。 【0008】ここで、n^(+)-In_(X)Ga_(1-X)Aｓグレーデッド層23は、n^(+)-GaAｓ層22及びn^(+)-In_(0.5)Ga_(0.5)Aｓ層24間のGaAｓ/InGaAｓ格子不整合による結晶性劣化を防止するために挿入されている。 【0009】また、ここではInGaAｓ層24のIn組成比は0.5としているが、通常、0.4?0.7の範囲で任意に設定している。」 「【0012】本発明は以上の実情に鑑みなされたもので、その目的は、高歩留まりで、且つ耐熱性に優れたオーミック電極構造を実現することにある。 【0013】 【課題を解決するための手段】前記目的を達成するために、本発明は、半導体基板の上面にInGaAｓ層を形成し、該InGaAｓ層の上面に電極を形成する半導体装置において、前記電極の前記InGaAｓ層に対する接触面にPｔ薄膜を設けてなることを特徴とする。」 「【0016】 【作用】上記のように、InGaAｓ層に対する電極の接触面にPｔ薄膜を設けることによって、InGaAｓ層と電極間の界面に酸化膜等のバリア膜があっても、固相反応過程でPｔがそれを突き破り、良好なコンタクトを得ることができる。 【0017】そして、固層反応によって反応層を形成してしまうと熱的に安定し、確実なオーミックコンタクトを保証でき、反応層厚も以降の熱処理に対してもほとんど変化せず、歩留まりを向上することができる。 【0018】 【実施例】本発明の一実施例について、図1を参照して説明する。図1(a)乃至(c)は本実施例による電極形成工程を示す断面図である。 【0019】本実施例の特徴は、電極のInGaAｓ表面への接触部分にPｔ層を設けた点にある。この構造は、発明者の以下のような考察によって導かれた。即ち、従来の電極では、InGaAｓ表面に接触する電極側の高融点系金属はInGaAｓと合金層を形成しないために確実なオーミックコンタクトがとれなかったものと考え、これに対処するには、基板と電極間に熱的に安定な合金層を形成できれば、耐熱性を損なわずに前記問題を解決できると思料するに至った。そこで、種々の金属を検討した結果、反応層を形成するにPｔが最適であることを見いだしたものである。 【0020】しかも、Pｔ層はInGaAｓと固相反応して、反応層を形成してしまうと熱的に安定し、確実なオーミックコンタクトを保証でき、反応層厚も以降の熱処理に対してもほとんど変化せず、歩留まりを向上できることが判明した。」 「【0022】まず、図1(a)に示すように、GaAｓ基板1上に、n^(+)-GaAｓ層2(厚み500nm、Siドープ5×10^(18)cm^(-3))、n^(+)-In_(X)Ga_(1-X)Aｓグレーデッド層3(ｘ=0?0.5、厚み50nm、Siドープ3×10^(19)cm^(-3))、n^(+)InGaAｓ層4(厚み50nm、Siドープ3×10^(19)cm^(-3))を順次、エピタキシャル成長する。 【0023】次に、この基板上に電極を形成するのであるが、まず図1(b)に示すように、電極を形成するための開口部5’を有する感光性のレジストパターン5を形成し、続いて、Pｔ薄膜6(厚み5nm)、WN薄膜7(厚み50nm)、Aｕ薄膜8(厚み200nm)を堆積する。その後、レジストパターン5をリフトオフし、図1(c)に示すように、電極9を得る。」 「【0025】上記工程によって得られる電極構造によれば、コンタクト部の表面に酸化膜等のバリア膜があっても、固相反応過程でPｔ薄膜6のPｔがそれを突き破り、良好なコンタクトを得ることができる。 【0026】そして、上記の固相反応によってn^(+)InGaAｓ層4にPｔとの反応層10が形成されるが、その反応層厚はPｔ薄膜6の膜厚の約1.5?2倍の約7.5?10nmである。」 「【0031】Pｔ薄膜(下層)6は、上述のように下層のn^(+)InGaAｓ層4と反応して反応層10を形成するが、この反応層10の下端がn^(+)InGaAｓ層4とその下の層との界面に達すると問題が生じる。例えば、ヘテロジャンクションを有するバイポーラトランジスタにこの構造を適用した場合に、Pｔ薄膜を厚く形成して電極のn^(+)InGaAｓ層4によって形成される反応層が下層まで形成され過ぎると、ベース・エミッタ間の接合が破壊されてしまう恐れがある。そこで、これを防止するため、Pｔ薄膜の厚みを5?20nm程度に抑えて、容易に反応層が下方に形成されすぎることのないように制御している。」 「【0035】 【発明の効果】以上説明したように本発明によれば、電極コンタクト部となるInGaAｓ層と電極間の界面に酸化膜等のバリア膜があっても、電極はそれを突き破って確実なオーミックコンタクトを得ることができる。」 が、記載されている。 本願出願前日本国内において頒布された刊行物4(特開平8-250509号公報)には、図1?図4とともに、 「ヘテロ接合バイポーラトランジスタ」(発明の名称)に関して、 「【請求項1】 基板上に、第1導電型のコレクタ層、第2導電型のベース層、第1導電型で該ベース層よりも大きいバンドギャップを有するエミッタ層がこの順に形成され、該ベース層は外因性ベース領域を有するヘテロ接合バイポーラトランジスタにおいて、 該エミッタ層は、該ベース層上に形成され、かつ、外因性ベース領域上の部分がトランジスタの正常動作範囲内の全ての電圧おいて完全に空乏化するように厚みが設定された第1のエミッタ層と、該第1のエミッタ層の上に該第1のエミッタ層よりも電子親和力の大きいエッチングストップ層を介して形成され、かつ、該第1のエミッタ層よりも電子親和力が小さいかまたは同じである第2のエミッタ層とからなり、第2のエミッタ層から上の各層またはエッチングストップ層から上の各層は外因性ベース領域上がエッチング除去されており、該エッチングストップ層は第1導電型で厚みが3nm以上であるヘテロ接合バイポーラトランジスタ。 【請求項2】 前記第1のエミッタ層がInGaPである請求項1に記載のヘテロ接合バイポーラトランジスタ。 【請求項3】 前記第1のエミッタ層としてAlGaAｓまたはInGaPを用い、露出したエッチングストップ層または第1のエミッタ層の上に形成されたPｔ層、Ti層、Pｔ層およびAｕ層からなるベース電極の基板側のPｔ層の厚みが12.5nm以上である請求項1に記載のヘテロ接合バイポーラトランジスタ。」(特許請求の範囲) 「【0010】本発明は、このような従来技術の課題を解決するためになされたものであり、外因性ベース上に保護膜となる薄膜のエミッタ層を容易に残すことができ、ラティスミスマッチによる結晶の歪みが生じず、エミッタ-ベース間の抵抗を低くして再結合を低減できるヘテロ接合バイポーラトランジスタおよびその製造方法を提供することを目的とする。 【0011】 【課題を解決するための手段】本発明のヘテロ接合バイポーラトランジスタは、基板上に、第1導電型のコレクタ層、第2導電型のベース層、第1導電型で該ベース層よりも大きいバンドギャップを有するエミッタ層がこの順に形成され、該ベース層は外因性ベース領域を有するヘテロ接合バイポーラトランジスタにおいて、該エミッタ層は、該ベース層上に形成され、かつ、外因性ベース領域上の部分がトランジスタの正常動作範囲内の全ての電圧おいて完全に空乏化するように厚みが設定された第1のエミッタ層と、該第1のエミッタ層の上に該第1のエミッタ層よりも電子親和力の大きいエッチングストップ層を介して形成され、かつ、該第1のエミッタ層よりも電子親和力が小さいかまたは同じである第2のエミッタ層とからなり、第2のエミッタ層から上の各層またはエッチングストップ層から上の各層は外因性ベース領域上がエッチング除去されており、該エッチングストップ層は第1導電型で厚みが3nm以上であり、そのことにより上記目的が達成される。 【0012】本発明のヘテロ接合バイポーラトランジスタにおいて、前記第1のエミッタ層がInGaPである構成とすることができる。 【0013】本発明のヘテロ接合バイポーラトランジスタにおいて、前記第1のエミッタ層としてAlGaAｓまたはInGaPを用い、露出したエッチングストップ層または第1のエミッタ層の上に形成されたPｔ層、Ti層、Pｔ層およびAｕ層からなるベース電極の基板側のPｔ層の厚みが12.5nm以上である構成とすることができる。」 「【0021】第1のエミッタ層としてAlGaAｓまたはInGaPを用いた場合、露出されたエッチングストップ層上または第1のエミッタ層上にPｔ層、Ti層、Pｔ層およびAｕ層からなるベース電極を形成し、拡散させることによりベース層とのオーミック接触を形成する。ベース電極材料であるPｔは、GaAｓとの固相反応で膜厚の2倍程度に拡散して熱的に安定となるので、AｕBeに比べて拡散コントロールが容易である。また、基板側のPｔ層の厚みは、第1のエミッタ層の厚みとベース層との厚みからマージンを考えて形成するが、12.5nm以上とされているのが望ましい。」 「【0023】(実施例1)図1は、本発明の一実施例であるGaAｓ/AlGaAｓ系HBTを示す断面図である。 【0024】このHBTは、半絶縁性GaAｓ基板1上にサブコレクタ層(n^(+)-GaAｓ層、厚み500nm、不純物濃度5E18cm^(-3))2が形成されている。その上に、コレクタ層(n-GaAｓ層、厚み700nm、不純物濃度2E16cm^(-3))3、ベース層(ｐ^(+)-GaAｓ層、厚み80nm、不純物濃度2E19cm^(-3))4、グレイディッド層(n-Al_(x)Ga_(1-x)Aｓ層、ｘ=0→0.3、厚み20nm、不純物濃度5E17cm^(-3))5、第1エミッタ層(n-Al_(0.3)Ga_(0.7)Aｓ層、厚み20nm、不純物濃度5E17cm^(-3))6およびエッチングストップ層(n^(+)-GaAｓ層、厚み5nm、不純物濃度5E18cm^(-3))7が形成されている。 【0025】エッチングストップ層7上には、第2エミッタ層(n-Al_(0.3)Ga_(0.7)Aｓ層、厚み100nm、不純物濃度5E17cm^(-3))8、グレイディッド層(n-Al_(x)Ga_(1-x)Aｓ層、ｘ=0.3→0、厚み20nm、不純物濃度5E17cm^(-3))9、コンタクト層(n^(+)-GaAｓ層、厚み100nm、不純物濃度5E18cm^(-3))10、グレイディッド層(n^(+)-In_(y)Ga_(1-y)Aｓ層、ｙ=0→0.3、厚み50nm、不純物濃度2E19cm^(-3))11、およびキャップ層(n^(+)-In_(0.5)Ga_(0.5)Aｓ層、厚み50nm、不純物濃度2E19cm^(-3))12が形成されている。 【0026】コレクタ層3、ベース層4、グレイディッド層5、第1エミッタ層6およびエッチングストップ層7は、サブコレクタ層2が露出するようにメサエッチングされ、第2エミッタ層8から上の各層(第2エミッタ層8、グレイディッド層9、コンタクト層10、グレイディッド層11およびキャップ層12)は、エッチングストップ層7が露出するようにメサエッチングされている。露出されたサブコレクタ層2の上にはAｕGe層/Ni層/Aｕ層からなるコレクタ電極15が形成され、エッチングストップ層7の上には基板側よりPｔ層/Ti層/Pｔ層/Aｕ層からなるベース電極14が形成されている。キャップ層12の上にはTi層/Pｔ層/Aｕ層(基板側がTi層)からなるエミッタ電極13が形成されている。」 「【0028】・・・このようにして外因性ベース領域上に保護膜となるグレイディッド層5、第1エミッタ層6およびエッチングストップ層7を残した状態でエミッタメサが形成される。」 「【0030】次に、レジストを塗布してエミッタ電極13形成部分をフォトリソグラフィー法により開口する。このレジストパターンをマスクとしてTi層/Pｔ層/Aｕ層を蒸着した後、レジストマスクを溶解除去(リフトオフ)することによりキャップ層12の上にエミッタ電極13を形成する。続いて、同様のリフトオフにより、露出されたサブコレクタ層2の上にはAｕGe層/Ni層/Aｕ層からなるコレクタ電極15を蒸着し、エッチングストップ層7の上にはPｔ層/Ti層/Pｔ層/Aｕ層からなるベース電極14を蒸着する。ベース電極14およびコレクタ電極15のオーミック接触は390℃、1minの熱処理を行うことにより同時に形成される。この時、ベース電極14においては、Pｔがエッチングストップ層7、エミッタ層6およびグレイディッド層5を拡散して低抵抗なオーミック接触が形成される。」 「【0036】(実施例2)この実施例では、エミッタ層としてInGaP層を用い、下記表1に示すようなエピタキシャル構造のHBTを作製した。尚、表1において、図1と同一の番号で示した部分は同一の機能を有するものとする。 【0037】 【表1】  」 「【0041】(実施例3)図2は、実施例3のGaAｓ/AlGaAｓ系HBTを示す断面図である。このHBTは、エッチングストップ層7から上の各層、つまりエッチングストップ層7、第2エミッタ層8、グレイディッド層9、コンタクト層10、グレイディッド層11およびキャップ層12は、第1のエミッタ層6が露出するようにメサエッチングされている。露出された第1のエミッタ層6の上にはPｔ層/Ti層/Pｔ層/Aｕ層からなるベース電極14が形成されている。それ以外は実施例1と同様の構造となっている。」 「【0045】その後、実施例1と同様にキャップ層12の上にエミッタ電極13を形成する。また、露出されたサブコレクタ層2の上にはAｕGe層/Ni層/Aｕ層からなるコレクタ電極15を蒸着し、第1エミッタ層6の上にはPｔ層/Ti層/Pｔ層/Aｕ層からなるベース電極14を蒸着する。ベース電極14およびコレクタ電極15のオーミック接触は390℃、1minの熱処理を行うことにより同時に形成される。この時、ベース電極14においては、Pｔがエミッタ層6およびグレイディッド層5を拡散して低抵抗なオーミック接触が形成される。」 「【0054】ベース電極材料、コレクタ電極材料およびエミッタ電極材料も上述の材料以外のものを用いてもよい。但し、ベース電極材料としてPｔを用いると、GaAｓとの固相反応で膜厚の2倍程度に拡散して熱的に安定となるので、AｕBeに比べて拡散コントロールが容易である。この場合、Pｔ層(上述のようにPｔ層/Ti層/Pｔ層/Aｕ層の場合には基板側のPｔ層)の厚みは、第1のエミッタ層の厚みとベース層との厚みからマージンを考えて形成する。例えば、第1のエミッタ層が20nm、ベース層の厚みが80nmの場合には12.5nm?40nmであるのが好ましい。 【0055】 【発明の効果】以上の説明から明らかなように、本発明によれば、第1のエミッタ層と第2のエミッタ層との間にエッチングストップ層が形成されているので、第2のエミッタ層から上の各層またはエッチングストップ層から上の各層の外因性ベース領域上をエッチング除去して、外因性ベース上に保護膜となる薄膜のエミッタ層(第1のエミッタ層)を容易に残すことができる。」 が、記載されている。 ここで、刊行物4の【0024】段落には、請求項1に記載の「第1導電形のコレクタ層」、「第2導電形のベース層」及び「第1導電型のエミッタ層」に対応して「n-GaAｓ層」、「P^(+)-GaAｓ層」、「n-Al_(0.3)Ga_(0.7)Aｓ層」が記載されている。 また、刊行物4の【0054】段落には、請求項1を引用する請求項3に記載の「基板側のPｔ層」に対応する層の厚みと、「第1導電型のエミッタ層」及び「第2導電形のベース層」の厚みとの関係について、「第1のエミッタ層の厚みとベース層との厚みからマージンを考えて形成」し、例えば「第1導電型のエミッタ層」に対応する「第1のエミッタ層」が「20nm」、「第2導電形のベース層」に対応する「ベース層」が「80nm」の場合には、「基板側のPｔ層」は「12.5nm?40nmであるのが好ましい」ことが記載されている。 また、刊行物4の【0025】段落及び【0026】段落には、「n^(+)-In_(0.5)Ga_(0.5)Aｓ層」からなる「キャップ層12の上にはTi層/Pｔ層/Aｕ層(基板側がTi層)からなるエミッタ電極13が形成されている」と記載されている。 また、「Pｔ層」と、「エッチングストップ層」と、「保護膜」(「第1エミッタ層」)と、「グレイディッド層」と、「ベース層」との層関係を整理すると、図1に記載の「実施例1」は、「ベース層・・・4、グレイディッド層・・・5、第1エミッタ層・・・6およびエッチングストップ層・・・7が形成されて」おり(【0024】段落)、「エッチングストップ層7の上には基板側よりPｔ層/Ti層/Pｔ層/Aｕ層からなるベース電極14が形成されている。」(【0026】段落)ものであり、まとめると、基板側から、「ベース層」、「グレイディッド層」、「保護膜」(「第1エミッタ層」)、「エッチングストップ層」、「Pｔ層」の順に形成されている。また、「実施例2」は、表1を参照すると、基板側から、「ｐGaAｓ」のベース層4、「nIn_(ｘ)Ga_(1-ｘ)P(ｘ=0.49)」の第1エミッタ層6、「nGaAｓ」のエッチングストップ層7の順に形成されており、「グレイディッド層5」は、形成されていない。そして、「Pｔ層」の形成については、記載されていない。また、図2に記載の「実施例3」は、図2を参照すると、基板側から、「ベース層4」、「グレイディッド層5」、「第1エミッタ層6」、「エッチングストップ層7」の順に形成されているが、「Pｔ層」は、「露出された第1のエミッタ層6の上に」形成されている。さらに、特許請求の範囲の請求項1は、「第2導電型のベース層、第1導電型で該ベース層よりも大きいバンドギャップを有するエミッタ層がこの順に形成され、該ベース層は外因性ベース領域を有するヘテロ接合バイポーラトランジスタにおいて、 該エミッタ層は、該ベース層上に形成され」ているものであり、特許請求の範囲の請求項3は、「露出したエッチングストップ層または第1のエミッタ層の上に形成されたPｔ層、Ti層、Pｔ層およびAｕ層からなるベース電極」を有するものである。そうすると、「ベース層」と「Pｔ層」の間は、「保護膜」(「第1エミッタ層」)は必須であるが、「エッチングストップ層7」は、特許請求の範囲の請求項3に「エッチングストップ層または第1のエミッタ層の上に形成されたPｔ層」と、「Pｔ層」の形成に関して、択一的に記載されているとともに、上記の「実施例3」には設けられておらず、「グレイディッド層5」は、特許請求の範囲の請求項1と請求項3に記載されていないとともに、上記の「実施例3」にも設けられていないので、「グレイディッド層5」と「エッチングストップ層7」は、「ベース層4」と「Pｔ層」の間には必須ではなく、必要に応じて設けられたものである。 よって、刊行物4には、以下の発明が記載されている。 「基板上に、n-GaAｓ層からなる第1導電型のコレクタ層、ｐ^(+)-GaAｓ層からなる第2導電型のベース層、n-Al_(0.3)Ga_(0.7)Aｓ層からなる第1導電型のエミッタ層がこの順に形成され、該ベース層は外因性ベース領域を有するヘテロ接合バイポーラトランジスタにおいて、該エミッタ層は、該ベース層上に形成され、かつ、外因性ベース領域上の部分が保護膜となっており、該エミッタ層の上にn^(+)-In_(0.5)Ga_(0.5)Aｓ層からなるキャップ層が形成されており、該キャップ層の上にTi層/Pｔ層/Aｕ層からなるエミッタ電極が形成されており、外因性ベース領域上の保護膜となるエミッタ層上に基板側よりPｔ層/Ti層/Pｔ層/Aｕ層からなるベース電極が形成されており、基板側のPｔ層の厚みは、保護膜となるエミッタ層の厚みとベース層との厚みからマージンを考えて形成し、基板側のPｔ層の厚みは12.5nm?40nmであり、ベース層の厚みは80nmであり、保護膜となるエミッタ層の厚みは20nmであることを特徴とするヘテロ接合バイポーラトランジスタ。」 2 対比・判断 2-1 本願の請求項1に係る発明について 本願の請求項1に係る発明(以下、「本願発明」という。)と刊行物4に記載された発明(以下、「刊行物4発明」という。)とを対比する。 刊行物4発明の「n-GaAｓ層からなる第1導電型のコレクタ層」、「ｐ^(+)-GaAｓ層からなる第2導電型のベース層」、「n-Al_(0.3)Ga_(0.7)Aｓ層からなる第1導電型のエミッタ層」、「基板上に」「この順に形成され」たことは、それぞれ、本願発明の「n型コレクタ層」、「ｐ型ベース層」、「n型エミッタ層」、「基板上に順次積層された」ことに相当するので、刊行物4発明の「基板上に、n-GaAｓ層からなる第1導電型のコレクタ層、ｐ^(+)-GaAｓ層からなる第2導電型のベース層、n-Al_(0.3)Ga_(0.7)Aｓ層からなる第1導電型のエミッタ層がこの順に形成され」たことは、本願発明の「基板上に順次積層されたn型コレクタ層、ｐ型ベース層およびn型エミッタ層を含む」ことに相当する。 また、刊行物4発明の「外因性ベース領域」は、本願発明の「ｐ型ベース層の真性領域外」に相当するので、刊行物4発明の「該エミッタ層は」、「外因性ベース領域上の部分が保護膜となって」いることは、本願発明の「前記ｐ型ベース層の真性領域外の表面に前記n型エミッタ層と同一の材質からなる保護膜が形成され」ていることに相当する。 また、刊行物4発明の「n^(+)-In_(0.5)Ga_(0.5)Aｓ層からなるキャップ層」は、本願発明の「n型In_(x)Ga_(1-x)Aｓ(0.4≦ｘ≦1.0)層」のうちの、ｘ=0.5の場合に相当するので、刊行物4発明の「該エミッタ層の上にn^(+)-In_(0.5)Ga_(0.5)Aｓ層からなるキャップ層が形成されて」いることは、本願発明の「前記n型エミッタ層上にn型In_(x)Ga_(1-x)Aｓ(0.4≦ｘ≦1.0)層が形成され」ていることのうちの、ｘ=0.5の場合に相当する。 また、刊行物4発明の「外因性ベース領域上の保護膜となるエミッタ層上に基板側よりPｔ層/Ti層/Pｔ層/Aｕ層からなるベース電極が形成されて」いることは、「保護膜となるエミッタ層」の直上に「Pｔ層」が形成されているので、刊行物4発明の「外因性ベース領域上の保護膜となるエミッタ層上にPｔ層、Ti層、Pｔ層およびAｕ層からなるベース電極を形成」することは、本願発明の「前記保護膜の表面」「には」「Pｔ」「層が接触して」いることに相当する。 してみると、本願発明と刊行物4発明とは、 「基板上に順次積層されたn型コレクタ層、ｐ型ベース層およびn型エミッタ層を含むヘテロ接合バイポーラトランジスタであって、 前記ｐ型ベース層の真性領域外の表面に前記n型エミッタ層と同一の材質からなる保護膜が形成され、 前記n型エミッタ層上にn型In_(0.5)Ga_(0.5)Aｓ層が形成され、 前記保護膜の表面にはPｔ層が接触していることを特徴とする、ヘテロ接合バイポーラトランジスタ。」の点で一致し、 相違点a 本願発明は、「前記保護膜の表面および前記n型In_(x)Ga_(1-x)Aｓ(0.4≦ｘ≦1.0)層の表面にはそれぞれ、Pｔ、Pdまたはそれらの合金のいずれかを含む金属層が接触しており、 前記保護膜の表面に接触している金属層と前記n型In_(x)Ga_(1-x)Aｓ(0.4≦ｘ≦1.0)層の表面に接触している金属層とは同一の材質および厚さからな」るのに対して、刊行物4発明は、「n^(+)-In_(0.5)Ga_(0.5)Aｓ層からなるキャップ層が形成されており、該キャップ層の上にTi層/Pｔ層/Aｕ層からなるエミッタ電極が形成されており、外因性ベース領域上の保護膜となるエミッタ層上に基板側よりPｔ層/Ti層/Pｔ層/Aｕ層からなるベース電極が形成されており」、n^(+)-In_(0.5)Ga_(0.5)Aｓ層に接触している「Ti層」と保護層に接触している「Pｔ層」とは、異なる材質であり、また、「Ti層」と「Pｔ層」の厚さも同一かどうか不明である点(以下、「相違点a」という。)。 相違点b 本願発明は、「前記n型In_(x)Ga_(1-x)Aｓ(0.4≦ｘ≦1.0)層の厚さをA、前記金属層の厚さをB、前記ｐ型ベース層の厚さをC、前記保護膜の厚さをDとしたときに、A＞2B、かつ、(C+D)＞2B＞Dの関係が成立する」のに対して、刊行物4発明は、「基板側のPｔ層の厚みは、保護膜となるエミッタ層の厚みとベース層との厚みからマージンを考えて形成し、基板側のPｔ層の厚みは12.5nm?40nmであり、ベース層の厚みは80nmであり、保護膜となるエミッタ層の厚みは20nmであること」と、「基板側のPｔ層の厚み」と「保護膜となるエミッタ層の厚み」と「ベース層の厚み」のそれぞれの数値は示されているものの、厚さの関係を表す数式は示されておらず、また、「n^(+)-In_(0.5)Ga_(0.5)Aｓ層からなるキャップ層」の厚さと「Ti層」の厚さの関係は不明である点(以下、「相違点b」という。)。 そこで、上記相違点a、bについて検討する。 [相違点aについて] 刊行物1には、「半導体基板の上面にInGaAｓ層を形成し、該InGaAｓ層の上面に電極を形成する半導体装置において、 前記電極の前記InGaAｓ層に対する接触面にPｔ薄膜を設けてなることを特徴とする半導体装置。」(特許請求の範囲【請求項1】)が、記載されている。ここで、このInGaAｓ層は、「図1(a)に示すように、GaAｓ基板1上に、n^(+)-GaAｓ層2(厚み500nm、Siドープ5×10^(18)cm^(-3))、n^(+)-In_(X)Ga_(1-X)Aｓグレーデッド層3(ｘ=0?0.5、厚み50nm、Siドープ3×10^(19)cm^(-3))、n^(+)InGaAｓ層4(厚み50nm、Siドープ3×10^(19)cm^(-3))を順次、エピタキシャル成長」(【0022】段落)したものであり、同様の積層構造を有する従来例の「図2に示すように、GaAｓ基板21の上に、n^(+)-GaAｓ層22、n^(+)-In_(X)Ga_(1-X)Aｓグレーデッド層23(ｘ=0?0.5)、n^(+)-In_(0.5)Ga_(0.5)Aｓ層24が積層されている」(【0007】段落)という記載を参照すると、InGaAｓ層4のInとGaの組成比は、「In_(0.5)Ga_(0.5)Aｓ」となっていることが推定でき、刊行物1に記載された発明の「InGaAｓ層」は、本願発明の「n型In_(x)Ga_(1-x)Aｓ(0.4≦ｘ≦1.0)層」と、「In_(0.5)Ga_(0.5)Aｓ」の限りにおいて、一致している。 そして、刊行物1に記載された発明の「InGaAｓ層」と「Pｔ薄膜」は、その「接触面」で接触しているので、刊行物1に記載された発明の「前記電極の前記InGaAｓ層に対する接触面にPｔ薄膜を設けてなること」(【請求項1】)は、本願発明の「前記n型In_(x)Ga_(1-x)Aｓ(0.4≦ｘ≦1.0)層の表面には」「Pｔ」「層が接触して」いることに相当する。 しかも、刊行物1に記載された発明の「InGaAｓ層に対する接触面にPｔ薄膜を設けてなる」構造は、「ヘテロジャンクションを有するバイポーラトランジスタ」(「ヘテロ接合バイポーラトランジスタ」と同義語。)に「適用」(【0031】段落)することができ、刊行物1の「Pｔ薄膜を厚く形成して電極のn^(+)InGaAｓ層4によって形成される反応層が下層まで形成され過ぎると、ベース・エミッタ間の接合が破壊されてしまう恐れがある」(【0031】段落)という記載を参酌すると、刊行物1に記載された発明の「InGaAｓ層に対する接触面にPｔ薄膜を設けてなる」構造は、ヘテロジャンクションを有するバイポーラトランジスタのエミッタ電極に適用できるものである。 すると、「ヘテロ接合バイポーラトランジスタ」である、刊行物4発明の「n^(+)-In_(0.5)Ga_(0.5)Aｓ層からなるキャップ層」「の上に」形成された「Ti層/Pｔ層/Aｕ層からなるエミッタ電極13」の「Ti層」に換えて、刊行物1に記載された発明の「InGaAｓ層に対する接触面に」設けることができる「Pｔ薄膜」(刊行物4発明の「Pｔ層」と同義語。)を用いることは、当業者が適宜設定できた程度の事項であり、このように設定することにより、刊行物4発明の「n^(+)-In_(0.5)Ga_(0.5)Aｓ層からなるキャップ層」「の上」に「Pｔ薄膜」を形成して、刊行物4発明の「保護膜となるエミッタ層上に」形成されたPｔ層と同一の材質とすることができ、その際に、「保護膜となるエミッタ層上に」形成されたPｔ層と、「InGaAｓ層に対する接触面に」設けた「Pｔ薄膜」のそれぞれの厚さの設定は、当業者がトランジスタの設計上、適宜なしえた程度のことであり、それぞれの厚さを同一に設定することも、単なる設計事項と認められる。 なお、審判請求人は、審判請求書の平成17年11月14日付けの手続補正書の「(2)本願請求項1の特許性」の項において、「c)さらに、本願請求項1におきましては、上記の構成要件A5に記載されていますように、保護膜の表面に接触している金属層とn型In_(x)Ga_(1-xA)ｓ(0.4≦ｘ≦1.0)層の表面に接触している金属層とは同一の材質および厚さからなるため、ベース電極およびエミッタ電極の同時形成を可能とし、歩留りの向上および製造コストの低下を図ることができます。」と主張しているが、本願発明は、物の発明であるから、本願発明が、「保護膜の表面に接触している金属層とn型In_(x)Ga_(1-xA)ｓ(0.4≦ｘ≦1.0)層の表面に接触している金属層とは同一の材質および厚さからな」るとの構成を備えていても、ベース電極およびエミッタ電極は、同時に形成することが可能であるとともに、別の工程で形成することも可能であり、別の工程で形成する場合には、歩留りの向上および製造コストの低下を図ることができないのものであり、上記「ベース電極およびエミッタ電極の同時形成を可能とし、歩留りの向上および製造コストの低下を図ることができます。」という主張は、物の発明の作用効果の主張にはあたらないので、採用することはできない。 [相違点bについて] 刊行物4発明は、「基板側のPｔ層の厚みは12.5nm?40nmであり、ベース層の厚みは80nmであり、保護膜となるエミッタ層の厚みは20nmであ」る。また、刊行物4には、「第1のエミッタ層としてAlGaAｓまたはInGaPを用いた場合、露出されたエッチングストップ層上または第1のエミッタ層上にPｔ層、Ti層、Pｔ層およびAｕ層からなるベース電極を形成し、拡散させることによりベース層とのオーミック接触を形成する。ベース電極材料であるPｔは、GaAｓとの固相反応で膜厚の2倍程度に拡散して熱的に安定となる・・・。また、基板側のPｔ層の厚みは、第1のエミッタ層の厚みとベース層との厚みからマージンを考えて形成するが、12.5nm以上とされているのが望ましい。」(【0021】段落)という記載がある。 そうすると、「露出された」「第1のエミッタ層上にPｔ層、Ti層、Pｔ層およびAｕ層からなるベース電極を形成し、拡散させることによりベース層とのオーミック接触を形成する」(【0021】段落)場合は、「ベース層」と「保護膜となるエミッタ層」と「基板側のPｔ層」の積層構造となるので、刊行物4発明の「基板側のPｔ層の厚み」の「12.5nm?40nm」をB、「ベース層の厚み」の「80nm」をC、「保護膜となるエミッタ層の厚み」の「20nm」をDとすると、C+D=100nm、2B=25?80nmであるから、本願発明の「(C+D)＞2B＞Dの関係が成立」していることになり、刊行物4発明と本願発明は、この点で一致している。 また、刊行物1には、「n^(+)InGaAｓ層4(厚み50nm、Siドープ3×10^(19)cm^(-3))を」「エピタキシャル成長する。」(【0022】【段落】)、「次に、」「電極を形成するため」に「Pｔ薄膜6(厚み5nm)、WN薄膜7(厚み50nm)、Aｕ薄膜8(厚み200nm)を堆積する。」(【0023】【段落】)、「固相反応によってn^(+)InGaAｓ層4にPｔとの反応層10が形成されるが、その反応層厚はPｔ薄膜6の膜厚の約1.5?2倍の約7.5?10nmである。」(【0026】【段落】)、「Pｔ薄膜(下層)6は、上述のように下層のn^(+)InGaAｓ層4と反応して反応層10を形成するが、この反応層10の下端がn^(+)InGaAｓ層4とその下の層との界面に達すると問題が生じる。例えば、ヘテロジャンクションを有するバイポーラトランジスタにこの構造を適用した場合に、Pｔ薄膜を厚く形成して電極のn^(+)InGaAｓ層4によって形成される反応層が下層まで形成され過ぎると、ベース・エミッタ間の接合が破壊されてしまう恐れがある。そこで、これを防止するため、Pｔ薄膜の厚みを5?20nm程度に抑えて、容易に反応層が下方に形成されすぎることのないように制御している。」(【0031】【段落】)と記載されており、「n^(+)InGaAｓ層4」の「厚み」の「50nm」(【0022】【段落】)をA、「Pｔ薄膜の厚み」の「5?20nm」(【0031】【段落】)をbとすると、A＞2bの関係が成立していることになる。 そして、上記「[相違点aについて]」において検討したように、「ヘテロ接合バイポーラトランジスタ」である、刊行物4発明の「n^(+)-In_(0.5)Ga_(0.5)Aｓ層からなるキャップ層」「の上に」形成された「Ti層/Pｔ層/Aｕ層からなるエミッタ電極13」の「Ti層」に換えて、刊行物1に記載された発明の「InGaAｓ層に対する接触面に」設けることができる「Pｔ薄膜」(刊行物4発明の「Pｔ層」と同義語。)を用いることは、当業者が適宜選択できた程度のことであるから、刊行物1に記載された発明の「InGaAｓ層に対する接触面に」設けることができる「Pｔ薄膜」を「ヘテロ接合バイポーラトランジスタ」に用いた際には、刊行物1に記載された発明の「Pｔ薄膜の厚み」は「5?20nm」であり、刊行物4発明の「基板側のPｔ層の厚み」は「12.5nm?40nm」であって、それぞれのPｔ層は、共通する厚みの範囲を有するものである。 そうすると、この共通する厚みの範囲では、刊行物1に記載された発明の「Pｔ薄膜の厚み」は、bと定義する換わりに、刊行物4発明の「基板側のPｔ層の厚み」と共通のBと定義することができるので、刊行物1に記載された発明の「n^(+)InGaAｓ層4」の「厚み」の「50nm」をA、「Pｔ薄膜の厚み」の「5?20nm」をBとして、本願発明の「A＞2Bの関係が成立」していることになり、刊行物1に記載された発明と本願発明は、この点で一致している。 したがって、刊行物4発明の「基板側のPｔ層の厚み」の「12.5nm?40nm」をB、「ベース層の厚み」の「80nm」をC、「保護膜となるエミッタ層の厚み」の「20nm」をDとすると、「(C+D)＞2B＞Dの関係が成立」し、刊行物1に記載された発明の「n^(+)InGaAｓ層4」の「厚み」の「50nm」をA、「Pｔ薄膜の厚み」の「5?20nm」をBとすると、「A＞2Bの関係が成立」するのであるから、これらの「A＞2Bの関係」と「A＞2Bの関係」を総合して、本願発明の「A＞2B、かつ、(C+D)＞2B＞Dの関係が成立」するようにそれぞれの層の厚さを設定することは、当業者が必要により適宜設定できた程度のことと認められる。 したがって、本願発明は、その出願前に国内において頒布された刊行物4及び刊行物1に記載された発明に基づいて当業者が容易に発明をすることができたものである。 第3 むすび 以上のとおり、本願の請求項1に係る発明は、特許法第29条第2項の規定により特許を受けることができないものであり、他の請求項に係る発明についての検討をするまでもなく、本願は拒絶すべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2008-02-19 |
| 結審通知日 | 2008-02-26 |
| 審決日 | 2008-03-11 |
| 出願番号 | 特願平8-310465 |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 村岡 一磨 |
| 特許庁審判長 |
松本 邦夫 |
| 特許庁審判官 |
河合 章 棚田 一也 |
| 発明の名称 | ヘテロ接合バイポーラトランジスタ |
| 代理人 | 深見 久郎 |
| 代理人 | 酒井 將行 |
| 代理人 | 仲村 義平 |
| 代理人 | 森田 俊雄 |
| 代理人 | 野田 久登 |
| 代理人 | 堀井 豊 |