ポートフォリオを新規に作成して保存 |
|
|
既存のポートフォリオに追加保存 |
|
PDFをダウンロード |
審決分類 |
審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) G09G |
---|---|
管理番号 | 1179558 |
審判番号 | 不服2005-11329 |
総通号数 | 104 |
発行国 | 日本国特許庁(JP) |
公報種別 | 特許審決公報 |
発行日 | 2008-08-29 |
種別 | 拒絶査定不服の審決 |
審判請求日 | 2005-06-16 |
確定日 | 2008-06-12 |
事件の表示 | 平成 9年特許願第283258号「マトリクス表示装置」拒絶査定不服審判事件〔平成11年 4月30日出願公開、特開平11-119742〕について、次のとおり審決する。 |
結論 | 本件審判の請求は、成り立たない。 |
理由 |
第1 手続の経緯 本願は、平成9年10月16日の出願であって、平成17年5月9日付け(発送日:同月17日)で拒絶査定がなされ、これに対して、同年6月16日に拒絶査定不服審判請求がなされたものであるところ、当審において、平成20年1月30日付け(発送日:同年2月5日)で拒絶の理由(以下「当審拒絶理由」という。)を通知し、これに対して平成20年3月5日付けで意見書が提出されるとともに、同日付けで手続補正がなされたものである。 第2 本願発明 本願の請求項1に係る発明は、平成20年3月5日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1に記載された事項により特定されるのとおりのものと認められるところ、その請求項1に係る発明(以下「本願発明」という。)は次のとおりである。 「【請求項1】 複数行のゲートラインの各々と複数列の信号ラインの各々の交差部に複数個の画素を2次元配置してなる表示部を有するマトリクス表示装置において、 前記表示部の両側に配置され、前記複数個の画素を行方向に順次走査する垂直走査回路と、 前記表示部の両側に配置され、前記垂直走査回路による走査に基づいて前記ゲートラインを直接駆動する駆動回路とを備え、 前記駆動回路の電源を前記垂直走査回路の電源と別電源とし、かつ、前記垂直走査回路の電源配線と前記駆動回路の電源配線とを前記表示部の周りを囲んだ配線とする ことを特徴とするマトリクス表示装置。」 第3 引用例記載の発明 1 引用例1 当審拒絶理由で引用した本願の出願前に頒布された刊行物である特開平7-199151号公報(以下「引用例1」という。)には、図面とともに、次の事項が記載されている。 (1)「【0005】ゲート駆動回路5には、コントロール回路14からゲートドライバ駆動信号が与えられ、ゲートドライバ電源回路15からはON用電源、OFF用電源、ロジック用電源が与えられる。」 (2)【0022】【実施例】図1は、本発明の駆動方法によって駆動されるマトリクス型の表示装置における表示素子21周辺の構成を簡略化して示す回路図である。前記表示装置は、複数の絵素23が行列状に配設される、いわゆるアクティブマトリクス型の表示素子21、ゲート駆動回路25、ソース駆動回路26、コントロール回路39および複数の電源回路38,40を含んで構成される。前記表示素子21を構成するガラスなどからなる透明絶縁性基板22上には、走査線である複数のゲートライン27と信号線である複数のソースライン28とが互いに直交して形成されている。 【0023】ゲートライン27とソースライン28の各交差部付近には、絵素23がマトリクス状に設けられており、この各絵素23にはスイッチング素子として薄膜トランジスタ(以降「TFT」と略す)24が形成されている。前記各ゲートライン27には横1ライン分のTFT24のゲート電極が、各ソースライン28には縦1ライン分のTFT24のソース電極がそれぞれ接続されている。 【0024】さらに、透明絶縁性基板22の横方向の一端部には、前記走査線を駆動するゲート駆動回路25が配置されており、各ゲートライン27の一端部がそれぞれ接続されている。また、透明絶縁性基板22の縦方向の一端部には信号線を駆動するソース駆動回路26が配置されており、各ソースライン28の一端部がそれぞれ接続されている。なお、ゲート駆動回路25およびソース駆動回路26は、具体的にはCOG接続で透明絶縁性基板22の配線パターン上に接続されている。 【0025】図2は、前記ゲート駆動回路25の構成例を示すブロック図である。ゲート駆動回路25は、シフトレジスタ35によってゲートオン信号を順次シフトしながら出力し、このゲートオン信号をレベルシフタ36によって増幅した後、出力バッファ37を介して各ゲートライン27へ出力する。 【0026】また、前記ゲート駆動回路25には、ゲート駆動用電源回路38からの導通電源電圧、非導通電源電圧、ロジック用電源電圧、および、コントロール回路39からのゲート駆動回路駆動用信号が印加される。前記導通電源電圧および非導通電源電圧は、出力バッファ37によって選択的にゲートライン27に与えられて、表示素子21を駆動する。また、前記ロジック用電源電圧は、論理回路を駆動するための電源電圧として用いられる。」 (3)図面の図1には、複数行のゲートライン27の各々と複数列のソースライン28の各々の交差部に複数個の絵素23が描かれ、また、表示素子21の片側に配置されたゲート駆動回路25に、ゲートドライバ電源回路15からON用電源、OFF用電源、ロジック用電源が与えられるように描かれている。 上記摘記事項(1)ないし(3)からみて、引用例1には、次の発明(以下「引用発明」という。)が記載されているものと認められる。 「複数行のゲートライン27の各々と複数列のソースライン28の各々の交差部に複数個の絵素23が行列状に配設された表示素子21を有するマトリクス型の表示装置において、 表示素子21の片側に配置されるとともに、ON用電源、ロジック用電源及びOFF電源が与えられるゲート駆動回路25を備え、 ゲート駆動回路25は、ゲートオン信号を順次シフトしながら出力するシフトレジスタ35と、ゲートオン信号を増幅するレベルシフタ36と、レベルシフタ36によって増幅されたゲートオン信号を各ゲートライン27へ出力する出力バッファ37を含むマトリクス型の表示装置。」 2 引用例2 当審拒絶理由で引用した本願の出願前に頒布された刊行物である特開平8-101398号公報(以下「引用例2」という。)には、図面とともに、次の事項が記載されている。 (1)「【0013】上記理由としては、図10において、大電流を流す出力バッファ回路4の正電源(VDD)と内部ロジック回路2の正電源(VDD)の電源接続端子が共通であることから、出力バッファ回路4から液晶表示パネルに表示データを書き込む際に大電流が流れると、瞬間的に正電源(VDD)の電圧が降下し、その電圧降下が内部ロジック回路2に影響を与えてロジックが誤動作し、正常な液晶表示ができなくなることによると考えられる。 【0014】そこで、本発明の目的は、液晶駆動回路の各部に電源を供給する電源供給端子を分割し、それぞれ独立した電源から電源を供給することによって、誤動作の少ない適正な液晶表示画面を得るとともに、液晶モジュールを小型化することができる液晶表示装置を提供することにある。 【0015】【課題を解決するための手段】以上の課題を解決すべく、本発明の液晶表示装置は、請求項1に記載されるように、一対の透明基板上に液晶を駆動する駆動回路が直接実装されてなる液晶表示装置において、液晶を駆動する前記駆動回路には、該駆動回路内の機能ブロック回路毎にそれぞれ独立した外部電源から電力を供給する電源供給端子が設けられ、前記透明基板上に駆動回路を実装することによって透明基板上に形成された配線と前記電源供給端子とを接続して液晶を駆動制御することにより、上記目的を達成する。」 (2)「【0019】【作用】請求項1記載の液晶表示装置では、液晶を駆動する駆動回路内の機能ブロック回路毎にそれぞれ独立した外部電源から電力を供給する電源供給端子が設けられている。 【0020】従って、駆動回路内の一部の機能ブロック回路で大電流が流れても、他の機能ブロック回路に電圧降下などの影響が波及しなくなり、適正な液晶駆動動作が保証される。そして、各電源供給端子に接続されて透明基板上に引き回される各配線に流れる電流値を小さくすることができるため、1つ1つの配線帯を太くして配線抵抗を低減する必要がなくなり、液晶表示パネルの透明基板の額縁部分が小さくなり、液晶モジュールが小型化できる。 【0021】請求項2記載の液晶表示装置では、請求項1記載の駆動回路が信号側駆動回路であって、その信号側駆動回路内には内部ロジック回路、サンプルホールド回路、及び出力バッファ回路の各機能ブロック回路が設けられ、その各機能ブロック回路毎に電力を供給する電源供給端子を具備している。 【0022】従って、液晶表示装置の信号側駆動回路には、液晶駆動信号を作成する内部ロジック回路や映像信号をサンプルホールドするサンプルホールド回路、あるいは、サンプルホールドされた映像信号を液晶駆動電圧に変換して液晶表示パネルに出力する出力バッファ回路などがあり、各機能ブロック回路毎に必要とする電流値が異なることから、互いに電圧変化などの影響を受けないために電源供給端子を別とし、それぞれ独立した電源から電源供給され、適正な液晶駆動動作が得られるとともに、液晶モジュールを小型化することができる。 【0023】請求項3記載の液晶表示装置では、各機能ブロック回路に供給される電源に正電源、負電源、及びグラウンドレベル電源の3種類の電源レベルがあって、少なくとも前記内部ロジック回路と前記出力バッファ回路に供給される正電源がそれぞれ独立した電源から供給されるように、信号側駆動回路の電源供給端子を形成する。 【0024】従って、大電流を流す出力バッファ回路によって液晶表示パネルにデータを書き込む際の電圧降下の影響、特に、液晶駆動信号を作成する内部ロジック回路が電圧降下の影響を受けなくて済むため、ロジックの誤動作がなくなり、適正な液晶駆動動作を行うことができる。」 (3)「【0071】上記したように、本第1実施例の液晶表示装置は、LSI21、22、23で構成された信号側駆動回路と走査側駆動回路とにより、液晶表示パネルの各画素毎の液晶に所定の電圧を印加して液晶を駆動させて、表示制御を行っている。 【0072】そして、この液晶駆動時には、各駆動回路のLSI21、22、23に対してそれぞれ電源が供給されるが、本第1実施例では、図4に示されるように、駆動回路を構成する機能ブロック回路として、内部ロジック回路31とサンプルホールド回路32と出力バッファ回路33とがあって、各回路に対してそれぞれ独立した電源を供給するための電源供給端子が形成され、この電源供給端子を介して電源が供給されている。 【0073】ところが、従来は、図10に示すように、共通の電源供給端子を介して共通の電源ラインから電源が供給されていたため、出力バッファ回路33から液晶駆動電圧を液晶パネルに印加する際に大電流が流れて電圧降下が生じ、この電圧降下が内部ロジック回路31の電源電圧に影響を与えて、ロジックの誤動作を誘発することがあった。 【0074】しかしながら、本第1実施例の液晶表示装置では、図4に示すように、正電源のVDD系の電源を3つ(VDDA、VDDC、VDD)、負電源のVBB系の電源を3つ(VBBA、VBBC、VBB)、グラウンド電源のVSS系の電源を1つの合計7つの電源に分割し、これらの各電源に対応するように電源供給端子を設けて、各機能ブロック回路31、32、33に対してそれぞれ独立した電源を供給している。このため、例えば、出力バッファ回路33に大電流が流れても、各電源が独立しているため、電圧降下の影響が内部ロジック回路31等の他の機能ブロック回路に波及しなくなり、ロジックの誤動作などが防止されて、適正な液晶表示を行うことができる。 【0075】また、電源を複数の独立した電源から取るようにしたため、各電源ラインを流れる電流値が分散されて小さくて済むことから、その分、各電源ラインのアルミ配線の配線抵抗34?40を流れる電流値も小さくなり、配線抵抗による電圧降下の影響も少なくできる利点がある。」 (4)「【0098】また、上記実施例では、信号側駆動回路の電源供給端子について説明したが、走査側駆動回路の電源供給端子の場合でも、機能ブロック回路の構成が異なるが、各機能ブロック毎に独立した電源が供給できるように、電源供給端子を分割するだけで、同様の効果を得ることができる。」 第4 対比 本願発明と引用発明を対比する。 引用発明の「複数行のゲートライン27」、「複数列のソースライン28」、「複数の絵素23」、「行列状に配置」、「表示素子21」、「マトリクス型の表示装置」、「シフトレジスタ35」及び「出力バッファ37」は、本願発明の「複数行のゲートライン」、「複数列の信号ライン」、「複数個の画素」、「2次元配置」、「表示部」、「マトリクス表示装置」、「垂直走査回路」及び「駆動回路」にそれぞれ相当する。 また、引用発明の「ゲート駆動回路25」は、表示素子21の片側に配置されており、引用発明の「ゲート駆動回路25」に含まれる「出力バッファ37」及び「シフトレジスタ35」についても、表示素子21の片側に配置されていることとなるから、引用発明の「シフトレジスタ35」及び「出力バッファ37」と、本願発明の「垂直走査回路」及び「駆動回路」とは、何れも、「表示部の側方に配置され」ている点で共通する。 さらに、引用発明では、「ゲート駆動回路25」に「ON用電源、ロジック用電源及びOFF電源」が与えられ、「ゲート駆動回路25」に含まれる「出力バッファ37」及び「シフトレジスタ35」についても、これらの電源で動作しているといえるから、引用発明には、本願発明の「駆動回路の電源」及び「垂直走査回路の電源」に相当するものが存在する。 そうすると、本願発明と引用発明とは、以下の一致点で一致し、以下の相違点1ないし3で相違する。 (一致点) 「複数行のゲートラインの各々と複数列の信号ラインの各々の交差部に複数個の画素を2次元配置してなる表示部を有するマトリクス表示装置において、 前記表示部の側方に配置され、前記複数個の画素を行方向に順次走査する垂直走査回路と、 前記表示部の側方に配置され、前記垂直走査回路による走査に基づいて前記ゲートラインを直接駆動する駆動回路とを備え、 前記駆動回路の電源と前記垂直走査回路の電源とを備えるマトリクス表示装置。」 (相違点1) 本願発明1が、駆動回路の電源を垂直走査回路の電源と「別電源とした」のに対し、引用例1に記載された発明では、別電源かどうかが明らかではない点。 (相違点2) 本願発明が、「前記垂直走査回路及び前記駆動回路を、2次元配置の画素からなる表示部の両側に配置した」のに対し、引用例1に記載された発明は、「シフトレジスタ35」及び「出力バッファ37」を含む「ゲート駆動回路25」を、「表示素子21」の片側に配置している点。 (相違点3) 本願発明が、「前記垂直走査回路の電源配線と前記駆動回路の電源配線とを前記表示部の周りを囲んだ配線とする」のに対し、引用発明は、表示部の周りを囲む配線を具備していない点。 第5 当審の判断 そこで、上記相違点について検討する。 1 相違点1について 引用例2の上記摘記事項(1)ないし(3)によると、引用例2には、駆動回路内の機能ブロック回路毎にそれぞれ独立した外部電源から電力を供給する発明が記載されており、引用例2の上記摘記事項(4)によると、引用例2に記載された発明を走査側駆動回路に適用することが示唆されている。引用発明の「ゲート駆動回路25」は、引用例2に記載された発明の「走査側駆動回路」に対応するものであるから、引用例2の上記摘記事項(4)の記載に基づき、引用発明の「ゲート駆動回路25」に、引用例2に記載された発明を適用して、引用発明の「ゲート駆動回路25」に含まれる「シフトレジスタ35」及び「出力バッファ37」のそれぞれの電源を別電源とすることは、当業者が容易に想到できたことである。 2 相違点2について ゲートラインを駆動する垂直駆動回路を表示画面の両側に配置する技術は、例えば、特開平7-318902号公報及び特開平8-62581号公報に記載されるごとく従来周知の技術である(以下「周知技術A」という。)。 引用発明の「ゲート駆動回路25」についても、上記周知技術Aを適用して、相違点2に係る本願発明のごとく構成することに、格別の困難性はない。 3 相違点3について 電源配線をどのように設計するかは、駆動回路と電源との配置位置の関係等により当業者が任意に設計できる事項であるところ、ゲートラインの駆動回路に対する設計について、表示部の周りを囲んだ配線を設ける設計が、例えば、特開平9-258243号公報の図1及び図2、特開平8-122806号公報の図3及び図21、特開平5-80714号公報の図3の各図面にそれぞれ描かれているように、従来周知の技術である(以下「周知技術B」という。)ことから、引用発明について、周知技術Bのような設計を採用し、相違点3に係る本願発明のごとく構成することにも格別の困難はない。 そして、本願発明の奏する効果も、引用例1及び引用例2の記載並びに周知技術A,Bに基づいて当業者が予測可能な範囲内のものである。 したがって、本願発明は、引用発明及び引用例2に記載された発明並びに周知技術A,Bに基づいて当業者が容易に発明をすることができたものである。 第6 むすび 以上のとおりであるから、本願発明は、特許法第29条第2項の規定により特許を受けることができない。 よって、結論のとおり審決する。 |
審理終結日 | 2008-04-01 |
結審通知日 | 2008-04-08 |
審決日 | 2008-04-24 |
出願番号 | 特願平9-283258 |
審決分類 |
P
1
8・
121-
WZ
(G09G)
|
最終処分 | 不成立 |
前審関与審査官 | 西島 篤宏 |
特許庁審判長 |
二宮 千久 |
特許庁審判官 |
上原 徹 堀部 修平 |
発明の名称 | マトリクス表示装置 |
代理人 | 船橋 國則 |