ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 G11C 審判 査定不服 (159条1項、163条1項、174条1項で準用) 特許、登録しない。 G11C 審判 査定不服 4項1号請求項の削除 特許、登録しない。 G11C |
|---|---|
| 管理番号 | 1190542 |
| 審判番号 | 不服2006-1782 |
| 総通号数 | 110 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2009-02-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2006-01-30 |
| 確定日 | 2009-01-05 |
| 事件の表示 | 平成 8年特許願第511889号「可変ゲート電圧によるメモリの状態センス」拒絶査定不服審判事件〔平成 8年 4月 4日国際公開、WO96/10256、平成10年 7月 7日国内公表、特表平10-507026〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1.手続の経緯 本願は、平成7年9月22日(パリ条約による優先権主張外国庁受理1994年9月29日、米国)を国際出願日とする出願であって、平成17年10月20日付けで拒絶査定がなされ、これに対して平成18年1月30日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされ、更に、平成18年2月28日付けで手続補正がなされたものである。 第2.平成18年1月30日付けの手続補正(以下、「本件第1補正」という。)について [補正の適否] 平成18年1月30日付けの手続補正を認める。 [理由] 1.本件第1補正の内容 本件第1補正は、補正前の特許請求の範囲の請求項2ないし5を削除するものであって、補正後の特許請求の範囲の請求項1は以下のとおりである。 「【請求項1】 複数の状態の1つにプログラムされたメモリ・セルの状態を判断する装置であって: データ読取りオペレーション中にメモリ・セルのゲートに可変電圧を印加し、メモリ・セルが可変電圧に比例するセル電流を発生させる電圧回路と; 固定基準電流を供給する基準電流回路と; メモリ・セルおよび基準電流回路に結合され、可変電圧がメモリ・セルの状態を反映する第1の電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいときを検出する電流比較回路と; 電流比較回路に結合され、セル電流が固定基準電流とほぼ等しくなる可変電圧の第1の電圧値に従ってメモリ・セルの状態を判断する状態センス回路とを備えることを特徴とする装置。」 2.本件第1補正についての検討 補正の目的の適否及び新規事項の追加について 本件第1補正は、補正前の請求項2ないし5を削除するものであるから、特許法第17条の2第4項第1号に掲げる請求項の削除を目的とするものであり、また、願書に最初に添付した明細書又は図面に記載した事項の範囲内においてなされたものであることは明らかである。 したがって、本件第1補正は、特許法第17条の2第3項及び第4項に規定する要件を満たすものであるから、適法になされたものである。 第3.平成18年2月28日付けの手続補正(以下、「本件第2補正」という。)について [補正却下の決定の結論] 平成18年2月28日付けの手続補正を却下する。 [理由] 1.本件第2補正の内容 本件第2補正は、本件第1補正によって補正された特許請求の範囲の請求項1を補正後の請求項1とすると共に、請求項2ないし5を新たに追加するものであって、補正前の請求項1及び補正後の請求項1ないし5(以下、「補正後請求項1ないし5」という。)は、それぞれ以下のとおりである。 〈補正前〉 「【請求項1】 複数の状態の1つにプログラムされたメモリ・セルの状態を判断する装置であって: データ読取りオペレーション中にメモリ・セルのゲートに可変電圧を印加し、メモリ・セルが可変電圧に比例するセル電流を発生させる電圧回路と; 固定基準電流を供給する基準電流回路と; メモリ・セルおよび基準電流回路に結合され、可変電圧がメモリ・セルの状態を反映する第1の電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいときを検出する電流比較回路と; 電流比較回路に結合され、セル電流が固定基準電流とほぼ等しくなる可変電圧の第1の電圧値に従ってメモリ・セルの状態を判断する状態センス回路とを備えることを特徴とする装置。」 〈補正後〉 「【請求項1】 複数の状態の1つにプログラムされたメモリ・セルの状態を判断する装置であって: データ読取りオペレーション中にメモリ・セルのゲートに可変電圧を印加し、メモリ・セルが可変電圧に比例するセル電流を発生させる電圧回路と; 温度、電源、および相互コンダクタンスの変動に対する感応性を小さくできる固定基準電流を供給する基準電流回路と; メモリ・セルおよび基準電流回路に結合され、可変電圧がメモリ・セルの状態を反映する第1の電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいときを検出する電流比較回路と; 電流比較回路に結合され、セル電流が固定基準電流とほぼ等しくなる可変電圧の第1の電圧値に従ってメモリ・セルの状態を判断する状態センス回路と を備えることを特徴とする装置。 【請求項2】メモリ・セルがフローティング・ゲートに蓄積された電荷の量に対応する複数の状態の1つにプログラムされ、トップ・ゲートとソースとドレインとを有し、フローティング・ゲートを有するメモリ・セルと; メモリ・セルのソースとドレインの間に固定電圧を確立するためにメモリ・セルのドレインとソースの間に結合されているバイアス回路と; メモリ・セルのトップ・ゲートに結合され、データ読取りオペレーション中にメモリ・セルのトップ・ゲートに可変電圧を印加し、メモリ・セルが可変電圧に比例するセル電流を発生させる可変電圧回路と; 温度、電源、および相互コンダクタンスの変動に対する感応性を小さくできる固定基準電流を供給する基準電流回路と; 基準電流回路とメモリ・セルとに結合され、可変電圧がメモリ・セルの状態を反映する電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいときを示すセンス回路と; 可変電圧回路に結合され、可変電圧の電圧値に対応するデジタル値を発生する第1の回路と; 第1の回路に結合され、センス回路に応答し、セル電流が固定基準電流とほぼ等しいときにデジタル値をラッチし、そのラッチされたデジタル値がメモリ・セルの状態を表すラッチとを備えることを特徴とする装置。 【請求項3】 複数の状態の1つにプログラムされたメモリ・セルの状態を判断する装置であって: データ読取りオペレーション中にメモリ・セルのゲートに可変電圧を印可し、メモリ・セルが可変電圧に比例するセル電流を発生させる手段と; 温度、電源、および相互コンダクタンスの変動に対する感応性を小さくできる固定基準電流を供給する手段と; 可変電圧がメモリ・セルの状態を反映する第1の電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいときを検出する手段と; セル電流が固定基準電流にほぼ等しくなる可変電圧の第1の電圧値に従ってメモリ・セルの状態を判断する手段とを備えることを特徴とする装置。 【請求項4】 複数の状態の1つにプログラムされたメモリ・セルの状態をセンスする方法であって: データ読取りオペレーション中にメモリ・セルのゲートに可変電圧を印加し、メモリ・セルが前記可変電圧に比例するセル電圧を発生させるステップと; 温度、電源、および相互コンダクタンスの変動に対する感応性を小さくできる固定基準電流を供給するステップと; 可変電圧がメモリ・セルの状態を反映する第1の電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいときを検出するステップと; セル電流が固定基準電流とほぼ等しくなる可変電圧の第1の電圧値に従ってメモリ・セルの状態を判断し、セル電流が固定基準電流とほぼ等しいときに可変ゲート電圧の値に従ってメモリ・セルの状態を判断するステップとを含むことを特徴とする方法。 【請求項5】 メモリ・セルの状態をセンスする方法であって: センスするメモリ・セルを選択するステップと; データ読取りオペレーション中に選択されたメモリ・セルのゲートに可変ゲート電圧を印可し、メモリ・セルが可変ゲート電圧に比例するセル電流を発生させるステップと; 温度、電源、および相互コンダクタンスの変動に対する感応性を小さくできる固定基準電流を供給するステップと; 可変ゲート電圧がメモリ・セルの状態を反映する第1の電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいかどうかを判断するステップと; セル電流が固定基準電流とほぼ等しいときに可変ゲート電圧の第1の電圧値に対応するデジタル値を供給するステップと; セル電流が固定基準電流とほぼ等しいときにデジタル値をラッチし、ラッチされたデジタル値がメモリ・セルの状態を表すステップとを含むことを特徴とする方法。」 2.本件第2補正についての検討 本件第2補正は、請求項2ないし5を追加する補正を含むものであるから、請求項を増加する補正を含む本件第2補正は、特許法第17条の2第4項に掲げる事項の請求項の削除、特許請求の範囲の減縮、誤記の訂正、及び明りょうでない記載の釈明のいずれを目的とするものにも該当しない。 したがって、本件第2補正は、特許法第17条の2第4項に規定する要件を満たさないものであるから、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下されるべきものである。 第3.本願発明 平成18年2月28日付けの手続補正は上記のとおり却下されたので、本願の請求項1に係る発明は、平成18年1月30日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1に記載された事項により特定されるものであり、その請求項1に係る発明は、その請求項1に記載されている事項により特定される以下のとおりのものである。 「【請求項1】 複数の状態の1つにプログラムされたメモリ・セルの状態を判断する装置であって: データ読取りオペレーション中にメモリ・セルのゲートに可変電圧を印加し、メモリ・セルが可変電圧に比例するセル電流を発生させる電圧回路と; 固定基準電流を供給する基準電流回路と; メモリ・セルおよび基準電流回路に結合され、可変電圧がメモリ・セルの状態を反映する第1の電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいときを検出する電流比較回路と; 電流比較回路に結合され、セル電流が固定基準電流とほぼ等しくなる可変電圧の第1の電圧値に従ってメモリ・セルの状態を判断する状態センス回路とを備えることを特徴とする装置。」 第4.刊行物に記載された発明 (1)刊行物1.特開昭57-143797号公報 原査定の拒絶の理由に引用され、本願の優先日前に日本国内において頒布された特開昭57-143797号公報には、「読み出し専用メモリ」(発明の名称)に関して、第2図とともに、以下の事項が記載されている。 (a)「第2図は本発明のROMの一実施例の一部の回路を示している。これは複数のROMセルを含んでおり、その1つ24が示されている。このセル内にはFET26があり、このFETはこれがオンとなる3つの異なつたしきい値(例えば、-2.0ボルト、+0.1ボルト、又は+0.7ボルト)の中の1つを持つか、あるいは常に動作しない(例えば、ソースドレイン回路が接断されている)。(第5頁右下欄末行ないし第6頁左上欄第8行) (b)「傾斜信号発生器28は、行選択線30からセル24に傾斜信号を印加する。この傾斜電圧は、例えば1マイクロ秒の間に-2.5ボルトから+2.5ボルトまで5ボルト上昇するものである。」(第6頁左上欄第9行ないし同第13行) (c)「セル24が列選択ゲート31上の1つのパルスによつてセンスされるものと仮定すると、行選択線30上の上昇傾斜電圧により、トランジスタ26は、100ナノ秒(nｓ)後の-2.0ボルトにおいてオンになるか、520nｓ後の+0.1ボルトでオンになるか、あるいは640nｓ後の+0.7ボルトでオンになるかのいずれかであるか、あるいはトランジスタ26が切断されている時には全く動作しない。セル24からの出力信号は出力32に現れ、センスアンプ34に印加されて整形及び増幅される。」(第6頁左上欄第18行ないし右上欄第9行) (d)「傾斜信号は行選択線から3つのトランジスタ36、38及び40にも同時に印加される。これらのトランジスタは、セル内のトランジスタが持ちうる3つの異なつたしきい値レベルのいずれかをそれぞれ持つている。一例として、トランジスタ36は-2.0ボルトで導通し、トランジスタ38は0.1ボルトで導通し、トランジスタ40は0.7ボルトで導通する。すなわちこれらは傾斜信号が開始した後、それぞれほぼ100nｓ、520nｓ、及び640nｓで導通する。これら3つのトランジスタの出力は3つのセンスアンプに印加された後、それぞれ3つのフリツプフロツプ42、44及び46の1つの入力に印加される。」(第6頁右上欄第10行ないし左下欄第4行) (e)「これらのフリツプフロツプの各々は第2の入力を持ち、セルから32及びアンプ34を介して送られる出力を受信するよう接続されている。各フリツプフロツプの両方の入力上の信号が一致すると、このフリツプフロツプの状態が変化し、その出力に信号が発生する。 このように、3つのフリツプフロツプの状態はセル24内のトランジスタ26の状態すなわちしきい値に応じて決まり、次の表のように要約できる。」(第6頁左下欄第5行ないし同欄第14行) (f)「フリツプフロツプ42、44、及び46の出力はエンコーダ48に接続されており、このエンコーダはこれらの2進コード信号に変換して一対の線50に出力する。」(第6頁右下欄第1行?同欄第4行) (g)「このようにして、1つのセル24から4状態の情報が線50に得られる。 第2図のROMチツプは、他のセルの他に、波形整形アンプ、バツフア、入力及び出力ポート、マルチプレクサ、センサ回路等を含んでいることはいうまでもない。」(第6頁右下欄第12行?同欄第17行) そして、第2図において、電源VとROMセル24との間には、負荷トランジスタと列選択ゲート31が直列接続され、この負荷トランジスタと列選択ゲート31の接続点を出力32としていることは明らかである。 したがって、刊行物1には、以下の発明が記載されている。 「オンとなる3つの異なつたしきい値(例えば、-2.0ボルト、+0.1ボルト、又は+0.7ボルト)の中の1つを持つ、ROMセル24内のFET26と、 行選択線30を介して、セル24に、1マイクロ秒の間に-2.5ボルトから+2.5ボルトまで5ボルト上昇する傾斜電圧の傾斜信号を印加する傾斜信号発生器28と、 電源Vと前記ROMセル24との間に接続された負荷トランジスタと列選択ゲート31の直列接続回路と、 前記負荷トランジスタと列選択ゲート31の接続点である出力32に現れた前記ROMセル24からの出力信号を整形及び増幅するセンスアンプ34と、 3つの異なつたしきい値レベルのいずれかをそれぞれ持ち、行選択線から前記傾斜信号が供給される3つのトランジスタ36、38及び40と、 前記3つのトランジスタ36、38及び40の出力が、3つのセンスアンプを介してそれぞれ供給される、3つのフリツプフロツプ42、44及び46と、 前記フリツプフロツプ42、44、及び46の出力を受けて、2進コード信号に変換して一対の線50に出力するエンコーダ48と、からなる読み出し専用メモリにおいて、 前記フリツプフロツプの各々は、前記センスアンプ34を介して送られる出力を受信する第2の入力を持ち、各フリツプフロツプの両方の入力上の信号が一致すると、このフリツプフロツプの状態が変化して、前記ROMセル24内の前記トランジスタ26の状態すなわちしきい値に応じた信号を出力することを特徴とする、読み出し専用メモリ。」 (2)刊行物2.特開平3-71495号公報 原査定の拒絶の理由に引用され、本願の優先日前に日本国内において頒布された特開平3-71495号公報には、「紫外線消去型不揮発性メモリ装置」(発明の名称)に関して、従来例を示す第5図とともに以下の事項が記載されている。 (イ)「第5図は、そのカレントミラー回路を用いたセンスアンプを示している。このカレントミラー回路は、一対のｐMOSトランジスタ71,72からなり、各ソースには電源電圧Vccが供給されている。ｐMOSトランジスタ71のドレイン78は、各ｐMOSトランジスタ71,72の各ゲートに共通に接続される。ｐMOSトランジスタ72のドレインは、センシングノード73とされ、インバーター74,74等により増幅されて出力される。このセンシングノード73には、インバーター81によりリミッターとして機能する閾値電圧Vｔhの低いnMOSトランジスタ75,列選択トランジスタ76をそれぞれ介して、情報が記憶されるメモリセル77が接続される。」(第2頁左上欄第18行ないし右上欄第11行) (ロ)「また、ｐMOSトランジスタ71のドレイン78は、同様にインバーター82によりリミッターとして機能する閾値電圧Vｔhの低いnMOSトランジスタ79を介して、比較セル80に接続される。メモリセル77,比較セル80は、それぞれ絶縁膜を介しながらフローティングゲート,コントロールゲートを積層させた構造を有する。比較セルのコントロールゲートには電源電圧Vccが供給される。メモリセル77のコントロールゲートはワード線である。」(第2頁右上欄第11行ないし左下欄第1行) (ハ)「このような構成のセンスアンプは、センシングノード73の電位が、比較セル80の電流駆動能力とメモリセル77の電流駆動能力の差によって上下し、その電位差が増幅されて読み出しが行われる。」(第2頁左下欄第2行ないし同欄第6行) 第5.対比 本願の請求項1に係る発明(以下、「本願発明」という。)と刊行物1に記載された発明(以下、「刊行物発明」という。)とを対比する。 (a)刊行物発明の「オンとなる3つの異なつたしきい値(例えば、-2.0ボルト、+0.1ボルト、又は+0.7ボルト)の中の1つを持つ、ROMセル24内のFET26」は、本願発明の「複数の状態の1つにプログラムされたメモリ・セル」に相当しているので、刊行物発明の「読み出し専用メモリ」は、本願発明の「複数の状態の1つにプログラムされたメモリ・セルの状態を判断する装置」に相当している。 (b)刊行物発明は「読み出し専用メモリ」であるので、刊行物発明において、「行選択線30を介して、セル24に、1マイクロ秒の間に-2.5ボルトから+2.5ボルトまで5ボルト上昇する傾斜電圧の傾斜信号を印加する」のは、読み出し時であることは明らかであり、また、刊行物発明において、「セル24に、1マイクロ秒の間に-2.5ボルトから+2.5ボルトまで5ボルト上昇する傾斜電圧の傾斜信号を印加する」ことによって、「セル24」が可変電圧に比例するセル電流を発生させていることも明らかであるから、刊行物発明の「行選択線30を介して、セル24に、1マイクロ秒の間に-2.5ボルトから+2.5ボルトまで5ボルト上昇する傾斜電圧の傾斜信号を印加する傾斜信号発生器28」は、本願発明の「データ読取りオペレーション中にメモリ・セルのゲートに可変電圧を印加し、メモリ・セルが可変電圧に比例するセル電流を発生させる電圧回路」に相当してる。 (c)刊行物発明の「出力32に現れた前記セル24からの出力信号を整形及び増幅するセンスアンプ34」は、本願発明の「固定基準電流を供給する基準電流回路と; メモリ・セルおよび基準電流回路に結合され、可変電圧がメモリ・セルの状態を反映する第1の電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいときを検出する電流比較回路と; 電流比較回路に結合され、セル電流が固定基準電流とほぼ等しくなる可変電圧の第1の電圧値に従ってメモリ・セルの状態を判断する状態センス回路」に対応しており、刊行物発明の「出力32に現れた前記セル24からの出力信号を整形及び増幅するセンスアンプ34」における「出力32に現れた前記セル24からの出力信号」が得られるのは、「傾斜電圧」値の増加によって、「セル24」に電流が流れる始めた時点であることは明らかである。 そして、本願発明の「セル電流が固定基準電流とほぼ等しくなる」ことを検出するということは、「可変電圧」値の増加によって、「メモリ・セル」に流れ始める電流を検出していることに他ならないから、両者は、「セル電流」が流れ始める可変電圧の第1の電圧値に従ってメモリ・セルの状態を判断する状態センス回路」である点で共通している。 よって、本願発明と刊行物発明とは、 「複数の状態の1つにプログラムされたメモリ・セルの状態を判断する装置であって: データ読取りオペレーション中にメモリ・セルのゲートに可変電圧を印加し、メモリ・セルが可変電圧に比例するセル電流を発生させる電圧回路と、 セル電流が流れ始める可変電圧の第1の電圧値に従ってメモリ・セルの状態を判断する状態センス回路とを備えることを特徴とする装置。」である点で一致し、以下の点で相違する。 相違点1 本願発明では、「固定基準電流を供給する基準電流回路と; メモリ・セルおよび基準電流回路に結合され、可変電圧がメモリ・セルの状態を反映する第1の電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいときを検出する電流比較回路と」を備えているのに対して、刊行物発明では、「基準電流回路」及び「電流比較回路」に対応する構成を備えていない点。 相違点2 本願発明では、「状態センス回路」が、「電流比較回路に結合され、セル電流が固定基準電流とほぼ等しくなる可変電圧の第1の電圧値に従ってメモリ・セルの状態を判断する」ものであるのに対して、刊行物発明では、「状態センス回路」に対応する「センスアンプ34」が「電流比較回路」に相当する回路に接続することが記載されていない点。 第6.当審の判断 まず、相違点1について検討する。 刊行物2には、「第5図は、そのカレントミラー回路を用いたセンスアンプを示している。このカレントミラー回路は、一対のｐMOSトランジスタ71,72からなり、各ソースには電源電圧Vccが供給されている。ｐMOSトランジスタ71のドレイン78は、各ｐMOSトランジスタ71,72の各ゲートに共通に接続される。ｐMOSトランジスタ72のドレインは、センシングノード73とされ、インバーター74,74等により増幅されて出力される。このセンシングノード73には、インバーター81によりリミッターとして機能する閾値電圧の低いnMOSトランジスタ75、列選択トランジスタ76をそれぞれ介して、情報が記憶されるメモリセル77が接続される。(第2頁左上欄第18行ないし右上欄第11行)、「また、ｐMOSトランジスタ71のドレイン78は、同様にインバーター82によりリミッターとして機能する閾値電圧の低いnMOSトランジスタ79を介して、比較セル80に接続される。メモリセル77、比較セル80は、それぞれ絶縁膜を介しながらフローティングゲート、コントロールゲートを積層させた構造を有する。比較セルのコントロールゲートには電源電圧Vccが供給される。メモリセル77のコントロールゲートはワード線である。」(第2頁右上欄第11行ないし左下欄第1行)、「このような構成のセンスアンプは、センシングノード73の電位が、比較セル80の電流駆動能力とメモリセル77の電流駆動能力の差によって上下し、その電位差が増幅されて読み出しが行われる。」(第2頁右左下欄第2行?同第6行)と記載されている。 そして、刊行物2の「ｐMOSトランジスタ71」、「インバーター82によりリミッターとして機能する閾値電圧の低いnMOSトランジスタ79」及び「比較セル80」からなる回路部は、固定基準電流を供給する機能を有しているので、本願発明の「固定基準電流を供給する基準電流回路」に相当している。 また、刊行物2の「メモリセル77」は、本願発明の「メモリ・セル」に相当しており、刊行物2の「ｐMOSトランジスタ72」は、「メモリセル77」及び基準電流回路を構成している「ｐMOSトランジスタ71」に結合されていることは、第5図の記載から明らかであるから、刊行物2の「ｐMOSトランジスタ71」と「ｐMOSトランジスタ72」とは、カレントミラー回路を構成している。そうすると、刊行物2の「ｐMOSトランジスタ72」は、「メモリセル77」のゲートに印加される電圧が、「メモリセル77」の状態を反映する第1の電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいときを検出する機能を有していることは明らかである。 したがって、刊行物2の「ｐMOSトランジスタ72」は、本願発明の「メモリ・セルおよび基準電流回路に結合され、可変電圧がメモリ・セルの状態を反映する第1の電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいときを検出する電流比較回路」に相当している。 よって、固定基準電流を供給する基準電流回路と、メモリ・セルおよび基準電流回路に結合され、可変電圧がメモリ・セルの状態を反映する第1の電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいときを検出する電流比較回路を備えた紫外線消去型不揮発性メモリ装置は、刊行物2に記載されているように、従来知られている技術事項である。 一方、上記第5.(c)において検討したとおり、刊行物発明の「出力32に現れた前記セル24からの出力信号を整形及び増幅するセンスアンプ34」における「出力32に現れた前記セル24からの出力信号」が得られるのは、「傾斜電圧」値の増加によって、「セル24」に電流が流れ始めた時点であることは明らかであり、この意味においては、刊行物2に記載された「ｐMOSトランジスタ71」、「インバーター82によりリミッターとして機能する閾値電圧の低いnMOSトランジスタ79」、「比較セル80」及び「ｐMOSトランジスタ72」を用いた読み出しも同様のことを行っているものである。 そうすると、刊行物発明において、セルに電流が流れ始める時点に対応する出力信号を得るための手段として、刊行物2に記載された「ｐMOSトランジスタ71」、「インバーター82によりリミッターとして機能する閾値電圧の低いnMOSトランジスタ79」、「比較セル80」及び「ｐMOSトランジスタ72」からなる回路部を適用することにより、本願発明の如く「固定基準電流を供給する基準電流回路と; メモリ・セルおよび基準電流回路に結合され、可変電圧がメモリ・セルの状態を反映する第1の電圧値をとるときに固定基準電流とほぼ等しくなるセル電流が、固定基準電流とほぼ等しいときを検出する電流比較回路」を備えるものとすることは、当業者が容易に想到し得る程度のものと認める。 相違点2について検討する。 刊行物発明は、「ROMセル24からの出力信号を整形及び増幅するセンスアンプ34」を備えたものであり、上記相違点1について検討したとおり、刊行物発明において、刊行物2に記載された「ｐMOSトランジスタ71」、「インバーター82によりリミッターとして機能する閾値電圧の低いnMOSトランジスタ79」、「比較セル80」及び「ｐMOSトランジスタ72」からなる回路部を適用することは、当業者が容易になし得たものであり、その結果、刊行物発明の「センスアンプ34」には、「ｐMOSトランジスタ72」のドレインであるセンシングノード73からの出力が接続されることになるから、必然的に、本願発明の如く、「電流比較回路に結合され、セル電流が固定基準電流とほぼ等しくなる可変電圧の第1の電圧値に従ってメモリ・セルの状態を判断する状態センス回路」を備えるものとなることは明らかである。 よって、本願発明は、刊行物1及び刊行物2に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 第7.むすび 以上のとおりであるから、本願は拒絶すべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2008-07-28 |
| 結審通知日 | 2008-07-29 |
| 審決日 | 2008-08-18 |
| 出願番号 | 特願平8-511889 |
| 審決分類 |
P
1
8・
571-
Z
(G11C)
P 1 8・ 56- Z (G11C) P 1 8・ 121- Z (G11C) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 高野 芳徳、大塚 良平 |
| 特許庁審判長 |
河合 章 |
| 特許庁審判官 |
北島 健次 井原 純 |
| 発明の名称 | 可変ゲート電圧によるメモリの状態センス |
| 代理人 | 黒川 弘朗 |
| 代理人 | 山川 政樹 |
| 代理人 | 西山 修 |
| 代理人 | 紺野 正幸 |
| 代理人 | 山川 茂樹 |