ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L 審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L 審判 査定不服 4項4号特許請求の範囲における明りょうでない記載の釈明 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1200972 |
| 審判番号 | 不服2006-17397 |
| 総通号数 | 117 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2009-09-25 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2006-08-10 |
| 確定日 | 2009-07-23 |
| 事件の表示 | 特願2002- 83343「半導体基板の構造」拒絶査定不服審判事件〔平成15年10月 3日出願公開、特開2003-282570〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1.手続の経緯 本願は、平成14年3月25日の出願であって、平成18年7月7日付けで拒絶査定がなされ、これに対し、同年8月10日に拒絶査定に対する審判請求がなされるとともに、同年9月7日付けで手続補正がなされ、その後、平成20年11月11日付けで審尋がなされ、同年12月26日に回答書が提出されたものである。 第2.平成18年9月7日付けの手続補正(以下、「本件補正」という。)について (1)本件補正の内容 本件補正は、補正前の特許請求の範囲の請求項1ないし3を、補正後の特許請求の範囲の請求項1ないし3と補正するものであって、補正後の特許請求の範囲の請求項1および2は以下のとおりである。 「【請求項1】 複数の半導体装置が形成される半導体装置形成領域と、前記半導体装置形成領域を包囲し且つ前記半導体装置および導電層パターンが形成されない周辺領域とを備える半導体基板と、 前記半導体基板上に形成され、前記周辺領域上を覆う絶縁層と、 前記絶縁層上に形成され、前記周辺領域上に位置するパターンの形成されていない導電層とを有し、 前記絶縁層の前記周辺領域上に位置する領域にはコンタクトホールが設けられ、前記導電層は、前記コンタクトホールを介して前記半導体基板に電気的に接続されていることを特徴とする半導体基板の構造。 【請求項2】 複数の半導体装置が形成される半導体装置形成領域と、前記半導体装置形成領域を包囲し前記半導体装置および導電層パターンが形成されない周辺領域とを備える半導体基板と、 前記半導体基板上に形成され、前記周辺領域上を覆う第1の絶縁層と、 前記第1の絶縁層上に形成され、前記周辺領域上にそれぞれ位置するパターンの形成されていない第1の導電層と、 前記第1の導電層を覆うように前記第1の絶縁膜上に形成され、前記周辺領域上を覆う第2の絶縁層と、 前記第2の絶縁層上に形成され、前記周辺領域上に位置するパターンの形成されていない第2の導電層とを有し、 前記第1および前記第2の絶縁層の前記周辺領域上に位置する領域にはコンタクトホールが設けられ、前記第1および前記第2の導電層は、前記コンタクトホールを介して前記半導体基板に電気的に接続されていることを特徴とする半導体基板の構造。」 (2)補正事項の整理 (2-1)補正事項1 請求項1についての補正は以下のとおりである。 補正前の請求項1の「前記半導体装置が形成されない複数の周辺領域」を補正後の請求項1の「前記半導体装置および導電層パターンが形成されない周辺領域」と補正し(以下、「補正事項1-1」という)、 補正前の請求項1の「前記複数の周辺領域上を覆う」を補正後の請求項1の「前記周辺領域上を覆う」と補正し(以下、「補正事項1-2」という)、 補正前の請求項1の「前記複数の周辺領域上にそれぞれ位置する複数の導電層」を補正後の請求項1の「前記周辺領域上に位置するパターンの形成されていない導電層」と補正し(以下、「補正事項1-3」という)、 補正前の請求項1の「前記複数の周辺領域上に位置する」を補正後の請求項1の「前記周辺領域上に位置する」と補正し(以下、「補正事項1-4」という)、 補正前の請求項1の「前記複数の前記導電層は、前記コンタクトホールを介して前記半導体基板にそれぞれ電気的に接続されている」を補正後の請求項1の「前記導電層は、前記コンタクトホールを介して前記半導体基板に電気的に接続されている」と補正する(以下、「補正事項1-5」という)こと。 (2-2)補正事項2 請求項2についての補正は以下のとおりである。 補正前の請求項2の「前記半導体装置が形成されない複数の周辺領域」を補正後の請求項2の「前記半導体装置および導電層パターンが形成されない周辺領域」と補正し(以下、「補正事項2-1」という)、 補正前の請求項2の「前記複数の周辺領域上を覆う」を補正後の請求項2の「前記周辺領域上を覆う」と補正し(以下、「補正事項2-2」という)、 補正前の請求項2の「前記複数の周辺領域上にそれぞれ位置する複数の第1の導電層」を補正後の請求項2の「前記周辺領域上にそれぞれ位置するパターンの形成されていない第1の導電層」と補正し(以下、「補正事項2-3」という)、 補正前の請求項2の「前記複数の第1の導電層を覆うように前記第1の絶縁膜上に形成され、前記複数の周辺領域上を覆う」を補正後の請求項2の「前記第1の導電層を覆うように前記第1の絶縁膜上に形成され、前記周辺領域上を覆う」と補正し(以下、「補正事項2-4」という)、 補正前の請求項2の「前記複数の周辺領域上にそれぞれ位置する複数の第2の導電層」を補正後の請求項2の「前記周辺領域上に位置するパターンの形成されていない第2の導電層」と補正し(以下、「補正事項2-5」という)、 補正前の請求項2の「前記第1および前記第2の絶縁層の前記複数の周辺領域上に位置する領域にはそれぞれコンタクトホールが設けられ」を補正後の請求項2の「前記第1および前記第2の絶縁層の前記周辺領域上に位置する領域にはコンタクトホールが設けられ」と補正し(以下、「補正事項2-6」という)、 補正前の請求項2の「前記複数の第1および前記複数の第2の導電層は、前記コンタクトホールを介して前記半導体基板にそれぞれ電気的に接続されている」を補正後の請求項2の「前記第1および前記第2の導電層は、前記コンタクトホールを介して前記半導体基板に電気的に接続されている」と補正する(以下、「補正事項2-7」という)こと。 (3)本件補正についての検討 (3-1)補正事項1について 補正事項1についての補正は、補正事項1-1ないし補正事項1-5からなるので、それぞれ検討する。 (ア)補正事項1-1について 補正事項1-1についての補正は、拒絶査定において、「なお、平成18年 4月27日付けの手続補正書により補正された特許請求の範囲の請求項1及び請求項2には、「・・・複数の周辺領域とを備える半導体基板」と記載されているが、単に、図1の図面上で「周辺領域」が複数存在するように見えるだけであって、出願当初明細書には、「周辺領域」を複数設けることは記載されておらず、それによる効果も何ら記載されていない。よって、当該補正の根拠が不明である点に留意されたい。」と指摘された事項を、「複数の」を削除することで明りょうにした上で、「導電層パターンが形成されない」と構成を特定して「周辺領域」が明確になるようにしたものであるから、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項(以下、単に「特許法第17条の2第4項」という。)第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、当該補正は、特許法第17条の2第3項に規定する要件を満たすものである。 (イ)補正事項1-2について 補正事項1-2についての補正は、拒絶査定において不明と指摘された前示の事項を明りょうにしたものであるから、特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、当該補正は、特許法第17条の2第3項に規定する要件を満たすものである。 (ウ)補正事項1-3について 補正事項1-3についての補正は、拒絶査定において不明と指摘された前示の事項を明りょうにした上で、それに伴って複数でなくなった構成要素について記載を整合させ、さらに、「パターンの形成されていない導電層」と構成を特定して「周辺領域」が明確になるようにしたものであるから、特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、当該補正は、特許法第17条の2第3項に規定する要件を満たすものである。 (エ)補正事項1-4について 補正事項1-4についての補正は、拒絶査定において不明と指摘された前示の事項を明りょうにした上で、それに伴って複数でなくなった構成要素について記載を整合させたものであるから、特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、当該補正は、特許法第17条の2第3項に規定する要件を満たすものである。 (オ)補正事項1-5について 補正事項1-5についての補正は、拒絶査定において不明と指摘された前示の事項を明りょうにしたことに伴って複数でなくなった構成要素について記載を整合させたものであるから、特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、当該補正は、特許法第17条の2第3項に規定する要件を満たすものである。 (3-2)補正事項2について 補正事項2についての補正は、補正事項2-1ないし補正事項2-7からなるので、それぞれ検討する。 (ア)補正事項2-1について 補正事項2-1についての補正は、拒絶査定において不明と指摘された前示の事項を明りょうにした上で、「導電層パターンが形成されない」と構成を特定して「周辺領域」が明確になるようにしたものであるから、特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、当該補正は、特許法第17条の2第3項に規定する要件を満たすものである。 (イ)補正事項2-2について 補正事項2-2についての補正は、拒絶査定において不明と指摘された前示の事項を明りょうにしたものであるから、特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、当該補正は、特許法第17条の2第3項に規定する要件を満たすものである。 (ウ)補正事項2-3について 補正事項2-3についての補正は、拒絶査定において不明と指摘された前示の事項を明りょうにした上で、それに伴って複数でなくなった構成要素について記載を整合させ、さらに、「パターンの形成されていない第1の導電層」と構成を特定して「周辺領域」が明確になるようにしたものであるから、特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、当該補正は、特許法第17条の2第3項に規定する要件を満たすものである。 (エ)補正事項2-4について 補正事項2-4についての補正は、拒絶査定において不明と指摘された前示の事項を明りょうにした上で、それに伴って複数でなくなった構成要素について記載を整合させたものであるから、特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、当該補正は、特許法第17条の2第3項に規定する要件を満たすものである。 (オ)補正事項2-5について 補正事項2-5についての補正は、拒絶査定において不明と指摘された前示の事項を明りょうにした上で、それに伴って複数でなくなった構成要素について記載を整合させ、さらに、「パターンの形成されていない第2の導電層」と構成を特定して「周辺領域」が明確になるようにしたものであるから、特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、当該補正は、特許法第17条の2第3項に規定する要件を満たすものである。 (カ)補正事項2-6について 補正事項2-6についての補正は、拒絶査定において不明と指摘された前示の事項を明りょうにした上で、それに伴って複数でなくなった構成要素について記載を整合させたものであるから、特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、当該補正は、特許法第17条の2第3項に規定する要件を満たすものである。 (キ)補正事項2-7について 補正事項2-7についての補正は、拒絶査定において不明と指摘された前示の事項を明りょうにしたことに伴って複数でなくなった構成要素について記載を整合させたものであるから、特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 また、当該補正が、願書に最初に添付した明細書又は図面に記載された事項の範囲内においてなされたものであることは明らかであるから、当該補正は、特許法第17条の2第3項に規定する要件を満たすものである。 (3-3)本件補正についてのまとめ したがって、本件補正は、特許法第17条の2第3項に規定する要件を満たすものであり、かつ、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項に規定する要件を満たすものであるから、適法になされたものである。 第3.本願発明 平成18年9月7日付けの手続補正は、上記第2.において検討したとおり、適法になされたものであるから、本願の請求項1ないし3に係る発明は、平成18年9月7日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1ないし3に記載された事項により特定されるとおりのものであるところ、そのうち、本願の請求項1に係る発明(以下、「本願発明」という。)は、以下のとおりのものである。 「複数の半導体装置が形成される半導体装置形成領域と、前記半導体装置形成領域を包囲し且つ前記半導体装置および導電層パターンが形成されない周辺領域とを備える半導体基板と、 前記半導体基板上に形成され、前記周辺領域上を覆う絶縁層と、 前記絶縁層上に形成され、前記周辺領域上に位置するパターンの形成されていない導電層とを有し、 前記絶縁層の前記周辺領域上に位置する領域にはコンタクトホールが設けられ、前記導電層は、前記コンタクトホールを介して前記半導体基板に電気的に接続されていることを特徴とする半導体基板の構造。」 第4.刊行物に記載された発明 原審の拒絶の理由に引用され、本願の出願前に日本国内において頒布された特開2001-345425号公報(以下、「刊行物1」という。)には、図1ないし図11とともに、以下の事項が記載されている。 「【0020】(実施の形態1)図1は、本発明の実施により製造される半導体集積回路装置を搭載する半導体チップの一例を示した平面図である。半導体チップ1の外周部には、プラズマプロセスによって発生する電荷の放出経路となる配線層もしくはLI層パターンを有する電荷取り出し部(第2導電層)2(ガードリング部またはスクライブ部)が形成されており、図示はしていないが、前記半導体チップ1の内部の配線がその電荷取り出し部2に電気的に接続されている。 【0021】図2は、図1においてAで示した領域を拡大した平面図である。隣接する半導体チップ1は、図2(a)に示すように、接続用パターン3によって電気的に接続されているか、または、図2(b)に示すように、前記隣接する半導体チップ1の前記電荷取り出し部2同士が直接電気的に接続されている。前記接続用パターン3を用いた場合には、前記半導体チップ1の切り離し時の切断部が小さくなるため、ダイサに対する負荷が小さくなり、前記半導体チップ1が割れることを防ぐことができる。 【0022】図3は、前記半導体チップ1が形成される半導体基板(ウェハ)の一例を示した平面図である。図4中で示す非半導体チップ領域(半導体基板外周部)4に対しては、前記電荷取り出し部2に電気的に接続される電荷取り出しパターン2aがパターニングされるため、前記電荷取り出し部2は、全て前記非半導体チップ領域(半導体基板外周部)4に電気的に接続され、最終的に半導体基板(ウェハ)端部5より半導体基板の裏面へ電荷を放出することが可能となる。 【0023】なお、図5に示すように、前記非半導体チップ領域(半導体基板外周部)4に前記電荷取り出し部2をパターニングする代わりに、全面配線層またはダミーパターンからなる電荷放出層(第3導電層)6を形成してもよい。この時、前記電荷放出層6は、必ずしも全面が金属である必要はない。 【0024】また、前記半導体チップ1が、前記半導体ウェハ端部5より半導体基板の裏面へ電荷を放出するのに十分近い位置に形成される場合には、前記非半導体チップ領域(半導体ウェハ外周部)4に対して前記ガードリング部またはスクライブ部2もしくは前記電荷放出層6を形成する必要はない。 【0025】次に、本実施の形態1で製造される半導体集積回路装置の製造方法を、図6?図11にしたがって説明する。 【0026】まず、図6に示すように、高濃度酸素注入法等によって形成されたSOI絶縁層8を有するｐ^(-)型の単結晶シリコンからなる半導体基板7を用意し、ｐ型の導電型にするための不純物、たとえばホウ素をイオン注入等により導入してｐ型ウェル9を形成する。前記ｐ型ウェル9は、高濃度酸素注入法におけるエピタキシャル成長時に不純物ガスを混入して、ドーピングを行ってもよい。」 「【0030】次に、図7に示すように、前記半導体基板7上にスパッタリング法またはCVD法で酸化シリコン膜を堆積した後、たとえば、その酸化シリコン膜をCMP法にて研磨することにより、その表面が平坦化された絶縁膜17を形成する。 【0031】次に、図8に示すように、前記半導体基板7上の絶縁膜17に、フォトリソグラフィ技術を用いて接続孔18および配線溝19を形成する。 【0032】次に、図9に示すように、前記半導体基板7の全面に、この後の工程において堆積する銅膜の密着性の向上および銅の拡散防止のためのバリア導体膜となる、たとえば窒化チタン膜を堆積する。その窒化チタン膜は、たとえばCVD法あるいはスパッタリング法にて堆積することができ、その膜厚は約500Åとする。なお、本実施の形態1では窒化チタン膜を例示するが、タンタル等の金属膜の金属膜あるいは窒化タンタル膜等であってもよく、前記バリア膜がタンタル、窒化タンタルの場合には窒化チタンを用いた場合より銅膜との密着性がよい。また、この後の工程である銅膜の堆積直前に前記窒化チタン膜の表面をスパッタエッチすることも可能である。このようなスパッタエッチにより、前記窒化チタン膜の表面に吸着した水、酸素分子等を除去し、前記銅膜の接着性を改善することができる。特に、前記窒化チタン膜の堆積後、真空破壊して表面を大気に曝し、前記銅膜を堆積する場合に効果が大きい。 【0033】続いて、前記絶縁膜17上に、前記接続孔18および前記配線溝19を埋め込む主導電層となる、たとえば銅膜を堆積し、これを熱処理して流動化して、前記窒化チタン膜と合わせて導電性膜20とする。前記銅膜の堆積は、通常のスパッタリング法を用いることができるが、蒸着法等の物理的気相成長法またはメッキ法を用いてもよい。メッキ法を用いた場合には、銅薄膜を堆積する前にシード膜の堆積が必要であり、そのシード膜はスパッタリング法にて堆積する。また、熱処理の条件は、前記銅膜が流動化する温度および時間を必要とし、たとえば、約400℃?450℃、約3分?5分を例示することができる。なお、本実施の形態1においては銅膜を例示するが、前記SOI絶縁層8の前記半導体基板7に平行な方向の抵抗値よりも低い抵抗値の金属膜であってもよい。 【0034】次に、図10に示すように、前記絶縁膜17上の余分な前記導電性膜20をCMP法を用いた研磨により除去し、前記接続孔18および前記配線溝19の内部に前記導電性膜20を残すことにより配線層(第1導電層)21、前記電荷取り出し部2および前記電荷放出層6を形成する。その結果、この後の工程において、スパッタリング法やCVD法による成膜、アッシング(炭化)によるフォトレジスト膜の除去、エッチングおよび半導体不純物のドーピング等の処理をプラズマプロセスにて行う場合、プラズマによって発生した電荷を、図10に示す前記配線層21、前記ｐ型ウェル9、前記電荷取り出し部2および前記電荷放出層6を経由する電荷放出経路に従って前記半導体基板7の裏面へ急速に放出できるようになる。そのため、前記ゲート電極13に高い電圧が加わることを防ぎ、前記ゲート絶縁膜12が破壊することを防ぐことができる。 【0035】また、前記電荷放出経路にあたる前記配線層21、前記電荷取り出し部2および前記電荷放出層6は同時に形成されるため、前記前記SOI絶縁層に導電部位を形成することで電荷放出経路を形成する場合に比べ工程数は少なくなり、製造コストを低く抑えることができる。 【0036】次に、図11に示すように、前記半導体基板7の全面に、窒化シリコン膜を堆積してバリア絶縁膜22を堆積する。この窒化シリコン膜の堆積には、たとえばプラズマCVD法を用いることができ、その膜厚は約50nmとする。そのバリア絶縁膜22は、前記配線層21、前記電荷取り出し部2および前記電荷放出層6の主導電層を形成する銅の拡散を抑制する機能を有する。これにより、この後の工程にて堆積される絶縁膜23への銅の拡散を防止して、その絶縁膜23の絶縁性を保持し、半導体集積回路装置の信頼性を高めることができる。また、前記バリア絶縁膜22は、後の工程においてエッチングを行なう場合には、エッチストッパ層としても機能する。 【0037】続いて、バリア絶縁膜22の表面に、膜厚が約400nmの絶縁膜23を堆積して、本実施の形態1の半導体集積回路装置は略完成する。前記絶縁膜23は、塗布法にて堆積されたSOG膜、フッ素を添加したCVD酸化膜などの低誘電率膜、窒化シリコン膜、または、さらに複数の種類の絶縁膜を組み合わせたものであってもよく、低誘電率膜を用いた場合には、半導体集積回路装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善できる。 【0038】本実施の形態1の半導体集積回路装置の製造方法によれば、プラズマプロセスによって発生する電荷を配線層21、電荷取り出し部2および電荷放出層6を通して半導体基板7の裏面へ急速に放出するため、ゲート絶縁膜12の破壊を防ぐことができる。そのため、半導体集積回路装置の信頼性および歩留まりを向上させることが可能となる。」 0020段落の「図1は、本発明の実施により製造される半導体集積回路装置を搭載する半導体チップの一例を示した平面図である。」との記載、0022段落の「図3は、前記半導体チップ1が形成される半導体基板(ウェハ)の一例を示した平面図である。図4中で示す非半導体チップ領域(半導体基板外周部)4に対しては、前記電荷取り出し部2に電気的に接続される電荷取り出しパターン2aがパターニングされるため、前記電荷取り出し部2は、全て前記非半導体チップ領域(半導体基板外周部)4に電気的に接続され、最終的に半導体基板(ウェハ)端部5より半導体基板の裏面へ電荷を放出することが可能となる。」との記載及び図1、4より、「半導体基板」に「半導体集積回路装置を搭載する半導体チップ1」が複数形成されていること、及び、「非半導体チップ領域(半導体基板外周部)4」が、「半導体チップ1」が形成されている領域を包囲していることは、明らかである。 また、0023段落の「図5に示すように、前記非半導体チップ領域(半導体基板外周部)4に前記電荷取り出し部2をパターニングする代わりに、全面配線層またはダミーパターンからなる電荷放出層(第3導電層)6を形成してもよい。」との記載及び図4、5より、「全面配線層」「からなる電荷放出層(第3導電層)6」が、「非半導体チップ領域(半導体基板外周部)4」に形成されていることは、明らかである。 また、0030段落の「図7に示すように、前記半導体基板7上に・・・酸化シリコン膜を堆積した後、たとえば、その酸化シリコン膜をCMP法にて研磨することにより、その表面が平坦化された絶縁膜17を形成する。」との記載、0031段落の「図8に示すように、前記半導体基板7上の絶縁膜17に、フォトリソグラフィ技術を用いて接続孔18および配線溝19を形成する。」との記載、0034段落の「図10に示すように、・・・前記接続孔18および前記配線溝19の内部に前記導電性膜20を残すことにより配線層(第1導電層)21、前記電荷取り出し部2および前記電荷放出層6を形成する。その結果、この後の工程において、・・・プラズマによって発生した電荷を、図10に示す前記配線層21、前記ｐ型ウェル9、前記電荷取り出し部2および前記電荷放出層6を経由する電荷放出経路に従って前記半導体基板7の裏面へ急速に放出できるようになる。」との記載及び図7、8、10より、「電荷放出層6」が形成される領域にも「絶縁膜17」、「接続孔18」及び「配線溝19」が形成されること、及び、「電荷放出層6」が「接続孔18」を介して「半導体基板7」に電気的に接続されていることは、明らかである。 よって、刊行物1には、以下の発明(以下、「刊行物発明」という。)が記載されている。 「半導体集積回路装置を搭載する半導体チップ1が複数形成されている領域と、前記半導体チップ1が複数形成されている領域を包囲する非半導体チップ領域(半導体基板外周部)4と、を備える半導体基板7と、 前記半導体基板7上に形成された絶縁膜17と、 前記半導体基板7上の前記絶縁膜17上に形成され、配線溝19の内部に残された導電性膜20からなる電荷放出層6と、 前記半導体基板7上の前記絶縁膜17に形成された接続孔18とを有し、 前記電荷放出層6は、前記非半導体チップ領域(半導体基板外周部)4に形成された全面配線層からなり、 前記絶縁膜17、前記接続孔18及び前記配線溝19は、前記電荷放出層6が形成される領域に形成されており、 前記電荷放出層6は、前記接続孔18を介して前記半導体基板7に電気的に接続されている、 半導体基板。」 第5.対比 本願発明と刊行物発明とを対比・検討する。 (ア)刊行物発明の「半導体集積回路装置を搭載する半導体チップ1が複数形成されている領域」に、「複数」の「半導体集積回路装置」を有することは明らかであって、この「複数」の「半導体集積回路装置」は、本願発明の「複数の半導体装置」に相当するから、刊行物発明の「半導体集積回路装置を搭載する半導体チップ1が複数形成されている領域」は、本願発明の「複数の半導体装置が形成される半導体装置形成領域」に相当する。 (イ)刊行物発明の「非半導体チップ領域(半導体基板外周部)4」は、「前記半導体チップ1が複数形成されている領域を包囲」しており、また、半導体チップが形成されていないことは明らかであるから、導電層パターンが形成されないことは別にして、本願発明の「周辺領域」に相当し、刊行物発明の「前記半導体チップ1が複数形成されている領域を包囲する非半導体チップ領域(半導体基板外周部)4」は、本願発明の「前記半導体装置形成領域を包囲し且つ前記半導体装置」「が形成されない周辺領域」に相当する。 (ウ)刊行物発明の「前記電荷放出層6は、前記非半導体チップ領域(半導体基板外周部)4に形成された全面配線層からなり」、また、「前記絶縁膜17」「は、前記電荷放出層6が形成される領域に形成されて」いるから、「絶縁膜17」が「非半導体チップ領域(半導体基板外周部)4」、すなわち本願発明の「周辺領域」に形成されていることは明らかである。したがって、刊行物発明の「前記半導体基板7上に形成された絶縁膜17」は、本願発明の「前記半導体基板上に形成され、前記周辺領域上を覆う絶縁層」に相当する。 (エ)刊行物発明の「前記電荷放出層6は、前記非半導体チップ領域(半導体基板外周部)4に形成された全面配線層からな」るから、刊行物発明の「前記半導体基板7上の前記絶縁膜17上に形成され、配線溝19の内部に残された導電性膜20からなる電荷放出層6」は、パターンの形成されていないことは別にして、本願発明の「前記絶縁層上に形成され、前記周辺領域上に位置する」「導電層」に相当する。 (オ)刊行物発明の「前記電荷放出層6は、前記非半導体チップ領域(半導体基板外周部)4に形成された全面配線層からなり」、また、「前記接続孔18」「は、前記電荷放出層6が形成される領域に形成されて」いるから、「接続孔18」が「非半導体チップ領域(半導体基板外周部)4」、すなわち本願発明の「周辺領域」に形成されていることは明らかである。したがって、刊行物発明の「前記半導体基板7上の前記絶縁膜17に形成された接続孔18」は、本願発明の「前記絶縁層の前記周辺領域上に位置する領域に」「設けられ」た「コンタクトホール」に相当する。 (カ)刊行物発明の「前記電荷放出層6は、前記接続孔18を介して前記半導体基板7に電気的に接続されている」構成は、本願発明の「前記導電層は、前記コンタクトホールを介して前記半導体基板に電気的に接続されている」構成に相当する。 したがって、本願発明と刊行物発明とは、 「複数の半導体装置が形成される半導体装置形成領域と、前記半導体装置形成領域を包囲し且つ前記半導体装置が形成されない周辺領域とを備える半導体基板と、 前記半導体基板上に形成され、前記周辺領域上を覆う絶縁層と、 前記絶縁層上に形成され、前記周辺領域上に位置する導電層とを有し、 前記絶縁層の前記周辺領域上に位置する領域にはコンタクトホールが設けられ、前記導電層は、前記コンタクトホールを介して前記半導体基板に電気的に接続されていることを特徴とする半導体基板の構造。」 である点で一致し、以下の点で相違する。 (1)相違点1 本願発明は、「前記半導体装置形成領域を包囲し且つ前記半導体装置および導電層パターンが形成されない周辺領域」であって、「周辺領域」において「導電層パターンが形成されない」のに対して、刊行物発明は、「前記半導体チップ1が複数形成されている領域を包囲する非半導体チップ領域(半導体基板外周部)4」であって、「非半導体チップ領域(半導体基板外周部)4」において「電荷放出層6」のパターンが形成されないか否かが明らかでない点。 (2)相違点2 本願発明は、「前記絶縁層上に形成され、前記周辺領域上に位置するパターンの形成されていない導電層」であって、「周辺領域上に位置する」「導電層」は「パターンの形成されていない」ものであるのに対して、刊行物発明は、「前記半導体基板7上の前記絶縁膜17上に形成され、配線溝19の内部に残された導電性膜20からなる電荷放出層6」に関して、「前記電荷放出層6は、前記非半導体チップ領域(半導体基板外周部)4に形成された全面配線層からな」るものの、「電荷放出層6」がパターンの形成されていないものか否かが明らかでない点。 第6.当審の判断 以下、上記各相違点ついてそれぞれ検討するが、まず、相違点2から検討する。 (1)相違点2について (ア)刊行物発明の「電荷放出層6」は、「前記非半導体チップ領域(半導体基板外周部)4に形成された全面配線層からな」るものである。 (イ)ここで、「全面配線層」について検討すると、刊行物1の0023段落には、「なお、図5に示すように、前記非半導体チップ領域(半導体基板外周部)4に前記電荷取り出し部2をパターニングする代わりに、全面配線層またはダミーパターンからなる電荷放出層(第3導電層)6を形成してもよい。この時、前記電荷放出層6は、必ずしも全面が金属である必要はない。」と記載されており、「全面配線層またはダミーパターンからなる電荷放出層(第3導電層)6を形成してもよい」のであるから、「電荷放出層(第3導電層)6」として「全面配線層」と「ダミーパターン」とを択一的に選べることが開示され、また、「前記電荷放出層6は、必ずしも全面が金属である必要はない」のであるから、「電荷放出層6」として「全面が金属である」場合と「全面が金属で」ない場合とを択一的に選べることが開示されているといえる。 そして、「ダミーパターン」は、「パターン」として通常「全面が金属で」ない場合に対応するものと認められるから、「全面配線層」は、「全面が金属である」場合に対応するものと認められる。 (ウ)よって、刊行物発明の「前記半導体基板7上の前記絶縁膜17上に形成され、配線溝19の内部に残された導電性膜20からなる電荷放出層6」は、「前記非半導体チップ領域(半導体基板外周部)4に形成された全面配線層からな」り、「配線溝19の内部に」形成されてはいるものの、少なくとも本願発明の「周辺領域」に相当する「前記非半導体チップ領域(半導体基板外周部)4」上においては、「全面が金属であ」ってパターンが形成されていないから、本願発明の「前記絶縁層上に形成され、前記周辺領域上に位置するパターンの形成されていない導電層」との構成を備えており、相違点2は実質的なものでない。 (エ)上記(ア)ないし(ウ)で検討したとおり、相違点2は実質的なものでないが、仮に、刊行物発明の「電荷放出層6」が、「配線溝19の内部に」形成されたものであることをもって、本願発明の「パターンの形成されていない導電層」には該当せず、相違点2が実質的なものであるとした場合について、さらに検討する。 (オ)刊行物1の0035段落の「前記電荷放出経路にあたる前記配線層21、前記電荷取り出し部2および前記電荷放出層6は同時に形成されるため、前記前記SOI絶縁層に導電部位を形成することで電荷放出経路を形成する場合に比べ工程数は少なくなり、製造コストを低く抑えることができる。」との記載より、「電荷放出層6」が「配線層21」及び「電荷取り出し部2」と「同時に形成され」ることによって、「工程数は少なくなり、製造コストを低く抑える」ことが記載されている。すなわち、「配線層21」の形成方法として、「絶縁膜17」に「接続孔18」及び「配線溝19」を形成してから、これらの「接続孔18」及び「配線溝19」に「導電性膜20」を埋め込むという、いわゆるデュアルダマシンプロセスが採用されているために、「電荷放出層6」の形成に対しても、同一工程で形成できるデュアルダマシンプロセスを採用しているといえる。 (カ)また、半導体装置製造の技術分野において、多層配線構造の形成方法として、コンタクトホールにまず導電プラグを埋め込み、さらに配線層を形成してから、当該配線層間及び当該配線層上に絶縁膜を形成するという方法は、デュアルダマシンプロセスよりも以前から用いられていた周知技術であり、刊行物発明においても、「配線層21」の形成方法として、上記周知技術を採用することは、当業者が適宜なし得たことである。 (キ)そして、刊行物発明の「配線層21」の形成方法として上記周知技術を採用する際に、「電荷放出層6」を「配線層21」と同一工程で形成するという目的で、「電荷放出層6」の形成に対しても上記周知技術を適用することは極めて自然なことであるから、結果として、刊行物発明において、本願発明のごとく、「前記絶縁層上に形成され、前記周辺領域上に位置するパターンの形成されていない導電層」との構成を備えたものとなすことは、当業者が適宜なし得たことである。 (2)相違点1について (ア)上記「(1)相違点2について」の(ア)ないし(ウ)で検討したとおり、刊行物発明は、本願発明の「前記絶縁層上に形成され、前記周辺領域上に位置するパターンの形成されていない導電層」との構成を備えているから、刊行物発明の「非半導体チップ領域(半導体基板外周部)4」には、「電荷放出層6」のパターンが形成されないことになる。 よって、刊行物発明は、実質的に本願発明の「前記半導体装置形成領域を包囲し且つ前記半導体装置および導電層パターンが形成されない周辺領域」との構成を備えており、相違点1は実質的なものでない。 (イ)仮に、相違点1が実質的なものであるとしても、上記「(1)相違点2について」の(エ)ないし(キ)で検討したとおり、刊行物発明において、本願発明の「前記絶縁層上に形成され、前記周辺領域上に位置するパターンの形成されていない導電層」との構成を備えたものとなすことは、当業者が適宜なし得たことであるから、その場合には当然に、刊行物発明の「非半導体チップ領域(半導体基板外周部)4」には、「電荷放出層6」のパターンが形成されないことになる。 よって、刊行物発明において、本願発明のごとく、「前記半導体装置形成領域を包囲し且つ前記半導体装置および導電層パターンが形成されない周辺領域」との構成を備えたものとなすことは、当業者が適宜なし得たことである。 したがって、相違点1及び相違点2は実質的なものではなく、本願発明は、刊行物1に記載された発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができず、仮に、相違点1及び相違点2が実質的なものであるとしても、本願発明は、刊行物1に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により、特許を受けることができない。 第7.むすび 以上のとおりであるから、本願は、請求項2及び3に係る発明について検討するまでもなく、特許法第29条第1項第3号または特許法第29条第2項の規定により拒絶されるべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2009-05-22 |
| 結審通知日 | 2009-05-26 |
| 審決日 | 2009-06-09 |
| 出願番号 | 特願2002-83343(P2002-83343) |
| 審決分類 |
P
1
8・
113-
Z
(H01L)
P 1 8・ 121- Z (H01L) P 1 8・ 574- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 早川 朋一 |
| 特許庁審判長 |
河合 章 |
| 特許庁審判官 |
安田 雅彦 廣瀬 文雄 |
| 発明の名称 | 半導体基板の構造 |