ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 特17 条の２ 、４ 項補正目的 特許、登録しない。 H01L 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1202358 |
| 審判番号 | 不服2006-23704 |
| 総通号数 | 118 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2009-10-30 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2006-10-19 |
| 確定日 | 2009-08-13 |
| 事件の表示 | 特願2002-312994「半導体装置、及び、半導体装置の製造方法」拒絶査定不服審判事件〔平成16年 5月27日出願公開、特開2004-152790〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1.手続の経緯 本願は、平成14年10月28日の出願であって、平成18年9月14日付けで拒絶査定がなされ、これに対して同年10月19日に拒絶査定に対する審判請求がなされるとともに、同年11月20日付けで手続補正がなされたものであって、その後、当審において、平成21年3月3日付けで審尋がなされ、平成21年4月24日に回答書が提出されたものである。 第2.平成18年11月20日付け手続補正(以下、「本件補正」という。)の却下の決定 [補正却下の決定の結論] 平成18年11月20日付けの手続補正を却下する。 [理由] 1.本件補正の内容 本件補正は、発明の名称、明細書の0001段落、0008段落及び0009段落を補正し、補正前の特許請求の範囲の請求項1乃至5を、補正後の特許請求の範囲の請求項1及び2と補正するものであって、補正前の請求項4、5及び補正後の請求項1、2は以下のとおりである。 (補正前の請求項4) 「【請求項4】 半導体基板1上に島状の素子領域を形成する工程と、 前記素子領域の外周部に素子分離領域を形成する工程と、 前記素子領域を横断し、端部が前記素子分離領域に接したダミーゲートを形成する工程と、 前記素子分離領域に前記ダミーゲートより低い第1領域を形成する工程と、 前記ダミーゲートを除いた前記素子領域にソースドレイン領域を形成する工程と、 前記ソースドレイン領域の周辺部に側壁を形成する工程と、 前記ソースドレイン領域の下方の半導体基板にソースドレイン不純物拡散層を形成する工程と、 ダミーゲートを含むゲート配線以外の領域に前記ダミーゲートと同じ高さの半導体膜を形成する工程と、 前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程と、 前記シリコン酸化膜をマスクに、前記素子領域に設けられたダミーゲートを除去する工程と、 前記半導体膜をエッチングストッパーに、前記素子分離領域に設けられたゲート配線領域を後退させ、前記シリコン酸化膜を除去する工程と、 前記ダミーゲートを除去してゲート溝を形成し、ゲート絶縁膜とゲート電極を形成する工程と、 前記半導体膜を除去し、前記ソースドレイン不純物拡散層を露出させる工程と、 前記ソースドレイン不純物拡散層上にソースドレイン電極を形成する工程 とを有し、前記ゲート電極を形成する工程は、前記ソースドレイン電極を形成する工程よりも先であることを特徴とする半導体装置の製造方法。」 (補正前の請求項5) 「【請求項5】 前記ソースドレイン電極がシリサイドを有することを特徴とする請求項4に記載の半導体装置の製造方法。」 (補正後の請求項1) 「【請求項1】 半導体基板上に島状の素子領域を形成する工程と、 前記素子領域の外周部に素子分離領域を形成する工程と、 前記素子領域を横断し、端部が前記素子分離領域に接したダミーゲートを形成する工程と、 前記素子分離領域に前記ダミーゲートより低い第1領域を形成する工程と、 前記ダミーゲートを除いた前記素子領域にソースドレイン領域を形成する工程と、 前記ソースドレイン領域の周辺部に側壁を形成する工程と、 前記ソースドレイン領域の下方の半導体基板にソースドレイン不純物拡散層を形成する工程と、 ダミーゲートを含むゲート配線以外の領域に前記ダミーゲートと同じ高さの半導体膜を形成する工程と、 前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程と、 前記シリコン酸化膜をマスクに、前記素子領域に設けられたダミーゲートを除去し、ゲート溝を形成する工程と、 前記半導体膜をエッチングストッパーに、前記素子分離領域に設けられたゲート配線領域を後退させ、前記シリコン酸化膜を除去する工程と、 前記ゲート溝にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上にメタルからなるゲート電極を形成する工程と、 前記半導体膜を除去し、前記ソースドレイン不純物拡散層を露出させる工程と、 前記ソースドレイン不純物拡散層上にメタルからなるソースドレイン電極を形成する工程 とを有し、前記ゲート電極を形成する工程は、前記ソースドレイン電極を形成する工程よりも先であることを特徴とする半導体装置の製造方法。」 (補正後の請求項2) 「【請求項2】 前記ゲート電極は、窒化チタン、窒化タングステン、窒化タンタル、タングステン、タンタル、モリブデン、白金、金のいずれかで形成されることを特徴とする請求項1記載の半導体装置の製造方法。」 2.補正後の請求項2についての補正の目的の検討 (1)補正後の請求項2は、引用する補正後の請求項1の「ゲート電極」について「前記ゲート電極は、窒化チタン、窒化タングステン、窒化タンタル、タングステン、タンタル、モリブデン、白金、金のいずれかで形成されること」と限定するものである。 一方、補正前の請求項5は、引用する補正前の請求項4の「ソースドレイン電極」について「前記ソースドレイン電極が、シリサイドを有すること」と限定するものである。 (2)ここで、補正前の請求項4は、補正後の請求項1と補正されており、また、補正前の請求項4は、補正後の請求項1に対応しているが、上記(1)で検討したように、補正前の請求項5は、引用する補正前の請求項4の「ソースドレイン電極」についてその材料を限定するものであるのに対して、補正後の請求項2は、引用する補正後の請求項1の「ゲート電極」についてその材料を限定するものであって、限定する構成が、補正前の請求項5の「ソースドレイン電極」に対して、補正後の請求項2の「ゲート電極」と明らかに異なっている。 したがって、補正後の請求項1を引用する補正後の請求項2は、補正前の請求項4を引用する補正前の請求項5に対応する請求項であるといえず、補正後の請求項2は、補正前の請求項5を補正したものとは認められず、補正前の請求項5を、補正後の請求項2とする補正は、実質的に、補正前の請求項5を削除し、補正後の請求項2を追加するものであり、また、請求項を追加する補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項の各号に掲げるいずれの事項を目的とするものにも該当しない。 3.むすび 以上のとおりであるから、補正後の請求項2についての補正を含む本件補正は、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項の規定に違反するので、同法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 第3.拒絶理由通知、意見書、拒絶査定及び審判請求書の概要 1.原審における平成18年6月15日付けの拒絶理由通知(以下、「拒絶理由通知」という。)の概要 「1.この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第1号に規定する要件を満たしていない。 2.この出願は、特許請求の範囲の記載が下記の点で、特許法第36条第6項第2号に規定する要件を満たしていない。 (略) 記 請求項1-5 理由1: 本願の請求項1乃至5に係る発明は、ゲート電極、ソースドレイン電極の材料について規定していない。 しかしながら、本願の発明の詳細な説明及び図面を参酌すれば、本願発明の目的は、「メタルゲート電極と低抵抗なソースドレイン電極を備えた半導体装置」を形成するものであることが開示されている(【0006】)。 更に、明細書には、以下の記載がなされている。 「ゲート電極に多結晶シリコンを採用した場合には、ゲート電極に空乏層が生じ、ゲート絶縁膜の実効膜厚が増加する。この実効膜厚の増加は、ゲート絶縁膜を薄膜化すると無視できず、トランジスタの駆動力を低下させる。そこで、ゲート電極にメタル電極を採用する。このことにより、ゲート電極の空乏層を抑えることができる。」(【0021】参照) 「また、ソースドレイン電極もメタル電極にすることでソースドレイン電極の抵抗を低減できる。このことによっても、トランジスタの駆動力等の性能を向上出来る。ソースドレイン不純物拡散層13、16が第2絶縁体51に接している場合には、その接触面を介してソースドレイン不純物拡散層13、16とソースドレイン不純物拡散層13、16の下の半導体基板1の間にリーク電流が流れる場合がある。第1の実施の形態の半導体装置では、ソースドレイン不純物拡散層13、16が第2絶縁体51に接していないので、ソースドレイン不純物拡散層13、16とソースドレイン不純物拡散層13、16の下の半導体基板1の間でリーク電流は流れにくい。」(【0022】参照) そうすると、本願発明の詳細な説明には、ゲート電極としてメタル電極を採用し、且つ、ソースドレイン電極としてメタル電極を採用した発明しか記載されておらず、他の材料、例えば、多結晶シリコンをゲート電極及びソースドレイン電極として採用した発明は、意図していないものと認められる。 (例えば、ソース・ドレイン電極として多結晶シリコンを用いた際には、本願発明の課題すら発生しない。) したがって、本願の請求項1乃至5に係る発明は、発明の詳細な説明に記載されたものとは認められない。」(以下、「拒絶の理由1」という。) 「請求項4 理由1,2,3: (略) ・請求項4には、「前記ダミーゲートに換えて」という文言が記載されているが、当該工程以前に、すでに、ダミーゲートが除去されているため、日本語として不明確である。 (なお、「ダミーゲートに換えて」とは、一般的には、「ダミーゲート」を除去してその箇所に他のものを形成するという意味ではないのか?) (略) よって、この出願の発明の詳細な説明は、請求項4に係る発明について、経済産業省令で定めるところにより記載されたものでない。」(以下、「拒絶の理由2」という。) 2.原審における平成18年8月28日付け意見書(以下、「意見書」という。)の概要 「拒絶の理由1」及び「拒絶の理由2」についての「意見書」における、請求人の主張は以下のとおりである。 「(A)請求項1-5 理由1: 本願の発明の詳細な説明及び図面を参酌すれば、本願発明の目的は、「メタルゲート電極と低抵抗なソースドレイン電極を備えた半導体装置」を形成するものであることが開示されている(【0006】)。更に、明細書には、以下の記載がなされている。「ゲート電極に多結晶シリコンを採用した場合には、ゲート電極に空乏層が生じ、ゲート絶縁膜の実効膜厚が増加する。この実効膜厚の増加は、ゲート絶縁膜を薄膜化すると無視できず、トランジスタの駆動力を低下させる。そこで、ゲート電極にメタル電極を採用する。このことにより、ゲート電極の空乏層を抑えることができる。」(【0021】参照)「また、ソースドレイン電極もメタル電極にすることでソースドレイン電極の抵抗を低減できる。このことによっても、トランジスタの駆動力等の性能を向上出来る。ソースドレイン不純物拡散層13、16が第2絶縁体51に接している場合には、その接触面を介してソースドレイン不純物拡散層13、16とソースドレイン不純物拡散層13、16の下の半導体基板1の間にリーク電流が流れる場合がある。第1の実施の形態の半導体装置では、ソースドレイン不純物拡散層13、16が第2絶縁体51に接していないので、ソースドレイン不純物拡散層13、16とソースドレイン不純物拡散層13、16の下の半導体基板1の間でリーク電流は流れにくい。」(【0022】参照) 又、本願発明は、ダマシンゲートである点に特徴を有し、特にシリサイド電極に限定されるものではない。 したがって「本願の請求項1乃至5に係る発明は、ゲート電極、ソースドレイン電極の材料について規定していない。」との審査官殿の御指摘については、ゲート導電体、ソース導電体、ドレイン導電体を、メタル電極で構成される点に限定するように、請求項1の記載を以下の通り補正する。 「【請求項1】 第1上面を有する素子領域と、前記第1上面より低い第2上面を有し前記素子領域を囲む分離領域を有する半導体基板と、 前記第2上面上に設けられ前記素子領域に接し前記第1上面より高い第3上面を有する第1絶縁体と、前記第2上面上に設けられ前記素子領域と前記第1絶縁体に接し前記第3上面より高い第4上面を有する第2絶縁体を有する素子分離絶縁体と、 前記第1上面上に設けられ前記第2絶縁体の側面に接する第1側壁と、前記第1上面上に設けられ両端部が前記第1側壁の両端部にそれぞれ接続する第2側壁を有するソース側壁絶縁体と、 前記第1上面上に設けられ前記第2絶縁体の側面に接する第3側壁と、前記第1上面上に前記第2側壁に平行に設けられ両端部が前記第3側壁の両端部にそれぞれ接続する第4側壁を有するドレイン側壁絶縁体と、 前記第1上面上と前記第3上面上に設けられ、前記第2絶縁体、前記第2側壁と前記第4側壁の側面に接するゲート絶縁膜と、 前記ゲート絶縁膜上に設けられ、側面が前記ゲート絶縁膜に接するメタルで構成されたゲート導電体と、 前記第1上面上方に設けられ、前記第1上面と電気的に接続し、側面が前記第1側壁と第2側壁に接するメタルで構成されたソース導電体と、 前記第1上面上方に設けられ、前記第1上面と電気的に接続し、側面が前記第3側壁と第4側壁に接するメタルで構成されたドレイン導電体 とを備え、前記ゲート導電体は、前記ソース導電体および前記ドレイン導電体よりも先に形成することを特徴とする半導体装置。」」(以下、「意見書での主張1」という。) 「(C)請求項4 理由1,2,3: (略) 「ダミーゲートに換えて…」とは、「ダミーゲートを除去してゲート溝を形成する。(その後、)ゲート溝にメタル電極を埋め込む。」という意味であり、その旨補正する。 (略) 「この出願の発明の詳細な説明は、請求項4に係る発明について、経済産業省令で定めるところにより記載されたものでない。」との審査官殿の御指摘については、不明瞭な記載を明確化するように、請求項4の記載を以下の通り、補正する。 「【請求項4】 半導体基板上に島状の素子領域を形成する工程と、 前記素子領域の外周部に素子分離領域を形成する工程と、 前記素子領域を横断し、端部が前記素子分離領域に接したダミーゲートを形成する工程と、 前記素子分離領域に前記ダミーゲートより低い第1領域を形成する工程と、 前記ダミーゲートを除いた前記素子領域にソースドレイン領域を形成する工程と、 前記ソースドレイン領域の周辺部に側壁を形成する工程と、 前記ソースドレイン領域の下方の半導体基板にソースドレイン不純物拡散層を形成する工程と、 ダミーゲートを含むゲート配線以外の領域に前記ダミーゲートと同じ高さの半導体膜を形成する工程と、 前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程と、 前記シリコン酸化膜をマスクに、前記素子領域に設けられたダミーゲートを除去する工程と、 前記半導体膜をエッチングストッパーに、前記素子分離領域に設けられたゲート配線領域を後退させ、前記シリコン酸化膜を除去する工程と、 前記ダミーゲートを除去してゲート溝を形成し、ゲート絶縁膜とゲート電極を形成する工程と、 前記半導体膜を除去し、前記ソースドレイン不純物拡散層を露出させる工程と、 前記ソースドレイン不純物拡散層上にソースドレイン電極を形成する工程 とを有し、前記ゲート電極を形成する工程は、前記ソースドレイン電極を形成する工程よりも先であることを特徴とする半導体装置の製造方法。」」(以下、「意見書での主張2」という。) 3.原審における平成18年9月14日付け拒絶査定(以下、「拒絶査定」という。)の概要 拒絶査定において、審査官は、「この出願については、平成18年6月15日付け拒絶理由通知書に記載した理由1,2及び4によって、拒絶をすべきものである。」と判断しており、その備考における、出願人の「意見書での主張1」及び「意見書での主張2」に対する審査官の判断は、以下のとおりである。 (ア)「意見書での主張1」に対する判断 「・請求項4及び5について ・理由1 出願人は意見書において、「「本願の請求項1乃至5に係る発明は、ゲート電極、ソースドレイン電極の材料について規定していない。」との審査官殿の御指摘については、ゲート導電体、ソース導電体、ドレイン導電体を、メタル電極で構成される点に限定するように、請求項1の記載を・・・補正する。」と主張している。 しかしながら、請求項4及び5については、ゲート導電体、ソースドレイン電極の材料がメタルであることについては規定していないため、依然として、特許法第36条第6項第1号の要件を満たしていない。 よって、出願人の意見書における主張は採用することができない。 したがって、本願の請求項4及び5に係る発明は、特許法第36条第6項第1号に規定する要件を満たしていない。」(以下、「拒絶査定の備考1」という。) (イ)「意見書での主張2」に対する判断 「・請求項4について ・理由2 出願人は意見書において、「「ダミーゲートに換えて…」とは、「ダミーゲートを除去してゲート溝を形成する。(その後、)ゲート溝にメタル電極を埋め込む。」という意味であり、その旨補正する。」と主張しているが、上記記載は、依然として不明である。 (上記工程のときには、すでに、ダミーゲートが除去されているため、日本語として不明である。) よって、出願人の意見書における主張は採用することができない。 したがって、本願の請求項4に係る発明は、特許法第36条第6項第2項に規定する要件を満たしていない。」(以下、「拒絶査定の備考2」という。) 4.平成18年11月20日付けの手続補正で補正した審判請求書(以下「審判請求書」という。)の請求理由の概要 審判請求書の請求理由における【本願が特許されるべき理由】の、「拒絶査定の備考1」及び「拒絶査定の備考2」に対する請求人の主張は以下のとおりである。 (ア)「拒絶査定の備考1」に対する主張 「本件出願人は上記審査官殿のご指摘を受けて、明細書の特許請求の範囲の記載を補正した。即ち、審査官殿のご指摘を受け、同日付け手続補正書に示す通り、請求項1乃至3の記載を削除し、かつ請求項4において、ソースドレイン電極及びゲート電極がいずれもメタルからなる旨補正した。 本願発明において、「メタル」という文言は「シリサイド」を含まない。この点は、本願明細書の段落[0020]において、「ソース導電体21と前記ドレイン導電体22がメタルである。また、ソース導電体21とドレイン導電体22は、シリサイドであってもよい。」と記載されており、「メタル」という文言は「シリサイド」を含まない意味で区別して使用されている通りである。 同様に、段落[0022]において、「また、ソースドレイン電極もメタルにすることでソースドレイン電極の抵抗を低減できる」と記載されているが、このようにソースドレイン電極をメタルで形成する場合、シリサイドは含まれないことは明らかである。 以下に詳述する。 (A)「請求項4及び5について、出願人は意見書において、「「本願の請求項1乃至5に係る発明は、ゲート電極、ソースドレイン電極の材料について規定していない。」との審査官殿の御指摘については、ゲート導電体、ソース導電体、ドレイン導電体を、メタル電極で構成される点に限定するように、請求項1の記載を・・・補正する。」と主張している。しかしながら、請求項4及び5については、ゲート導電体、ソースドレイン電極の材料がメタルであることについては規定していないため、依然として、特許法第36条第6項第1号の要件を満たしていない。よって、出願人の意見書における主張は採用することができない。したがって、本願の請求項4及び5に係る発明は、特許法第36条第6項第1号に規定する要件を満たしていない。」との審査官殿の御指摘に対しては、本願出願人は、同日付手続補正書に示す通り、請求項の記載を補正した。即ち、請求項1乃至請求項3の記載を削除し、本願発明を半導体装置の製造方法に係る発明に限定し、かつ、ゲート電極、ソースドレイン電極がいずれもメタルで形成される点を明確化した。」(以下、「審判請求書での主張1」という。) (イ)「拒絶査定の備考2」に対する主張 「(C)請求項4について、出願人は意見書において、「「ダミーゲートに換えて…」とは、「ダミーゲートを除去してゲート溝を形成する。(その後、)ゲート溝にメタル電極を埋め込む。」という意味であり、その旨補正する。」と主張しているが、上記記載は、依然として不明である。 (上記工程のときには、すでに、ダミーゲートが除去されているため、日本語として不明である。)よって、出願人の意見書における主張は採用することができない。したがって、本願の請求項4に係る発明は、特許法第36条第6項第2号に規定する要件を満たしていない。」との審査官殿の御指摘に対しては、本願出願人は、同日付手続補正書に示す通り、請求項4の半導体装置の製造方法(手続補正書の補正された請求項1)の記載を以下の通り補正し、審査官殿の御指摘の事項を明確化した。 即ち、以下の下線部分に対応する記載によって明確化した。 「[請求項1] 半導体基板上に島状の素子領域を形成する工程と、 前記素子領域の外周部に素子分離領域を形成する工程と、 前記素子領域を横断し、端部が前記素子分離領域に接したダミーゲートを形成する工程と、 前記素子分離領域に前記ダミーゲートより低い第1領域を形成する工程と、 前記ダミーゲートを除いた前記素子領域にソースドレイン領域を形成する工程と、 前記ソースドレイン領域の周辺部に側壁を形成する工程と、 前記ソースドレイン領域の下方の半導体基板にソースドレイン不純物拡散層を形成する工程と、 ダミーゲートを含むゲート配線以外の領域に前記ダミーゲートと同じ高さの半導体膜を形成する工程と、 前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程と、 前記シリコン酸化膜をマスクに、前記素子領域に設けられたダミーゲートを除去し、ゲート溝を形成する工程と、前記半導体膜をエッチングストッパーに、前記素子分離領域に設けられたゲート配線領域を後退させ、前記シリコン酸化膜を除去する工程と、 前記ゲート溝にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上にメタルからなるゲート電極を形成する工程と、 前記半導体膜を除去し、前記ソースドレイン不純物拡散層を露出させる工程と、 前記ソースドレイン不純物拡散層上にメタルからなるソースドレイン電極を形成する工程 とを有し、前記ゲート電極を形成する工程は、前記ソースドレイン電極を形成する工程よりも先であることを特徴とする半導体装置の製造方法。」 上記下線部分の補正の根拠は、原明細書の段落番号[0031]の記載、「図18に示すように、シリコン酸化膜18、52、53をマスクに、バッファ酸化膜2をストッパーとして、ダミーゲートの多結晶シリコン3をエッチングする。」に基づくものである。また、段落番号[0032]の記載、「図19と図20に示すように、多結晶シリコン膜17と半導体基板1をエッチングストッパーに、異方性エッチングにより、素子分離領域に設けられたダミーゲートパターンのシリコン酸化膜52、53を掘って後退させ、シリコン酸化膜18とバッファ酸化膜2を除去する。このことにより、素子領域に設けられたダミーゲートが除去され、ゲート電極が埋め込まれるゲート溝が形成される。なお、このとき、ゲート溝以外の領域はダミーソースドレイン電極として堆積させた多結晶シリコン膜17で覆われている。露出したシリコン基板1に、必要に応じてチャネルイオン注入を行い、注入した不純物の活性化のアニールを行う。」に基づくものである。また、段落番号[0033]の記載、「ゲート絶縁膜19を堆積させる。ゲート電極材料となるメタルを堆積させる。CMPで側壁8、9の上面まで研磨し、ウェハを平坦化する。このことで、図21と図22に示すように、ゲート溝にゲート絶縁膜19とゲート電極20が埋め込まれ、ゲート配線が完成する。」に基づくものである。」(以下、「審判請求書での主張2」) 第4.本願の明細書について 平成18年11月20日付けの手続補正は上記第2.のとおり却下されたので、本願の請求項1乃至請求項5に係る発明は、平成18年8月28日付けの手続補正により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項1乃至請求項5に記載された事項により特定されるものであり、その請求項4に係る発明(以下、「本願第4発明」という。)は、請求項4に記載された事項により特定される以下のとおりのものである。 「【請求項4】 半導体基板1上に島状の素子領域を形成する工程と、 前記素子領域の外周部に素子分離領域を形成する工程と、 前記素子領域を横断し、端部が前記素子分離領域に接したダミーゲートを形成する工程と、 前記素子分離領域に前記ダミーゲートより低い第1領域を形成する工程と、 前記ダミーゲートを除いた前記素子領域にソースドレイン領域を形成する工程と、 前記ソースドレイン領域の周辺部に側壁を形成する工程と、 前記ソースドレイン領域の下方の半導体基板にソースドレイン不純物拡散層を形成する工程と、 ダミーゲートを含むゲート配線以外の領域に前記ダミーゲートと同じ高さの半導体膜を形成する工程と、 前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程と、 前記シリコン酸化膜をマスクに、前記素子領域に設けられたダミーゲートを除去する工程と、 前記半導体膜をエッチングストッパーに、前記素子分離領域に設けられたゲート配線領域を後退させ、前記シリコン酸化膜を除去する工程と、 前記ダミーゲートを除去してゲート溝を形成し、ゲート絶縁膜とゲート電極を形成する工程と、 前記半導体膜を除去し、前記ソースドレイン不純物拡散層を露出させる工程と、 前記ソースドレイン不純物拡散層上にソースドレイン電極を形成する工程 とを有し、前記ゲート電極を形成する工程は、前記ソースドレイン電極を形成する工程よりも先であることを特徴とする半導体装置の製造方法。」 第5.当審の判断 1.「拒絶の理由1」について 上記第4.に記載される、請求項4について以下に検討する。 (1)原審における拒絶理由通知において、請求項4について、以下の理由により、特許法第36条第6項第1号に規定する要件を満たしていないと指摘している。 「本願の請求項1乃至5に係る発明は、ゲート電極、ソースドレイン電極の材料について規定していない。 しかしながら、本願の発明の詳細な説明及び図面を参酌すれば、本願発明の目的は、「メタルゲート電極と低抵抗なソースドレイン電極を備えた半導体装置」を形成するものであることが開示されている(【0006】)。 更に、明細書には、以下の記載がなされている。 「ゲート電極に多結晶シリコンを採用した場合には、ゲート電極に空乏層が生じ、ゲート絶縁膜の実効膜厚が増加する。この実効膜厚の増加は、ゲート絶縁膜を薄膜化すると無視できず、トランジスタの駆動力を低下させる。そこで、ゲート電極にメタル電極を採用する。このことにより、ゲート電極の空乏層を抑えることができる。」(【0021】参照) 「また、ソースドレイン電極もメタル電極にすることでソースドレイン電極の抵抗を低減できる。このことによっても、トランジスタの駆動力等の性能を向上出来る。ソースドレイン不純物拡散層13、16が第2絶縁体51に接している場合には、その接触面を介してソースドレイン不純物拡散層13、16とソースドレイン不純物拡散層13、16の下の半導体基板1の間にリーク電流が流れる場合がある。第1の実施の形態の半導体装置では、ソースドレイン不純物拡散層13、16が第2絶縁体51に接していないので、ソースドレイン不純物拡散層13、16とソースドレイン不純物拡散層13、16の下の半導体基板1の間でリーク電流は流れにくい。」(【0022】参照) そうすると、本願発明の詳細な説明には、ゲート電極としてメタル電極を採用し、且つ、ソースドレイン電極としてメタル電極を採用した発明しか記載されておらず、他の材料、例えば、多結晶シリコンをゲート電極及びソースドレイン電極として採用した発明は、意図していないものと認められる。 (例えば、ソース・ドレイン電極として多結晶シリコンを用いた際には、本願発明の課題すら発生しない。) したがって、本願の請求項1乃至5に係る発明は、発明の詳細な説明に記載されたものとは認められない。」 (2)拒絶理由通知における、上記(1)の指摘に対して、請求人は意見書において、「意見書での主張1」として、以下のとおり反論している。 「・・・したがって「本願の請求項1乃至5に係る発明は、ゲート電極、ソースドレイン電極の材料について規定していない。」との審査官殿の御指摘については、ゲート導電体、ソース導電体、ドレイン導電体を、メタル電極で構成される点に限定するように、請求項1の記載を以下の通り補正する。 (略)」 (3)しかしながら、請求項4においては、依然としてゲート電極、ソースドレイン電極の材料が、メタルであることが限定されておらず、本願明細書の「・・・ 本発明は、・・・その目的とするところは、メタルゲート電極と低抵抗なソースドレイン電極を備えた半導体装置を提供することにある。」(【0006】)、「ゲート電極に多結晶シリコンを採用した場合には、ゲート電極に空乏層が生じ、ゲート絶縁膜の実効膜厚が増加する。この実効膜厚の増加は、ゲート絶縁膜を薄膜化すると無視できず、トランジスタの駆動力を低下させる。そこで、ゲート電極にメタル電極を採用する。このことにより、ゲート電極の空乏層を抑えることができる。」(【0021】)及び「また、ソースドレイン電極もメタル電極にすることでソースドレイン電極の抵抗を低減できる。このことによっても、トランジスタの駆動力等の性能を向上出来る。・・・」(【0022】)という記載からみて、メタルからなるゲート電極及びソースドレイン電極を備えた半導体装置の製造方法しか記載されていない本願明細書には、請求項4に記載されたような、メタル以外の材料をも含むゲート電極及びソースドレイン電極を備えた半導体装置の製造方法までは記載されていないものと認められる。 よって、本願第4発明は、本願明細書の発明の詳細な説明に記載されたものではなく、本願は、特許法第36条第6項第1号に規定する要件を満たしていない。 2.「拒絶の理由2」について 上記第4.に記載される、請求項4について以下に検討する。 (1)原審における拒絶理由通知において、請求項4について、以下の理由により、特許法第36条第6項第2号に規定する要件を満たしていないと指摘している。 「(略) ・請求項4には、「前記ダミーゲートに換えて」という文言が記載されているが、当該工程以前に、すでに、ダミーゲートが除去されているため、日本語として不明確である。 (なお、「ダミーゲートに換えて」とは、一般的には、「ダミーゲート」を除去してその箇所に他のものを形成するという意味ではないのか?) (略)」 (2)拒絶理由通知における、上記(1)の指摘に対して、請求人は意見書において、「意見書での主張2」として、以下のとおり反論している。 「(略) 「ダミーゲートに換えて…」とは、「ダミーゲートを除去してゲート溝を形成する。(その後、)ゲート溝にメタル電極を埋め込む。」という意味であり、その旨補正する。 (略)」 (3)しかしながら、請求項4には、 「(略) 前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程と、 前記シリコン酸化膜をマスクに、前記素子領域に設けられたダミーゲートを除去する工程と、 前記半導体膜をエッチングストッパーに、前記素子分離領域に設けられたゲート配線領域を後退させ、前記シリコン酸化膜を除去する工程と、 前記ダミーゲートを除去してゲート溝を形成し、ゲート絶縁膜とゲート電極を形成する工程と、 (略)」 のように、「ダミーゲートを除去」する工程が2回記載されている。 (4)ここで、本願明細書の発明の詳細な説明には、 「ダミーゲートは上層4がシリコン窒化層であり上層4の下の層3が多結晶シリコン層3である2層構造を有する。」(【0026】)、 「図15に示すように、多結晶シリコン膜17の上面を熱酸化し、シリコン酸化膜18を形成する。」(【0029】、以下、「工程1」という。)、 「図16と図17に示すように、シリコン酸化膜18・・・をマスクに、露出しているシリコン窒化膜4をエッチングする。」(【0030】、以下、「工程2」という。)、 「図18に示すように、シリコン酸化膜18・・・をマスクに、バッファ酸化膜2をストッパーとして、ダミーゲートの多結晶シリコン3をエッチングする。」(【0031】、以下、「工程3」という。)、 「図19と図20に示すように、多結晶シリコン膜17と半導体基板1をエッチングストッパーに、異方性エッチングにより、素子分離領域に設けられたダミーゲートパターンのシリコン酸化膜52、53を掘って後退させ、シリコン酸化膜18とバッファ酸化膜2を除去する。(【0032】、以下、「工程4」という。) 「このことにより、素子領域に設けられたダミーゲートが除去され、ゲート電極が埋め込まれるゲート溝が形成される。」(【0032】、以下、「工程5」という。) 「ゲート絶縁膜19を堆積させる。ゲート電極材料となるメタルを堆積させる。」(【0033】、以下、「工程6」という。) と記載されており、当該記載からすれば、請求項4における「前記半導体膜の上面を酸化し、シリコン酸化膜を形成する工程」は、発明の詳細な説明における「工程1」に、 請求項4における「前記シリコン酸化膜をマスクに、前記素子領域に設けられたダミーゲートを除去する工程」は、「工程2」及び「工程3」に、 請求項4における「前記半導体膜をエッチングストッパーに、前記素子分離領域に設けられたゲート配線領域を後退させ、前記シリコン酸化膜を除去する工程」は、「工程4」にそれぞれ相当するものと認められる。 (5)しかしながら、【0032】段落の「このことにより」とは、【0030】段落乃至【0032】段落の「工程2」乃至「工程4」を意味しており、「工程5」は、「工程2」乃至「工程4」により、「ゲート溝」を形成する工程である。 そして、請求項4の「前記ダミーゲートを除去してゲート溝を形成し、ゲート絶縁膜とゲート電極を形成する工程」が、「工程5」及び「工程6」に対応しているから」、請求項4は、「工程2」乃至「工程4」を2回ずつ含むものと解せられる。 (6)ところで、上記(5)で検討したとおり、請求項4が、「工程2」乃至「工程4」を2回ずつ含むものと解せられるから、拒絶理由の2で指摘したとおり、請求項4における2回目の「ダミーゲートを除去」する工程、すなわち「前記ダミーゲートを除去してゲート溝を形成し、ゲート絶縁膜とゲート電極を形成する工程」を行う時点では、既にダミーゲートは除去されており、当該工程において除去する対象となるダミーゲートは存在せず、請求項4に係る発明は、依然として明確でない。 よって、本願は、特許法第36条第6項第2号に規定する要件を満たしていない。 第6.むすび 以上のとおりであるから、本願は、明細書の記載が特許法第36条第6項第1号及び第2号に規定する要件を満たしていないから拒絶されるべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2009-06-15 |
| 結審通知日 | 2009-06-16 |
| 審決日 | 2009-06-26 |
| 出願番号 | 特願2002-312994(P2002-312994) |
| 審決分類 |
P
1
8・
57-
Z
(H01L)
P 1 8・ 537- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 松嶋 秀忠 |
| 特許庁審判長 |
河合 章 |
| 特許庁審判官 |
北島 健次 小野田 誠 |
| 発明の名称 | 半導体装置、及び、半導体装置の製造方法 |
| 代理人 | 三好 秀和 |