ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1257338 |
| 審判番号 | 不服2010-13593 |
| 総通号数 | 151 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2012-07-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2010-06-22 |
| 確定日 | 2012-05-24 |
| 事件の表示 | 特願2004-267207「半導体装置」拒絶査定不服審判事件〔平成18年 3月30日出願公開、特開2006- 86211〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
第1 手続の経緯 本願は,平成16年9月14日の出願であって,平成21年10月28日付けで拒絶理由が通知がされ,同年12月22日に意見書及び手続補正書が提出されたが,平成22年4月6日付けで拒絶査定がなされ,これに対し,同年6月22日に審判請求がされ,同日付けで手続補正書が提出されたものである。 その後,当審において,平成23年10月20日付けで審尋がなされ,同年12月6日に回答書が提出されたものである。 第2 平成22年6月22日に提出された手続補正書による補正(以下「本件補正」という。)についての補正却下の決定。 [補正却下の決定の結論] 本件補正を却下する。 [理由] 1 本件補正 (1)本件補正の内容 本件補正は,明細書及び特許請求の範囲を補正するものであって,そのうち請求項1については,本件補正の前後で次のとおりである。 ア 補正前 「 【請求項1】 一つの外部端子とグランド(GND)との間で一つの通電経路が構成されるようにして,直列接続されたツェナーダイオードと抵抗が配置されてなることを特徴とする半導体装置。」 イ 補正後(下線は補正箇所を示す。) 「 【請求項1】 一つの外部端子とグランド(GND)との間でノイズ電流をグランド(GND)に逃がすための一つの通電経路が構成されるようにして,当該通電経路は直列接続されたツェナーダイオードと抵抗が配置されてなることを特徴とする半導体装置。」 (2)補正事項の整理 ア 本件補正前の請求項1の「一つの通電経路が構成されるようにして,」を,補正後の「ノイズ電流をグランド(GND)に逃がすための一つの通電経路が構成されるようにして,」とすること(以下「補正事項1」という。)。 イ 本件補正前の請求項1の「直列接続されたツェナーダイオードと抵抗が配置されてなること」を,補正後の「当該通電経路は直列接続されたツェナーダイオードと抵抗が配置されてなること」とすること(以下「補正事項2」という。)。 2 新規事項についての検討 (1) 補正事項1は,「一つの通電経路」が「ノイズ電流をグランド(GND)に逃がすための」ものであることとする補正であるが,本願の願書に最初に添付された明細書,特許請求の範囲及び図面(以下「当初明細書等」という。)の段落【0004】には,「【背景技術】」について「半導体装置90では,ESDやサージ等のノイズ電流をGNDに逃がすために,外部端子ｔ1,ｔ2とGNDとの間に,それぞれ,3段に直列接続されたツェナーダイオードZ1,Z2が接続されている。」との記載があるところ,当初明細書等に記載された発明においても,同様に「ノイズ電流をGNDに逃がすために」通電経路を形成していることは明らかである。したがって,補正事項1は,特許法第17条の2第3項(平成14年法律第24号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項をいう。以下同様。)の規定を満たしている。 (2) 「当該通電経路は直列接続されたツェナーダイオードと抵抗が配置されてなること」は,当初明細書等の段落【0022】に記載されている。したがって,補正事項2は,特許法第17条の2第3項の規定を満たしている。 3 補正の目的についての検討 (1)補正事項1は,「一つの通電経路」が「ノイズ電流をグランド(GND)に逃がすための」ものであることを限定するものである。したがって,補正事項1は,補正前の請求項1を限定するものであるから,特許法第17条の2第4項(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項をいう。以下同様。)第2号に掲げる特許請求の範囲の限定的減縮を目的とするものに該当する。 (2)補正事項2は,「直列接続されたツェナーダイオードと抵抗が配置されてなること」の前に,「当該通電経路は」を挿入するものであり,通電経路と直列接続されたツェナーダイオードと抵抗が配置されてなるものとの関係を明確にするものである。したがって,補正事項2は,補正前の請求項2を内容を明確にするものであるから,特許法第17条の2第4項第4号に掲げる明りょうでない記載の釈明を目的とするものに該当する。 4 独立特許要件(特許法第17条の2第5項)について (1)本件補正は,その補正事項に特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものを含むので,本件補正後の請求項1に記載された事項により特定される発明(以下「本願補正発明」という。)が特許出願の際独立して特許を受けることができるものであるか(平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に適合するか)について以下に検討する。 (2)本願補正発明 本願補正発明は,本件補正後の特許請求の範囲の請求項1に記載された事項により特定される次のとおりのものである。 「 【請求項1】 一つの外部端子とグランド(GND)との間でノイズ電流をグランド(GND)に逃がすための一つの通電経路が構成されるようにして,当該通電経路は直列接続されたツェナーダイオードと抵抗が配置されてなることを特徴とする半導体装置。」 5 引用例とその記載内容 (1)引用例1の記載事項と引用発明 (1-1)引用例1の記載事項 原査定の拒絶の理由に引用された,本願の出願日前に日本国内で頒布された刊行物である特開平5-299598号公報(以下「引用例1」という。)には,「半導体装置」(発明の名称)に関し,図1ないし図5とともに,次の記載がある(下線は当審で付加したもの。以下同じ)。 ・「【0001】 【産業上の利用分野】この発明は,半導体装置に関し,例えば,複数の電源系統を有する画像メモリならびにその静電保護に利用して特に有効な技術に関するものである。」 ・「【0004】 【発明が解決しようとする課題】上記画像メモリ等において,RAMポート及びSAMポートに設けられる出力バッファは,ポートごとに16個ずつ一斉に動作状態とされ,これにともなう電源ノイズによって,画像メモリの他の周辺回路が影響を受ける。このため,本願発明者等は,画像メモリの電源系統を,出力バッファと他の周辺回路に対応して分離し,さらに出力バッファの電源系統をその所定数を単位として分離して,電源ノイズの影響を抑制することを考えた。このとき,画像メモリのパッケージには,各電源系統に対応して電源電圧供給端子及び接地電位供給端子が設けられ,これらの供給端子に対応して各電源電圧供給端子又は接地電位供給端子間の静電破壊耐圧を確保するための静電保護対策が必要となる。」 ・「【0006】この発明の目的は,複数の電源系統間に必要となる静電保護素子の数を削減することにある。この発明の他の目的は,複数の電源系統を有する画像メモリ等のチップサイズを縮小し,その低コスト化を推進することにある。」 ・「【0008】 【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば,次の通りである。すなわち,複数の電源系統を有する画像メモリ等の静電保護回路を,その一方が実質的に対応する電源電圧供給端子又は接地電位供給端子に結合されその他方が金属配線層からなる所定の結合配線を介して共通結合される複数の静電保護素子を基本に構成する。」 ・「【0019】一方,電源電圧供給端子VCC5を介して供給される電源電圧VCCならびに接地電位供給端子VSS5を介して供給される接地電位VSSは,SAMポート用データ入出力回路IOS3の動作電源として供給され,電源電圧供給端子VCC6を介して供給される電源電圧VCCならびに接地電位供給端子VSS6及びVSS7を介して供給される接地電位VSSは,アドレスバッファAB及びタイミング発生回路TG等を含むその他の周辺回路PERFに供給される。これらの結果,この実施例の画像メモリVRAMは,その電源系統が6系統に分割され,これによってRAMポート用データ入出力回路IOR1及びIOR2を構成する16個の出力バッファあるいはSAMポート用データ入出力回路IOS1?IOS3を構成する16個の出力バッファが同時に動作状態とされることにともなう電源ノイズの影響を抑制できるものとなる。」 ・「【0022】この実施例において,ボンディングパッドVSS7に近接する位置には,N型の拡散層L71(第1の拡散層)が形成され,この拡散層に対向すべくN型の拡散層L72(第2の拡散層)が形成される。また,ボンディングパッドVCC1及びVSS1に近接する位置には,N型の拡散層L11及びL12(第1の拡散層)がそれぞれ形成され,これらの拡散層に対向すべくN型の拡散層L13及びL14(第2の拡散層)がそれぞれ形成される。同様に,ボンディングパッドVCC2及びVSS2ないしVCC6及びVSS6に近接する位置には,N型の拡散層L21及びL22ないしL61及びL62(第1の拡散層)がそれぞれ形成され,これらの拡散層に対向すべくN型の拡散層L23及びL24ないしL63及びL64(第2の拡散層)がそれぞれ形成される。拡散層L71を始めとする第1の拡散層は,図3の拡散層L62に代表して示されるように,コンタクトを介して対応するボンディングパッドVSS6等にそれぞれ結合され,拡散層L72を始めとする第2の拡散層は,コンタクトを介してアルミニウム配線層ALからなる静電保護素子結合配線ESBに共通結合される。 【0023】ここで,それぞれ対向して形成される合計13対の拡散層は,図3の拡散層L62及びL64に代表して示されるように,P型の半導体基板PSUBとともに双方向性の静電保護素子DS13を形成する。すなわち,拡散層L62は,半導体基板PSUBとともにPN接合型の寄生ダイオードD62を形成し,拡散層L64は,同様な寄生ダイオードD64を形成する。これらの寄生ダイオードD62及びD64は,さらに半導体基板PSUBを介して直列結合され,所定のブレークダウン電圧を有する静電保護素子DS13を形成する。言うまでもなく,このような静電保護素子は,対向するすべての拡散層対において同様に形成され,これによって図4に示されるような静電保護回路が構成される。」 ・「【0024】すなわち,この実施例の画像メモリVRAMの静電保護回路は,図4に示されるように,それぞれ一対の拡散層が対向されてなる合計13個の静電保護素子DS1?DS13を含む。これらの静電保護素子の一方は,対応するボンディングパッドつまりは対応する電源電圧供給端子VCC1?VCC6ならびに接地電位供給端子VSS1?VSS7にそれぞれ結合され,その他方は,静電保護素子結合配線ESBを介して共通結合される。これらの結果,電源電圧供給端子VCC1?VCC6ならびに接地電位供給端子VSS1?VSS7は,静電保護素子DS1?DS13のうちの対応する2個と静電保護素子結合配線ESBとを介してすべての組み合わせで結合され,各電源電圧供給端子及び接地電位供給端子間には,対応する静電保護素子DS1?DS13のブレークダウン電圧の約2倍に相当する所定の静電破壊耐圧が確保されるものとなる。」 ・「【0026】ところで,この実施例の画像メモリVRAMでは,図4から明らかなように,静電保護素子DS1?DS13の他方を共通結合するための静電保護素子結合配線ESBが言わばフローティング状態とされ,場合によってはこの静電保護素子結合配線に蓄積された電荷が画像メモリの動作に影響を与えかねない。これに対処するには,図5に例示されるように,静電保護素子結合配線ESBを所定の抵抗R1(抵抗手段)を介してボンディングパッドVSS6すなわち接地電位供給端子VSS6等に結合し,静電保護素子結合配線ESBに蓄積された電荷をリークさせることが効果的となる。この場合,抵抗R1の抵抗値R1は,静電保護素子結合配線ESBの分布抵抗ｒeに対して,R1＞ｒeなる関係にあることが必須条件となる。 【0027】以上のいくつかの実施例に示されるように,この発明を複数の電源系統を有する画像メモリ等の半導体装置に適用することで,次のような作用効果を得ることができる。すなわち, (1)複数の電源系統を有する画像メモリ等の静電保護回路を,その一方が実質的に対応する電源電圧供給端子又は接地電位供給端子に結合されその他方が金属配線層からなる所定の結合配線を介して共通結合される複数の静電保護素子を基本に構成することで,電源電圧供給端子又は接地電位供給端子に対応して1個の静電保護素子を設けるだけで,すべての電源系統の組み合わせに対応しうる静電保護回路を実現できるという効果が得られる。 (2)上記(1)項において,静電保護素子の他方を共通結合するための結合配線を,比較的大きな抵抗値を有する抵抗手段を介して所定の電源電圧供給端子又は接地電位供給端子に結合することで,結合配線がフローティング状態となるのを防止し,その蓄積電荷をリークさせて,蓄積電荷が画像メモリの他の回路に与える影響を防止することができるという効果が得られる。 (3)上記(1)項及び(2)項により,その動作を安定化しつつ,複数の電源系統を有する画像メモリ等のチップサイズを縮小し,その低コスト化を推進することができるという効果が得られる。 【0028】以上,本発明者によってなされた発明を実施例に基づき具体的に説明したが,この発明は,上記実施例に限定されるものではなく,その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば,図1において,画像メモリVRAMに設けられる電源電圧供給端子及び接地電位供給端子の数は,任意に設定できる。また,電源電圧供給端子VCC1?VCC6にはそれぞれ異なる電位の電源電圧を供給できるし,その極性も任意である。電源電圧供給端子VCC1?VCC6ならびに接地電位供給端子VSS1?VSS7は,その一部を部分的に共通結合することも可能である。図2において,拡散層や静電保護素子結合配線ESBの形状及び配置位置は,種々の実施形態を採りうるし,画像メモリVRAMは,LOCパッケージ形態を採ることを必須条件ともしない。図3において,静電保護素子は,例えば拡散層L62及びL64の下層に予め形成されるN型の埋込層を含むことができる。また,ボンディングパッド及び静電保護素子結合配線ESBの材質は,アルミニウム配線層以外の金属配線層を用いることができる。図5において,静電保護素子結合配線ESBは,抵抗R1を介して他の電源電圧供給端子又は接地電位供給端子に結合することができる。」 (1-2)引用発明 以上によれば,引用例1には次の発明(以下「引用発明」という。)が記載されているものと認められる。 「画像メモリVRAMの静電保護回路は,寄生ダイオードからなり所定のブレークダウン電圧を有する静電保護素子DS1?DS13を含み,これらの静電保護素子の一方は,対応する電源電圧供給端子VCC1?VCC6ならびに接地電位供給端子VSS1?VSS7にそれぞれ結合され,その他方は,静電保護素子結合配線ESBを介して共通結合されることにより,電源電圧供給端子VCC1?VCC6ならびに接地電位供給端子VSS1?VSS7は,静電保護素子DS1?DS13のうちの対応する2個と静電保護素子結合配線ESBとを介してすべての組み合わせで結合され, 静電保護素子結合配線ESBは,抵抗R1を介して接地電位供給端子VSS6に結合された, 電源ノイズの影響を抑制できる半導体装置。」 6 本願補正発明と引用発明の一致点及び相違点 (1)本願補正発明と引用発明の対比 ア 引用発明の「電源電圧供給端子VCC1?VCC6」及び「電源ノイズ」は,それぞれ本願補正発明の「外部端子」及び「ノイズ電流」に相当する。 イ 引用発明の「接地電位供給端子VSS6」は,本願補正発明の「グランド(GND)」に相当する。 ウ 引用発明において,静電保護素子結合配線ESBは,抵抗R1を介してグランドに相当する接地電位供給端子VSS6に結合されている。また,静電保護素子DS1?DS12の一方は,対応する電源電圧供給端子VCC1?VCC6を含む各外部端子にそれぞれ結合され,その他方は,静電保護素子結合配線ESBを介して共通結合されている。そうすると,電源電圧供給端子VCC1?VCC6を含む各外部端子は,静電保護素子DS1?DS12により静電保護素子結合配線ESBに接続され,さらに,静電保護素子結合配線ESBは抵抗R1により接地電位供給端子VSS6に接続されている。 したがって,引用発明においては,外部端子とグランドとの間に,静電保護素子DS1?DS12のうちの一つと抵抗R1が,静電保護素子結合配線ESBを介して直列接続される一つの通電経路を構成しているということができ,引用発明に係る半導体装置においては,そのような通電経路が構成されるように静電保護素子DS1?DS12と抵抗R1が配置されていることは明らかである。 ウ 引用発明における「寄生ダイオードからなり所定のブレークダウン電圧を有する静電保護素子DS1?DS13」と,本願補正発明の「ツェナ-ダイオード」とは,「ダイオード」である点で共通する。 (2)一致点と相違点 以上より,本願補正発明と引用発明の一致点,相違点は次のとおりである。 〔一致点〕 「一つの外部端子とグランド(GND)との間で一つの通電経路が構成されるようにして,当該通電経路は直列接続されたダイオードと抵抗が配置されてなる半導体装置。」 〔相違点1〕 本願補正発明では,「通電経路」が「ノイズ電流をグランド(GND)に逃がすため」であるのに対し,引用発明ではこの点が明らかでない点。 〔相違点2〕 本願補正発明では,「ツェナーダイオード」を備えるのに対し,引用発明では,ダイオードを備えるものの「ツェナーダイオード」とまでは特定されていない点。 7 判断 (1)相違点についての検討 ア 相違点1について 引用発明において,抵抗R1は接地電位供給端子VSS6に接続されている。また,電源電圧供給端子VCC1?VCC6は,静電保護素子DS1?DS13のうちの対応する2個と静電保護素子結合配線ESBとを介して結合され,各電源電圧供給端子及び接地電位供給端子間には,対応する静電保護素子DS1?DS13のブレークダウン電圧の約2倍に相当する所定の静電破壊耐圧が確保されるものとなる(引用例の段落【0024】)ことから,電源ノイズにより静電保護素子DS1?DS13がブレークダウンしたときには,静電保護素子結合配線ESBは,静電保護素子DS1?DS13のブレークダウン電圧に相当する電圧となることは明らかである。そして,当該静電保護素子結合配線ESBにかかる電圧は抵抗R1にも印加されて抵抗R1に電流が流れ,この電源ノイズによる電流は抵抗R1を通って接地電位供給端子VSS6,すなわちグランドに逃げることとなるといえる。 よって,引用発明における,電源電圧供給端子(すなわち外部端子)から,静電保護素子,静電保護素子結合配線ESBを介して抵抗R1,接地電位供給端子VSS6に接続する通電経路は,静電保護素子のブレークダウン時においてノイズ電流をグランドに逃がすものといえるから,相違点1は実質的な差異ではない。 請求人は,審判請求の理由中で「より具体的は,引用文献1では電源電圧供給端子VCC6と接地電位供給端子VSS6との間にはVCC端子側ツェナーダイオードDS12-静電保護素子結合配線ESB-VSS端子側ツェナーダイオードDS13からなる第1経路とVCC端子側ツェナーダイオードDS12-静電保護素子結合配線ESB-抵抗R1からなる第2経路の2つの経路が構成されますが,実際には第2経路はノイズ電流を逃がす経路としての機能は期待できません。これは,電源電圧供給端子VCC6に外来ノイズが印加されると静電保護素子DS12,DS13はブレークダウンした状態となって抵抗R1より非常に小さな抵抗値となるため,ノイズ電流は静電保護素子DS12,DS13を通る通電経路(第1経路)を流れることになるからです。このように,引用文献1の図5に示す回路は,外来ノイズに対して抵抗R1のない従来と同様の保護回路機能しか有しておらず,引用文献1の図5における抵抗R1は,本願発明のような抵抗による外来ノイズ電圧の分圧効果を奏することはできません。 なお,審査官殿は,上述の如く拒絶査定の備考欄において『出願人は意見書において,本発明は1つの通電経路を持っているのに対して引用文献1に記載の発明は2つの通電経路を持っている点で相違することを主張(主張1)しているが,本願の図1に示された発明において,外部端子ｔ2は,ツェナーダイオードZ2と抵抗Raを介してグランドに至る通電経路の他に,出力回路を介してグランドに至る通電経路を有しており,上記主張1は採用できない。』と述べられていますが,本願出願人としましては経路が一つか二つかで相違点を主張しようと考えているわけではありません。本願出願人は,本願発明の技術的特徴は『外部端子に印加された外来ノイズをGNDに逃がすための通電経路がその外部端子とGNDとの間に直列接続されたツェナーダイオードと抵抗によって構成されている』点にあると考えており,仮に本願図1の出力回路を介してグランドに至る図示しない経路があったとしても,それは外部端子に印加された外来ノイズをGNDに逃がすための通電経路として実質的に機能するものではなく,また引用文献1においても仮に抵抗を介する経路があったとしても外部端子に印加された外来ノイズをGNDに逃がすための通電経路として実質的に機能するものでないので本願発明の技術的特徴には当たらず,よって本願発明の作用効果は奏されず,また本願発明の構成も何ら示唆され得ないと思料しています。」と主張している。 しかしながら,本願補正発明においては,抵抗に関して具体的な抵抗値の記載はなく,ツェナーダイオードと抵抗が直列接続されて配置されている点,及びノイズ電流をグランドに逃がす点を有するのみである。一方,引用発明もダイオードと抵抗が直列接続されており,また,ノイズ電流をグランドに逃がすための通電経路を備えるといえるので,請求人の上記主張は認められない。 イ 相違点2について 引用発明においては,「寄生ダイオードからな」「る静電保護素子」が「所定のブレークダウン電圧を有す」ることから「寄生ダイオード」が所定のブレークダウン電圧(段落【0023】)を有し,そのブレークダウン特性を用いて回路を保護していることは明らかである。一方,ツェナーダイオードを保護回路に用いることは,例えば以下の周知例にも示されているように,従来より周知の技術である。 周知例1: 特開平6-120412号公報 本願の出願日前に日本国内で頒布された刊行物である特開平6-120412号公報には,図1,2,6及び7とともに以下の記載がある。 ・「【0015】次に、回路構成を図1および図2に基づいて説明する。N型基板1をコレクタ、Pウエル領域48をベース、N+型領域42をエミッタとするNPN型バイポーラ・トランジスタ50が形成されている。そして該NPN型トランジスタ50のベース・コレクタ間には、N+型領域40とP*型領域41から成るツェナ・ダイオード52が接続されている。またN型基板1をコレクタ、Pウエル領域49をベース、N+型領域46をエミッタとするNPN型バイポーラ・トランジスタ51が形成されている。そして該NPN型トランジスタ51のベース・コレクタ間には、N+型領域44とP*型領域45から成るツェナ・ダイオード53が接続されている。」 ・「【0026】次に、図6は、本発明の第3の実施例の断面図であり、図7はその等価回路図である。まず、図6に基づいて構成を説明する。前記第1の実施例(図1)において、N型基板1にN+型領域200を形成して、VDD端子に接続する。かつN+型領域40および44はVDD端子に接続しない。その他の構成は第1の実施例と同じである。また、等価回路は図7に示すように、ダイオード52のカソードとVDD端子間には、N型基板1内の寄生抵抗201が接続される。ダイオード53のカソードとVDD端子間にも、N型基板1内の寄生抵抗202が接続される。」 ここで,図7を参照すると,VDD端子とVSS端子の間にツェナーダイオード153と抵抗106が直列に接続されていることが見て取れる。なお,図7に示される等価回路において,ダイオード53がツェナーダイオードであることは,上記段落【0015】の記載及び図2及び図7のダイオード53の回路素子記号から見て明らかである。 そうすると,上述のとおり,ツェナーダイオードのブレークダウン特性により保護回路に用いることは周知技術であるから,引用発明に係るダイオードを周知のツェナーダイオードに置換することは当業者が適宜になし得たことである。 (2)小括 以上のとおりであるから,本願補正発明は,引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであり,特許法第29条第2項の規定により,特許出願の際独立して特許を受けることができないものである。 8 したがって,本件補正は,平成18年法律第55号改正附則3条1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項に適合しないので,特許法第159条第1項において読み替えて準用する特許法第53条第1項の規定により却下すべきものである。 第3 本願発明 1 以上のとおり本件補正は却下されたので,本願請求項1に係る発明(以下「本願発明」という。)は,平成21年12月22日に提出された手続補正書により補正された明細書及び図面の記載から見て,その特許請求の範囲の請求項1に記載された次のとおりのものである。 「 【請求項1】 一つの外部端子とグランド(GND)との間で一つの通電経路が構成されるようにして,直列接続されたツェナーダイオードと抵抗が配置されてなることを特徴とする半導体装置。」 2 本願発明の容易想到性について 前記第2,「3 補正の目的についての検討」で検討したように,本件補正後の請求項1の内容は,本件補正前の請求項1の記載事項を限定的に減縮したものである。 そうすると本願発明の構成要素をすべて含み,これをより限定した本願補正発明が,前記第2 4?7で述べたとおり,引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから,本願発明も同様の理由により,当業者が容易に発明をすることができたものであり,特許法第29条第2項の規定により特許を受けることができない。 第4 結言 以上のとおり,本願発明は特許法第29条第2項の規定により特許を受けることができないから,他の請求項に係る発明ついて検討するまでもなく,本願は拒絶をすべきものである。 よって,結論のとおり審決する。 |
| 審理終結日 | 2012-03-21 |
| 結審通知日 | 2012-03-27 |
| 審決日 | 2012-04-09 |
| 出願番号 | 特願2004-267207(P2004-267207) |
| 審決分類 |
P
1
8・
121-
Z
(H01L)
|
| 最終処分 | 不成立 |
| 前審関与審査官 | 棚田 一也 |
| 特許庁審判長 |
齋藤 恭一 |
| 特許庁審判官 |
近藤 幸浩 小川 将之 |
| 発明の名称 | 半導体装置 |
| 代理人 | 加藤 大登 |
| 代理人 | 井口 亮祉 |
| 代理人 | 碓氷 裕彦 |
| 代理人 | 伊藤 高順 |