• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H01L
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L
管理番号 1264715
審判番号 不服2010-21999  
総通号数 156 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-12-28 
種別 拒絶査定不服の審決 
審判請求日 2010-09-30 
確定日 2012-10-10 
事件の表示 特願2008-260280「相互接続構造体およびその形成方法(エレクトロマイグレーション耐性強化のための相互接続構造体)」拒絶査定不服審判事件〔平成21年12月24日出願公開,特開2009-302501〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,平成20年10月7日(パリ条約による優先権主張2008年6月16日,米国)の出願であって,平成22年2月18日付けで拒絶の理由が通知され,同年4月30日に意見書と手続補正書が提出されたが,同年6月24日付けで拒絶査定されたものである。その後,同年9月30日に前記拒絶査定に対する不服審判が請求されると共に手続補正がなされ,平成23年12月2日付けで審尋がおこなわれ,平成24年3月5日に回答書が提出されたものである。

第2 平成22年9月30日付けの手続補正についての却下の決定

[補正の却下の決定の結論]
平成22年9月30日に提出された手続補正書でした補正を却下する。

[理 由]
1 本件手続補正の内容
平成22年9月30日に提出された手続補正書でした補正(以下「本件補正」という。)は,特許請求の範囲についてする補正を含むものであって,その特許請求の範囲についてする補正は,補正前に,
「【請求項1】
内部に埋設された少なくとも1つの導電性構造部を有する第1誘電体材料を含む第1相互接続レベルであって,前記少なくとも1つの導電性構造部は内部に配置されたビア・ガウジング構造部を有する,第1相互接続レベルと,
前記少なくとも1つの導電性構造部のビア開口の部分を除く上部に配置された,パターン付けされた金属キャッピング層と,
前記パターン付けされた金属キャッピング層及び前記第1誘電体材料の部分の上に配置されたパターン付けされた誘電体キャッピング層と,
下層の導電性充填ビアの上に配置され,かつ接続された少なくとも1つの導電性充填ラインを有する第2誘電体材料を含む上層の相互接続レベルと
を備え,
前記パターン付けされた誘電体キャッピング層の近傍に配置された前記導電性充填ビアの下部分は,前記第2誘電体材料のパターン付けされた表面から外側に,拡散障壁,マルチ材料層及び金属含有層を含む多層ライナを有し,
前記マルチ材料層は,前記パターン付けされた誘電体キャッピング層からの残留物からなる第1材料層と,前記パターン付けされた金属キャッピング層からの残留物からなり,前記第1材料層上に堆積された第2材料層とを含む,
相互接続構造体。
【請求項2】
前記第1及び第2誘電体材料は,4.0又はそれ以下の誘電率を有する同じ又は異なる低k誘電体を含む,請求項1に記載の相互接続構造体。
【請求項3】
前記第1及び第2誘電体材料は,2.8又はそれ以下の誘電率を有する同じ又は異なる多孔質低k誘電体を含む,請求項1に記載の相互接続構造体。
【請求項4】
前記第1及び第2誘電体材料は,同じ又は異なるものであり,SiO_(2),シルセスキオキサン,Si,C,O及びH原子を含むCドープ酸化物,並びに,熱硬化性ポリアリーレンエーテルのうちの少なくとも1つを含む,請求項1に記載の相互接続構造体。
【請求項5】
前記パターン付けされた誘電体キャッピング層は,SiC,Si_(4)NH_(3),SiO_(2),炭素ドープ酸化物,並びに,窒素及び水素ドープ炭化シリコンSiC(N,H)のうちの1つを含む,請求項1に記載の相互接続構造体。
【請求項6】
前記パターン付けされた金属キャッピング層は,純粋状態のCｏ,Iｒ及びRｕ,又は,それらとW,B,P,Mｏ及びReのうちの少なくとも1つとの合金,のうちの1つを含む,請求項1に記載の相互接続構造体。
【請求項7】
前記パターン付けされた金属キャッピング層はCｏ含有物である,請求項6に記載の相互接続構造体。
【請求項8】
前記導電性充填ライン,前記導電性充填ビア及び前記ビア・ガウジング構造部は,同じ相互接続導電性材料で充填される,請求項1に記載の相互接続構造体。
【請求項9】
前記相互接続導電性材料はCｕ又はCｕ含有合金からなる,請求項8に記載の相互接続構造体。
【請求項10】
前記第1材料層はシリコン及び窒素原子を含む,請求項1に記載の相互接続構造体。
【請求項11】
前記第2材料層はCｏ,Iｒ及びRｕのうちの1つの原子を含む,請求項1に記載の相互接続構造体。
【請求項12】
前記金属含有ハード・マスクはRｕ,Ta及びTiのうちの1つを含む,請求項1に記載の相互接続構造体。
【請求項13】
相互接続構造体の形成方法であって,
内部に埋設された少なくとも1つの導電性構造部を有する第1誘電体材料と,前記少なくとも1つの導電性構造部のビア開口の部分を除く上部に配置された金属キャッピング層と,前記金属キャッピング層及び前記第1誘電体材料の部分の表面上に配置された誘電体キャッピング層と,
前記誘電体キャッピング層の表面上に配置された第2誘電体材料と,前記誘電体キャッピング層の上に配置された金属含有層とを含む構造体を準備するステップと,
前記金属含有層及び前記第2誘電体材料を貫通して前記誘電体キャッピング層の表面上で停止する少なくとも1つのビア開口を形成するステップと,
前記少なくとも1つのビア開口の内部で,かつ前記第2誘電体材料の側壁上及び前記誘電体キャッピング層の露出された面上,に配置された拡散障壁を形成するステップと,
前記拡散障壁,前記誘電体キャッピング層及び前記金属キャッピング層の部分を除去することによって,前記第1誘電体材料内に埋設された前記少なくとも1つの導電性構造部の中にビア・ガウジング構造部を形成するステップであって,該ステップ中に前記少なくとも1つのビア開口の底部に,前記誘電体キャッピング層からの残留物からなる第1材料層と,前記金属キャッピング層からの残留物からなり,前記第1材料層上に堆積された第2材料層とを含むマルチ材料層が形成される,ステップと,
前記少なくとも1つのビア開口内に金属含有層を形成するステップと,
前記少なくとも1つのビア開口の上に配置され,かつそれに接触する少なくとも1つのライン開口を形成するステップと,
前記少なくとも1つのライン開口及び前記少なくとも1つのビア開口の内部に別の拡散障壁を形成するステップと,
前記ビア・ガウジング構造部,前記少なくとも1つのビア開口及び前記少なくとも1つのライン開口の内部に,前記第2誘電体材料の上面と同一平面となる上面を有する相互接続導電性材料を形成するステップと,
を含む方法。
【請求項14】
前記少なくとも1つのビア・ガウジング構造部は,気体スパッタリング・プロセスによって形成される,請求項13に記載の方法。
【請求項15】
前記気体スパッタリング・プロセスは,Aｒ,He,Xe,N_(2),H_(2),NH_(3)及びN_(2)H_(2)のうちの1つを含む,請求項14に記載の方法。
【請求項16】
前記金属含有層は,Rｕ,Ta,W及びTiのうちの1つを含む,請求項13に記載の方法。
【請求項17】
前記少なくとも1つのビア開口を形成した後,前記第2誘電体材料の側壁が損傷され,前記損傷側壁は,希釈フッ化水素酸の使用を含むクリーニング・ステップによって除去される,請求項13に記載の方法。
【請求項18】
前記少なくとも1つのライン開口を形成した後,前記第2誘電体材料の側壁が損傷され,前記損傷側壁は,希釈フッ化水素酸の使用を含むクリーニング・ステップによって除去される,請求項13に記載の方法。
【請求項19】
前記第1材料層はシリコン及び窒素原子を含む,請求項13に記載の方法。
【請求項20】
前記第2材料層はCｏ,Iｒ及びRｕのうちの1つの原子を含む,請求項13に記載の方法。」
とあったものを,補正後に,
「【請求項1】
内部に埋設された少なくとも1つの導電性構造部を有する第1誘電体材料を含む第1相互接続レベルであって,前記少なくとも1つの導電性構造部は内部に配置されたビア・ガウジング構造部を有する,第1相互接続レベルと,
前記少なくとも1つの導電性構造部のビア開口の部分を除く上部に配置された,パターン付けされた金属キャッピング層と,
前記パターン付けされた金属キャッピング層及び前記第1誘電体材料の部分の上に配置されたパターン付けされた誘電体キャッピング層と,
下層の導電性充填ビアの上に配置され,かつ接続された少なくとも1つの導電性充填ラインを有する第2誘電体材料及び前記第2誘電体材料の上面に配置された酸化シリコンまたは窒化シリコンからなるハード・マスクを含む上層の相互接続レベルと
を備え,
前記パターン付けされた誘電体キャッピング層の近傍に配置された前記導電性充填ビアの下部分は,前記第2誘電体材料のパターン付けされた表面から外側に,拡散障壁,マルチ材料層及び金属含有層を含む多層ライナを有し,
前記マルチ材料層は,前記パターン付けされた誘電体キャッピング層からの残留物からなる誘電体である第1材料層と,前記パターン付けされた金属キャッピング層からの残留物からなり,前記第1材料層上に堆積された金属を含有する第2材料層とを含む,
相互接続構造体。
【請求項2】
前記第1及び第2誘電体材料は,4.0又はそれ以下の誘電率を有する同じ又は異なる低k誘電体を含む,請求項1に記載の相互接続構造体。
【請求項3】
前記第1及び第2誘電体材料は,2.8又はそれ以下の誘電率を有する同じ又は異なる多孔質低k誘電体を含む,請求項1に記載の相互接続構造体。
【請求項4】
前記第1及び第2誘電体材料は,同じ又は異なるものであり,SiO_(2),シルセスキオキサン,Si,C,O及びH原子を含むCドープ酸化物,並びに,熱硬化性ポリアリーレンエーテルのうちの少なくとも1つを含む,請求項1に記載の相互接続構造体。
【請求項5】
前記パターン付けされた誘電体キャッピング層は,SiC,Si_(4)NH_(3),SiO_(2),炭素ドープ酸化物,並びに,窒素及び水素ドープ炭化シリコンSiC(N,H)のうちの1つを含む,請求項1に記載の相互接続構造体。
【請求項6】
前記パターン付けされた金属キャッピング層は,純粋状態のCｏ,Iｒ及びRｕ,又は,それらとW,B,P,Mｏ及びReのうちの少なくとも1つとの合金,のうちの1つを含む,請求項1に記載の相互接続構造体。
【請求項7】
前記パターン付けされた金属キャッピング層はCｏ含有物である,請求項6に記載の相互接続構造体。
【請求項8】
前記導電性充填ライン,前記導電性充填ビア及び前記ビア・ガウジング構造部は,同じ相互接続導電性材料で充填される,請求項1に記載の相互接続構造体。
【請求項9】
前記相互接続導電性材料はCｕ又はCｕ含有合金からなる,請求項8に記載の相互接続構造体。
【請求項10】
前記第1材料層はシリコン及び窒素原子を含む,請求項1に記載の相互接続構造体。
【請求項11】
前記第2材料層はCｏ,Iｒ及びRｕのうちの1つの原子を含む,請求項1に記載の相互接続構造体。
【請求項12】
前記金属含有ハード・マスクはRｕ,Ta及びTiのうちの1つを含む,請求項1に記載の相互接続構造体。
【請求項13】
相互接続構造体の形成方法であって,
内部に埋設された少なくとも1つの導電性構造部を有する第1誘電体材料と,前記少なくとも1つの導電性構造部のビア開口の部分を除く上部に配置された金属キャッピング層と,前記金属キャッピング層及び前記第1誘電体材料の部分の表面上に配置された誘電体キャッピング層と,
前記誘電体キャッピング層の表面上に配置された第2誘電体材料と,前記第2誘電体材料の上面に配置された酸化シリコンまたは窒化シリコンからなるハード・マスクとを含む構造体を準備するステップと,
前記ハード・マスク及び前記第2誘電体材料を貫通して前記誘電体キャッピング層の表面上で停止する少なくとも1つのビア開口を形成するステップと,
前記少なくとも1つのビア開口の内部で,かつ前記第2誘電体材料の側壁上及び前記誘電体キャッピング層の露出された面上,に配置された拡散障壁を形成するステップと,
前記拡散障壁,前記誘電体キャッピング層及び前記金属キャッピング層の部分を除去することによって,前記第1誘電体材料内に埋設された前記少なくとも1つの導電性構造部の中にビア・ガウジング構造部を形成するステップであって,該ステップ中に前記少なくとも1つのビア開口の底部に,前記誘電体キャッピング層からの残留物からなる誘電体である第1材料層と,前記金属キャッピング層からの残留物である前記第1材料層上に堆積された金属からなる第2材料層とを含むマルチ材料層が形成される,ステップと,
前記少なくとも1つのビア開口内に金属含有層を形成するステップと,
前記少なくとも1つのビア開口の上に配置され,かつそれに接触する少なくとも1つのライン開口を形成するステップと,
前記少なくとも1つのライン開口及び前記少なくとも1つのビア開口の内部に別の拡散障壁を形成するステップと,
前記ビア・ガウジング構造部,前記少なくとも1つのビア開口及び前記少なくとも1つのライン開口の内部に,前記第2誘電体材料の上面と同一平面となる上面を有する相互接続導電性材料を形成するステップと,
を含む方法。
【請求項14】
前記少なくとも1つのビア・ガウジング構造部は,気体スパッタリング・プロセスによって形成される,請求項13に記載の方法。
【請求項15】
前記気体スパッタリング・プロセスは,Aｒ,He,Xe,N_(2),H_(2),NH_(3)及びN_(2)H_(2)のうちの1つを含む,請求項14に記載の方法。
【請求項16】
前記金属含有層は,Rｕ,Ta,W及びTiのうちの1つを含む,請求項13に記載の方法。
【請求項17】
前記少なくとも1つのビア開口を形成した後,前記第2誘電体材料の側壁が損傷され,前記損傷側壁は,希釈フッ化水素酸の使用を含むクリーニング・ステップによって除去される,請求項13に記載の方法。
【請求項18】
前記少なくとも1つのライン開口を形成した後,前記第2誘電体材料の側壁が損傷され,前記損傷側壁は,希釈フッ化水素酸の使用を含むクリーニング・ステップによって除去される,請求項13に記載の方法。
【請求項19】
前記第1材料層はシリコン及び窒素原子を含む,請求項13に記載の方法。
【請求項20】
前記第2材料層はCｏ,Iｒ及びRｕのうちの1つの原子を含む,請求項13に記載の方法。」
とするものである。

2 補正目的の適否及び新規事項の追加の有無について
上記補正の内,請求項1についてする補正は,補正前の請求項1における「下層の導電性充填ビアの上に配置され,かつ接続された少なくとも1つの導電性充填ラインを有する第2誘電体材料を含む上層の相互接続レベル」を補正後に「下層の導電性充填ビアの上に配置され,かつ接続された少なくとも1つの導電性充填ラインを有する第2誘電体材料及び前記第2誘電体材料の上面に配置された酸化シリコンまたは窒化シリコンからなるハード・マスクを含む上層の相互接続レベル」と補正するとともに,補正前の請求項1の「パターン付けされた誘電体キャッピング層からの残留物からなる第1材料層」及び「パターン付けされた金属キャッピング層からの残留物からなり,前記第1材料層上に堆積された第2材料層」を,補正後に「パターン付けされた誘電体キャッピング層からの残留物からなる誘電体である第1材料層」及び「パターン付けされた金属キャッピング層からの残留物からなり,前記第1材料層上に堆積された金属を含有する第2材料層」とすることで,補正前の請求項1の「上層の相互接続レベル」が「第2誘電体材料の上面に配置された酸化シリコンまたは窒化シリコンからなるハード・マスク」を含むものであり,また,補正前の請求項1の「第1材料層」,及び「第2材料層」が,それぞれ,「誘電体である」及び「金属を含有する」ことを具体的に限定するものであるから,上記補正は,特許法第17条の2第5項第2号に掲げる,特許請求の範囲の減縮を目的とした補正といえる。
また,前記補正は,本願の願書に最初に添付した明細書,特許請求の範囲,又は図面(以下「当初明細書等」という。)のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものと認められるから,前記補正は,当初明細書等に記載した事項の範囲内においてしたものであり,特許法第17条の2第3項に規定する要件を満たすといえる。

3 独立特許要件について
上記のとおり,請求項1についてした補正は,特許請求の範囲の減縮を目的としたものであるから,この補正後の請求項1に係る発明(以下「本願補正発明1」という。)が,特許出願の際独立して特許を受けることができるものであるか否かについて更に検討する。

(1)引用例とその記載事項,及び,引用発明
原査定の拒絶の理由に引用され,本願の優先権主張日前に頒布された刊行物である下記の引用例1-2には,次の事項が記載されている。(なお,下線は,当合議体において付したものである。以下同じ。)

ア 引用例1:特開2008-60243号公報
(1a)「【請求項1】
ダマシン構造からなる多層配線を有する半導体装置の製造方法であって,
第1の層間絶縁膜に下層配線を形成する工程と,
前記下層配線上に導電性バリア膜を選択的に形成する工程と,
前記第1の層間絶縁膜および導電性バリア膜を覆う第2の層間絶縁膜を形成する工程と,
少なくとも前記第2の層間絶縁膜および導電性バリア膜に,前記下層配線に達するビア孔を開口する工程とを有し,
前記ビア孔を開口する工程は,前記導電性バリアと前記下層配線との間に形成される反応層を除去する工程を含むことを特徴とする半導体装置の製造方法。
【請求項2】
前記第2の層間絶縁膜にビア孔を開口する工程よりも後であって少なくとも前記導電性バリア膜にビア孔を開口する前に,
前記第2の層間絶縁膜のビア孔を被覆するように全面にバリアメタル膜を形成する工程と,
前記ビア孔底部のバリアメタル膜を除去する工程とをさらに含むことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記下層配線が銅,アルミニウム,銀またはこれらの合金を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
【請求項4】
前記導電性バリア膜がCｏWP,またはCｏWBであることを特徴とする請求項1または2に記載の半導体装置の製造方法。」(【特許請求の範囲】)

(1b)「【請求項8】
第1の層間絶縁膜の凹部を埋め込むように形成された下層配線と,
前記下層配線上に選択的に形成された導電性バリア膜と,
前記第1の層間絶縁膜および前記導電性バリア膜上に形成された第2の層間絶縁膜と,
少なくとも前記第2の層間絶縁膜中に形成され前記下層配線に至るビアとを有し,
前記ビアの下面と前記下層配線とが接合している界面に前記導電性バリア膜,および前記導電性バリア膜と前記下層配線との間に形成される反応層が存在しないことを特徴とする半導体装置。
【請求項9】
前記ビアの下面が前記下層配線の上面よりも低い位置にあることを特徴とする請求項8に記載の半導体装置。」(【特許請求の範囲】)

(1c)「【技術分野】
本発明は半導体装置およびその製造方法に関わり,特にダマシン構造からなる多層配線および導電性バリア膜を有する半導体装置およびその製造方法に関する。
【背景技術】
Cｕ配線を有する半導体装置においては,エレクトロマイグレーション耐性の向上技術として,例えば特許文献1に記載されているように,コバルトタングステンリン(CｏWP)等の導電性バリア膜をCｕ配線上に形成する技術が知られている。」(【0001】-【0002】)

(1d)「(第1の実施の形態)
図1は,本発明の第1の実施の形態に係る半導体装置の構造を示す断面図である。
図1に示すように,トランジスタ等の素子が形成された半導体基板(不図示)上には下層配線12を有する第1の層間絶縁膜11が形成されている。下層配線は第1のバリアメタル膜12a,第1のCｕ膜12bからなる。下層配線12上にはCｏWP等の導電性バリア膜13が形成されている。また,導電性バリア膜13と下層配線12との間には,主としてCｏWP中のCｏと下層配線を構成するCｕとからなる反応層(Cｏ-Cｕ合金)が形成されている。さらに,CｏWP層を含む第1の層間絶縁膜上には,例えばSiCN等の拡散防止膜15が形成されている。後述するように,拡散防止膜15の形成は省略することも可能である。
拡散防止膜15上には,第2の層間絶縁膜16が形成されている。第2の層間絶縁膜の下部および導電性バリア膜13には,下層配線12に接続されるビア17が形成されていると共に,第2の層間絶縁膜の上部には,ビア17と連通する上層配線18が形成されている。ビア17および上層配線18は,第3のバリアメタル膜18a,第2のCｕ膜18bからなる。
本実施形態に係る半導体装置の特徴は,ビア17の下面と下層配線12とが接合する界面において,CｏWP層等の導電性バリア膜13と下層配線12との間で形成される反応層14が存在しないことにある。すなわち,図1に示すように,ビア17の底部を除く下層配線12上にはCｏWP層13および反応層14が形成されているが,ビア17の下面と下層配線12とが接合する界面には反応層14は存在していない。また,反応層14が除去されているため,ビア17の下面は下層配線12の上面よりも低い位置に形成されている。このことから,従来のような,ビア17と下層配線12との間に高抵抗な反応層14が直列的に挿入されることによる,ビア抵抗の増加を顕著に防止することができる。よって,従来よりもビア抵抗が十分に低い半導体装置を得ることができる。
図2?図5は,本発明の実施形態に係る半導体装置の製造方法を示す工程断面図である。
まず,トランジスタ等の素子が形成された半導体基板(不図示)上に,第1の層間絶縁膜11を形成した後,例えばSiO_(2)よりなるハードマスク膜(不図示)を積層する。続いて,既知のダマシン配線技術により,例えばTa/TaN積層膜からなる第1のバリアメタル膜12aおよび第1のCｕ膜12bからなる下層配線12を形成する。なお,ハードマスク膜はCMP時に除去されている。
次に,図2(a)に示すように,メッキ法により,導電性のバリア膜であるCｏWP層13を下層配線12の上に選択的に形成する。
続いて,例えばCVD法によりSiCN膜よりなる拡散防止膜15を形成する。その後,図2(b)に示すように,拡散防止膜15の上に,第2の層間絶縁膜16を形成する。続いて,例えばSiO_(2)よりなるハードマスク膜19を形成する。
第2の層間絶縁膜16の成膜の際には,半導体基板に加わる熱により,図2(b)に示すように,下層配線12とCｏWP層13の間に反応層14が形成される。反応層14としては,主としてCｏWP中のCｏと下層配線中のCｕが反応することにより,Cｏ-Cｕ合金が形成される。また,反応層14は,例えばCｏWP層を15nm堆積すると,5?15nm程度のアモルファス層として形成される。
次に,フォトリソグラフィーにより,ハードマスク膜19上に,ビア孔21を開口するためのレジストパターン(不図示)を形成した後,該レジストパターンをマスクに用いて,ハードマスク膜19および第2の層間絶縁膜16に対してドライエッチングを行なうことにより,ハードマスク膜19および第2の層間絶縁膜16を貫通してSiCN膜15に到達するビア孔21を開口する(図2(c))。
次に,図3(a)に示すように,ビア孔21の形成方法と同様にして,フォトリソグラフィー法及びドライエッチング法を用いて,ハードマスク膜19及び第2の層間絶縁膜16に上層配線溝22を形成する。なお,ビア孔21底部のSiCN膜15は該上層配線溝22を形成する際に,除去される。
次に,図3(b)に示すように,スパッタ法により,Ta/TaN積層膜よりなる第2のバリアメタル膜20aを堆積する。
次に,図4(a)に示すように,例えばアルゴン(Aｒ)ガスを用いたスパッタエッチングにより,ビア孔21底部の第2のバリアメタル膜20a,およびCｏWP層13を除去する。スパッタエッチング条件の一例として,RF出力600W,Aｒガス流量7.0ｓccm,エッチング時間15.0秒で,ビア孔21底部の第2のバリアメタル膜20a,およびCｏWP層13を順次除去することができる。
次に,図4(b)に示すように,下層配線12上に残存するCｏ-Cｕ合金からなる反応層14を除去するために,例えばAｒガスを用いたスパッタエッチングにより,さらにビア孔21底部をエッチングする。ここで,スパッタエッチングの条件は,反応層の厚さ等により適宜制御される。上述のとおり,例えばCｏWP層を15nm堆積すると,反応層は5?15nm程度形成されることになる。一例として,RF出力500W,Aｒガス流量7.0ｓccm,エッチング時間6.0秒という条件を用いることで,該反応層14を完全に除去することができる。ビア孔21底部の断面形状に注目すると,反応層14が完全に除去されているため,ビア孔21下面は下層配線12の上面よりも低い位置に形成される。
なお,通常,ビア底部のエッチングを行うと,下層配線のCｕ等がビア孔や配線溝側壁に再付着し,結果として,隣接配線間の絶縁耐性やTDDB(Time Dependent Dielectric Breakdown)の劣化を引き起こす場合のあることが知られている。特に,本実施の形態においては,CｏWP層13,および反応層14をエッチングにより除去しているため,CｏやCｕ等の飛散が問題となるが,上述のように第2の層間絶縁膜16の側壁は第2のバリアメタル膜20aにより覆われているため,CｏやCｕ等が第2の層間絶縁膜16の側壁に再付着することはない。よって,これらの金属が第2の層間絶縁膜16中に侵入することによる隣接配線間の絶縁耐性やTDDB劣化を防止することができる。
次に,図5(a)に示すように,スパッタ法によりTa/TaN積層膜からなる第3のバリアメタル膜18a,シードCｕ膜(不図示)を形成する。ここで,第3のバリアメタル18aの下には第2のバリアメタルも一部残存する(不図示)。続いて,電解メッキ法により,第2のCｕ膜18bを形成する。」(【0014】-【0029】)

(1e)「また,導電性バリア膜13としてCｏWPを用いた場合について説明したが,他の導電性バリア膜としてCｏWB等を用いても良い。
また,配線(下層配線12,上層配線18)材料としてCｕを用いた場合について説明したが,本実施形態においては,配線材料はこれに限定されるものではなく,銅,アルミニウム,銀またはこれらの合金を用いても良い。
また,上記実施の形態では,バリアメタル膜(第1のバリアメタル12a,第2のバリアメタル20a,第3のバリアメタル18a)としてTa/TaN積層膜を用いた場合について説明したが,本発明の実施においてはこれに限定されるものではなく,Ta膜,TaN膜,WN膜,Ti膜,TiN膜またはこれらの積層膜を用いても良い。
また,第1の層間絶縁膜11および第2の層間絶縁膜16には,配線間の寄生容量を低減するために比誘電率が2.5以下の低誘電率膜を用いることができる。
また,第1の層間絶縁膜11および第2の層間絶縁膜16には,多孔質構造を有する層間絶縁膜を用いることができる。ここで,多孔質構造を有する層間絶縁膜とは,分子構造内にSiO_(2)よりも多くの細孔を有する層間絶縁膜を意味する。
また,上記実施の形態では,拡散防止膜15としてSiCN膜を用いた場合について説明したが,本発明の実施においてはこれに限定されるものではなく,SiC膜,SiOC膜,SiN膜またはこれらの積層膜を用いても良い。さらに,拡散防止膜15の形成自体を省略することも可能である。
また,上記実施の形態では,ハードマスク膜19としてSiO_(2)膜を用いた場合について説明したが,本発明の実施においてはこれに限定されるものではなく,SiO_(2)膜,SiOC膜,SiCN膜,SiC膜,SiN膜,SiON膜またはこれらの積層膜を用いても良い。」(【0033】-【0039】)

(1f)図5は,引用例1に記載された発明の第1の実施形態に係る半導体装置の製造方法を説明するための工程断面図であって,上記摘記(1a)-(1e)の記載を参酌すれば,同図から,
第1の層間絶縁膜(11)の凹部を埋め込むように形成された,Ta/TaN積層膜からなる第1のバリアメタル膜(12a)および第1のCｕ膜(12b)からなる下層配線(12)と,
前記下層配線(12)上に選択的に形成された,CｏWP層である導電性バリア膜(13)と,
前記第1の層間絶縁膜(11)および前記導電性バリア膜(13)上に形成されたSiCN膜よりなる拡散防止膜(15)と,
前記拡散防止膜(15)上に形成された第2の層間絶縁膜(16)と,
前記第2の層間絶縁膜(16)上に形成されたSiO_(2)よりなるハードマスク膜(19)と,
前記第2の層間絶縁膜(16)中に形成され前記下層配線(12)に至る,下面が前記下層配線(12)の上面よりも低い位置にあるビア孔(21)と,
前記ビア孔(21)の上に配置され,かつ接続された,前記第2の層間絶縁膜(16)中に形成された上層配線溝(22)と,
前記ビア孔(21)及び上層配線溝(22)の内面に形成されたTa/TaN積層膜からなる第3のバリアメタル膜(18a)と,
を有する半導体装置における,
下層配線(12)の第1のCｕ膜(12b)と,上層配線溝(22)に充填された第2のCｕ膜(18b)とを接続する構造体の構造を読み取ることができる。

イ 引用発明
引用例1の上記摘記(1a)-(1f)を総合勘案すれば,引用例1には以下の発明(以下「引用発明」という。)が記載されていると認められる。
「第1の層間絶縁膜(11)と,前記第1の層間絶縁膜(11)の凹部を埋め込むように形成された,Ta/TaN積層膜からなる第1のバリアメタル膜(12a)および第1のCｕ膜(12b)からなる下層配線(12)と,前記下層配線(12)上に選択的に形成された,CｏWP層よりなる導電性バリア膜(13)と,
前記第1の層間絶縁膜(11)および前記CｏWP層よりなる導電性バリア膜(13)上に形成されたSiCN膜よりなる拡散防止膜(15)と,
前記SiCN膜よりなる拡散防止膜(15)上に形成された第2の層間絶縁膜(16)と,
前記第2の層間絶縁膜(16)上に形成されたSiO_(2)よりなるハードマスク膜(19)と,
前記第2の層間絶縁膜(16)中に形成され前記下層配線(12)に至る,下面が前記下層配線(12)の上面よりも低い位置にあるビア孔(21)と,
前記ビア孔(21)の上に配置され,かつ接続された,前記第2の層間絶縁膜(16)中に形成された上層配線溝(22)と,
前記ビア孔(21)及び上層配線溝(22)の内面に形成されたTa/TaN積層膜からなる第3のバリアメタル膜(18a)と,
前記第3のバリアメタル(18a)の下に一部残存する,第2のバリアメタル(20a)と,
前記ビア孔(21)及び前記上層配線溝(22)を充填する,電解メッキ法により形成された第2のCｕ膜(18b)と,
を有する半導体装置における,下層配線(12)の第1のCｕ膜(12b)と上層配線溝(22)に充填された第2のCｕ膜(18b)とを接続する構造体であって,
ビア孔底部のCｏWP層(13)及び反応層(14)等をスパッタエッチング除去する際に飛散するCｏやCｕ等が,第2の層間絶縁膜(16)の側壁へ再付着することを,第2の層間絶縁膜(16)の側壁を覆う第2のバリアメタル膜(20a)によって妨げて,これらの金属が第2の層間絶縁膜(16)中に侵入して隣接配線間の絶縁耐性やTDDB(Time Dependent Dielectric Breakdown)劣化を引き起こすことを防止した構造体。」

ウ 引用例2:特表2006-510195号公報
(2a)「【請求項1】
半導体ウェハの相互接続構造上に金属層を堆積させる方法であって,
(a)キャップ層および誘電体層で被覆された金属導体を含む相互接続構造を提供するステップと,
(b)前記誘電体層をパターン形成して,前記金属導体上の前記キャップ層を露出させる開口を形成するステップと,
(c)前記キャップ層をスパッタ・エッチングして前記金属導体を露出させ,前記開口の側壁に少なくとも部分的に前記キャップ層を再堆積させるステップと,
(d)前記開口の壁面に少なくとも1つの層を堆積させ,前記再堆積したキャップ層を被覆するステップとを含む方法。
【請求項2】
ステップ(c)の前に,前記開口の壁面および底部にライナ層を堆積させるステップをさらに含み,ステップ(c)において,前記ライナ層も,キャップ層を露出させるためにスパッタ・エッチングし,前記開口の側壁に少なくとも部分的に再堆積させる,請求項1に記載の方法。
【請求項3】
前記キャップ層が,窒化ケイ素,炭化ケイ素,シリコンオキシカーバイド,水素化炭化ケイ素,二酸化ケイ素,および有機ケイ酸塩ガラスから選択される,請求項1に記載の方法。」(【特許請求の範囲】)

(2b)「本発明は,半導体処理に関し,特に銅メタラジを用いた高度相互接続構造を組み込んだ半導体ウェハの処理に関する。
銅メタラジを用いた高度相互接続構造には,機能的性能に関するいくつかの技術的な問題がある。そのうち最も重要な問題は,熱サイクル中の安定した低コンタクト抵抗,ならびにエレクトロマイグレーションおよびストレス・マイグレーションが生じた状態でも高い信頼性を実現することである。
エレクトロマイグレーションとは,電流が流れるのに応答して銅などの導体中をイオンが移動することであり,これは最終的に導体の開路障害につながる可能性がある。」(【0002】-【0004】)

(2c)「【発明が解決しようとする課題】
既知のエレクトロマイグレーションの問題に対処する様々な従来技術の方法があるが,従来技術では,従来利用されている金属層堆積ステップのエレクトロマイグレーションの問題への関与が正しく認識されていないものと思われる。これらの問題に関する認識不足は,有機誘電膜の利用において特に深刻になっている。したがって,有機誘電体内のトレンチやビア(via)などの相互接続構造とともに観察される側壁およびアンダーカットの形状自体に,金属充填を行う前にトレンチおよびビアを高い完全性でライナおよびシード層で被覆しようとする際の新たな難点がある。有機誘電体膜のもう1つの問題は,例えば銅が不完全な側壁層に浸透して誘電体材料を汚染する,いわゆる時間依存誘電破壊(timedependent dielectric breakdown,TDDB)である。したがって,エレクトロマイグレーションに対する耐性が改善され,ストレス・マイグレーションが減少し,TDDBを回避する金属相互接続,特に銅製相互接続を作製する方法が,依然として必要とされている。」(【0008】)

(2d)「【発明を実施するための最良の形態】
より詳細に図面を参照する。特に図1から図5を参照すると,本発明による方法の第1の実施形態が示してある。最初に図1を参照すると,半導体ウェハ10の2つのレベルが示してある。第1のレベルは,レベル間誘電体(interlevel deelectric,ILD)層12,金属性導線14,およびキャップ層16を含む。分かりやすくするために,その下のシリコンは図示していない。キャップ層16は,半導体ウェハ10の次のレベルの加工中に,酸化,湿気および汚染から金属製導線14を保護する。キャップ層16は,さらに,導線14がILD18中に不要に拡散することを防止する働きもする。次のレベルでは,従来の技術を用いてILD18をキャップ層16上に堆積させてある。
ILD12および18には,任意の誘電体材料を用いることができる。ただし,現在のミクロン以下の高密度集積回路の要件を満たすには,ILD12および18は有機誘電体層であることが好ましく,低k有機誘電体層である,すなわち一般に約3.0以下とされる低い誘電率を有する有機誘電体材料となることがより好ましい。このような低k有機誘電体材料の好ましい一例としては,SiLK(ポリアリーレンエーテル,Dｏｗ Chemical社製)がある。ILD12および18の組成は有機低k誘電体に限定されるわけではなく,ILD12および18は,当業者に有用であるとして知られている任意の低k誘電体で構成することができる。キャップ層16は,窒化ケイ素や炭化ケイ素,シリコンオキシカーバイド,水素化炭化ケイ素,二酸化ケイ素,有機ケイ酸塩ガラス,およびその他の低k誘電体など,任意の適当なキャップ材料で構成することができる。金属製導線14は,銅,タングステンまたはアルミニウムで構成することができる。金属製導線14が第1の金属レベルである場合にはタングステンが好ましく,その後のレベルには銅が好ましい。
次に図2を参照すると,好ましくは従来のリソグラフィ技術およびエッチング技術(例えば反応性イオン・エッチング(RIE))を用いて,ILD18に回路パターン20が形成されている。この回路パターンは,例えば,トレンチ20aやビア20bなど,金属製導線14につながる金属製導電性相互接続を形成する相互接続構造を含む。図示の相互接続構造は,デュアル・ダマシン構造であるが,この特定の構造が本発明で不可欠というわけではない。回路パターンは,作製する多層半導体集積回路の所定の設計要件に応じて,このような半導体ウェハの設計に従来組み込まれる配線(トレンチ構造),ビア(相互接続),その他パッドなどの構造,およびFETなどのデバイスの任意の所望のパターンを含むことができる。超大規模集積(VLSI)技術では,ミクロン以下の寸法のここのフィーチャを有する回路要素を集積し相互接続したパターンを5層または6層(あるいはそれ以上)含むことができる。
また,図2に示すように,回路パターン20は,この時点では露出したキャップ層16を有している。半導体デバイスで銅線を使用する場合には,ILD18の加工中に,この金属線を,酸化,湿気およびその他の環境による汚染から保護しなければならない。このことは,銅線の場合には特に当てはまる。したがって,保護キャップ層16である。キャップ層16は,ILD18のパターン形成を行う間のエッチ・ストップとして使用することもできる。
従来技術の処理方法では,反応性イオン・エッチングまたはそれに類するプロセスによってキャップ層16を除去し,エッチング・チャンバからウェハを取り出して堆積チャンバに移すことになる。この移送プロセスの間に,金属製導線14が大気と接触するので,酸化したり湿気にさらされたりすることになり,また汚染される可能性もある。堆積チャンバに移送した後で,金属性導線を軽くエッチングし,酸化または汚染があればそれを除去することになる。
本発明によれば,スパッタ・エッチングを利用して,金属製導線14の上のキャップ層16を除去する。ここではアルゴンを示すが,これは限定ではなく例示を目的としたものであり,スパッタ・エッチング・プロセスでは,Aｒ,He,Ne,Xe,N_(2),H_(2),NH_(3),N_(2)H_(2)またはそれらの混合物など任意の純粋なガスを使用することができる。必要なら,図3に示すように金属製導線14をエッチ・バックするように,金属製導線14をスパッタ・エッチングすることもできる。金属製導線のエッチ・バックは,任意選択のステップである。発明者等は,キャップ層16をスパッタ・エッチングした場合に,図3に示すように,回路パターン20,特にビア20bの側壁にキャップ層16の一部が再度堆積する(22で示す)ことを発見した。このような再堆積により,回路パターン20,特にビア20bの底部付近にいくらかの余分な材料が生じ(ビア/トレンチの金属が銅である場合には付加的な銅拡散バリヤ材料として特に有用である),後に起こる可能性のあるエレクトロマイグレーションおよびTDDBの問題が軽減される。
スパッタ・エッチングは,真空チャンバ内で電気的にビアスされた2つの電極の間にウェハを保持し,その後真空チャンバにガスを供給して,ウェハ表面のボンバードを行うプラズマを発生させるプロセスである。イオン化した粒子が,ウェハの表面をエッチングする。スパッタ・エッチング中にAｒガスを使用して,発明者等は,アルゴンを用いたスパッタ・エッチングの好ましい動作条件は以下のとおりであることを発見した。すなわち,アルゴンガス流量は20ｓccm,温度は20℃,上部電極のビアスは400KHｚおよび750W,テーブルのビアスは13.56MHｚおよび400W,処理圧力は約0.6mTｏｒｒである。
次に図4を参照すると,ウェハがまだ堆積チャンバ内にある間に,回路開口20内に1つまたは複数のライナ層を堆積させている。好ましくは,TaN,Ta,Ti,Ti(Si)NまたはWからなる第1の層24を従来どおりに(例えば化学蒸着(CVD),プラズマ蒸着(PVD)またはその他のプロセスによって)堆積させ,その後にTaN,Ta,Ti,Ti(Si)N,WまたはCｕからなる第2の層26を従来どおりに堆積させる。金属製導線14は,この時点で密封され,必要なら別のチャンバに移動させることができる。金属製導線14の材料を銅にする場合には,第2の層26の上に銅シード層(図示せず)を堆積させることができる。好ましい実施形態では,第1の層24はTaN,第2の層26はTaであり,その後に銅シード層が続く。
次いで,充填メタラジ28を従来どおりに堆積させ,その後,化学機械研磨などの平坦化プロセスを行って,図5に示す構造を得る。充填メタラジ28が銅である場合には,堆積チャンバからウェハを取り出して,銅である充填メタラジ28を従来どおりにめっきする。充填メタラジ28がWまたはAlである場合には,WまたはAlは,同じ堆積チャンバ内で堆積させることもできる。あるいは,より従来のやり方に従うならば,WまたはAlの充填メタラジ28を取り扱うように特に構成したチャンバに移すことになる。」(【0012】-【0020】)

(2e)「次に図6から図10を参照して,本発明による方法の第2の実施形態について説明する。図6は,各層に使用することができる材料も含めて,前述の図1と同じ図である。同様に,図7は図2と同じであるが,スパッタ・エッチングをまだ行っていない点が異なる。
次に図8を参照すると,TaN,Ta,Ti,Ti(Si)NまたはWからなる第1の金属層24を従来どおりに堆積させてある。ここで,半導体ウェハ10´にスパッタ・エッチングが行われる。動作パラメータは前述したものと同様である。本発明のこの実施形態では,金属層24およびキャップ層16を同時にスパッタ・エッチングして,図9に示す構造を得る。この場合も,必要なら,キャッピング層16を過ぎてもスパッタ・エッチングを継続して,金属製導線14をエッチ・バックすることができる。最初に金属層24が,次いでキャップ層16が,ビア20bの側壁に再度堆積する(30で示す)。金属製導線14もスパッタ・エッチングする場合には,再堆積したキャップ層の上に金属製導線14が再度堆積する(30で示す)。
堆積プロセスの当然の結果として,ILD18上およびトレンチ20a内の第1の金属層24の水平部分は,通常は,ビア20bの底部における第1の金属層24の水平部分よりはるかに厚い。したがって,スパッタ・エッチング後には,多少薄くなってはいるが,ILD18上およびトレンチ20a内の第1の金属層24の水平部分は残る。
その後,図10に示すように,TaN,Ta,Ti,Ti(Si)N,WまたはCｕからなる第2の金属層26を従来どおりに堆積させる。次いで,堆積チャンバからウェハを取り出し,その後充填メタラジ28の堆積,好ましくは銅めっきを行う。充填メタラジ28として銅を使用する場合には,通常は従来の銅シード層を堆積させることになる。次いで,化学機械研磨またはその他の同様のプロセスによって半導体ウェハ10´を平坦化して,図10に示す構造を得る。」(【0021】-【0024】)

(2f)図9は,引用例2に記載された発明の第2の実施形態を説明する,側方から見た半導体ウェハの断面図であって,上記摘記(2a)-(2e)の記載を参酌すれば,同図から,
内部に埋設された少なくとも1つの銅,タングステンまたはアルミニウムで構成される金属製導線(14)を有するレベル間誘電体層(12)を含む第1相互接続レベルであって,前記少なくとも1つの金属製導線(14)は内部に配置されたエッチ・バックされた構造部を有する,第1相互接続レベルと,
前記少なくとも1つの金属製導線(14)の開口の部分を除く上部及び前記レベル間誘電体層(12)の部分の上に配置されたパターン付けされた窒化ケイ素,炭化ケイ素,シリコンオキシカーバイド,水素化炭化ケイ素,二酸化ケイ素,および有機ケイ酸塩ガラスから選択される材料で構成されたキャップ層(16)と,
下層のビア(20b)の上に配置され,かつ接続された少なくとも1つのトレンチ(20a)を有するレベル間誘電体層(18)を含む上層の相互接続レベルと,
を備え,
前記パターン付けされたキャップ層(16)の近傍に配置された前記ビア(20b)の下部分は,前記レベル間誘電体層(18)のパターン付けされた表面から外側に,TaN,Ta,Ti,Ti(Si)NまたはWからなる第1の金属層であるライナ層(24),堆積層(30)及びTaN,Ta,Ti,Ti(Si)N,WまたはCｕからなる第2の金属層(26)を含む多層の堆積層を有し,
前記堆積層(30)は,スパッタ・エッチングの際に生成される,前記ライナ層(24)の再堆積と,前記キャップ層(16)の再堆積と,前記金属製導線(14)の再堆積とを含む相互接続構造体の構造を読み取ることができる。
また,この構造により,エレクトロマイグレーションの問題,及び,ビアに充填された金属である銅が不完全な側壁層に浸透して誘電体材料を汚染する,いわゆる時間依存誘電破壊(timedependent dielectric breakdown,TDDB)に関する問題を軽減できることが開示されている。

(2)対比
ア 引用発明と本願補正発明1とを対比すると,引用発明の「第1の層間絶縁膜(11)」は,本願補正発明1の「第1誘電体材料」に相当するから,引用発明の「第1の層間絶縁膜(11)の凹部を埋め込むように形成された,Ta/TaN積層膜からなる第1のバリアメタル膜(12a)および第1のCｕ膜(12b)からなる下層配線(12)」は,本願補正発明1の「内部に埋設された少なくとも1つの導電性構造部」に相当する。そして,引用発明の「配線」が,半導体装置の各部分品間を相互に電気的に接続するという機能を有することは明らかであるから,引用発明における,前記「下層配線(12)」が位置する「下層配線(12)」と「第1の層間絶縁膜(11)」とを有する階層は,本願補正発明1の「第1相互接続レベル」に相当すると解される。また,引用発明は「第2の層間絶縁膜(16)中に形成され前記下層配線(12)に至る,下面が前記下層配線(12)の上面よりも低い位置にあるビア孔(21)」を有しているから,引用発明の「下層配線(12)」の構造は,本願補正発明1の「導電性構造部は内部に配置されたビア・ガウジング構造部を有する」に相当するといえる。

イ 引用発明の「下層配線(12)上に選択的に形成された,CｏWP層である導電性バリア膜(13)」は,アルゴン(Aｒ)ガスを用いたスパッタエッチングにより,ビア孔(21)底部に対応する領域が「除去」されており,前記「除去」は,本願補正発明1の「パターン付け」に相当するといえるから,引用発明の「下層配線(12)上に選択的に形成された,CｏWP層である導電性バリア膜(13)」は,本願補正発明1の「少なくとも1つの導電性構造部のビア開口の部分を除く上部に配置された,パターン付けされた金属キャッピング層」に相当する。

ウ 引用発明の「第1の層間絶縁膜(11)および前記CｏWP層よりなる導電性バリア膜(13)上に形成されたSiCN膜よりなる拡散防止膜(15)」は,アルゴン(Aｒ)ガスを用いたスパッタエッチングにより,ビア孔(21)底部に対応する領域が「除去」されており,前記「除去」は,本願補正発明1の「パターン付け」に相当するといえるから,引用発明の「第1の層間絶縁膜(11)および前記CｏWP層よりなる導電性バリア膜(13)上に形成されたSiCN膜よりなる拡散防止膜(15)」は,本願補正発明1の「パターン付けされた金属キャッピング層及び前記第1誘電体材料の部分の上に配置されたパターン付けされた誘電体キャッピング層」に相当する。

エ 引用発明の「ビア孔(21)」,「上層配線溝(22)」は,いずれも電解メッキ法により「第2のCｕ膜(18b)」が充填され,かつ接続されるものであるから,本願補正発明1の「導電性充填ビア」,「導電性充填ライン」に相当する。また,引用発明の「第2の層間絶縁膜(16)」,「第2の層間絶縁膜(16)上に形成されたSiO_(2)よりなるハードマスク膜(19)」は,それぞれ,本願補正発明1の「第2誘電体材料」,「第2誘電体材料の上面に配置された酸化シリコンまたは窒化シリコンからなるハード・マスク」に相当する。そして,引用発明の「配線」が,半導体装置の各部分品間を相互に電気的に接続するという機能を有することは明らかであるから,引用発明の「第2のCｕ膜(18b)」によって充填される「上層配線溝(22)」が位置する「上層配線溝(22)」と「第2の層間絶縁膜(16)」と「SiO_(2)よりなるハードマスク膜(19)」とを有する階層は,本願補正発明1の「上層の相互接続レベル」に相当すると解される。

オ 引用発明の「第2のバリアメタル膜(20a)」,「Ta/TaN積層膜よりなる第3のバリアメタル膜(18a)」は,それぞれ,本願補正発明1の「拡散障壁」,「金属含有層」に相当する。また,引用発明は,「ビア孔底部のCｏWP層(13)及び反応層14等をスパッタエッチング除去する際に飛散するCｏやCｕ等が,第2の層間絶縁膜(16)の側壁へ再付着することを,第2の層間絶縁膜(16)の側壁を覆う第2のバリアメタル膜(20a)によって妨げ」る発明であるから,「第2の層間絶縁膜(16)の側壁を覆う第2のバリアメタル膜(20a)」によって,「第2の層間絶縁膜(16)の側壁へ再付着すること」が妨げられた「ビア孔底部のCｏWP層(13)及び反応層14等をスパッタエッチング除去する際に飛散するCｏやCｕ等」は,拡散防止膜(15)近傍の前記「第2のバリアメタル膜(20a)」の側面に再付着して,「CｏWP層(13)」等からの残留物からなるCｏ等の金属を含有する材料層を形成することは明らかである。そして,このCｏ等の金属を含有する材料層は,本願補正発明1の「金属を含有する第2材料層」に相当する。そうすると,引用発明と本願補正発明1は「パターン付けされた誘電体キャッピング層の近傍に配置された導電性充填ビアの下部分は,第2誘電体材料のパターン付けされた表面から外側に,拡散障壁,材料層及び金属含有層を含む多層ライナを有し,前記材料層は,前記パターン付けされた金属キャッピング層からの残留物からなり,堆積された金属を含有する第2材料層を含むものである」点で本願補正発明1と一致するといえる。

カ 引用発明は,「配線」を有する構造体であり,引用発明の「配線」が,半導体装置の各部分品間を相互に電気的に接続するという機能を有することは明らかであるから,前記「配線」を有する引用発明の「構造体」は,本願補正発明1の「相互接続構造体」に相当すると解される。

そうすると,本願補正発明1と,引用発明との一致点と相違点は,次のとおりである。

＜一致点＞
「内部に埋設された少なくとも1つの導電性構造部を有する第1誘電体材料を含む第1相互接続レベルであって,前記少なくとも1つの導電性構造部は内部に配置されたビア・ガウジング構造部を有する,第1相互接続レベルと,
前記少なくとも1つの導電性構造部のビア開口の部分を除く上部に配置された,パターン付けされた金属キャッピング層と,
前記パターン付けされた金属キャッピング層及び前記第1誘電体材料の部分の上に配置されたパターン付けされた誘電体キャッピング層と,
下層の導電性充填ビアの上に配置され,かつ接続された少なくとも1つの導電性充填ラインを有する第2誘電体材料及び前記第2誘電体材料の上面に配置された酸化シリコンまたは窒化シリコンからなるハード・マスクを含む上層の相互接続レベルと
を備え,
前記パターン付けされた誘電体キャッピング層の近傍に配置された前記導電性充填ビアの下部分は,前記第2誘電体材料のパターン付けされた表面から外側に,拡散障壁,材料層及び金属含有層を含む多層ライナを有し,
前記材料層は,前記パターン付けされた金属キャッピング層からの残留物からなり,堆積された金属を含有する第2材料層である,
相互接続構造体。」

＜相違点＞
・相違点1:本願補正発明1は,「材料層」が「マルチ材料層」であって,「パターン付けされた誘電体キャッピング層からの残留物からなる誘電体である第1材料層」を「拡散障壁」と「第2材料層」との間に有するのに対して,引用発明では,本願補正発明1の「誘電体キャッピング層」に相当する部材である「拡散防止膜(15)」の「ビア孔(21)底部」に対応する領域が,第2のバリアメタル膜(20a)を堆積する工程より前の,上層配線溝(22)を形成する工程において既に除去されていることから,「拡散障壁」と「第2材料層」との間に「拡散防止膜(15)からの残留物」からなる「誘電体」である「第1材料層」を有していない点。

(3)相違点についての判断
・相違点1について
ア 引用例2の上記摘記(2a)-(2f)を総合勘案すれば,引用例2には以下の発明(以下「引用発明2」という。)が記載されていると認められる。
「内部に埋設された少なくとも1つの銅,タングステンまたはアルミニウムで構成される金属製導線(14)を有するレベル間誘電体層(12)を含む第1相互接続レベルであって,前記少なくとも1つの金属製導線(14)は内部に配置されたエッチ・バックされた構造部を有する,第1相互接続レベルと,
前記少なくとも1つの金属製導線(14)の開口の部分を除く上部及び前記レベル間誘電体層(12)の部分の上に配置されたパターン付けされた窒化ケイ素,炭化ケイ素,シリコンオキシカーバイド,水素化炭化ケイ素,二酸化ケイ素,および有機ケイ酸塩ガラスから選択される材料で構成されたキャップ層(16)と,
下層のビア(20b)の上に配置され,かつ接続された少なくとも1つのトレンチ(20a)を有するレベル間誘電体層(18)を含む上層の相互接続レベルと
を備え,
前記パターン付けされたキャップ層(16)の近傍に配置された前記ビア(20b)の下部分は,前記レベル間誘電体層(18)のパターン付けされた表面から外側に,TaN,Ta,Ti,Ti(Si)NまたはWからなる第1の金属層であるライナ層(24),堆積層(30)及びTaN,Ta,Ti,Ti(Si)N,WまたはCｕからなる第2の金属層(26)を含む多層の堆積層を有し,
前記堆積層(30)は,スパッタ・エッチングの際に生成される,前記ライナ層(24)の再堆積と,前記キャップ層(16)の再堆積と,前記金属製導線(14)の再堆積とを含む相互接続構造体であって,
ビア(20b)の底部付近での前記ライナ層及びキャップ層の再堆積が,付加的な銅拡散バリヤ材料として特に有用である,いくらかの余分な材料となり,後に起こる可能性のあるエレクトロマイグレーションおよびTDDBの問題を軽減する相互接続構造体。」

イ 引用発明2と本願補正発明1とを対比すると,引用発明2の「内部に埋設された少なくとも1つの銅,タングステンまたはアルミニウムで構成される金属製導線(14)」,「レベル間誘電体層(12)」,「エッチ・バックされた構造部」,「パターン付けされた窒化ケイ素,炭化ケイ素,シリコンオキシカーバイド,水素化炭化ケイ素,二酸化ケイ素,および有機ケイ酸塩ガラスから選択される材料で構成されたキャップ層(16)」,「ビア(20b)」,「トレンチ(20a)」,「レベル間誘電体層(18)」「TaN,Ta,Ti,Ti(Si)NまたはWからなる第1の金属層であるライナ層(24)」,「スパッタ・エッチングの際に生成される,キャップ層(16)の再堆積」,「TaN,Ta,Ti,Ti(Si)N,WまたはCｕからなる第2の金属層(26)」は,それぞれ,本願補正発明1の「内部に埋設された少なくとも1つの導電性構造部」,「第1誘電体材料」,「ビア・ガウジング構造部」,「パターン付けされた誘電体キャッピング層」,「導電性充填ビア」,「導電性充填ライン」,「第2誘電体材料」,「拡散障壁」,「パターン付けされた誘電体キャッピング層からの残留物からなる誘電体である第1材料層」,「金属含有層」に相当する。

ウ そうすると,引用発明2は,本願補正発明1の用語を用いて整理すると,以下のような構成を備えた発明であるといえる。
「内部に埋設された少なくとも1つの導電性構造部を有する第1誘電体材料を含む第1相互接続レベルであって,前記少なくとも1つの導電性構造部は内部に配置されたビア・ガウジング構造部を有する,第1相互接続レベルと,
前記導電性構造部及び前記第1誘電体材料の部分の上に配置されたパターン付けされた誘電体キャッピング層と,
下層の導電性充填ビアの上に配置され,かつ接続された少なくとも1つの導電性充填ラインを有する第2誘電体材料を含む上層の相互接続レベルと
を備え,
前記パターン付けされた誘電体キャッピング層の近傍に配置された前記導電性充填ビアの下部分は,前記第2誘電体材料のパターン付けされた表面から外側に,拡散障壁,材料層及び金属含有層を含む多層ライナを有し,
前記材料層は,前記パターン付けされた誘電体キャッピング層からの残留物からなる誘電体である第1材料層を含む,
相互接続構造体。」

エ ところで,引用発明は,ビア孔底部のCｏWP層(13)及び反応層14等をスパッタエッチング除去する際に飛散するCｏやCｕ等が,ビア孔の内壁を形成する第2の層間絶縁膜(16)の側壁へ再付着して,このCｏやCｕ等の金属が前記第2の層間絶縁膜(16)中に侵入して隣接配線間の絶縁耐性やTDDB(Time Dependent Dielectric Breakdown)劣化を引き起こす原因となることに対処するために,前記スパッタエッチングに先立って,前記ビア孔の内壁を形成する第2の層間絶縁膜(16)側壁に,第2のバリアメタル膜(20a)を形成して,前記第2のバリアメタル膜(20a)の存在によって,ビア孔底部のCｏWP層(13)及び反応層14等をスパッタエッチング除去する際に飛散するCｏやCｕ等が,前記第2の層間絶縁膜(16)の側壁へと再付着することを防ぐことを意図した発明であるといえる。
また,引用例1の上記摘記(1a)の「Cｕ配線を有する半導体装置においては,エレクトロマイグレーション耐性の向上技術として,例えば特許文献1に記載されているように,コバルトタングステンリン(CｏWP)等の導電性バリア膜をCｕ配線上に形成する技術が知られている。」との記載に照らして,「Cｕ膜」からなる「配線」と,「CｏWP層である導電性バリア膜(13)」とを有する引用発明は,「エレクトロマイグレーション耐性の向上」を意図した発明でもあることは当業者にとって明らかといえる。

オ 一方,引用発明2は,引用例2の上記摘記(2c),(2d)の記載に照らして,「有機誘電体内のトレンチやビア(via)などの相互接続構造とともに観察される側壁およびアンダーカットの形状自体に,金属充填を行う前にトレンチおよびビアを高い完全性でライナおよびシード層で被覆しようとする際の新たな難点がある。」,「銅が不完全な側壁層に浸透して誘電体材料を汚染する,いわゆる時間依存誘電破壊(timedependent dielectric breakdown,TDDB)である。したがって,エレクトロマイグレーションに対する耐性が改善され,ストレス・マイグレーションが減少し,TDDBを回避する金属相互接続,特に銅製相互接続を作製する方法が,依然として必要とされている。」等という課題認識のもと,引用発明2の「パターン付けされた窒化ケイ素,炭化ケイ素,シリコンオキシカーバイド,水素化炭化ケイ素,二酸化ケイ素,および有機ケイ酸塩ガラスから選択される材料で構成されたキャップ層(16)」をスパッタ・エッチングした場合にビア(20b)の底部付近に生じる再堆積を,付加的な銅拡散バリヤ材料として用いることで,後に起こる可能性のあるエレクトロマイグレーションおよびTDDBの問題を軽減することを意図した発明であると解される。

カ そうすると,引用発明2と引用発明に接した当業者であれば,引用発明2と引用発明とのいずれもが,エレクトロマイグレーションおよびTDDBの問題を軽減することを意図した発明であり,より具体的には,ビアの側壁から誘電体材料への銅等の金属の侵入がTDDB劣化等の原因となるとの課題認識のもと,前記銅等の金属の前記誘電体材料への侵入を妨げるために,前記ビアの側壁の表面に所定の材料からなる層を設けるという課題解決手段を採用しているという点で共通することを理解するものといえる。
また,相互接続構造体の具体的な構造において,引用発明2と引用発明とは類似するといえる。
さらに,引用例1及び引用例2それぞれの記載を参照すると,引用発明及び引用発明2に係るものの製造過程において,両者はいずれもビア底部の形成をスパッタ・エッチングにより行っている点においても共通するといえる。

キ そうすると,引用発明2は,引用発明と同様のエレクトロマイグレーションおよびTDDBの問題を軽減することを意図した発明であり,かつ,引用発明2と引用発明とが類似した構造を有し,さらに,各々の製造過程において,いずれもビア底部の形成にスパッタ・エッチングを用いている点で共通するのであるから,引用発明と引用発明2とに接した当業者であれば,引用発明に引用発明2を適用しようと考えることは容易であったといえる。

ク すなわち,引用発明において,「ビア孔底部のCｏWP層(13)及び反応層14等をスパッタエッチング除去する際に飛散するCｏやCｕ等が,ビア孔の内壁を形成する第2の層間絶縁膜(16)の側壁へ再付着して,このCｏやCｕ等の金属が前記第2の層間絶縁膜(16)中に侵入して隣接配線間の絶縁耐性やTDDB(Time Dependent Dielectric Breakdown)劣化を引き起こす原因となる」という引用発明が解決しようとする課題に対処するとともに,ビアに充填された金属である銅が不完全な側壁層に浸透して誘電体材料を汚染する,いわゆる時間依存誘電破壊(timedependent dielectric breakdown,TDDB)に関する問題を軽減するために,引用発明に引用発明2を適用して,ビアの側面に,誘電体キャッピング層からの残留物を含むいくらかの余分な材料を銅拡散バリヤ材料として付加的に再堆積させること,具体的には,引用発明の「SiCN膜よりなる拡散防止膜(15)」の「ビア孔(21)底部」に対応する領域を,引用例1におけるように,第2のバリアメタル膜(20a)を堆積する工程の前に除去することに替えて,拡散防止膜(15)上に第2のバリアメタル膜(20a)を堆積し,その後に,第2のバリアメタル膜(20a),拡散防止膜(15),及び,導電性バリア膜(13)を順次スパッタ・エッチングすることで,前記ビア孔の底部付近の前記「第2のバリアメタル膜(20a)」の上に,前記「SiCN膜よりなる拡散防止膜(15)」からの残留物からなる誘電体である材料層として再堆積し,さらに,「CｏWP層よりなる導電性バリア膜(13)」からの残留物からなる金属を有する材料層を再堆積させることで,前記相違点1について,本願補正発明1の構成とすることは当業者が容易に想到し得たことである。また,このような構成としたことによる効果も,当業者が予測する範囲内のものといえる。

(4)まとめ
以上のとおり,本願補正発明1は,上記引用例1,2に記載された発明に基いて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものである。

4 補正却下についてのむすび
したがって,本件補正は,平成23年法律第63号改正附則第2条第18項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第6項において準用する同法第126条第5項の規定に違反するので,同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

第3 本願発明について
1 本願発明
平成22年9月30日に提出された手続補正書でした補正は上記のとおり却下されたので,本願の請求項1-20に係る発明は,平成22年4月30日に提出された明細書及び図面の記載からみて,その特許請求の範囲の請求項1-20に記載されている事項により特定されるとおりのものであるところ,その内,請求項1に係る発明(以下「本願発明1」という。)は,次のとおりである。

「内部に埋設された少なくとも1つの導電性構造部を有する第1誘電体材料を含む第1相互接続レベルであって,前記少なくとも1つの導電性構造部は内部に配置されたビア・ガウジング構造部を有する,第1相互接続レベルと,
前記少なくとも1つの導電性構造部のビア開口の部分を除く上部に配置された,パターン付けされた金属キャッピング層と,
前記パターン付けされた金属キャッピング層及び前記第1誘電体材料の部分の上に配置されたパターン付けされた誘電体キャッピング層と,
下層の導電性充填ビアの上に配置され,かつ接続された少なくとも1つの導電性充填ラインを有する第2誘電体材料を含む上層の相互接続レベルと
を備え,
前記パターン付けされた誘電体キャッピング層の近傍に配置された前記導電性充填ビアの下部分は,前記第2誘電体材料のパターン付けされた表面から外側に,拡散障壁,マルチ材料層及び金属含有層を含む多層ライナを有し,
前記マルチ材料層は,前記パターン付けされた誘電体キャッピング層からの残留物からなる第1材料層と,前記パターン付けされた金属キャッピング層からの残留物からなり,前記第1材料層上に堆積された第2材料層とを含む,
相互接続構造体。」

2 進歩性について
(1)引用例及びその記載事項
原査定の拒絶の理由に引用され,本願の出願前に頒布された刊行物である引用例1-2に記載されている事項は,上記「第2 3 (1)引用例とその記載事項,及び,引用発明」の項で指摘したとおりである。

(2)当審の判断
本願発明1を特定するに必要な事項を全て含み,さらに具体的に限定したものに相当する本願補正発明1が,前記「第2 3 (3)相違点についての判断」に記載したとおり,引用例1,2に記載された発明に基いて当業者が容易に発明をすることができたものであるから,本願発明1も同様の理由で,引用例1,2に記載された発明に基いて当業者が容易に発明をすることができたものである。

第4 むすび
以上のとおり,本願の請求項1に係る発明は,引用例1,2に記載された発明に基いて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができないものである。したがって,本願の他の請求項に係る発明については検討するまでもなく,本願は拒絶をすべきものである。

よって,結論のとおり審決する。
 
審理終結日 2012-05-10 
結審通知日 2012-05-15 
審決日 2012-05-31 
出願番号 特願2008-260280(P2008-260280)
審決分類 P 1 8・ 121- Z (H01L)
P 1 8・ 575- Z (H01L)
最終処分 不成立  
前審関与審査官 早川 朋一  
特許庁審判長 齋藤 恭一
特許庁審判官 近藤 幸浩
加藤 浩一
発明の名称 相互接続構造体およびその形成方法(エレクトロマイグレーション耐性強化のための相互接続構造体)  
復代理人 間山 進也  
代理人 太佐 種一  
代理人 上野 剛史  
代理人 市位 嘉宏  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ