ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 5項独立特許用件 特許、登録しない。 H01L 審判 査定不服 1項3号刊行物記載 特許、登録しない。 H01L 審判 査定不服 特17条の2、3項新規事項追加の補正 特許、登録しない。 H01L 審判 査定不服 特17 条の２ 、４ 項補正目的 特許、登録しない。 H01L |
|---|---|
| 管理番号 | 1265282 |
| 審判番号 | 不服2011-8571 |
| 総通号数 | 156 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2012-12-28 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2011-04-21 |
| 確定日 | 2012-10-24 |
| 事件の表示 | 特願2003-546391「半導体基板内に狭いトレンチを形成する方法」拒絶査定不服審判事件〔平成15年 5月30日国際公開、WO03/44847、平成17年 6月 2日国内公表、特表2005-516381〕について、次のとおり審決する。 |
| 結論 | 本件審判の請求は、成り立たない。 |
| 理由 |
1.手続の経緯 本願は、2002年11月20日(パリ条約による優先権主張外国庁受理2001年11月20日、米国)を国際出願日とする出願であって、平成22年4月6日に手続補正がなされ、同年12月14日付けで拒絶査定がなされ、それに対して、平成23年4月21日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正がなされ、その後当審において、平成24年1月30日付けで審尋がなされ、同年4月26日に回答書が提出されたものである。 2.補正の却下の決定 【補正の却下の決定の結論】 平成23年4月21日になされた手続補正を却下する。 【理由】 (1)補正の内容 平成23年4月21日になされた手続補正(以下「本件補正」という。)は、補正前の特許請求の範囲の請求項1ないし19を、補正後の特許請求の範囲の請求項1ないし9に補正するとともに、明細書を補正するものであり、そのうちの補正前後の請求項は、以下のとおりである。 (補正前) 「【請求項1】 半導体基板内に、0.5ミクロン半導体技術を用いて、トレンチを形成するトレンチ形成方法において、 上記半導体基板を準備する工程と、 上記半導体基板上に、化学気相成長により堆積された、第1の開口を有するパターン形成された第1のマスキング材料層を形成する工程と、 上記第1のマスキング材料層上に、化学気相成長により堆積された第2のマスキング材料層を形成する工程と、 上記第1の開口内に、該第1の開口よりも狭い第2の開口が形成されるまで、上記第2のマスキング材料層をエッチングする工程と、 上記第2の開口を介して上記半導体基板をエッチングし、該半導体基板内にトレンチを形成する工程とを有し、 上記第1の開口の最小寸法は、0.4?0.8μmであり、上記第2の開口の最小寸法は、0.2?0.6μmであることを特徴とするトレンチ形成方法。 【請求項2】 上記半導体基板上に、パターン形成された第1のマスキング材料層を形成する工程は、 上記半導体基板上に、第1のマスキング材料層を形成する工程と、 上記第1のマスキング材料層上に、パターン形成されたフォトレジスト層を形成する工程と、 上記パターン形成されたフォトレジスト層の開口を介して、上記第1のマスキング材料層をエッチングし、該第1のマスキング材料層内に第1の開口を形成する工程とを有することを特徴とする請求項1記載のトレンチ形成方法。 【請求項3】 上記第1及び第2のマスキング材料層は、同じ材料組成を有することを特徴とする請求項1記載のトレンチ形成方法。 【請求項4】 上記半導体基板は、シリコン基板であることを特徴とする請求項1記載のトレンチ形成方法。 【請求項5】 上記第1及び第2のマスキング材料層は、シリコン酸化物層であることを特徴とする請求項4記載のトレンチ形成方法。 【請求項6】 上記第2のマスキング材料層のエッチングは、異方性ドライ酸化エッチングプロセスによって行われることを特徴とする請求項1記載のトレンチ形成方法。 【請求項7】 上記半導体基板のエッチングは、異方性反応性イオンエッチングプロセスによって行われることを特徴とする請求項1記載のトレンチ形成方法。 【請求項8】 上記第1及び第2のマスキング材料層のエッチングは、異方性ドライ酸化エッチングプロセスによって行われることを特徴とする請求項2記載のトレンチ形成方法。 【請求項9】 上記フォトレジスト層は、ポジ型レジスト層であることを特徴とする請求項2記載のトレンチ形成方法。 【請求項10】 請求項1記載のトレンチ形成方法を含むトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項11】 第1の伝導型の半導体ウェハを準備する工程と、 上記半導体ウェハ上に、該半導体ウェハよりも低い多数キャリア濃度を有する第1の伝導型のエピタキシャル層を成長させる工程と、 上記エピタキシャル層の上部に、第2の伝導型のボディ領域を形成する工程と、 上記エピタキシャル層上に、第1の開口を有するパターン形成された第1のマスキング材料層を形成する工程と、 上記第1のマスキング材料層上に、第2のマスキング材料層を堆積させる工程と、 上記第1の開口内に、該第1の開口よりも狭い第2の開口が形成されるまで、上記第2のマスキング材料層をエッチングする工程と、 上記第2の開口を介して上記半導体ウェハをエッチングし、該半導体ウェハ内にトレンチを形成する工程と、 上記ボディ領域の上部であって上記トレンチに隣接する部分に、第1の伝導型のソース領域を形成する工程と、 上記パターン形成された第1のマスキング材料層及び上記エッチングにより残った第2のマスキング材料層を除去する工程と、 上記トレンチの内壁の少なくとも一部を覆う絶縁層を形成する工程と、 上記絶縁層に隣接して上記トレンチ内を埋め込む導電領域を形成する工程とを有するトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項12】 上記半導体ウェハ上に、パターン形成された第1のマスキング材料層を形成する工程は、 上記半導ウェハ基板上に、第1のマスキング材料層を形成する工程と、 上記第1のマスキング材料層上に、パターン形成されたフォトレジスト層を形成する工程と、 上記パターン形成されたフォトレジスト層の開口を介して、上記第1のマスキング材料層をエッチングし、該第1のマスキング材料層内に第1の開口を形成する工程とを有することを特徴とする請求項11記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項13】 上記半導体ウェハは、シリコンウェハであり、上記エピタキシャル層は、シリコンエピタキシャル層であることを特徴とする請求項11記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項14】 上記第1及び第2のマスキング材料層は、同じ材料組成を有することを特徴とする請求項11記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項15】 上記第1及び第2のマスキング材料層は、シリコン酸化物層であることを特徴とする請求項13記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項16】 上記第2のマスキング材料層のエッチングは、異方性ドライ酸化エッチングプロセスによって行われることを特徴とする請求項11記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項17】 上記半導体ウェハのエッチングは、異方性反応性イオンエッチングプロセスによって行われることを特徴とする請求項11記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項18】 上記フォトレジスト層は、ポジ型レジスト層であることを特徴とする請求項12記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項19】 上記第1及び第2のマスキング材料層のエッチングは、異方性ドライ酸化エッチングプロセスによって行われることを特徴とする請求項12記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。」 (補正後) 「【請求項1】 第1の伝導型の半導体ウェハを準備する工程と、 上記半導体ウェハ上に、該半導体ウェハよりも低い多数キャリア濃度を有する第1の伝導型のエピタキシャル層を成長させる工程と、 上記エピタキシャル層の上部に、第2の伝導型のボディ領域を形成する工程と、 上記エピタキシャル層上に、第1の開口を有するパターン形成された第1のマスキング材料層を形成する工程と、 上記第1のマスキング材料層上に、第2のマスキング材料層を堆積させる工程と、 上記第1の開口内に、該第1の開口よりも狭い第2の開口が形成されるまで、上記第2のマスキング材料層をエッチングする工程と、 上記第2の開口を介して上記半導体ウェハをエッチングし、該半導体ウェハ内にトレンチを形成する工程と、 上記ボディ領域の上部であって上記トレンチに隣接する部分に、上記第1の伝導型のソース領域を形成する工程と、 上記パターン形成された第1のマスキング材料層及び上記エッチングにより残った第2のマスキング材料層を除去する工程と、 上記トレンチの内壁の少なくとも一部を覆う絶縁層を形成する工程と、 上記絶縁層に隣接して上記トレンチ内を埋め込む導電領域を形成する工程とを有し、 上記第2の開口の寸法は、上記第1のマスキング材料層の厚さに比例して変化することを特徴とするトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項2】 上記半導体ウェハ上に、パターン形成された第1のマスキング材料層を形成する工程は、 上記エピタキシャル層上に、第1のマスキング材料層を形成する工程と、 上記第1のマスキング材料層上に、パターン形成されたフォトレジスト層を形成する工程と、 上記パターン形成されたフォトレジスト層の開口を介して、上記第1のマスキング材料層をエッチングし、該第1のマスキング材料層内に第1の開口を形成する工程とを有することを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項3】 上記半導体ウェハは、シリコンウェハであり、上記エピタキシャル層は、シリコンエピタキシャル層であることを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項4】 上記第1及び第2のマスキング材料層は、同じ材料組成を有することを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項5】 上記第1及び第2のマスキング材料層は、シリコン酸化物層であることを特徴とする請求項3記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項6】 上記第2のマスキング材料層のエッチングは、異方性ドライ酸化エッチングプロセスによって行われることを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項7】 上記半導体ウェハのエッチングは、異方性反応性イオンエッチングプロセスによって行われることを特徴とする請求項1記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項8】 上記フォトレジスト層は、ポジ型レジスト層であることを特徴とする請求項2記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。 【請求項9】 上記第1及び第2のマスキング材料層のエッチングは、異方性ドライ酸化エッチングプロセスによって行われることを特徴とする請求項2記載のトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。」 (2)補正事項の整理 (補正事項a) 補正前の請求項1ないし10を削除するとともに、当該削除に伴って、請求項の番号及び引用する請求項の番号を修正すること。 (補正事項b) (補正事項b-1) 補正前の請求項11の「上記ボディ領域の上部であって上記トレンチに隣接する部分に、第1の伝導型のソース領域を形成する工程と、」を、補正後の請求項1の「上記ボディ領域の上部であって上記トレンチに隣接する部分に、上記第1の伝導型のソース領域を形成する工程と、」と補正すること。 (補正事項b-2) 補正前の請求項11の「上記絶縁層に隣接して上記トレンチ内を埋め込む導電領域を形成する工程とを有する」を、補正後の請求項1の「上記絶縁層に隣接して上記トレンチ内を埋め込む導電領域を形成する工程とを有し、上記第2の開口の寸法は、上記第1のマスキング材料層の厚さに比例して変化する」と補正すること。 (補正事項c) 補正前の請求項12の「上記半導ウェハ基板上に、第1のマスキング材料層を形成する工程と、」を、補正後の請求項2の「上記エピタキシャル層上に、第1のマスキング材料層を形成する工程と、」と補正すること。 (3)新規事項追加の有無及び補正の目的の適否についての検討 (3-1)補正事項aについて 補正事項aは、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第4項(以下「特許法第17条の2第4項」という。)第1号に掲げられた請求項の削除を目的とするものである。 (3-2)補正事項bについて (3-2-1)補正事項b-1について 補正事項b-1は、補正前の請求項11に係る発明の発明特定事項である「第1の伝導型のソース領域を形成する工程と、」を、補正後の請求項1の「上記第1の伝導型のソース領域を形成する工程と、」と補正するものであり、特許法第17条の2第4項第4号に掲げられた明りょうでない記載の釈明を目的とするものである。 (3-2-2)補正事項b-2について 本願の願書に最初に添付した明細書(以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。)の段落【0023】の「次に、側壁スペーサ203ｓの幅(及び得られる最終開口205fの寸法)を変更することができる本発明の実施例について説明する。この実施例では、パターン化された第1のマスク酸化物層203の厚さを増加させることによって側壁スペーサ203の幅を厚くする。この効果について、図3A及び図3Bを用いて説明する。これらの実施例では、パターン化された第1のマスク酸化物層203内に形成されたそれぞれの初期開口205iの幅が等しい。ここに、上述のように、更なるマスキング材料の層を形成し、エッチングを行って、側壁スペーサ203ｓを形成する。図3Aに示すパターン化された第1のマスク酸化物層203は、図3Bに示すパターン化された第1のマスク酸化物層203より実質的に薄く形成されている。このような条件では、側壁スペーサ203ｓのプロファイルは、(幾何学的観点から)相似形(relatively similar)となるため、図3Aにおける側壁スペーサ203ｓは、図3Bに示す側壁スペーサ203ｓに比べて実質的に幅が狭くなる(したがって、開口205fは実質的に広くなる)。」という記載からは、「側壁スペーサ203ｓにより画定される第2の開口の寸法」が「第1の開口の寸法」から「側壁スペーサ203ｓの幅」の2倍の寸法を差し引いた寸法であること、及び「側壁スペーサ203ｓの幅」が「第1のマスク酸化物層203の厚さ(第1のマスキング材料層の厚さ)」に比例して増減することを読み取ることができる。(以下の式を参照。) 「第2の開口の寸法」 =「第1の開口の寸法」-2「側壁スペーサの幅」 =「第1の開口の寸法」-2k「第1のマスキング材料層の厚さ」 (kは比例定数) そうすると、「第1のマスキング材料層」が厚ければ厚いほど「第2の開口の寸法」は小さくなるので、「第2の開口の寸法」と「第1のマスキング材料層の厚さ」とは比例の関係にないことは明らかである。そして、当初明細書等の他の部分においても、「第2の開口の寸法は、第1のマスキング材料層の厚さに比例する」ことを裏付ける記載はなされていない。 したがって、補正事項b-2は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものであり、当初明細書等に記載された事項の範囲内においてしたものとはいえないから、平成14年法律第24号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第3項(以下「特許法第17条の2第3項」という。)の規定に違反するものである。 (3-3)補正事項cについて 補正事項cは、補正前の請求項12に係る発明の発明特定事項である「上記半導ウェハ基板上に、第1のマスキング材料層を形成する工程と、」を、補正後の請求項2の「上記エピタキシャル層上に、第1のマスキング材料層を形成する工程と、」と補正するものであり、特許法第17条の2第4項第3号に掲げられた誤記の訂正を目的とするものである。 そして、この補正は、当初明細書の段落【0020】ないし【0022】の記載に基づく補正であり、特許法第17条の2第3項に規定された新規事項の追加禁止の要件を満たしている。 (3-4)新規事項追加の有無及び補正の目的の適否についてのまとめ 以上、検討したとおり、本件補正のうち、補正事項b-2は、当初明細書等に記載された事項の範囲内においてしたものとはいえなから、本件補正は、特許法第17条の2第3項の規定に違反するものであり、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 (4)独立特許要件について (4-1)検討の前提 上記(3)において検討したとおり、本件補正は、特許法第17条の2第3項に規定する要件を満たしていないが、仮に、補正事項b-2を、「補正前の請求項11の『上記絶縁層に隣接して上記トレンチ内を埋め込む導電領域を形成する工程とを有する』を、補正後の請求項1の『上記絶縁層に隣接して上記トレンチ内を埋め込む導電領域を形成する工程とを有し、上記第1の開口の寸法と上記第2の開口の寸法との差は、上記第1のマスキング材料層の厚さに比例して変化する(下線は、当合議体において付加したものである。)』と補正すること」と解釈し得るものであるとすると、補正事項b-2は、上記(3-2-2)で検討したように、当初明細書に記載された事項の範囲内でなされたものであり、本件補正は、特許法第17条の2第3項に規定された新規事項の追加禁止の要件の要件を満たすものである。そして、補正事項b-2は、補正前の請求項11に係る発明の発明特定事項である「第2の開口」について、限定的に減縮する事項を付加する補正であり、本件補正は、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものを含むものであるから、本件補正が、平成18年法律第55号改正附則第3条第1項によりなお従前の例によるとされる同法による改正前の特許法第17条の2第5項において準用する同法第126条第5項の規定に適合するか否かについて、一応検討する。 (4-2)補正後の請求項1に係る発明 本件補正による補正後の請求項1ないし9に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1ないし9に記載されている事項により特定されるとおりのものであって、そのうちの補正後の請求項1に係る発明(以下「補正後の発明」という。)は、その特許請求の範囲の請求項1に記載されている事項により特定される上記2.(1)の補正後の請求項1として記載したとおりのものであり、再掲すると、以下のとおりである。 「【請求項1】 第1の伝導型の半導体ウェハを準備する工程と、 上記半導体ウェハ上に、該半導体ウェハよりも低い多数キャリア濃度を有する第1の伝導型のエピタキシャル層を成長させる工程と、 上記エピタキシャル層の上部に、第2の伝導型のボディ領域を形成する工程と、 上記エピタキシャル層上に、第1の開口を有するパターン形成された第1のマスキング材料層を形成する工程と、 上記第1のマスキング材料層上に、第2のマスキング材料層を堆積させる工程と、 上記第1の開口内に、該第1の開口よりも狭い第2の開口が形成されるまで、上記第2のマスキング材料層をエッチングする工程と、 上記第2の開口を介して上記半導体ウェハをエッチングし、該半導体ウェハ内にトレンチを形成する工程と、 上記ボディ領域の上部であって上記トレンチに隣接する部分に、上記第1の伝導型のソース領域を形成する工程と、 上記パターン形成された第1のマスキング材料層及び上記エッチングにより残った第2のマスキング材料層を除去する工程と、 上記トレンチの内壁の少なくとも一部を覆う絶縁層を形成する工程と、 上記絶縁層に隣接して上記トレンチ内を埋め込む導電領域を形成する工程とを有し、 上記第2の開口の寸法は、上記第1のマスキング材料層の厚さに比例して変化することを特徴とするトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。」 (4-3)引用刊行物 (4-3-1)原査定の拒絶の理由に引用され、本願の優先日前である平成13年10月5日に日本国内で頒布された刊行物である特開2001-274396号公報(以下「引用刊行物」という。)には、図1ないし10とともに、以下の事項が記載されている。なお、下線は、当合議体において付加したものである(以下同様。)。 「【0001】 【発明の属する技術分野】本発明は絶縁ゲート型半導体装置の製造方法に係り、セルフアラインにより微細なトレンチを形成できる絶縁ゲート型半導体装置の製造方法に関する。」 「【0019】 【発明の実施の形態】本発明の実施の形態をNチャネル型を例に図1から図10を参照して詳細に説明する。 【0020】図1では、チャネル層4を形成する工程を示す。N^(+)型シリコン半導体基板1にN^(-)型のエピタキシャル層を積層してドレイン領域2を設ける。このエピタキシャル層の表面には酸化膜3を形成し、予定のチャネル層4の部分の酸化膜3をエッチングして除去する。この酸化膜3をマスクとして全面にドーズ量1.0×10^(13)でボロンを注入した後、拡散してP型のチャネル層4を形成する。 【0021】図2にはトレンチ開口部6を形成する工程を示す。全面にCVD法によりNSG(Nｏn-dｏｐed Silicaｔe Glaｓｓ)の第1のCVD酸化膜5を厚さ3000Åに生成する。このCVD酸化膜5上にフォトレジストでトレンチのパターンを形成し、予定のトレンチ開口部6を除いてマスクをかけ、CVD酸化膜5をドライエッチングにより部分的に除去し、チャネル層4が露出したトレンチ開口部6を間口約1.0μmに形成する。ここで、CVD酸化膜5は熱酸化膜でもよい。 【0022】図3および図4は本発明の特徴であるトレンチ開口部6にサイドウォール膜8を形成する工程を示す。 【0023】図3ではサイドウォール膜形成のために、トレンチ開口部6を有する第1のCVD酸化膜5上の全面にさらにLP-CVD法またはLP-TEOS法により厚さ5000Åの第2のCVD酸化膜7を堆積させる。 【0024】図4では、第2のCVD酸化膜7を異方性RIE(Reacｔiｖe Iｏn Eｔching)によりマスクなしで全面をエッチングして除去する。この異方性RIEでは横方向のエッチングが少なく、垂直方向にエッチングできるため、表面に露出した第1のCVD酸化膜5上のトレンチ開口部6にセルフアライン的にサイドウォール膜8が形成される。このとき、第1のCVD酸化膜5の厚みが3000Åであるのでサイドウォール膜8の幅は左右ともに約3000Åとなり、1.0μmの幅があったトレンチ開口部6は約0.4μmの開口幅まで縮小される。 【0025】図5では、トレンチを形成する工程を示す。CVD酸化膜5とサイドウォール膜8をマスクにして、シリコン半導体基板をCF系またはHBｒ系ガスによりエッチングし、チャネル層4を貫通し、ドレイン領域2まで達する深さが約2.0μmのトレンチ9を形成する。このトレンチ9はサイドウォール膜8によって約0.4μmの微細な幅に形成される。 【0026】図6ではゲート酸化膜11を形成する工程を示す。全面をダミー酸化し、トレンチ9内壁とチャネル層4表面に酸化膜(図示せず)を形成してドライエッチングの際のエッチングダメージを除去する。この酸化膜とCVD酸化膜5をエッチングにより除去した後、全面を更に1000℃以上で熱酸化して厚み約700Åのゲート酸化膜11を形成する。 【0027】図7ではゲート電極13を形成する工程を示す。全面にノンドープのポリシリコン層12をトレンチ開口幅の2分の1以上である約5000Å以上の厚みで堆積し、リンを高濃度にドープした後、拡散させて高導電率化を図る。その後、全面に付着したポリシリコン層12をマスクなしでエッチバックして除去することにより、トレンチ9に埋設されたゲート電極13を形成する。 【0028】図8は、ボディ領域14を形成する工程を示す。トレンチ9間のチャネル層4を除いてレジスト膜PRによって、選択的にボロンをドーズ量5.0×10^(14)でイオン注入し、P^(+)型のボディ領域14を形成した後、レジスト膜PRを除去する。ボディ領域14はドレイン領域2とチャネル層4で形成される基板の電位安定化のために形成される。 【0029】図9では、ソース領域15を形成する工程を示す。新たにレジスト膜PRでトレンチ9および隣接したチャネル層4を除いてマスクし、選択的に砒素をドーズ量5.0×10^(15)でイオン注入し、N^(+)型のソース領域15を形成した後、レジスト膜PRを除去する。これによりドレイン領域2とソース領域15間のトレンチ9側面がチャネル領域(図示せず)となる。 【0030】図10では、ソース電極17を形成する工程を示す。BPSG(Bｏｒｏn Phｏｓｐhｏｒｕｓ Silicaｔe Glaｓｓ)などを全面にCVD法などにより堆積し、層間絶縁膜16を形成し、レジスト膜をマスクにして少なくともゲート電極13上に残るように部分的にエッチングする。続いてアルミニウムまたはその合金をスパッタ装置で全面に付着して、ボディ領域14とソース領域15にコンタクトしたソース電極17を形成する。」 (4-3-2)そうすると、引用刊行物には、以下の発明(以下「刊行物発明」という。)が記載されているものと認められる。 「N^(+)型のシリコン半導体基板1にN^(-)型のエピタキシャル層を積層してドレイン領域2を設け、 前記エピタキシャル層の表面に酸化膜3を形成し、予定のチャネル層4の部分の酸化膜3をエッチングして除去し、前記酸化膜3をマスクとして全面にボロンを注入した後、拡散してP型のチャネル層4を形成し、 全面に第1のCVD酸化膜5を生成し、前記CVD酸化膜5上にトレンチのパターンを形成し、予定のトレンチ開口部6を除いてマスクをかけ、前記第1のCVD酸化膜5を部分的に除去し、前記チャネル層4が露出した前記トレンチ開口部6を形成し、 前記トレンチ開口部6を有する前記第1のCVD酸化膜5上の全面に第2のCVD酸化膜7を堆積し、 前記第2のCVD酸化膜7を異方性RIEにより全面をエッチングして除去して、表面に露出した前記第1のCVD酸化膜5上の前記トレンチ開口部6にサイドウォール膜8を形成することにより、前記トレンチ開口部6の開口幅を縮小させ、 前記CVD酸化膜5と前記サイドウォール膜8をマスクにして、前記シリコン半導体基板1をエッチングし、前記チャネル層4を貫通し、前記ドレイン領域2まで達するトレンチ9を形成し、 前記CVD酸化膜5をエッチングにより除去した後、全面を更に熱酸化してゲート酸化膜11を形成し、 前記トレンチ9に埋設されたゲート電極13を形成し、 新たにレジスト膜で前記トレンチ9および隣接した前記チャネル層4を除いてマスクし、選択的に砒素をイオン注入することにより、N^(+)型のソース領域15を形成する 絶縁ゲート型半導体装置の製造方法。」 (4-4)対比 (4-4-1)刊行物発明の「N^(+)型のシリコン半導体基板1」は、補正後の発明の「第1の伝導型の半導体ウェハ」に相当し、刊行物発明の「N^(-)型のエピタキシャル層を積層し」た「ドレイン領域2」は、補正後の発明の「半導体ウェハよりも低い多数キャリア濃度を有する第1の伝導型のエピタキシャル層」に相当するから、刊行物発明の「N^(+)型のシリコン半導体基板1にN^(-)型のエピタキシャル層を積層してドレイン領域2を設け」ることは、補正後の発明の「第1の伝導型の半導体ウェハを準備する工程と、上記半導体ウェハ上に、該半導体ウェハよりも低い多数キャリア濃度を有する第1の伝導型のエピタキシャル層を成長させる工程」に相当する。 (4-4-2)刊行物発明の「P型のチャネル層4」は、補正後の発明の「第2の伝導型のボディ領域」に相当し、刊行物発明において、「P型のチャネル層4」は、「N^(-)型のエピタキシャル層」の上部に形成されることは明らかであるから、刊行物発明の「エピタキシャル層の表面に酸化膜3を形成し、予定のチャネル層4の部分の酸化膜3をエッチングして除去し、前記酸化膜3をマスクとして全面にボロンを注入した後、拡散してP型のチャネル層4を形成」することは、補正後の発明の「上記エピタキシャル層の上部に、第2の伝導型のボディ領域を形成する工程」に相当する。 (4-4-3)刊行物発明の「チャネル層4が露出した」「トレンチ開口部6」は、補正後の発明の「第1の開口」に相当し、刊行物発明の「第1のCVD酸化膜5」は、補正後の発明の「第1のマスキング材料層」に相当するから、刊行物発明の「全面に第1のCVD酸化膜5を生成し、前記CVD酸化膜5上にトレンチのパターンを形成し、予定のトレンチ開口部6を除いてマスクをかけ、前記第1のCVD酸化膜5を部分的に除去し、」「チャネル層4が露出した前記トレンチ開口部6を形成」することは、補正後の発明の「エピタキシャル層上に、第1の開口を有するパターン形成された第1のマスキング材料層を形成する工程」に相当する。 (4-4-4)刊行物発明の「第2のCVD酸化膜7」は、補正後の発明の「第2のマスキング材料層」に相当するから、刊行物発明の「トレンチ開口部6を有する」「第1のCVD酸化膜5上の全面に第2のCVD酸化膜7を堆積」することは、補正後の発明の「第1のマスキング材料層上に、第2のマスキング材料層を堆積させる工程」に相当する。 (4-4-5)刊行物発明の「トレンチ開口部6にサイドウォール膜8を形成することにより、」「開口幅」が「縮小さ」れた「前記トレンチ開口部6」は、補正後の発明の「第1の開口よりも狭い第2の開口」に相当するから、刊行物発明の「第2のCVD酸化膜7を異方性RIEにより全面をエッチングして除去して、表面に露出した」「第1のCVD酸化膜5上の」「トレンチ開口部6にサイドウォール膜8を形成することにより、前記トレンチ開口部6の開口幅を縮小させ」ることは、補正後の発明の「第1の開口内に、該第1の開口よりも狭い第2の開口が形成されるまで、」「第2のマスキング材料層をエッチングする工程」に相当する。 (4-4-6)刊行物発明の「CVD酸化膜5と」「サイドウォール膜8をマスクにして、」「シリコン半導体基板1をエッチングし、」「チャネル層4を貫通し、」「ドレイン領域2まで達するトレンチ9を形成」することは、補正後の発明の「第2の開口を介して」「半導体ウェハをエッチングし、該半導体ウェハ内にトレンチを形成する工程」に相当する。 (4-4-7)刊行物発明の「ゲート酸化膜11」は、補正後の発明の「トレンチの内壁の少なくとも一部を覆う絶縁層」に相当する。そして、刊行物発明において、「CVD酸化膜5をエッチングにより除去」する際に、「サイドウォール膜8」も除去されることは、引用刊行物の段落【0026】及び図5、6の記載から見て、明らかであるから、刊行物発明の「CVD酸化膜5をエッチングにより除去した後、全面を更に熱酸化してゲート酸化膜11を形成」することは、補正後の発明の「パターン形成された第1のマスキング材料層及び」「エッチングにより残った第2のマスキング材料層を除去する工程と、」「トレンチの内壁の少なくとも一部を覆う絶縁層を形成する工程」に相当する。 (4-4-8)刊行物発明の「トレンチ9に埋設されたゲート電極13」は、補正後の発明の「トレンチ内を埋め込む導電領域」に相当する。そして、刊行物発明の「トレンチ9に埋設されたゲート電極13」は、「ゲート酸化膜11」に隣接していることは明らかであるから、刊行物発明の「トレンチ9に埋設されたゲート電極13を形成」することは、補正後の発明の「絶縁層に隣接して」「トレンチ内を埋め込む導電領域を形成する工程」に相当する。 (4-4-9)刊行物発明の「N^(+)型のソース領域15」は、補正後の発明の「第1の伝導型のソース領域」に相当する。そして、刊行物発明の「N^(+)型のソース領域15」は、「チャネル層4」の上部の「トレンチ9」に隣接部分に形成されることは明らかであるから、刊行物発明の「新たにレジスト膜で」「トレンチ9および隣接した」「チャネル層4を除いてマスクし、選択的に砒素をイオン注入することにより、N^(+)型のソース領域15を形成する」ことは、補正後の発明の「ボディ領域の上部であって」「トレンチに隣接する部分に、」「第1の伝導型のソース領域を形成する工程」に相当する。 (4-4-10)刊行物発明の「絶縁ゲート型半導体装置の製造方法」は、補正後の発明の「トレンチ金属酸化膜半導体電界効果トランジスタの製造方法」に相当する。 (4-4-11)そして、補正後の発明では、各工程を「有する」としか特定されておらず、工程の順序については特定されていない。 (4-4-12)そうすると、補正後の発明と刊行物発明とは、 「第1の伝導型の半導体ウェハを準備する工程と、 上記半導体ウェハ上に、該半導体ウェハよりも低い多数キャリア濃度を有する第1の伝導型のエピタキシャル層を成長させる工程と、 上記エピタキシャル層の上部に、第2の伝導型のボディ領域を形成する工程と、 上記エピタキシャル層上に、第1の開口を有するパターン形成された第1のマスキング材料層を形成する工程と、 上記第1のマスキング材料層上に、第2のマスキング材料層を堆積させる工程と、 上記第1の開口内に、該第1の開口よりも狭い第2の開口が形成されるまで、上記第2のマスキング材料層をエッチングする工程と、 上記第2の開口を介して上記半導体ウェハをエッチングし、該半導体ウェハ内にトレンチを形成する工程と、 上記ボディ領域の上部であって上記トレンチに隣接する部分に、上記第1の伝導型のソース領域を形成する工程と、 上記パターン形成された第1のマスキング材料層及び上記エッチングにより残った第2のマスキング材料層を除去する工程と、 上記トレンチの内壁の少なくとも一部を覆う絶縁層を形成する工程と、 上記絶縁層に隣接して上記トレンチ内を埋め込む導電領域を形成する工程とを有するトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。」である点で一致し、次の点で相違する。 (相違点)補正後の発明では、「第2の開口の寸法は、」「第1のマスキング材料層の厚さに比例して変化する」のに対し、刊行物発明では、そのような特定はなされていない点。 (4-5)判断 以下、上記相違点について検討する。 本願明細書の段落【0023】には、「・・・図3Aに示すパターン化された第1のマスク酸化物層203は、図3Bに示すパターン化された第1のマスク酸化物層203より実質的に薄く形成されている。このような条件では、側壁スペーサ203ｓのプロファイルは、(幾何学的観点から)相似形(relatively similar)となるため、図3Aにおける側壁スペーサ203ｓは、図3Bに示す側壁スペーサ203ｓに比べて実質的に幅が狭くなる(したがって、開口205fは実質的に広くなる)。」と記載されているから、上記相違点に関する事項は、「第1の開口の寸法と」「第2の開口の寸法との差は、」「第1のマスキング材料層の厚さに比例して変化する」と解釈し得るものである。 ところで、一般に、側壁スペーサの幅は、補正後の発明でいうところの「第1のマスキング材料層」(第1のマスク酸化物層203)の厚さにほぼ比例して決まることは自明である。そして、引用刊行物の段落【0024】には、「図4では、第2のCVD酸化膜7を異方性RIE(Reacｔiｖe Iｏn Eｔching)によりマスクなしで全面をエッチングして除去する。この異方性RIEでは横方向のエッチングが少なく、垂直方向にエッチングできるため、表面に露出した第1のCVD酸化膜5上のトレンチ開口部6にセルフアライン的にサイドウォール膜8が形成される。このとき、第1のCVD酸化膜5の厚みが3000Åであるのでサイドウォール膜8の幅は左右ともに約3000Åとなり、1.0μmの幅があったトレンチ開口部6は約0.4μmの開口幅まで縮小される。」と記載されていることから、刊行物発明においても、サイドウォール膜8の幅が第1のCVD酸化膜5の厚みに基づいて制御されており、さらに、「トレンチ開口部6」の「開口幅」は、「トレンチ開口部6に」「形成」された「サイドウォール膜8」の幅だけ縮小していることは明らかであり、補正後の発明と同様に、「第1の開口の寸法と」「第2の開口の寸法との差は、」「第1のマスキング材料層の厚さに比例して変化する」(すなわち、請求項における「第2の開口の寸法は、」「第1のマスキング材料層の厚さに比例して変化する」)構成となっているものと認められる。 よって、上記相違点は、実質的なものでない。 (4-6)独立特許要件についてのまとめ 以上検討したとおり、補正後の発明と刊行物発明との相違点は、実質的なものでないので、補正後の発明は、引用刊行物に記載された発明であり、特許法第29条第1項第3号に該当し、特許出願の際、独立して特許を受けることができない。 (5)補正の却下についてのむすび 本件補正は、特許法第17条の2第3項に規定する要件を満たさないものであり、また、仮に、そのような違反がなく、特許法第17条の2第3項に規定する要件を満たすものであって、特許法第17条の2第4項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当するとした場合においても、本件補正は、特許法第17条の2第5項において準用する同法第126条第5項の規定に適合しないものである。 したがって、本件補正は、特許法第159条第1項において読み替えて準用する同法第53条第1項の規定により却下すべきものである。 3.本願発明 平成23年4月21日になされた手続補正は上記のとおり却下されたので、本願の請求項1ないし19に係る発明は、平成22年4月6日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項1ないし19に記載されている事項により特定されるとおりのものであって、そのうちの請求項11に係る発明(以下「本願発明」という。)は、その特許請求の範囲の請求項11に記載されている事項により特定される上記2.(1)の補正前の請求項11として記載したとおりのものであり、再掲すると以下のとおりである。 「【請求項11】 第1の伝導型の半導体ウェハを準備する工程と、 上記半導体ウェハ上に、該半導体ウェハよりも低い多数キャリア濃度を有する第1の伝導型のエピタキシャル層を成長させる工程と、 上記エピタキシャル層の上部に、第2の伝導型のボディ領域を形成する工程と、 上記エピタキシャル層上に、第1の開口を有するパターン形成された第1のマスキング材料層を形成する工程と、 上記第1のマスキング材料層上に、第2のマスキング材料層を堆積させる工程と、 上記第1の開口内に、該第1の開口よりも狭い第2の開口が形成されるまで、上記第2のマスキング材料層をエッチングする工程と、 上記第2の開口を介して上記半導体ウェハをエッチングし、該半導体ウェハ内にトレンチを形成する工程と、 上記ボディ領域の上部であって上記トレンチに隣接する部分に、第1の伝導型のソース領域を形成する工程と、 上記パターン形成された第1のマスキング材料層及び上記エッチングにより残った第2のマスキング材料層を除去する工程と、 上記トレンチの内壁の少なくとも一部を覆う絶縁層を形成する工程と、 上記絶縁層に隣接して上記トレンチ内を埋め込む導電領域を形成する工程とを有するトレンチ金属酸化膜半導体電界効果トランジスタの製造方法。」 4.刊行物に記載された発明 これに対して、原査定の拒絶の理由に引用された刊行物には、上記2.(4-3-1)及び(4-3-2)に記載したとおりの事項及び発明(刊行物発明)が記載されているものと認められ、刊行物発明を再掲すると以下のとおりである。 「N^(+)型のシリコン半導体基板1にN^(-)型のエピタキシャル層を積層してドレイン領域2を設け、 前記エピタキシャル層の表面に酸化膜3を形成し、予定のチャネル層4の部分の酸化膜3をエッチングして除去し、前記酸化膜3をマスクとして全面にボロンを注入した後、拡散してP型のチャネル層4を形成し、 全面に第1のCVD酸化膜5を生成し、前記CVD酸化膜5上にトレンチのパターンを形成し、予定のトレンチ開口部6を除いてマスクをかけ、前記第1のCVD酸化膜5を部分的に除去し、前記チャネル層4が露出した前記トレンチ開口部6を形成し、 前記トレンチ開口部6を有する前記第1のCVD酸化膜5上の全面に第2のCVD酸化膜7を堆積し、 前記第2のCVD酸化膜7を異方性RIEにより全面をエッチングして除去して、表面に露出した前記第1のCVD酸化膜5上の前記トレンチ開口部6にサイドウォール膜8を形成することにより、前記トレンチ開口部6の開口幅を縮小させ、 前記CVD酸化膜5と前記サイドウォール膜8をマスクにして、前記シリコン半導体基板1をエッチングし、前記チャネル層4を貫通し、前記ドレイン領域2まで達するトレンチ9を形成し、 前記CVD酸化膜5をエッチングにより除去した後、全面を更に熱酸化してゲート酸化膜11を形成し、 前記トレンチ9に埋設されたゲート電極13を形成し、 新たにレジスト膜で前記トレンチ9および隣接した前記チャネル層4を除いてマスクし、選択的に砒素をイオン注入することにより、N^(+)型のソース領域15を形成する 絶縁ゲート型半導体装置の製造方法。」 5.対比・判断 (5-1)刊行物発明の「N^(+)型のシリコン半導体基板1」は、本願発明の「第1の伝導型の半導体ウェハ」に相当し、刊行物発明の「N^(-)型のエピタキシャル層を積層し」た「ドレイン領域2」は、本願発明の「半導体ウェハよりも低い多数キャリア濃度を有する第1の伝導型のエピタキシャル層」に相当するから、刊行物発明の「N^(+)型のシリコン半導体基板1にN^(-)型のエピタキシャル層を積層してドレイン領域2を設け」ることは、本願発明の「第1の伝導型の半導体ウェハを準備する工程と、上記半導体ウェハ上に、該半導体ウェハよりも低い多数キャリア濃度を有する第1の伝導型のエピタキシャル層を成長させる工程」に相当する。 (5-2)刊行物発明の「P型のチャネル層4」は、本願発明の「第2の伝導型のボディ領域」に相当し、刊行物発明において、「P型のチャネル層4」は、「N^(-)型のエピタキシャル層」の上部に形成されることは明らかであるから、刊行物発明の「エピタキシャル層の表面に酸化膜3を形成し、予定のチャネル層4の部分の酸化膜3をエッチングして除去し、前記酸化膜3をマスクとして全面にボロンを注入した後、拡散してP型のチャネル層4を形成」ことは、本願発明の「上記エピタキシャル層の上部に、第2の伝導型のボディ領域を形成する工程」に相当する。 (5-3)刊行物発明の「チャネル層4が露出した」「トレンチ開口部6」は、本願発明の「第1の開口」に相当し、刊行物発明の「第1のCVD酸化膜5」は、本願発明の「第1のマスキング材料層」に相当するから、刊行物発明の「全面に第1のCVD酸化膜5を生成し、前記CVD酸化膜5上にトレンチのパターンを形成し、予定のトレンチ開口部6を除いてマスクをかけ、前記第1のCVD酸化膜5を部分的に除去し、」「チャネル層4が露出した前記トレンチ開口部6を形成」することは、本願発明の「エピタキシャル層上に、第1の開口を有するパターン形成された第1のマスキング材料層を形成する工程」に相当する。 (5-4)刊行物発明の「第2のCVD酸化膜7」は、本願発明の「第2のマスキング材料層」に相当するから、刊行物発明の「トレンチ開口部6を有する」「第1のCVD酸化膜5上の全面に第2のCVD酸化膜7を堆積」することは、本願発明の「第1のマスキング材料層上に、第2のマスキング材料層を堆積させる工程」に相当する。 (5-5)刊行物発明の「トレンチ開口部6にサイドウォール膜8を形成することにより、」「開口幅」が「縮小さ」れた「前記トレンチ開口部6」は、本願発明の「第1の開口よりも狭い第2の開口」に相当するから、刊行物発明の「第2のCVD酸化膜7を異方性RIEにより全面をエッチングして除去して、表面に露出した」「第1のCVD酸化膜5上の」「トレンチ開口部6にサイドウォール膜8を形成することにより、前記トレンチ開口部6の開口幅を縮小させ」ることは、本願発明の「第1の開口内に、該第1の開口よりも狭い第2の開口が形成されるまで、」「第2のマスキング材料層をエッチングする工程」に相当する。 (5-6)刊行物発明の「CVD酸化膜5と」「サイドウォール膜8をマスクにして、」「シリコン半導体基板1をエッチングし、」「チャネル層4を貫通し、」「ドレイン領域2まで達するトレンチ9を形成」することは、本願発明の「第2の開口を介して」「半導体ウェハをエッチングし、該半導体ウェハ内にトレンチを形成する工程」に相当する。 (5-7)刊行物発明の「ゲート酸化膜11」は、本願発明の「トレンチの内壁の少なくとも一部を覆う絶縁層」に相当する。そして、刊行物発明において、「CVD酸化膜5をエッチングにより除去」する際に、「サイドウォール膜8」も除去されることは、引用刊行物の段落【0026】及び図5、6の記載から見て、明らかであるから、刊行物発明の「CVD酸化膜5をエッチングにより除去した後、全面を更に熱酸化してゲート酸化膜11を形成」することは、本願発明の「パターン形成された第1のマスキング材料層及び」「エッチングにより残った第2のマスキング材料層を除去する工程と、」「トレンチの内壁の少なくとも一部を覆う絶縁層を形成する工程」に相当する。 (5-8)刊行物発明の「トレンチ9に埋設されたゲート電極13」は、本願発明の「トレンチ内を埋め込む導電領域」に相当する。そして、刊行物発明の「トレンチ9に埋設されたゲート電極13」は、「ゲート酸化膜11」に隣接していることは明らかであるから、刊行物発明の「トレンチ9に埋設されたゲート電極13を形成」することは、本願発明の「絶縁層に隣接して」「トレンチ内を埋め込む導電領域を形成する工程」に相当する。 (5-9)刊行物発明の「N^(+)型のソース領域15」は、本願発明の「第1の伝導型のソース領域」に相当する。そして、刊行物発明の「N^(+)型のソース領域15」は、「チャネル層4」の上部の「トレンチ9」に隣接部分に形成されることは明らかであるから、刊行物発明の「新たにレジスト膜で」「トレンチ9および隣接した」「チャネル層4を除いてマスクし、選択的に砒素をイオン注入することにより、N^(+)型のソース領域15を形成する」ことは、本願発明の「ボディ領域の上部であって」「トレンチに隣接する部分に、」「第1の伝導型のソース領域を形成する工程」に相当する。 (5-10)刊行物発明の「絶縁ゲート型半導体装置の製造方法」は、本願発明の「トレンチ金属酸化膜半導体電界効果トランジスタの製造方法」に相当する。 (5-11)そして、本願発明では、各工程を「有する」としか特定されておらず、工程の順序については特定されていない。 (5-12)そこで、本願発明と刊行物発明を対比すると、両者の間に構成上の差異を見出すことはできず、本願発明は,引用刊行物に記載された発明であると認められる。 したがって、本願発明は、特許法第29条第1項第3号に該当し、特許を受けることができない。 6.むすび 以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。 よって、結論のとおり審決する。 |
| 審理終結日 | 2012-05-28 |
| 結審通知日 | 2012-05-29 |
| 審決日 | 2012-06-11 |
| 出願番号 | 特願2003-546391(P2003-546391) |
| 審決分類 |
P
1
8・
575-
Z
(H01L)
P 1 8・ 561- Z (H01L) P 1 8・ 57- Z (H01L) P 1 8・ 113- Z (H01L) |
| 最終処分 | 不成立 |
| 前審関与審査官 | 早川 朋一 |
| 特許庁審判長 |
齋藤 恭一 |
| 特許庁審判官 |
西脇 博志 小野田 誠 |
| 発明の名称 | 半導体基板内に狭いトレンチを形成する方法 |
| 代理人 | 野口 信博 |
| 代理人 | 藤井 稔也 |
| 代理人 | 小池 晃 |
| 代理人 | 伊賀 誠司 |