• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 全部申し立て 2項進歩性  H01L
管理番号 1313078
異議申立番号 異議2015-700304  
総通号数 197 
発行国 日本国特許庁(JP) 
公報種別 特許決定公報 
発行日 2016-05-27 
種別 異議の決定 
異議申立日 2015-12-14 
確定日 2016-04-07 
異議申立件数 1 
事件の表示 特許第5752264号「不純物のゲッタリングプロセスで絶縁層付きの半導体基板を製造する方法」の請求項1ないし4に係る特許に対する特許異議の申立てについて、次のとおり決定する。 
結論 特許第5752264号の請求項1ないし4に係る特許を維持する。 
理由 1 手続の経緯
特許第5752264号の請求項1?4に係る特許についての出願は、平成22年12月31日(パリ条約による優先権主張2010年12月27日 中国、2010年12月27日 中国)を国際出願日として特許出願され、平成27年5月29日にその特許権の設定登録がされ、その後、その特許に対し、特許異議申立人岡村英紀により特許異議の申立てがされたものである。

2 本件特許発明
特許第5752264号の請求項1?4の特許に係る発明は、それぞれ、その特許請求の範囲の請求項1?4に記載された事項により特定される、次のとおりのものである。
「【請求項1】
不純物のゲッタリングプロセスで絶縁層付きの半導体基板を製造する方法であって、
エレメント基板及び支持基板を提供するステップと、
前記エレメント基板の表面に絶縁層を形成するステップと、
前記エレメント基板の表面にDZ層を形成するための熱処理ステップ1と、
DZ層以外の前記エレメント基板における飽和酸素を核に蓄積させるため、温度が前記熱処理ステップ1以下にある熱処理ステップ2と、
前記熱処理ステップ2で核に蓄積した酸素を更に大きな酸素析出物に形成させると同時に、前記の酸素析出物がDZ層における金属不純物を吸収できる熱処理ステップ3と、
絶縁層付きの前記エレメント基板及び前記支持基板をボンディングさせ、前記絶縁層が前記エレメント基板及び前記支持基板の間に挟まれるようにするステップと、
ボンディング・インターフェースの焼鈍補強を行い、前記ボンディング・インターフェースの堅牢度が後続の面取り研磨、薄化及び研磨技術の要求を満たすようにするステップと、
ボンディングした前記エレメント基板の面取り研磨、薄化及び研磨を行うステップとを含み、
前記ボンディング・インターフェースの焼鈍補強を行うステップは、前記熱処理ステップ3を兼ねることを特徴する不純物のゲッタリングプロセスで絶縁層付きの半導体基板を製造する方法。」(以下「本件特許発明1」という。)

「【請求項2】
前記エレメント基板が単結晶ケイ素基板であることを特徴とする請求項1に記載の方法。」(以下「本件特許発明2」という。)

「【請求項3】
更に前記エレメント基板に対する面取り研磨、薄化及び研磨技術を実施してから、ボンディングしたインターフェースに対する補充的焼鈍補強を行うステップを含むことを特徴とする請求項1に記載の方法。」(以下「本件特許発明3」という。)

「【請求項4】
更に前記エレメント基板に対する面取り研磨、薄化及び研磨技術を実施するまで前記支持基板の露出表面に保護層を形成するステップを含むことを特徴とする請求項1に記載の方法。」(以下「本件特許発明4」という。)

3 申立理由の概要
特許異議申立人岡村英紀は、主たる証拠として特開平8-115861号公報(以下「甲第1号証」という。)を、及び、従たる証拠として、再公表特許第WO00/55397号(以下「甲第2号証」という。)、特開平8-236735号公報(以下「甲第3号証」という。)、特開平10-209408号公報(以下「甲第4号証」という。)を提出し、本件特許の請求項1ないし4に係る特許は同法第29条第2項の規定に違反してなされたものであるから、請求項1ないし4に係る特許を取り消すべきものである旨主張している。

4 甲第1号証?甲第4号証
(1)甲第1号証の記載
ア 甲第1号証の記載事項
甲第1号証には、「張り合わせ半導体基板およびその製造方法」(発明の名称)について、図1?図2とともに、次の事項が記載されている(下線は当審で付加。以下同じ。)。
a 「【請求項2】 2枚の半導体基板の主面同士を重ね合わせて1枚の張り合わせ半導体基板を製造する張り合わせ半導体基板の製造方法において、
少なくとも一方の半導体基板の主面にDZを形成した後、主面同士を重ね合わせ、
さらに、熱処理後、上記DZを露出させる張り合わせ半導体基板の製造方法。」
b 「【0001】
【産業上の利用分野】この発明は例えば2枚のシリコンウェーハを直接張り合わせて一体化した張り合わせ半導体基板およびその製造方法に関する。」
c 「【0002】
【従来の技術】従来より、シリコンウェーハ同士を直接張り合わせて接合する技術は、例えば特開昭61-145839号公報、特開昭62-71215号公報等に列挙されている。
【0003】このシリコンウェーハの張り合わせ接合技術は、基本的には以下の工程により構成されている。(1)室温で2枚のシリコンウェーハを張り合わせる。(2)800℃以上の温度領域でこれをアニールし、結合強度を高める。この張り合わせ半導体基板では、張り合わせ界面が一様に結合されてボイド等の非結合部分がないこと、また、後工程で剥離しない程度に結合強度が高いことが要求される」
(注:原文では、前記「(1)」?「(2)」は、いずれも、丸付き数字で表記されている。)
d 「【0006】
【課題を解決するための手段】請求項1に記載の発明は、表面にDZ(無欠陥層)を有する張り合わせ半導体基板である。」
e 「【0009】
【作用】この発明に係る張り合わせ半導体基板によれば、張り合わせ半導体基板の特徴を活かし、かつ、高品質の表面活性層を得ることができる。この場合、張り合わせられる半導体基板としては、鏡面研磨したもの同士であってもよく、または、一方の重ね合わせ面に酸化膜、CVD膜、エピタキシャル膜を被着したものであってもよい。
【0010】この発明に係る張り合わせ半導体基板の製造方法によれば、張り合わせ半導体基板の表面活性層の品質を高めることができる。特にDZ形成によりゲッタリング層(IG層)を基板内部に同時に形成することができ、治具汚染をゲッタリングすることができる。そして、このゲッタリングした汚染は、IG層を研磨、研削等することにより半導体基板表面から取り除いている。このため、ゲッタリングした汚染の再放出の虞は皆無とすることができ、活性層として完全な無欠陥層(DZ)を得ることができる。また、張り合わせ用の半導体基板についてそのドーパントの拡散条件をコントロールすることにより、DZを形成することもできる。この場合はDZ形成のための特別な熱処理は不必要となる。さらに、このDZの厚さは活性層の厚さの2倍程度に形成するとよい。
【0011】ここに、シリコンウェーハへのDZの形成は、1000?1150℃での高温熱処理により行うことができる。この高温熱処理は、シリコンウェーハ表面から酸素をアウトディフュージョンし、該ウェーハ表面にDZを例えば20?50μmの厚さに形成するものである。」
f 「【0013】
【実施例】以下、この発明の実施例を図面に基づいて説明する。図1は一実施例に係る張り合わせ半導体基板の製造方法を示している。この図の(B)に示すように、まず、鏡面研磨した基盤ウェーハB、および、同じく鏡面研磨したこれに張り合わせられる活性層ウェーハAを準備する。ここで、活性層ウェーハAにはDZが形成されている。そして、所定の洗浄を施した後、これらのウェーハA,Bを重ね合わせ、室温下所定条件にて張り合わせる。この場合、活性層ウェーハAのDZは基盤ウェーハBの表面に重ね合わされて張り合わせられる。
【0014】そして、張り合わせ後の所定の熱処理を行う。すなわち、熱処理前の重ね合わせ段階での張り合わせが正常である場合は、張り合わせ後のウェーハCには例えば1200℃,2時間,酸素雰囲気での熱処理(アニール)が施される。さらに、超音波探傷法によるボイド等の欠陥検査を行う。そして、良品は次工程で研削、研磨等が施され、さらに、デバイス工程に供される。例えばAウェーハ部分の平面研削による薄膜化およびポリシングによる薄膜化が施される。なお、図1にあって従来の張り合わせを(A)として示している。
【0015】以下に、DZの形成条件の一例を示す。すなわち、以下に示す三段熱処理によりDZを形成する。(1)T℃、ｔ時間、熱処理雰囲気は窒素あるいは酸素;(2)550℃、6時間;(3)1000℃、16時間の熱処理を連続して行う。次表は、このようにして形成されたDZ幅の熱処理条件に対する依存性を示している。
……(中略)……
【0017】また、図2には、1100℃、2時間、張り合わせ熱処理後の活性層の酸素濃度のプロファイルを示している。この場合の活性層の酸素濃度は、約1×10^(17)aｔｏmｓ/ccである。」
(注:原文では、前記「(1)」?「(3)」は、いずれも、丸付き数字で表記されている。)
g 「【0018】
【発明の効果】この発明によれば、活性層に欠陥のない高品質の張り合わせ半導体基板を得ることができる。また、張り合わせに使用する半導体基板の酸素濃度は不問とされるため、低コストでの張り合わせ半導体基板を得ることができる。また、ドーパントの拡散条件をコントロールすることにより、DZを形成することができるため、DZ形成熱処理を省略することもできる。」
h 段落【0016】の表には、「熱処理条件」として、「温度(T)」は1100℃または1150℃であり、各温度について「時間(ｔ)」は、それぞれ、1時間、4時間、9時間であることが記載されている。

イ 甲第1号証に記載された発明
以上のa?hの記載を総合すると、甲第1号証には、次の発明(以下「甲第1号証発明」という。)が記載されていると認められる。
「2枚の半導体基板の主面同士を重ね合わせて1枚の張り合わせ半導体基板を製造する張り合わせ半導体基板の製造方法であって、
基盤ウェーハB、及び、これに張り合わせられる活性層ウェーハAを準備するステップと、
前記基盤ウェーハB及び前記活性層ウェーハAの一方の重ね合わせ面に酸化膜を被着するステップと、
前記活性層ウェーハAの主面にDZ(無欠陥層)を形成することにより、ゲッタリング層(IG層)を前記活性層ウェーハA内部に同時に形成するための三段熱処理として、
窒素あるいは酸素雰囲気で、T℃(T=1100℃または1150℃)、ｔ時間(ｔ=1時間、4時間または9時間)の熱処理を行うステップ(1)と、
550℃、6時間の熱処理を行うステップ(2)と、
1000℃、16時間の熱処理を行うステップ(3)と、
を連続して行うステップと、
前記活性層ウェーハAの前記DZが前記基盤ウェーハBの表面に重ね合わされるように、前記活性層ウェーハAと前記基盤ウェーハBを、重ね合わせて張り合わせるステップと
張り合わせ後のウェーハCに、例えば1200℃,2時間,酸素雰囲気での熱処理を施すステップと、
前記張り合わせ後のウェーハCの前記ウェーハA部分の平面研削による薄膜化及びポリシングによる薄膜化を施すステップと、
を含むことを特徴する張り合わせ半導体基板の製造方法。」

(2)甲第2号証の記載
ア 甲第2号証の記載事項
甲第2号証には、「シリコンウエーハの製造方法及びシリコンウエーハ」(発明の名称)について、図1?図4とともに、次の事項が記載されている。
a 「また、前記半導体デバイスを更に高性能にするために、いわゆるSOI(Sillcｏn On Inｓｕlaｔｏｒ)ウエーハが用いられることもある。このSOIウエーハの代表的な製造方法としてウエーハ貼り合わせ法がある。この方法は、デバイス形成層となるボンドウエーハと支持基板となるベースウエーハとを酸化膜を介して密着させる工程と、熱処理を加えて両者を強固に結合する工程と、ボンドウエーハを薄膜化してSOI層とする工程とを有するものである。このような方法で製造された貼り合わせSOIウエーハを用いて半導体デバイスを製造する場合においても、前述したウエーハの大直径化や信号の伝送ロス等の問題を解決するためには、CZ法で高抵抗率のウエーハをベースウエーハとして用いることが要求される。」(第5頁第27行?第6頁第7行」)
b 「発明の開示
本発明はこのような問題点に鑑みて為されたもので、酸素ドナーの発生による抵抗率の低下を防ぎつつ、ゲッタリング効果も高い高抵抗率CZウエーハを得る方法、および、その方法により製造された高抵抗率CZウエーハならびに、このウエーハを利用したSOIウエーハを提供することを第1の目的とする。
……(中略)……
本発明では、前記第1の目的を達成するため、シリコンウエーハの製造方法において、チョクラルスキー法により抵抗率が100Ω・cm以上で初期格子間酸素濃度が10?25ｐｐmaであるシリコン単結晶棒を育成して、該シリコン単結晶棒をウエーハに加工し、該ウエーハに酸素析出熱処理を行なって、ウエーハ中の残留格子間酸素濃度を8ｐｐma以下とすることを特徴とするシリコンウエーハの製造方法が提供される。
このように、チョクラルスキー法により、100Ω・cm以上の高抵抗率であって、初期格子間酸素濃度が10?25ｐｐma(JEIDA:日本電子工業振興協会)の高酸素濃度のシリコンウエーハを作製して、この高抵抗率CZウエーハに対し酸素析出熱処理を行ない、残留格子間酸素濃度を8ｐｐma以下の低酸素濃度とすることにより、シリコンウエーハの格子間酸素を析出させて、電気的に活性な酸素ドナーとなることを防ぎ、ウエーハの抵抗率の低下を防ぐことができる。また、この方法では、酸素析出物の密度が高くなるため、ゲッタリング効果も高めることができる。さらに、この方法ではCZ法によりシリコンウエーハを作製するため、ウエーハの直径を大直径化することも容易に行なうことができる。」(第10頁第13行?第11頁第10行)
c 「なお、貼り合わせSOIウエーハ用のベースウエーハに行う酸素析出熱処理は、貼り合わせSOIウエーハの製造工程中の結合熱処理と兼ねて行うこともできる。
すなわち、ボンドウエーハとベースウエーハとを酸化膜を介して密着させる工程と、結合熱処理を加えて強固に結合させる工程と、ボンドウエーハを薄膜化してSOI層とする工程とを有する貼り合わせSOIウエーハの製造の際、前記ベースウエーハとして抵抗率が100Ω・cm以上で初期格子間酸素濃度が10?25ｐｐmaであるシリコンウエーハを用い、前記結合熱処理としてベースウエーハ中の残留格子間酸素濃度を8ｐｐma以下とする熱処理を行うことで、高抵抗率を有し、且つ充分なゲッタリング効果を有するSOIウエーハをより効率的に得ることができる。
この場合、前記用いるベースウエーハを、該ベースウエーハとボンドウエーハとを密着させる工程の前に酸素析出熱処理の少なくとも一部を行ったウエーハとすることもできる。
貼り合わせSOIウエーハの作製工程中に行われる酸素析出熱処理として複数段の熱処理を行う場合には、上記のようにボンドウエーハと密着する前のベースウエーハにその酸素析出熱処理の一部を予め行い、残りの熱処理を結合熱処理として行うこともできる。このように、貼り合わせSOIウエーハの作製工程において必要な酸素析出熱処理を分割して行えば、結合熱処理のみで行う場合に比べて結合熱処理工程を短くできるので、各工程間の時間調整がし易くなり、工程間在庫を低減し効率よく製品を作製することができる。」(第13頁第3?23行)
d 「さらにこの場合、前記酸素析出熱処理を、その初段において1100℃以上の高温熱処理を行い、ウエーハ表面の格子間酸素を外方拡散させることによりウエーハ表面にDZ層(無欠陥層)を形成させるように行うことが好ましい。」(第14頁第19?21行)
e 「また、このようなウエーハを利用して貼り合わせSOIウエーハを製造する場合には、少なくともベースウエーハとして上記の高抵抗率CZウエーハを用い、デバイス層となるボンドウエーハとベースウエーハの少なくとも一方にシリコン酸化膜を形成した後、両者を貼り合わせ、結合熱処理を加えて結合強度を向上させてからボンドウエーハを薄膜化しSOI層とすることにより、デバイス製造熱処理等を受けてもベースウエーハは高抵抗率を維持できるので高周波特性に優れたデバイスが作製可能なSOIウエーハを得ることができる。」(第18頁第12?18行)
f 「(実施例3)
CZ法により作製され、方位＜100＞、直径150mm、導電型P型であって、抵抗率の面内分布が4400?7000Ω・cmの範囲で、初期格子間酸素濃度が約17.9ｐｐmaであるウエーハをベースウエーハとして用意し、ベースウエーハと同一の直径、方位、導電型であり、抵抗率が10?20Ω・cm、初期格子間酸素濃度が15ｐｐmaであるボンドウエーハを用意した。
このボンドウエーハの表面に熱酸化膜を400nm形成した後、この熱酸化膜を通して水素イオンを注入(注入エネルギー100keV、ドーズ量8×10^(16)/cm^(2))した。そして、このボンドウエーハを室温でベースウエーハと密着させ、500℃、30分の熱処理を加えることにより、水素イオン注入層でボンドウエーハを剥離して、厚さ約0.4μmのSOI層を有する貼り合わせSOIウエーハを作製した。
その後、貼り合わせ強度を向上させるための結合熱処理とベースウエーハの酸素析出熱処理とを兼ねて、実施例1の熱処理Dと同1条件の3段熱処理を加えた後、SOIウエーハ裏面の酸化膜をエッチングにより除去し、ベースウエーハの残留格子間酸素濃度及び抵抗率を測定した。その結果、ベースウエーハの残存格子間酸素濃度は約5.4ｐｐmaであり、抵抗率は4000?6300Ω・cmの範囲であり、初期の抵抗率と同一レベルの高抵抗率を維持していることが分かった。
さらに、このSOIウエーハに450℃、16時間の熱処理を施し、再度ベースウエーハの抵抗率を測定したところ、酸素ドナーが発生しやすい温度で熱処理したにもかかわらず、抵抗率は3000Ω・cm以上の高抵抗率を維持していることが分かった。」(第25頁第28行?第26頁第21行)
g 「(実施例4)
CZ法によりシリコン単結晶棒を作製し、これからワイヤーソーを用いてウエーハ状にスライスした後、通常行われる面取り、ラッピング、ケミカルエッチング等の工程を経て、直径150mm、方位＜100＞、導電型P型、抵抗率が約11200Ω・cm、初期酸素濃度17.6ｐｐmaのCWを作製し、これをベースウエーハとして用意した。尚、このCWを作製する際には、通常のCW作製工程において一般的に行われるドナー消去熱処理は行わなかった。
また、ボンドウエーハとしては、直径150mm、方位＜100＞、導電型P型、抵抗率が10?20Ω・cm、初期酸素濃度約15ｐｐmaの鏡面研磨ウエーハを用意し、このボンドウエーハの表面に500nmの熱酸化膜を形成した。
そして、ベースウエーハとして用意したCWに対し、酸素析出熱処理としての3段熱処理のうち、初段熱処理(500℃、4時間、窒素雰囲気)および2段目の熱処理(800℃、6時間、窒素雰囲気)を行った後、一方の面を3段研磨(1次研磨、2次研磨、仕上げ研磨(最終研磨))して鏡面研磨ウエーハとした。
その後、ボンドウエーハとベースウエーハの鏡面同士を酸化膜を介して室温で密着させ、貼り合わせ強度を向上させるための熱処理として、酸素析出熱処理の3段目の熱処理を兼ねて、1100℃、10時間の熱処理(パイロジェニック酸化)を行った後、ボンドウエーハを研削・研磨して薄膜化して厚さ約5μmのSOI層を有するSOIウエーハを作製した。
作製されたSOIウエーハのベースウエーハ裏面の酸化膜をエッチングにより除去して、ベースウエーハの残留格子間酸素濃度、抵抗率、内部欠陥密度を測定した。さらに、このSOIウエーハに対しデバイス製造熱処理として初段に1200℃、30分の高温熱処理を行った後、450℃、5時間の熱処理を施し、ベースウエーハの残留格子間酸素濃度、抵抗率、内部欠陥密度を再度測定した。これらの結果を表2に示した。
上記の結果より、本発明のSOIウエーハのベースウエーハは、結合熱処理後に高密度の酸素析出物を有しており、初期の抵抗率と殆ど変らない高抵抗率を維持していることがわかる。また、デバイス製造熱処理を模して初段に1200℃という高温熱処理を行ったにもかかわらず、酸素析出物が溶解して格子間酸素を増加させることもなく、その後の400℃、5時間の熱処理により、抵抗率が若干低下するものの、依然として3000Ω・cm以上の高抵抗率を維持していることがわかった。」(第26頁第22行?第27頁第29行)
h 第27頁の表2には、ベースウエーハの残留格子間酸素濃度は、結合熱処理後も、デバイス熱処理後も、7.2ｐｐmaであることが記載されている。

イ 甲第2号証に記載された発明
以上のa?hの記載を総合すると、甲第2号証には、次の発明(以下「甲第2号証発明」という。)が記載されていると認められる。
「デバイス形成層となるボンドウエーハと支持基板となるベースウエーハとを酸化膜を介して密着させて、熱処理を加えて両者を強固に結合させて貼り合わせSOIウエーハを製造する方法において、
前記ベースウエーハに対し、酸素析出熱処理としての3段熱処理のうち、初段熱処理(500℃、4時間、窒素雰囲気)及び2段目の熱処理(800℃、6時間、窒素雰囲気)を行った後、前記ボンドウエーハと前記ベースウエーハを酸化膜を介して密着させ、貼り合わせ強度を向上させるための熱処理として、前記酸素析出熱処理の3段目の熱処理を兼ねて、1100℃、10時間の熱処理(パイロジェニック酸化)を行うことで、
作成された前記SOIウェーハにおける前記ベースウエーハの残留格子間酸素濃度を7.2ｐｐmaと8ｐｐma以下とすることにより、前記ベースウエーハを高抵抗率として高周波特性を向上させるとともに、
前記SOIウエーハの作製工程において必要な酸素析出熱処理を分割して、前記ボンドウエーハと密着する前の前記ベースウエーハにその酸素析出熱処理の一部を予め行い、残りの熱処理を結合熱処理として行うことで、工程間在庫を低減し効率よく製品を作製することができる方法。」

(3)甲第3号証の記載
甲第3号証には、「SOI基板及びその製造方法」(発明の名称)について、図1?図6とともに、次の事項が記載されている。
「【請求項2】 第1シリコンウェーハ(11)と第2シリコンウェーハ(12)とを絶縁層(13)を介して接合し、前記接合した第1及び第2シリコンウェーハ(11,12)を熱処理して貼り合わせた後、前記第1シリコンウェーハ(11)又は第2シリコンウェーハ(12)を所定の厚さに研削研磨してデバイス形成用のSOI層(12a)とするSOI基板の製造方法において、
前記研削研磨した後で、乾燥酸素雰囲気又は窒素雰囲気中で1200?1300℃の温度範囲で再度熱処理することを特徴とするSOI基板の製造方法。」

(4)甲第4号証の記載
甲第4号証には、「SOI基板の製造方法」(発明の名称)について、図1?図7とともに、次の事項が記載されている。
「【0018】第1実施例によれば、予め単結晶シリコン製の活性層用ウェーハ1(鏡面研磨ウェーハ)を用意し、また活性層用ウェーハ1と同一素材および同一口径の支持基板用ウェーハ2(鏡面研磨ウェーハ)の表面に、絶縁膜である熱酸化膜(SiO_(2))2aを形成しておく。次に、図1(a)に示すように、これらの活性層用ウェーハ1および支持基板用ウェーハ2同士を室温下で重ね合わせ、所定の熱処理を施すことにより、張り合わせ基板3を形成する。ここで、この張り合わせ基板3において、活性層用ウェーハ1の周縁部に所定の面取りを施す。すなわち、まず、図1(b)に示す切削盤4を用いた機械的面取りを行う。」

5 判断
(1)請求項1に係る発明について
ア 対比
(ア)本件特許発明1と甲第1号証発明との対比
甲第1号証には、段落【0010】に「この発明に係る張り合わせ半導体基板の製造方法によれば、張り合わせ半導体基板の表面活性層の品質を高めることができる。特にDZ形成によりゲッタリング層(IG層)を基板内部に同時に形成することができ、治具汚染をゲッタリングすることができる。」と記載されている。
そして、甲第1号証発明の「張り合わせ半導体基板の製造方法」は、「2枚の半導体基板の主面同士を重ね合わせて1枚の張り合わせ半導体基板を製造する」に際し、「前記基盤ウェーハB及び前記活性層ウェーハAの一方の重ね合わせ面に酸化膜を被着する」とともに、前記「張り合わせ」前に「前記活性層ウェーハAの主面にDZ(無欠陥層)を形成することにより、ゲッタリング層(IG層)を前記活性層ウェーハA内部に同時に形成するための三段熱処理」を行うものである。
そうすると、甲第1号証発明の「2枚の半導体基板の主面同士を重ね合わせて1枚の張り合わせ半導体基板を製造する張り合わせ半導体基板の製造方法」は、「ゲッタリング層(IG層)を前記活性層ウェーハA内部に同時に形成する」ことで治具汚染をゲッタリングするプロセスを有しており、「重ね合わせ面に酸化膜」という絶縁層を備える「張り合わせ半導体基板」を「製造」する「方法」であるということができる。
したがって、甲第1号証発明の「2枚の半導体基板の主面同士を重ね合わせて1枚の張り合わせ半導体基板を製造する張り合わせ半導体基板の製造方法」は、本件特許発明1の「不純物のゲッタリングプロセスで絶縁層付きの半導体基板を製造する方法」に相当する。

甲第1号証発明の「活性層ウェーハA」及び「基盤ウェーハB」は、それぞれ、本件特許発明1の「エレメント基板」及び「支持基板」に相当する。
したがって、甲第1号証発明の「基盤ウェーハB、及び、これに張り合わせられる活性層ウェーハAを準備するステップ」は、本件特許発明1の「エレメント基板及び支持基板を提供するステップ」に相当する。

甲第1号証発明において、「前記基盤ウェーハB及び前記活性層ウェーハAの一方の重ね合わせ面に酸化膜を被着する」ことは、「前記基盤ウェーハB」もしくは「前記活性層ウェーハA」の表面に「酸化膜を被着する」ということである。そして、前記「酸化膜」は絶縁層であると認められる。
したがって、甲第1号証発明の「前記基盤ウェーハB及び前記活性層ウェーハAの一方の重ね合わせ面に酸化膜を被着するステップ」と、本件特許発明1の「前記エレメント基板の表面に絶縁層を形成するステップ」とは、「エレメント基板」もしくは「支持基板」の「表面に絶縁層を形成するステップ」である点で共通する。

甲第1号証発明の「前記活性層ウェーハAの主面にDZ(無欠陥層)を形成することにより、ゲッタリング層(IG層)を前記活性層ウェーハA内部に同時に形成するための三段熱処理」における「窒素あるいは酸素雰囲気で、T℃(T=1100℃または1150℃)、ｔ時間(ｔ=1時間、4時間または9時間)の熱処理を行うステップ(1)」と、本件特許発明1の「前記エレメント基板の表面にDZ層を形成するための熱処理ステップ1」とは、「前記エレメント基板の表面にDZ層を形成するための」1番目の「熱処理ステップ1」である点で共通する。

甲第1号証発明の「前記活性層ウェーハAの主面にDZ(無欠陥層)を形成することにより、ゲッタリング層(IG層)を前記活性層ウェーハA内部に同時に形成するための三段熱処理」における「550℃、6時間の熱処理を行うステップ(2)」と、本件特許発明1の「DZ層以外の前記エレメント基板における飽和酸素を核に蓄積させるため、温度が前記熱処理ステップ1以下にある熱処理ステップ2」とは、「温度が前記熱処理ステップ1以下にある」2番目の「熱処理ステップ2」である点で共通する。

甲第1号証発明の「前記活性層ウェーハAの主面にDZ(無欠陥層)を形成することにより、ゲッタリング層(IG層)を前記活性層ウェーハA内部に同時に形成するための三段熱処理」における「1000℃、16時間の熱処理を行うステップ(3)」と、本件特許発明1の「前記熱処理ステップ2で核に蓄積した酸素を更に大きな酸素析出物に形成させると同時に、前記の酸素析出物がDZ層における金属不純物を吸収できる熱処理ステップ3」とは、「ゲッタリング層」が「DZ層における金属不純物を吸収できる」3番目の「熱処理ステップ3」である点で共通する。

甲第1号証発明の「重ね合わせ面に酸化膜を被着」された「前記活性層ウェーハA」の前記DZが「前記基盤ウェーハB」の表面に重ね合わされるように「前記活性層ウェーハAと前記基盤ウェーハBを、重ね合わせて張り合わせるステップ」は、本件特許発明1の「絶縁層付きの前記エレメント基板及び前記支持基板をボンディングさせ、前記絶縁層が前記エレメント基板及び前記支持基板の間に挟まれるようにするステップ」に相当する。

甲第1号証には、「従来の技術」に関して、段落【0003】に「(1)室温で2枚のシリコンウェーハを張り合わせる。(2)800℃以上の温度領域でこれをアニールし、結合強度を高める。」と記載されている。
上記記載を参酌すれば、甲第1号証発明において、「張り合わせ後のウェーハCに、例えば1200℃,2時間,酸素雰囲気での熱処理を施すステップ」は、次に行う「前記張り合わせ後のウェーハCの前記ウェーハA部分の平面研削による薄膜化及びポリシングによる薄膜化を施すステップ」に耐えられるように、「張り合わせ」た「前記活性層ウェーハAと前記基盤ウェーハB」との結合強度を高めることを目的としていることは明らかである。
したがって、甲第1号証発明の「張り合わせ後のウェーハCに、例えば1200℃,2時間,酸素雰囲気での熱処理を施すステップ」と、本件特許発明1の「ボンディング・インターフェースの焼鈍補強を行い、前記ボンディング・インターフェースの堅牢度が後続の面取り研磨、薄化及び研磨技術の要求を満たすようにするステップ」とは、「ボンディング・インターフェースの焼鈍補強を行い、前記ボンディング・インターフェースの堅牢度が後続」の「薄化及び研磨技術の要求を満たすようにするステップ」である点で共通する。
そして、甲第1号証発明の「前記張り合わせ後のウェーハCの前記ウェーハA部分の平面研削による薄膜化及びポリシングによる薄膜化を施すステップ」と、本件特許発明1の「ボンディングした前記エレメント基板の面取り研磨、薄化及び研磨を行うステップ」とは、「ボンディングした前記エレメント基板」の「薄化及び研磨を行うステップ」である点で共通する。

(イ)本件特許発明1と甲第1号証発明との一致点及び相違点
以上から、本件特許発明1と甲第1号証発明との一致点及び相違点は、以下のとおりである。

＜一致点＞
「不純物のゲッタリングプロセスで絶縁層付きの半導体基板を製造する方法であって、
エレメント基板及び支持基板を提供するステップと、
前記エレメント基板もしくは前記支持基板の表面に絶縁層を形成するステップと、
前記エレメント基板の表面にDZ層を形成するための1番目の熱処理ステップ1と、
温度が前記熱処理ステップ1以下にある2番目の熱処理ステップ2と、
ゲッタリング層がDZ層における金属不純物を吸収できる3番目の熱処理ステップ3と、
絶縁層付きの前記エレメント基板及び前記支持基板をボンディングさせ、前記絶縁層が前記エレメント基板及び前記支持基板の間に挟まれるようにするステップと、
ボンディング・インターフェースの焼鈍補強を行い、前記ボンディング・インターフェースの堅牢度が後続の薄化及び研磨技術の要求を満たすようにするステップと、
ボンディングした前記エレメント基板の薄化及び研磨を行うステップとを含む、
ことを特徴する不純物のゲッタリングプロセスで絶縁層付きの半導体基板を製造する方法。」

＜相違点A＞
本件特許発明1は「前記エレメント基板の表面に絶縁層を形成する」のに対して、甲第1号証発明は「前記基盤ウェーハB及び前記活性層ウェーハA」のどちらの「重ね合わせ面に酸化膜を被着する」のか不明である点。

＜相違点1＞
本件特許発明1は、「熱処理ステップ1」により「前記エレメント基板の表面にDZ層を形成」し、「熱処理ステップ2」により「DZ層以外の前記エレメント基板における飽和酸素を核に蓄積させ」、「熱処理ステップ3」により「前記熱処理ステップ2で核に蓄積した酸素を更に大きな酸素析出物に形成させると同時に、前記の酸素析出物」が「DZ層における金属不純物を吸収できる」のに対して、甲第1号証発明は、「ステップ(1)」と「ステップ(2)」と「ステップ(3)」からなる「三段熱処理」により「前記活性層ウェーハAの主面にDZ(無欠陥層)を形成することにより、ゲッタリング層(IG層)を前記活性層ウェーハA内部に同時に形成する」点。

＜相違点2＞
本件特許発明1は、「ボンディングした前記エレメント基板の面取り研磨」を行うため、「ボンディング・インターフェースの焼鈍補強」は「前記ボンディング・インターフェースの堅牢度が後続の面取り研磨」の「要求」も「満たすようにする」のに対して、甲第1号証発明は、「前記ウェーハA部分」の「平面研削による薄膜化及びポリシングによる薄膜化」に加えて「面取り研磨」を行うことは特定されていない点。

＜相違点3＞
本件特許発明1は「前記ボンディング・インターフェースの焼鈍補強を行うステップは、前記熱処理ステップ3を兼ねる」のに対して、甲第1号証発明はそのような特定を有していない点。

したがって、本件特許発明1と甲第1号証発明とは、異議申立人が主張する相違点1?3(特許異議申立書10ページ、12ページ)に加えて、相違点Aでも相違している。

イ 判断
前記相違点A及び相違点1?3のうち、相違点3について検討する。
(ア)異議申立人の主張
異議申立人は、相違点3について、「熱処理による酸素析出物の形成の際に、結合熱処理のみで行う場合に比べて結合熱処理工程を短くすることを目的とし、甲第2号証の記載事項(酸素析出熱処理の一部(例えば3段目)を兼ねて結合熱処理を行うこと)を甲第1号証の発明に適用して本件特許発明1における特徴Gとすることは、容易に想到し得るものである。」と主張している。(特許異議申立書第12?13ページ)

(イ)これに対して、甲第1号証発明の「三段熱処理」は「前記活性層ウェーハAの主面にDZ(無欠陥層)を形成することにより、ゲッタリング層(IG層)を前記活性層ウェーハA内部に同時に形成するため」であり、前記「三段熱処理」の対象は、「貼り合わせ」前の「前記活性層ウェーハA」である。
一方、甲第2号証発明は「酸素析出熱処理としての3段熱処理」を行うが、前記「酸素析出熱処理」の対象は「支持基板となるベースウエーハ」であり、その目的は「作成された前記SOIウェーハにおける前記ベースウエーハの残留格子間酸素濃度を7.2ｐｐmaと8ｐｐma以下とすることにより、前記ベースウエーハを高抵抗率として高周波特性を向上させる」ためである。
すなわち、仮に甲第1号証発明の「三段熱処理」が酸素を析出させて「ゲッタリング層(IG層)を前記活性層ウェーハA内部に同時に形成」させるものであるとしても、前記甲第1号証発明の「三段熱処理」と甲第2号証発明の「酸素析出熱処理としての3段熱処理」は、「熱処理」の対象が異なり、その目的も異なる。
さらに、甲第1号証の段落【0017】に「張り合わせ熱処理後の活性層の酸素濃度」を所定値にすること、段落【0018】に「この発明によれば、活性層に欠陥のない高品質の張り合わせ半導体基板を得ることができる。また、張り合わせに使用する半導体基板の酸素濃度は不問とされる」ことが、記載されている。
以上から、甲第2号証発明は、「3段熱処理」からなる「酸素析出熱処理」の「残りの熱処理を結合熱処理として行うことで、工程間在庫を低減し効率よく製品を作製する」ものではあるが、前記「酸素析出熱処理」の対象は「支持基板となるベースウエーハ」であり、「熱処理」の目的も甲第1号証発明とは異なるから、「前記活性層ウェーハAの主面にDZ(無欠陥層)を形成することにより、ゲッタリング層(IG層)を前記活性層ウェーハA内部に同時に形成するため」に「三段熱処理」を「活性層ウェーハA」に対して行い、支持基板である「基盤ウェーハB」の酸素濃度は不問とされる甲第1号証発明の「前記活性層ウェーハA」に対する「三段熱処理」に、甲第2号証発明の技術思想を適用することを当業者が想起するとは認められない。

(ウ)さらに、甲第2号証発明は、「ベースウエーハを高抵抗率として高周波特性を向上させる」ために「酸素析出熱処理としての3段熱処理」を「支持基板となるベースウエーハ」に対して行うものであるから、仮に、甲第2号証発明を甲第1号証発明に適用することを当業者が想起したとしても、この場合、当業者は、甲第1号証発明の「基盤ウェーハB」に対する「酸素析出熱処理」を分割して、「活性層ウェーハA」と密着する前の前記「基盤ウェーハB」その「酸素析出熱処理」の一部を予め行い、残りの前記「酸素析出熱処理」を結合熱処理として行うことを想起したと認められる。
したがって、甲第2号証発明を甲第1号証発明に適用することを当業者が想起したとしても、直ちに、「活性層ウェーハA」に対する「1000℃、16時間の熱処理を行うステップ(3)」を「張り合わせ後のウェーハCに、例えば1200℃,2時間,酸素雰囲気での熱処理を施すステップ」と兼ねて行うという相違点3に係る構成を想到できるとは、認められない。

(エ)また、異議申立人は、相違点3について、「熱処理による酸素析出物の形成の際に、結合熱処理のみで行う場合に比べて結合熱処理工程を短くすることを目的とし、甲第2号証の記載事項(酸素析出熱処理の一部(例えば3段目)を兼ねて結合熱処理を行うこと)を甲第1号証の発明に適用して本件特許発明1における特徴Gとすることは、容易に想到し得るものである。」と主張している。すなわち、「酸素析出熱処理」の対象・目的を問わず、「結合熱処理工程を短くすることを目的」として、酸素析出熱処理の一部(例えば3段目)を兼ねて結合熱処理を行うことは、容易に想到し得るものであると主張している。
この主張によれば、甲第1号証発明において、兼ねて行われるべき熱処理は、「1000℃、16時間の熱処理を行うステップ(3)」の処理と、「張り合わせ後のウェーハCに、例えば1200℃,2時間,酸素雰囲気での熱処理を施すステップ」の処理である。
しかしながら、甲第1号証発明における、これら2つの熱処理の温度条件と時間条件は、それぞれ大きく異なっており、重複する範囲を有していない。
したがって、仮に甲第1号証発明が結合熱処理工程を短くするという課題を有するとしても、甲第1号証に接した当業者が、前記「1000℃、16時間の熱処理を行うステップ(3)」の処理を、「張り合わせ後のウェーハC」に対して行う「例えば1200℃,2時間,酸素雰囲気での熱処理を施すステップ」と兼ねて行うことを想到するとは、認められない。

(オ)以上、前記(ア)?(エ)の検討によれば、甲第1号証発明において、前記「1000℃、16時間の熱処理を行うステップ(3)」の処理を、「張り合わせ後のウェーハC」に対して行う「例えば1200℃,2時間,酸素雰囲気での熱処理を施すステップ」と兼ねて行うこと、すなわち、相違点3について本件特許発明1の構成を採用することが、当業者にとって容易になし得たことであるとはいえない。
したがって、他の相違点について検討するまでもなく、本件特許発明1は、甲第1号証発明及び甲第2号証?甲第4号証の記載に基づいて、当業者が容易に発明をすることができたとはいえない。

(2)本件特許発明2?本件特許発明4について
本件特許の請求項2?請求項4は、いずれも本件特許の請求項1を引用しており、したがって、本件特許発明2?本件特許発明4は、本件特許発明1を更に減縮したものである。
したがって、上記の本件特許発明1についての判断と同様の理由により、本件特許発明2?本件特許発明4は、甲第1号証発明及び甲第2号証?甲第4号証の記載から当業者が容易になし得るものではない。

(3)小括
以上のとおり、本件特許の請求項1?4に係る発明は、甲第1号証?甲第4号証に記載された発明から当業者が容易に発明をすることができたものではない。

6.むすび
したがって、特許異議申立ての理由及び証拠によっては、請求項1?4に係る特許を取り消すことはできない。
また、他に請求項1?4に係る特許を取り消すべき理由を発見しない。
よって、結論のとおり決定する。
 
異議決定日 2016-03-28 
出願番号 特願2013-546558(P2013-546558)
審決分類 P 1 651・ 121- Y (H01L)
最終処分 維持  
前審関与審査官 桑原 清  
特許庁審判長 河口 雅英
特許庁審判官 鈴木 匡明
綿引 隆
登録日 2015-05-29 
登録番号 特許第5752264号(P5752264)
権利者 シャンハイ インスティトゥート オブ マイクロシステム アンド インフォーメイション テクノロジー, チャイニーズ アカデミー オブ サイエンシズ シャンハイ シングイ テクノロジー カンパニー リミテッド
発明の名称 不純物のゲッタリングプロセスで絶縁層付きの半導体基板を製造する方法  
代理人 森 智香子  
代理人 森 智香子  
代理人 皆川 祐一  
代理人 皆川 祐一  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ