• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1334234
審判番号 不服2017-8491  
総通号数 216 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2017-12-28 
種別 拒絶査定不服の審決 
審判請求日 2017-06-12 
確定日 2017-11-28 
事件の表示 特願2015- 2047「電子デバイス用エピタキシャル基板の製造方法,並びに電子デバイスの製造方法」拒絶査定不服審判事件〔平成28年 7月11日出願公開,特開2016-127223,請求項の数(2)〕について,次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は,特許すべきものとする。 
理由 第1 手続の経緯
本願は,平成27年1月8日の出願であって,同年12月18日に手続補正書と上申書が提出され,平成28年7月22日に審査請求がされるとともに手続補正書と上申書が提出され,同年10月14日付けで拒絶理由通知がされ,同年12月14日に意見書と手続補正書が提出され,平成29年3月9日付けで拒絶査定(原査定)がされ,これに対し,同年6月12日に拒絶査定不服審判の請求がされると同時に手続補正書が提出され,同年8月2日付けで当審において前記平成29年6月12日付けの手続補正を却下するとともに当審から拒絶理由(当審拒絶理由)を通知し,同年10月3日に意見書と手続補正書が提出されたものである。

第2 本願発明
本願の請求項1,2に係る発明(以下,それぞれ「本願発明1」,「本願発明2」という。)は,平成29年10月3日に提出された手続補正書で補正された特許請求の範囲の請求項1,2に記載された事項により特定される発明であり,本願発明1,本願発明2は以下のとおりである。

「【請求項1】
Si系基板上にAlN初期層をエピタキシャル成長させる工程であって,
前記AlN初期層の表面の粗さSaを4nm以上8nm以下とする工程と,
前記AlN初期層上に前記AlN初期層に接しているGaN層を含むバッファ層をエピタキシャル成長させる工程であって,
前記GaN層の前記AlN初期層と反対側の表面の粗さSaを0.6nm以下とする工程と,
前記バッファ層上にチャネル層をエピタキシャル成長させる工程と,
前記チャネル層上にバリア層をエピタキシャル成長させる工程と,
前記バリア層上にキャップ層をエピタキシャル成長させる工程と
を有することを特徴とする電子デバイス用エピタキシャル基板の製造方法。
【請求項2】
Si系基板上にAlN初期層をエピタキシャル成長させる工程であって,
前記AlN初期層の表面の粗さSaを4nm以上8nm以下とする工程と,
前記AlN初期層上に前記AlN初期層に接しているGaN層を含むバッファ層をエピタキシャル成長させる工程であって,
前記GaN層の前記AlN初期層と反対側の表面の粗さSaを0.6nm以下とする工程と,
前記バッファ層上にチャネル層をエピタキシャル成長させる工程と,
前記チャネル層上にバリア層をエピタキシャル成長させる工程と,
前記バリア層上にキャップ層をエピタキシャル成長させる工程と,
前記キャップ層上に電極を形成する工程と
を有することを特徴とする電子デバイスの製造方法。」

第3 引用文献,引用発明等
1 引用文献1について
原査定の拒絶の理由で引用された引用文献1(国際公開第2011/016304号)には,図面とともに次の事項が記載されている。(下線は当審付与。以下同様。)

・「【発明を実施するための形態】
[0035]＜エピタキシャル基板の概略構成＞
図1は,本発明の実施の形態に係るエピタキシャル基板10の構成を概略的に示す模式断面と,エピタキシャル基板10のTEM(透過型電子顕微鏡)による観察像とを対比的に示す図である。
[0036]エピタキシャル基板10は,下地基板1と,初期層3と,中間層4と,機能層5とを主として備える。また,エピタキシャル基板10は,図1に示すように,下地基板1と初期層3の間に界面層2を備える態様や,中間層4と機能層5の間に超格子構造層6を備える態様であってもよい。界面層2および超格子構造層6については後述する。
[0037]下地基板1は,(111)面の単結晶シリコンウェハーである。下地基板1の厚みに特段の制限はないが,取り扱いの便宜上,数百μmから数mmの厚みを有する下地基板1を用いるのが好ましい。
[0038]初期層3と,中間層4と,機能層5と,超格子構造層6とは,それぞれ,ウルツ鉱型のIII族窒化物を(0001)結晶面が下地基板1の基板面に対し略平行となるように,エピタキシャル成長手法によって形成した層である。これらの層の形成は,有機金属化学気相成長法(MOCVD法)により行うのが好適な一例である。
[0039]初期層3は,AlNからなる層(第1のIII族窒化物層)である。初期層3は,図1のTEM像からもわかるように,下地基板1の基板面に略垂直な方向(成膜方向)に成長した多数の微細な柱状結晶等(柱状結晶,粒状結晶,柱状ドメインあるいは粒状ドメインの少なくとも一種)から構成される層である。換言すれば,初期層3は,エピタキシャル基板10の積層方向への一軸配向はしてなるものの,積層方向に沿った多数の結晶粒界もしくは転位を含有する,結晶性の劣った多欠陥含有性層である。なお,本実施の形態においては,便宜上,ドメイン粒界あるいは転位も含めて,結晶粒界と称することがある。初期層3における結晶粒界の間隔は大きくても数十nm程度である。
[0040]係る構成を有する初期層3は,c軸傾き成分についてのモザイク性の大小もしくはらせん転位の多少の指標となる(0002)面のX線ロッキングカーブ半値幅が,0.5度以上1.1度以下となるように,かつ,c軸を回転軸とした結晶の回転成分についてのモザイク性の大小もしくは刃状転位の多少の指標となる(10-10)面のX線ロッキングカーブ半値幅が0.8度以上1.1度以下となるように,形成される。
[0041]一方,中間層4は,初期層3の上に形成された,In_(xx)Al_(yy)Ga_(zz)N(ｘｘ+ｙｙ+ｚｚ=1,0≦ｘｘ＜1,0≦ｙｙ＜1,0＜ｚｚ≦1)なる組成のIII族窒化物からなる層(第2のIII族窒化物層)である。好ましくは,中間層4は,Al_(yy)Ga_(zz)N(ｙｙ+ｚｚ=1,0≦ｙｙ＜1,0＜ｚｚ≦1)なる組成のIII族窒化物からなる。
[0042]機能層5は,III族窒化物により形成される少なくとも1つの層であり,エピタキシャル基板10の上にさらに所定の半導体層や電極などを形成することで半導体素子を構成する場合において,所定の機能を発現する層である。それゆえ,機能層5は,当該機能に応じた組成および厚みを有する1または複数の層にて形成される。
[0043]＜初期層と中間層の詳細構成とその効果＞
初期層3と中間層4との界面I1(初期層3の表面)は,初期層3を構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっている。界面I1がこのような形状を有することは,図2に例示する,エピタキシャル基板10のHAADF(高角散乱電子)像において,明瞭に確認される。なお,HAADF像とは,走査透過電子顕微鏡(STEM)によって得られる,高角度に非弾性散乱された電子の積分強度のマッピング像である。HAADF像においては,像強度は原子番号の二乗に比例し,原子番号が大きい原子が存在する箇所ほど明るく(白く)観察される。
[0044]エピタキシャル基板10においては,初期層3はAlNからなるのに対して,中間層4は,上記の組成式が示すように,少なくともGaを含むとともにAlNとは異なる組成を有し,さらにはInをも含み得る層である。GaおよびInの方がAlよりも原子番号が大きいので,図2においては,中間層4が相対的に明るく,初期層3が相対的に暗く観察される。これにより,図2からは,両者の界面I1が,三次元的凹凸面となっていることが容易に認識される。
[0045]なお,図1の模式断面においては,初期層3の凸部3aが略等間隔に位置するように示されているが,これは図示の都合にすぎず,実際には必ずしも等間隔に凸部3aが位置するわけではない。好ましくは,初期層3は,凸部3aの密度が5×10^(9)/cm^(2)以上5×10^(10)/cm^(2)以下であり,凸部3aの平均間隔が45nm以上140nm以下であるように形成される。これらの範囲をみたす場合,特に結晶品質の優れた機能層5の形成が可能となる。なお,本実施の形態において,初期層3の凸部3aとは,表面(界面I1)において上に凸の箇所の略頂点位置のことを指し示すものとする。なお,本発明の発明者の実験および観察の結果,凸部3aの側壁を形成しているのは,AlNの(10-11)面もしくは(10-12)面であることが確認されている。
[0046]初期層3の表面に上記の密度および平均間隔を満たす凸部3aが形成されるには,平均膜厚が40nm以上200nm以下となるように初期層3を形成することが好ましい。平均膜厚が40nmより小さい場合には,上述のような凸部3aを形成しつつAlNが基板表面を覆い尽くす状態を実現することが難しくなる。一方,平均膜厚を200nmより大きくしようとすると,AlN表面の平坦化が進行し始めるために上述のような凸部3aを形成することが難しくなる。
[0047]なお,初期層3の形成は,所定のエピタキシャル成長条件のもとで実現されるが,初期層3をAlNにて形成することは,シリコンと液相化合物を形成するGaを含まないという点,および,横方向成長が比較的進みにくいので界面I1が三次元的凹凸面として形成されやすいという点において好適である。
[0048]エピタキシャル基板10においては,下地基板1と中間層4との間に,上述のような態様にて結晶粒界を内在する多欠陥含有性層である初期層3を介在させることにより,下地基板1と中間層4あるいはさらにその上部に備わる機能層5との間の格子ミスフィットが緩和され,係る格子ミスフィットに起因する歪みエネルギーの蓄積が抑制されている。上述した初期層3についての(0002)面および(10-10)面のX線ロッキングカーブ半値幅の範囲は,この結晶粒界による歪みエネルギーの蓄積が好適に抑制される範囲として定まるものである。
[0049]ただし,係る初期層3が介在することで,中間層4には,初期層3の柱状結晶等の結晶粒界が起点となった非常に多数の転位が伝播する。本実施の形態においては,初期層3と中間層4との界面I1を上述のように三次元的凹凸面とすることで,係る転位を効果的に低減させてなる。図3は,エピタキシャル基板10における転位の消失の様子を模式的に示す図である。なお,図3においては後述する界面層2を省略している。
[0050]初期層3と中間層4との界面I1が三次元的凹凸面として形成されていることにより,初期層3で発生した転位dのほとんどは,図3に示すように,初期層3から中間層4へと伝播する(貫通する)際に,界面I1で屈曲される。より具体的には,界面I1のうち下地基板1に略平行な箇所を伝播する転位d(d0)については中間層4の上方にまで達しうるが,界面I1のうち下地基板1に対して傾斜している箇所を伝播する転位d(d1)は,中間層4の内部において合体消失する。結果として,初期層3を起点とする転位のうち,中間層4を貫通する転位はごく一部となる。
[0051]また,図3にその様子を模式的に示すように,中間層4は,好ましくは,その成長初期こそ初期層3の表面形状に沿って形成されるものの,成長が進むにつれて徐々にその表面が平坦化されていき,最終的には,10nm以下の表面粗さを有するように形成される。なお,本実施の形態において,表面粗さは,AFM(原子間力顕微鏡)により計測した5μm×5μm領域についての平均粗さｒaで表すものとする。ちなみに,中間層4が,横方向成長が比較的進みやすい,少なくともGaを含む組成のIII族窒化物にて形成されることは,中間層4の表面平坦性を良好なものとするうえで好適である。
[0052]また,中間層4の平均厚みは,40nm以上とするのが好適である。これは,40nmより薄く形成した場合には,初期層3に由来する凹凸が十分に平坦化しきれないことや,中間層4に伝播した転位の相互合体による消失が十分に起こらない,などの問題が生じるからである。尚,平均厚みが40nm以上となるように形成した場合には,転位密度の低減や表面の平坦化が効果的になされるので,中間層4の厚みの上限については特に技術上の制限はないが,生産性の観点からは数μm以下程度の厚みに形成するのが好ましい。
[0053]上述のような態様にて形成されてなることで,中間層4は,少なくとも表面近傍において(すなわち機能層5あるいは超格子構造層6との界面近傍において),転位密度が好適に低減されてなるとともに良好な結晶品質を有する。これにより,機能層5においても良好な結晶品質が得られる。あるいは,中間層4および機能層5の組成や形成条件によっては,機能層5を中間層4よりも低転位に形成することもできる。例えば,転位密度が6×10^(9)/cm^(2)以下(うち,らせん転位の密度は2×10^(9)/cm^(2)以下)であり,(0002)面,(10-10)面のX線ロッキングカーブ半値幅がともに1000ｓec以下であるという,優れた結晶品質の機能層5を形成することができる。すなわち,機能層5は,低転位でかつ非常に良好な結晶性を有するとともに,初期層3に比べてモザイク度が非常に小さい層として形成される。
[0054]MOCVD法によりサファイア基板またはSiC基板上に低温GaNバッファ層などを介して同じ総膜厚のIII族窒化物層群を形成した場合の転位密度の値は,おおよそ5×10^(8)?1×10^(10)/cm^(2)の範囲であるので,上述の結果は,サファイア基板を用いた場合と同等の品質を有するエピタキシャル基板が,サファイア基板よりも安価な単結晶シリコンウェハーを下地基板1として用いて実現されたことを意味している。
[0055]＜界面層＞
上述のように,エピタキシャル基板10は,下地基板1と初期層3の間に界面層2を備える態様であってもよい。界面層2は,数nm程度の厚みを有し,アモルファスのSiAl_(x)O_(y)N_(z)からなるのが好適な一例である。
[0056]下地基板1と初期層3との間に界面層2を備える場合,下地基板1と中間層4などとの格子ミスフィットがより効果的に緩和され,中間層4および機能層5の結晶品質がさらに向上する。すなわち,界面層2を備える場合には,初期層3であるAlN層が,界面層2を備えない場合と同様の凹凸形状を有しかつ界面層2を備えない場合よりも内在する結晶粒界が少なくなるように形成される。特に(0002)面でのX線ロッキングカーブ半値幅の値が改善された初期層3が得られる。これは,下地基板1の上に直接に初期層3を形成する場合に比して,界面層2の上に初期層3を形成する場合の方が初期層3となるAlNの核形成が進みにくく,結果的に,界面層2が無い場合に比べて横方向成長が促進されることによる。なお,界面層2の膜厚は5nmを超えない程度で形成される。このような界面層2を備えた場合,初期層3を,(0002)面のX線ロッキングカーブ半値幅が,0.5度以上0.8度以下の範囲となるように形成することができる。この場合,(0002)面のX線ロッキングカーブ半値幅が800ｓec以下であり,らせん転位密度が1×10^(9)/cm^(2)/cm^(2)以下であるという,さらに結晶品質の優れた機能層5を形成することができる。
[0057]なお,初期層3の形成時に,Si原子とO原子の少なくとも一方が初期層3に拡散固溶してなる態様や,N原子とO原子の少なくとも一方が下地基板1に拡散固溶してなる態様であってもよい。
[0058]＜超格子構造層＞
上述のように,エピタキシャル基板10は,中間層4と機能層5の間に超格子構造層6を備える態様であってもよい。図1に示す例であれば,超格子構造層6は,中間層4の上に,相異なる組成の2種類のIII族窒化物層である第1単位層6aと第2単位層6bとを繰り返し交互に積層することにより形成されてなる。ここで,1つの第1単位層6aと1つの第2単位層6bとの組をペア層とも称する。
[0059]エピタキシャル基板10においては,下地基板1である単結晶シリコンウェハーとIII族窒化物との間に熱膨張係数の値に大きな差異があることに起因して,中間層4の面内方向に歪が生じているが,超格子構造層6は,係る歪みを緩和して機能層5への歪の伝播を抑制する作用を有している。
[0060]超格子構造層6は,エピタキシャル基板10において必須の構成要素ではないが,超格子構造層6を備えることで,エピタキシャル基板10におけるIII族窒化物層群の総膜厚が増加し,結果として,半導体素子における耐電圧が向上するという効果が得られる。なお,中間層4と機能層5の間に超格子構造層6を介在させたとしても,形成条件が好適に設定されていれば,機能層5の結晶品質は十分良好な程度に(超格子構造層6を有さない場合と同程度に)確保される。
[0061]図1に示すHEMT素子用のエピタキシャル基板10の場合であれば,超格子構造層6は,第1単位層6aをGaNにて数十nm程度の厚みに形成し,第2単位層6bをAlNにて数nm程度の厚みに形成するのが好適な一例である。なお,図1においては,ペア層を15回繰り返し形成した場合を例示している。
[0062]中間層4に内在する歪が十分に開放される程度にペア層の形成を繰り返したうえで,機能層5を形成することで,下地基板1とIII族窒化物層群との熱膨張係数の差に起因するクラックや反りの発生が好適に抑制された,エピタキシャル基板10が実現される。換言すれば,超格子構造層6は,エピタキシャル基板10において,機能層5に対する歪の伝播を緩和する歪緩和能を有してなるといえる。
[0063]＜機能層の具体的態様＞
図1においては,エピタキシャル基板10がHEMT素子の基板として用いられる場合を想定して,機能層5として,高抵抗のGaNからなるチャネル層5aと,AlNからなるスペーサ層5bと,AlGaNやInAlNなどからなる障壁層5cとが形成される場合を例示している。チャネル層5aは数μm程度の厚みに形成されるのが好適である。スペーサ層5bは1nm程度の厚みに形成されるのが好適である。ただし,HEMT素子を構成するにあたってスペーサ層5bは必須の構成要素ではない。障壁層5cは,数十nm程度の厚みに形成されるのが好適である。係る層構成を有することにより,チャネル層5aの障壁層5c(あるいはスペーサ層5b)とのヘテロ接合界面近傍には,自発分極効果やピエゾ分極効果などによって二次元電子ガス領域が形成される。
[0064]あるいは,エピタキシャル基板10がショットキーダイオードの基板として用いられる場合であれば,機能層5として,1つのIII族窒化物層(例えばGaN層)が形成される。
[0065]さらに,エピタキシャル基板10が発光ダイオードの基板として用いられる場合であれば,機能層5として,n型窒化物層(例えばGaN層),目標とする発光波長に応じた組成比で構成されるInAlGaN混晶からなる発光層,ｐ型窒化物層(例えばGaN層)などが形成される。
[0066]以上のような構成を有するエピタキシャル基板10を用いることで,サファイア基板またはSiC基板の上にIII族窒化物層群を形成した半導体素子(例えばショットキーダイオードやHEMT素子など)と同程度の特性を有する半導体素子が,より安価に実現される。
[0067]例えば,機能層5をGaNにて形成したエピタキシャル基板10の上にアノードとカソードとを配置した同心円型ショットキーダイオードにおいては,小さいリーク電流と高い耐電圧とが実現される。
[0068]あるいは,HEMT素子に適用しうるように機能層5をAlGaN/GaN積層構造として構成した場合であれば,結晶品質に優れ,電子移動度が高い機能層5が得られる。
[0069]＜エピタキシャル基板の製造方法＞
次に,MOCVD法を用いる場合を例として,エピタキシャル基板10を製造する方法について概説する。
[0070]まず,下地基板1として(111)面の単結晶シリコンウェハーを用意し,希フッ酸洗浄により自然酸化膜を除去し,さらにその後,SPM洗浄を施してウェハー表面に厚さ数Å程度の酸化膜が形成された状態とする。これをMOCVD装置のリアクタ内にセットする。
[0071]そして所定の加熱条件とガス雰囲気のもとで各層を形成する。まず,AlNからなる初期層3は,基板温度を800℃以上,1200℃以下の所定の初期層形成温度に保ち,リアクタ内圧力を0.1kPa?30kPa程度とした状態で,アルミニウム原料であるTMA(トリメチルアルミニウム)バブリングガスとNH_(3)ガスとを適宜のモル流量比にてリアクタ内に導入し,成膜速度を20nm/min以上,目標膜厚を200nm以下,とすることによって,形成させることができる。
[0072]なお,シリコンウェハーが初期層形成温度に達した後,初期層3の形成に先立って,TMAバブリングガスのみをリアクタ内に導入し,ウェハーをTMAバブリングガス雰囲気に晒すようにした場合には,SiAl_(x)O_(y)N_(z)からなる界面層2が形成される。
[0073]中間層4の形成は,初期層3の形成後,基板温度を800℃以上1200℃以下の所定の中間層形成温度に保ち,リアクタ内圧力を0.1kPa?100kPaとした状態で,ガリウム原料であるTMG(トリメチルガリウム)バブリングガスとNH_(3)ガスとを,あるいはさらに,インジウム原料であるTMI(トリメチルインジウム)バブリングガスあるいはTMAバブリングガスを,作製しようとする中間層4の組成に応じた所定の流量比にてリアクタ内に導入し,NH_(3)とTMI,TMA,およびTMGの少なくとも1つを反応させることにより実現される。
[0074]超格子構造層6を形成する場合は,中間層4の形成後,基板温度を800℃以上1200℃以下の所定の超格子構造層形成温度に保ち,リアクタ内圧力を0.1kPa?100kPaとした状態で,第1単位層6aと第2単位層6bの組成および膜厚に応じてリアクタ内に導入するNH_(3)ガスとIII族窒化物原料ガス(TMI,TMA,TMGのバブリングガス)との流量比を交互に変化させるようにすればよい。
[0075]機能層5の形成は,中間層4または超格子構造層6の形成後,基板温度を800℃以上1200℃以下の所定の機能層形成温度に保ち,リアクタ内圧力を0.1kPa?100kPaとした状態で,TMIバブリングガス,TMAバブリングガス,あるいはTMGバブリングガスの少なくとも1つとNH_(3)ガスとを,作製しようとする機能層5の組成に応じた流量比にてリアクタ内に導入し,NH_(3)とTMI,TMA,およびTMGの少なくとも1つとを反応させることにより実現される。図1のように,機能層5を組成の異なる複数の層から構成する場合は,それぞれの層組成に応じた作製条件が適用される。
実施例
[0076](実施例1)
本実施例では,初期層3の形成条件を違えた4種のエピタキシャル基板10(試料名a-1?a-4)を作製した。ただし,界面層2および超格子構造層6の形成は省略した。図4に,実施例1に係るエピタキシャル基板10について,AlN層(初期層)形成条件および種々の評価結果を示している。
[0077]まず,下地基板1として(111)面の単結晶シリコンウェハー(以下,シリコンウェハー)を用意した。用意したシリコンウェハーに,フッ化水素酸/純水=1/10(体積比)なる組成の希フッ酸による希フッ酸洗浄と硫酸/過酸化水素水=1/1(体積比)なる組成の洗浄液によるSPM洗浄とを施して,ウェハー表面に厚さ数Åの酸化膜が形成された状態とし,これをMOCVD装置のリアクタ内にセットした。次いで,リアクタ内を水素・窒素混合雰囲気とし,基板温度が初期層形成温度である1050℃となるまで加熱した。
[0078]基板温度が1050℃に達すると,リアクタ内にNH_(3)ガスを導入し,1分間,基板表面をNH_(3)ガス雰囲気に晒した。
[0079]その後,リアクタ内圧力を10kPaとし,TMAバブリングガスを所定の流量比にてリアクタ内に導入し,NH_(3)とTMAを反応させることによって表面が三次元的凹凸形状を有する初期層3を形成した。その際,初期層3の成長速度(成膜速度)は20nm/minまたは50nm/minとし,初期層3の目標平均膜厚は40nm,100nmまたは200nmとした。
[0080]初期層3が形成されると,続いて,基板温度を1050℃とし,リアクタ内圧力を20kPaとして,TMGバブリングガスをリアクタ内にさらに導入し,NH_(3)とTMAならびにTMGとの反応により,中間層4としてのAl_(0.3)Ga_(0.7)N層を平均膜厚が50nm程度となるように形成した。
[0081]なお,以上の工程までを行った試料についてTEM(透過型電子顕微鏡)およびHAADF(高角散乱電子)像による構造分析を行った結果,初期層3たるAlN層が三次元的な表面凹凸形状を有する態様にて堆積されていることが確認された。また,図4に示すように,凸部3aの密度が5×10^(9)/cm^(2)以上5×10^(10)/cm^(2)以下という範囲にあり,凸部3aの平均間隔が45nm以上140nm以下であることが確認された。なお,AlN層のX線ロッキングカーブの半値幅を測定したところ,(0002)面,(10-10)面ともに0.8度(2870ｓec)以上という値が得られた。
[0082]また,Al_(0.3)Ga_(0.7)N層の転位密度を評価したところ,層全体の平均値としては約1×10^(11)/cm^(2)程度(らせん転位は1×10^(10)/cm^(2)程度)であったが,Al_(0.3)Ga_(0.7)N層表面においては,1×10^(10)/cm^(2)程度(らせん転位は約2×10^(9)/cm^(2)程度)となっていた。すなわち,多くの転位がAlGaN膜の成長過程において合体,消失していることが確認された。
[0083]次いで,基板温度を1050℃とし,リアクタ内圧力を30kPaとして,TMGとNH_(3)を反応させて機能層5としてのGaN層を800nmの厚さで形成した。これによりエピタキシャル基板10が得られた。なお,得られたエピタキシャル基板10において,シリコンウェハー上に形成されたIII族窒化物層群の総膜厚は950nmであった。また,エピタキシャル基板10にクラックは確認されなかった。
[0084]得られたエピタキシャル基板10のGaN層について,転位密度を測定した。図4に示すように,転位密度は最大でも5.7×10^(9)/cm^(2)(その場合のらせん転位の密度は1.8×10^(9)/cm^(2))であり,いずれの試料においても,GaN層の方がAl_(0.3)Ga_(0.7)N層よりも転位が少ないことが確認された。また,GaN層のX線ロッキングカーブの半値幅を測定したところ,(0002)面,(10-10)面ともに985ｓec以下という値が得られた。
[0085](比較例1)
初期層3の形成条件を,20nm/min以上という成膜速度と200nm以下という目標膜厚との少なくとも一方をみたさないように定めた他は,実施例1と同様の条件での4種のエピタキシャル基板(試料名b-1?b-4)を作製した。比較例1についても,図4に,係るエピタキシャル基板10について,AlN層形成条件および種々の評価結果を示している。
[0086](実施例1と比較例1との対比)
図4に示すように,実施例1では全ての試料において初期層3が三次元的凹凸を有するように形成されているのに対して,比較例1において初期層が三次元的凹凸を有するように形成されたのはb-2の試料のみである。特に,b-4の試料については,(0002)面の半値幅が極めて小さく,モザイク度が小さくなっていた。また,b-2についても,実施例1に比べると十分な三次元的凹凸は得られなかった。
[0087]また,GaN層について比較すると,実施例1ではどの試料においてもクラックは見られなかったのに対して,比較例1のb-2およびb-4の試料ではクラックが発生していた。また,クラックが確認されなかった試料について転位密度およびX線ロッキングカーブ半値幅を比較すると,実施例1の全ての試料において比較例1のb-2およびb-4の試料よりも転位密度が小さく,かつロッキングカーブ半値幅が小さくなっている。
[0088]以上の結果は,シリコン基板を下地基板としてIII族窒化物半導体機能層を形成する場合,所定の三次元的凹凸を有する初期層を下地基板上に形成しておくことが,機能層の結晶品質の向上に対して有効であることを示している。
[0089](実施例2)
界面層2を設けるようにした他は,実施例1と同様の条件および手順で4種のエピタキシャル基板10(試料名a-5?a-8)を作製した。実施例2についても,図4に,係るエピタキシャル基板10について,AlN層形成条件および種々の評価結果を示している。
[0090]具体的には,基板温度が初期層形成温度である1050℃に達した地点で,リアクタ内にNH_(3)ガスを導入して,1分間,基板表面をNH_(3)ガス雰囲気に晒した後,実施例1とは異なり,NH_(3)ガス供給をいったん停止し,代わってTMAバブリングガスをリアクタ内に導入し1分間TMAバブリングガス雰囲気に晒すようにした。その後,NH_(3)ガスを再びリアクタ内に導入し,以降,実施例1と同様に初期層3,中間層4,および機能層5を形成した。
[0091]初期層3までを形成した試料について,TEMおよびHAADF像による構造分析,さらにSIMS(二次イオン質量分析),およびEDS(エネルギー分散型X線分光装置)による組成分析を行った結果,AlN/Si界面に3nm程度の膜厚でSiAl_(x)O_(y)N_(z)(単にSiAlONとも記す)からなるアモルファス状の界面層2が形成されていること,該界面層2の上に初期層3たるAlN層が三次元的な表面凹凸形状を有する態様にて堆積されていること,シリコンウェハー中にN,Oが拡散固溶していること,およびAlN層中にSi,Oが拡散固溶していることが確認された。
[0092]また,Al_(0.3)Ga_(0.7)N層の転位密度を評価したところ,層全体の平均値としては約1×10^(11)/cm^(2)程度(らせん転位は1×10^(10)/cm^(2)程度)であったが,Al_(0.3)Ga_(0.7)N層表面においては,1×10^(10)/cm^(2)程度(らせん転位は約2×10^(9)/cm^(2)程度)となっていた。すなわち,実施例2においても,多くの転位がAlGaN膜の成長過程において合体,消失していることが確認された。
[0093](実施例1と実施例2との対比)
界面層2を設けた実施例2においては,凸部の様子は実施例1と同じであるものの,AlN層の(0002)面のX線ロッキングカーブ半値幅が実施例1よりも小さくなっている。また,GaN層についてみると,(0002)面のX線ロッキングカーブ半値幅のみならず,転位密度についても実施例1より小さくなっている。
[0094]以上の結果は,界面層を設けることにより,三次元的凹凸形状を保ちつつ結晶品質が改善された初期層が形成され,このことにより,機能層の結晶品質がさらに向上することを示している。」

・「請求の範囲
[請求項1](111)方位の単結晶シリコンである下地基板の上に,前記下地基板の基板面に対し(0001)結晶面が略平行となるようにIII族窒化物層群を形成してなる,半導体素子用のエピタキシャル基板であって,
前記下地基板の上に形成された,AlNからなる第1のIII族窒化物層と,
前記第1のIII族窒化物層の上に形成され,In _(xx) Al_( yy) Ga _(zz) N(ｘｘ+ｙｙ+ｚｚ=1,0≦ｘｘ＜1,0≦ｙｙ＜1,0＜ｚｚ≦1)からなる第2のIII族窒化物層と,
前記第2のIII族窒化物層の上にエピタキシャル形成された少なくとも1つの第3のIII族窒化物層と,
を備え,
前記第1のIII族窒化物層が,柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり,
前記第1のIII族窒化物層と前記第2のIII族窒化物層との界面が3次元的凹凸面である,
ことを特徴とする半導体素子用エピタキシャル基板。
＜途中省略＞
[請求項6]請求項1ないし請求項5のいずれかに記載のエピタキシャル基板であって,
前記第2のIII族窒化物層と前記少なくとも1つの第3のIII族窒化物層との界面の表面粗さが,4nm以上12nm以下である,
ことを特徴とする半導体素子用エピタキシャル基板。
＜途中省略＞
[請求項8]請求項1ないし請求項7のいずれかに記載のエピタキシャル基板であって,
前記第1のIII族窒化物層の凸部の密度が5×10 ^(9 )/cm ^(2 )以上5×10 ^(10) /cm^( 2 )以下であることを特徴とする半導体素子用エピタキシャル基板。
[請求項9] 請求項1ないし請求項8のいずれかに記載のエピタキシャル基板であって,
前記第1のIII族窒化物層の凸部の平均間隔が45nm以上140nm以下であることを特徴とする半導体素子用エピタキシャル基板。」

・図4は,実施例1,実施例2,および比較例1に係るエピタキシャル基板についての,AlN層形成条件,および種々の評価結果を示す図であって,同図の「実施例1」における,「材料名」が「a-1」,「a-2」,「a-3」及び「a-4」であるものについて,「初期層の評価結果」の項目に,「平均粗さ」が,それぞれ,12nm,8nm,4nm,及び,12nmであること,「凸部の平均間隔」が,それぞれ,140nm,100nm,45nm,及び,135nmであること,「凸部の密度」が,それぞれ,5.0×10^(9)個/cm^(2),1.0×10^(10)個/cm^(2),5.0×10^(10)個/cm^(2),及び,5.0×10^(9)個/cm^(2)であること,「機能層の評価結果」の項目に,「全転位密度」が,それぞれ,5.7×10^(9)個/cm^(2),5.0×10^(9)個/cm^(2),5.5×10^(9)個/cm^(2),及び,5.6×10^(9)個/cm^(2)であることが記載されている。

したがって,上記引用文献1には,以下の「引用発明1-a」及び「引用発明1-b」が記載されていると認められる。

・引用発明1-a
「下地基板と,初期層(第1のIII族窒化物層)と,中間層(第2のIII族窒化物層)と,超格子構造層と,機能層とを主として備えるHEMT素子用のエピタキシャル基板の製造方法であって,
(i)前記下地基板は,(111)面の単結晶シリコンウェハーであり,
(ii)前記初期層は,AlNからなる層であり,当該初期層を,ウルツ鉱型のIII族窒化物の(0001)結晶面が前記下地基板の基板面に対し略平行となるように,エピタキシャル成長手法によって形成するものであって,
前記初期層と前記中間層との界面I1(前記初期層の表面)は,前記初期層を構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっており,
当該三次元的凹凸面は,前記表面(界面I1)において上に凸の箇所の略頂点位置のことを指し示すものである前記初期層の凸部を,好ましくは,前記凸部の密度が5×10^(9)/cm^(2)以上5×10^(10)/cm^(2)以下であり,当該凸部の平均間隔が45nm以上140nm以下であるように形成し,
(iii)前記中間層は,前記初期層の上に形成した,In_(xx)Al_(yy)Ga_(zz)N(ｘｘ+ｙｙ+ｚｚ=1,0≦ｘｘ＜1,0≦ｙｙ＜1,0＜ｚｚ≦1),好ましくは,Al_(yy)Ga_(zz)N(ｙｙ+ｚｚ=1,0≦ｙｙ＜1,0＜ｚｚ≦1)なる組成のIII族窒化物からなる層であって,
当該中間層は,好ましくは,その成長初期こそ前記初期層の表面形状に沿って形成されるものの,成長が進むにつれて徐々にその表面が平坦化されていき,最終的には,10nm以下の表面粗さ(原子間力顕微鏡により計測した5μm×5μm領域についての平均粗さｒa)を有するように形成され,
(iv)前記超格子構造層は,第1単位層をGaNにて数十nm程度の厚みに形成し,第2単位層をAlNにて数nm程度の厚みに形成したものであり,
(ｖ)前記機能層は,III族窒化物により形成される少なくとも1つの層であり,前記エピタキシャル基板の上にさらに所定の半導体層や電極などを形成することで半導体素子を構成する場合において,所定の機能を発現する層であって,当該機能に応じた組成および厚みを有する1または複数の層にて形成される層であり,
当該機能層には,高抵抗のGaNからなるチャネル層と,AlNからなるスペーサ層と,AlGaNやInAlNなどからなる障壁層とを形成する,
HEMT素子用のエピタキシャル基板の製造方法。」

・引用発明1-b
「下地基板と,初期層と,中間層と,超格子構造層と,機能層とを主として備えるHEMT素子用のエピタキシャル基板を用いたHEMT素子の製造方法であって,
(i)前記下地基板は,(111)面の単結晶シリコンウェハーであり,
(ii)前記初期層は,AlNからなる層であり,当該初期層を,ウルツ鉱型のIII族窒化物の(0001)結晶面が前記下地基板の基板面に対し略平行となるように,エピタキシャル成長手法によって形成するものであって,
前記初期層と前記中間層との界面I1(前記初期層の表面)は,前記初期層を構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっており,
当該三次元的凹凸面は,前記表面(界面I1)において上に凸の箇所の略頂点位置のことを指し示すものである前記初期層の凸部を,好ましくは,当該凸部の密度が5×10^(9)/cm^(2)以上5×10^(10)/cm^(2)以下であり,当該凸部の平均間隔が45nm以上140nm以下であるように形成し,
(iii)前記中間層は,前記初期層の上に形成した,In_(xx)Al_(yy)Ga_(zz)N(ｘｘ+ｙｙ+ｚｚ=1,0≦ｘｘ＜1,0≦ｙｙ＜1,0＜ｚｚ≦1),好ましくは,Al_(yy)Ga_(zz)N(ｙｙ+ｚｚ=1,0≦ｙｙ＜1,0＜ｚｚ≦1)なる組成のIII族窒化物からなる層であって,
当該中間層は,好ましくは,その成長初期こそ前記初期層の表面形状に沿って形成されるものの,成長が進むにつれて徐々にその表面が平坦化されていき,最終的には,10nm以下の表面粗さ(原子間力顕微鏡により計測した5μm×5μm領域についての平均粗さｒa)を有するように形成され,
(iv)前記超格子構造層は,第1単位層をGaNにて数十nm程度の厚みに形成し,第2単位層をAlNにて数nm程度の厚みに形成したものであり,
(ｖ)前記機能層は,III族窒化物により形成される少なくとも1つの層であり,前記エピタキシャル基板の上にさらに所定の半導体層や電極などを形成することで半導体素子を構成する場合において,所定の機能を発現する層であって,当該機能に応じた組成および厚みを有する1または複数の層にて形成される層であり,
当該機能層には,高抵抗のGaNからなるチャネル層と,AlNからなるスペーサ層と,AlGaNやInAlNなどからなる障壁層とを形成する,HEMT素子用のエピタキシャル基板の製造工程と,
さらに,電極などを形成することでHEMT素子を構成する工程と,を含む,
HEMT素子の製造方法。」

2 引用文献2について
また,原査定の拒絶の理由に引用された引用文献2(特開2013-42032号公報)には,図面とともに次の事項が記載されている。

・「【請求項6】
基板上方にAlN系の応力緩和層を形成する工程と,
前記応力緩和層上にGaN系化合物半導体積層構造を形成する工程と,
を有し,
前記応力緩和層を形成する際に,前記応力緩和層の前記GaN系化合物半導体積層構造と接する面に,深さが5nm以上の窪みを2×10^(10)cm^(-2)以上の個数密度で形成することを特徴とする化合物半導体装置の製造方法。
【請求項7】
前記応力緩和層を形成する際に,前記応力緩和層の前記GaN系化合物半導体積層構造と接する面に,深さが7nm以上の窪みを8×10^(9)cm^(-2)以上の個数密度で形成することを特徴とする請求項6に記載の化合物半導体装置の製造方法。
【請求項8】
前記応力緩和層を形成する際に,前記応力緩和層の前記GaN系化合物半導体積層構造と接する面に,深さが15nm以上の窪みを9×10^(9)cm^(-2)以上の個数密度で形成することを特徴とする請求項6又は7に記載の化合物半導体装置の製造方法。
【請求項9】
前記応力緩和層を形成する際に用いる原料ガスのV/III比を200以上とすることを特徴とする請求項6乃至8のいずれか1項に記載の化合物半導体装置の製造方法。
【請求項10】
前記応力緩和層を形成する際の成長温度を1000℃?1040℃とすることを特徴とする請求項6乃至9のいずれか1項に記載の化合物半導体装置の製造方法。」

・「【0020】
なお,個数密度の計数の対象とする窪みを深さが5nm以上の窪み2aとしているのは,深さが5nm未満の窪みの周辺にはほとんど圧縮応力が生じず,引張応力の緩和にほとんど寄与しないからである。また,このような窪み2aの個数密度を2×10^(10)cm^(-2)以上としているのは,個数密度が2×10^(10)cm^(-2)未満であると,圧縮応力が不足して十分に引張応力を緩和することが困難だからである。また,後述するが,本願発明者が行った実験の結果を考慮すると,深さが6nm以上の窪み2aが2×10^(10)cm^(-2)以上の個数密度で形成されていることが好ましく,深さが7nm以上の窪みが8×10^(9)cm^(-2)以上の個数密度で形成されていることがより好ましく,深さが15nm以上の窪みが9×10^(9)cm^(-2)以上の個数密度で形成されていることが更に一層好ましい。また,窪みの深さが決まれば,それに応じて窪みの直径もほぼ決まるが,本願発明者が行った実験の結果を考慮すると,深さが5nm以上の窪みの直径は30nm以上であることが好ましく,80nm以上であることがより好ましい。窪みの直径の上限は,上記の個数密度が確保できれば特に限定されない。なお,窪みが直径に対して深すぎる場合には,その上に形成するバッファ層によって窪みを埋めきれない可能性がある。また,バッファ層の結晶性が乱れる可能性もある。このため,窪みの深さは50nm以下であることが好ましい。
【0021】
(第2の実施形態)
次に,第2の実施形態について説明する。図4は,第2の実施形態に係るGaN系HEMT(化合物半導体装置)の構造を示す図である。
【0022】
第2の実施形態では,図4(a)に示すように,例えばSi(111)基板11上に,厚さが50nm?300nm程度(例えば200nm)の応力緩和層12が形成されている。応力緩和層12は,AlN層等のAlN系化合物半導体層であり,応力緩和層12の上面には,深さが5nm以上の窪み12aが2×10^(10)cm^(-2)以上の個数密度で形成されている。応力緩和層12上に,厚さが50nm?300nm程度(例えば200nm)のAlGaN層13a,厚さが50nm?300nm程度(例えば200nm)のAlGaN層13b,及び厚さが50nm?300nm程度(例えば200nm)のAlGaN層13cを含むバッファ層13が形成されている。AlGaN層13aの組成はAl_(x)Ga_(1-x)N(0＜ｘ≦1)で表わされ,AlGaN層13bの組成はAl_(y)Ga_(1-y)N(0≦ｙ≦1)で表わされ,AlGaN層13cの組成はAl_(z)Ga_(1-z)N(0≦ｚ＜1)で表わされる。そして,ｘ,ｙ,ｚの間には,「ｘ＞ｙ＞ｚ」の関係が成り立つ。例えば,ｘの値(AlGaN層13aのAl組成)は0.8,ｙの値(AlGaN層13bのAl組成)は0.5,ｚの値(AlGaN層13cのAl組成)は0.2である。
【0023】
バッファ層13上に電子走行層14が形成され,電子走行層14上に電子供給層15が形成され,電子供給層15上に保護層16が形成されている。電子走行層14としては,例えば厚さが0.5μm?1.5μm程度(例えば1μm)のGaN層が用いられる。電子供給層15としては,例えば厚さが10nm?30nm程度(例えば30nm)のn型のAlGaN層が用いられる。このAlGaN層の組成は,例えばAl_(0.25)Ga_(0.75)Nで表わされる。保護層16としては,例えば厚さが2nm?15nm程度(例えば10nm)のn型のGaN層が用いられる。これらn型のAlGaN層及びGaN層には,例えば,n型不純物としてSiが1×10^(18)cm^(-3)?1×10^(20)cm^(-3)程度(例えば5×10^(18)cm^(-3))ドーピングされている。
【0024】
保護層16上に,ソース電極17ｓ及びドレイン電極17dが形成されている。ソース電極17ｓ及びドレイン電極17dは保護層16にオーミック接触している。ソース電極17ｓ及びドレイン電極17dには,例えば,Ti膜とその上に形成されたAl膜とが含まれている。保護層16上には,ソース電極17ｓ及びドレイン電極17dを覆うパッシベーション膜18も形成されている。パッシベーション膜18としては,例えばシリコン窒化膜が形成されている。パッシベーション膜18の,ソース電極17ｓ及びドレイン電極17dの間に位置する部分に,ゲート電極用の開口部18aが形成されている。そして,パッシベーション膜18上に,開口部18aを介して保護層16とショットキー接触するゲート電極17gが形成されている。ゲート電極17gには,例えば,Ni膜とその上に形成されたAｕ膜とが含まれている。パッシベーション膜18上には,ゲート電極17gを覆うパッシベーション膜19も形成されている。パッシベーション膜19としては,例えばシリコン窒化膜が形成されている。パッシベーション膜18及び19には,外部端子等の接続のための開口部が形成されている。」

・「【0028】
次に,第2の実施形態に係るGaN系HEMT(化合物半導体装置)を製造する方法について説明する。図5は,第2の実施形態に係るGaN系HEMT(化合物半導体装置)の製造方法を工程順に示す断面図である。
【0029】
先ず,図5(a)に示すように,基板11上に,深さが5nm以上の窪み12aが2×10^(10)cm^(-2)以上の個数密度で分散する応力緩和層12を形成する。応力緩和層12は,例えば有機金属気相成長(MOVPE:metal organic vapor phase epitaxy)法,分子線エピタキシャル(MBE:molecular beam epitaxy)法等の結晶成長法により形成することができる。MOVPE法で応力緩和層12としてAlN層を形成する場合,例えば,アルミニウム(Al)の原料としてトリメチルアルミニウム(TMAl)を使用し,窒素(N)の原料としてアンモニア(NH_(3))を使用する。そして,例えば,TMAlとNH_(3)との原料比率であるV/III比を50以上,好ましくは100以上,更に好ましくは200以上,成長温度を1080℃程度,成長速度を500nm/h程度に制御するか,又は,V/III比を10?100程度,成長温度を1000℃?1040℃程度,成長速度を500nm/h程度に制御する。なお,上記のような窪み12aを2×10^(10)cm^(-2)以上の個数密度で形成することができれば,応力緩和層12の形成方法は特に限定されない。
【0030】
応力緩和層12の形成後には,図5(b)に示すように,応力緩和層12上に,AlGaN層13a,AlGaN層13b及びAlGaN層13cを含むバッファ層13を形成する。更に,図5(c)に示すように,バッファ層13上に,電子走行層14,電子供給層15及び保護層16を形成する。これらの化合物半導体層は,応力緩和層12と同様に,MOVPE法,MBE法等の結晶成長法により形成することができる。このとき,ガリウム(Ga)の原料としては,例えば,トリメチルガリウム(TMGa)を使用することができる。また,n型不純物として含まれるシリコン(Si)の原料としては,例えばシラン(SiH_(4))を使用することができる。そして,原料ガスを選択することにより,応力緩和層12から保護層16までを連続して形成することができる。
【0031】
本実施形態では,少なくとも電子走行層14の上面を平坦なものとする。電子走行層14の上面を平坦にできれば,バッファ層13として,窪み12aに倣う窪みが上面に存在するものを形成してもよく,窪み12aに倣う窪みが上面に存在せず平坦なものを形成してもよい。平坦な表面のバッファ層13又は電子走行層14を形成する場合には,例えばV/III比を20以下程度とする。このような条件で結晶成長を行えば,Al原子及びN原子の成長前面での移動が促進され,成長面は平坦化していく。
【0032】
保護層16の形成後には,例えばリフトオフ法により,図5(d)に示すように,ソース電極17ｓ及びドレイン電極17dを保護層16上に形成する。ソース電極17ｓ及びドレイン電極17dの形成では,ソース電極17ｓ及びドレイン電極17dを形成する領域を開口するレジストパターンを形成し,Ti及びAlの蒸着を行い,その後,レジストパターン上に付着したTi及びAlをレジストパターンごと除去する。そして,窒素雰囲気中で400℃?1000℃(例えば600℃)で熱処理を行い,オーミック接触を確立する。」

・「【0048】
次に,本願発明者が実際に行った実験について説明する。この実験では,4種類の条件で第2の実施形態と同様にして応力緩和層12(AlN層)を,直径が6インチの基板11上に成長させ,その上に第2の実施形態と同様にしてバッファ層13,電子走行層14,電子供給層15及び保護層16を成長させ,冷却した。応力緩和層12(AlN層)の成長から保護層16の成長までは連続して行った。但し,条件Nｏ.1では,応力緩和層12に代えて,表面が平坦なAlN層を成長させた。このとき,AlN層の形成時のV/III比は,2程度とした。条件Nｏ.2では,応力緩和層12(AlN層)の形成時のV/III比を50程度とし,条件Nｏ.3では,応力緩和層12(AlN層)の形成時のV/III比を100程度とし,条件Nｏ.4では,応力緩和層12(AlN層)の形成時のV/III比を200程度とした。他の条件は共通なものとした。
【0049】
そして,条件Nｏ.2?4について,バッファ層13等を形成する前の応力緩和層12(AlN層)の表面性状を原子間力顕微鏡(AFM:Atomic Force Microscope)像から分析した。各試料の一部における分析結果を図9に示す。図9(a)は条件Nｏ.2のものであり,図9(b)は条件Nｏ.3のものであり,図9(c)は条件Nｏ.4のものである。また,各試料における深さが5nm以上の窪みの深さの分布,直径の分布,及び密度を測定した。この結果を下記表1に示す。更に,各試料の反りの大きさ(ワープ値)及びクラックの長さも測定した。窪みの深さの最大値と,反りの大きさ及びクラックの長さとの関係を図10に示す。」

・【0050】の【表1】には,「条件Nｏ.」の2ないし4について,「深さの分布」が,6ないし20nm,「深さの最大値」が,7ないし20nm,「直径の分布」が,30程度ないし100,「個数密度」が,8×10^(9)cm^(-2)ないし2×10^(10)であることが記載されている。

したがって,上記引用文献2には,以下の「引用発明2-a」,「引用発明2-b」が記載されていると認められる。

・引用発明2-a
「(i)Si(111)基板上に,応力緩和層を形成する工程であって,
前記応力緩和層は,例えば有機金属気相成長(MOVPE:metal organic vapor phase epitaxy)法,分子線エピタキシャル(MBE:molecular beam epitaxy)法等の結晶成長法により形成することができる,AlN層等のAlN系化合物半導体層であり,当該応力緩和層の上面に,深さが5nm以上の窪みを2×10^(10)cm^(-2)以上の個数密度で形成する工程と,
(ii)前記応力緩和層上に,AlGaN層13a,AlGaN層13b,及びAlGaN層13cを含むバッファ層13を形成する工程であって,
前記AlGaN層13aの組成はAl_(x)Ga_(1-x)N(0＜ｘ≦1)で表わされ,AlGaN層13bの組成はAl_(y)Ga_(1-y)N(0≦ｙ≦1)で表わされ,AlGaN層13cの組成はAl_(z)Ga_(1-z)N(0≦ｚ＜1)で表わされ,ｘ,ｙ,ｚの間には,「ｘ＞ｙ＞ｚ」の関係が成り立つものである工程と,
(iii)前記バッファ層上に電子走行層を形成し,前記電子走行層上に電子供給層を形成し,前記電子供給層上に保護層を形成する工程であって,
これらの化合物半導体層は,前記応力緩和層と同様に,MOVPE法,MBE法等の結晶成長法により形成することができるものであり,
前記電子走行層としては,例えばGaN層が用いられ,前記電子供給層としては,例えばn型のAlGaN層が用いられ,前記保護層としては,例えばn型のGaN層が用いられ,少なくとも前記電子走行層の上面を平坦なものとするものであり,前記電子走行層の上面を平坦にできれば,バッファ層として,前記窪みに倣う窪みが上面に存在するものを形成してもよく,前記窪みに倣う窪みが上面に存在せず平坦なものを形成してもよい工程とを含む,
GaN系HEMT(化合物半導体装置)用エピタキシャル基板の製造方法。」

・引用発明2-b
「(i)Si(111)基板上に,応力緩和層を形成する工程であって,
前記応力緩和層は,例えば有機金属気相成長(MOVPE:metal organic vapor phase epitaxy)法,分子線エピタキシャル(MBE:molecular beam epitaxy)法等の結晶成長法により形成することができる,AlN層等のAlN系化合物半導体層であり,当該応力緩和層の上面に,深さが5nm以上の窪みを2×10^(10)cm^(-2)以上の個数密度で形成する工程と,
(ii)前記応力緩和層上に,AlGaN層13a,AlGaN層13b,及びAlGaN層13cを含むバッファ層13を形成する工程であって,
前記AlGaN層13aの組成はAl_(x)Ga_(1-x)N(0＜ｘ≦1)で表わされ,AlGaN層13bの組成はAl_(y)Ga_(1-y)N(0≦ｙ≦1)で表わされ,AlGaN層13cの組成はAl_(z)Ga_(1-z)N(0≦ｚ＜1)で表わされ,ｘ,ｙ,ｚの間には,「ｘ＞ｙ＞ｚ」の関係が成り立つものである工程と,
(iii)前記バッファ層上に電子走行層を形成し,前記電子走行層上に電子供給層を形成し,前記電子供給層上に保護層を形成する工程であって,
これらの化合物半導体層は,前記応力緩和層と同様に,MOVPE法,MBE法等の結晶成長法により形成することができるものであり,
前記電子走行層としては,例えばGaN層が用いられ,前記電子供給層としては,例えばn型のAlGaN層が用いられ,前記保護層としては,例えばn型のGaN層が用いられ,少なくとも前記電子走行層の上面を平坦なものとするものであり,前記電子走行層の上面を平坦にできれば,バッファ層として,前記窪みに倣う窪みが上面に存在するものを形成してもよく,前記窪みに倣う窪みが上面に存在せず平坦なものを形成してもよい工程と,
(iv)前記保護層上に,ソース電極及びドレイン電極を形成する工程とを含む,
GaN系HEMT(化合物半導体装置)の製造方法。」

3 引用文献3について
また,原査定の拒絶の理由に引用された引用文献3(特開2011-114267号公報)には,図面とともに次の事項が記載されている。

・「【0023】
図1および図2は,それぞれ本発明の第1実施形態に係る半導体装置の平面図とA-A断面図である。また,図3は,図2の部分Bの拡大図である。この実施形態では,半導体装置として,高電子移動度トランジスタ(HEMT)を例として説明する。HEMT10は,基板11上に形成された高抵抗バッファ層12とチャネル層(キャリア走行層)13とバリア層(キャリア供給層)14からなる半導体層と,後述する二次元電子ガス層に電気的接触をするように形成されたソース電極15及びドレイン電極16と,ソース電極15とドレイン電極16との間のバリア層14上に形成されたゲート電極17と,ゲート電極17とドレイン電極16との間とゲート電極17とソース電極15の間のバリア層14の表面に形成されたキャップ層18と,キャップ層18を覆うパシベーション層19と,キャップ層18の端部とパシベーション層19の一部を覆うようにゲート電極17の一部として形成されたフィールドプレート20と,を備えている。キャップ層18は,バリア層14の材料の組成の一部の組成を含む組成から成る材料から成り,2?50nmの厚さを有する。そして,二次元電子ガス(2DEG)層/チャネル23がバッファ層13とバリア層14との間に形成されている。フィールドプレート20は,ゲート電極17のうち,図3に矢印F20で示した範囲である。」

第4 対比・判断
・引用文献1を主引例とした検討
1 本願発明1について
(1)対比
本願発明1と引用発明1-aとを対比すると,次のことがいえる。

引用発明1-aの「『(111)面の単結晶シリコンウェハーであ』る『下地基板』」,「『AlNからなる層であ』る『初期層(第1のIII族窒化物層)』」,「『初期層の上に形成された,In_(xx)Al_(yy)Ga_(zz)N(ｘｘ+ｙｙ+ｚｚ=1,0≦ｘｘ＜1,0≦ｙｙ＜1,0＜ｚｚ≦1),好ましくは,Al_(yy)Ga_(zz)N(ｙｙ+ｚｚ=1,0≦ｙｙ＜1,0＜ｚｚ≦1)なる組成のIII族窒化物からなる層であ』る『中間層』」,「障壁層」及び「HEMT素子」は,それぞれ,本願発明1の「Si系基板」,「AlN初期層」,「AlN初期層に接しているGaN層を含むバッファ層」,「バリア層」及び「電子デバイス」に相当する。

したがって,本願発明1と引用発明1-aとの間には,次の一致点,相違点があるといえる。

(一致点)
「Si系基板上にAlN初期層をエピタキシャル成長させる工程と,
前記AlN初期層上に前記AlN初期層に接しているGaN層を含むバッファ層をエピタキシャル成長させる工程と,
前記バッファ層上にチャネル層をエピタキシャル成長させる工程と,
前記チャネル層上にバリア層をエピタキシャル成長させる工程と,
を有する電子デバイス用エピタキシャル基板の製造方法。」

(相違点)
(相違点1)「Si系基板上にAlN初期層をエピタキシャル成長させる工程」及び「AlN初期層上にAlN初期層に接しているGaN層を含むバッファ層をエピタキシャル成長させる工程」が,本願発明1では,それぞれ,「AlN初期層の表面の粗さSaを4nm以上8nm以下とする工程」及び「GaN層の前記AlN初期層と反対側の表面の粗さSaを0.6nm以下とする工程」であるのに対し,引用発明1-aでは,このような構成を特定していない点。

(相違点2)本願発明1が,「バリア層上にキャップ層をエピタキシャル成長させる工程」という構成を備えるのに対し,引用発明1-aは,このような構成を備えていない点。

(2)相違点についての判断
上記相違点1について検討する。

ア 引用文献1の図4には,「材料名」が「a-1」ないし「a-4」であるものについて,「初期層の評価結果」の項目の一つに,「平均粗さ」が,4ないし12nmであると記載されている。
しかしながら,引用文献1の本文中には,図4の前記「平均粗さ」についての直接の説明がなく,当該「平均粗さ」が,引用文献1に記載された「半導体素子用エピタキシャル基板」の,いずれの箇所の平均粗さを,どのようにして測定したものであるかを,引用文献1の記載からは,直ちに理解することができない。

イ 一方,引用文献1の本文には,以下の記載がある。
・「[0045]なお,図1の模式断面においては,初期層3の凸部3aが略等間隔に位置するように示されているが,これは図示の都合にすぎず,実際には必ずしも等間隔に凸部3aが位置するわけではない。好ましくは,初期層3は,凸部3aの密度が5×10^(9)/cm^(2)以上5×10^(10)/cm^(2)以下であり,凸部3aの平均間隔が45nm以上140nm以下であるように形成される。」

・「[0051]また,図3にその様子を模式的に示すように,中間層4は,好ましくは,その成長初期こそ初期層3の表面形状に沿って形成されるものの,成長が進むにつれて徐々にその表面が平坦化されていき,最終的には,10nm以下の表面粗さを有するように形成される。なお,本実施の形態において,表面粗さは,AFM(原子間力顕微鏡)により計測した5μm×5μm領域についての平均粗さｒaで表すものとする。」

・「[0081]なお,以上の工程までを行った試料についてTEM(透過型電子顕微鏡)およびHAADF(高角散乱電子)像による構造分析を行った結果,初期層3たるAlN層が三次元的な表面凹凸形状を有する態様にて堆積されていることが確認された。また,図4に示すように,凸部3aの密度が5×10^(9)/cm^(2)以上5×10^(10)/cm^(2)以下という範囲にあり,凸部3aの平均間隔が45nm以上140nm以下であることが確認された。」

ウ さらに,引用文献1の「請求の範囲」には,以下の記載がある。
・「[請求項6]請求項1ないし請求項5のいずれかに記載のエピタキシャル基板であって,
前記第2のIII族窒化物層と前記少なくとも1つの第3のIII族窒化物層との界面の表面粗さが,4nm以上12nm以下である,
ことを特徴とする半導体素子用エピタキシャル基板。
＜途中省略＞
[請求項8]請求項1ないし請求項7のいずれかに記載のエピタキシャル基板であって,
前記第1のIII族窒化物層の凸部の密度が5×10 ^(9 )/cm ^(2 )以上5×10 ^(10) /cm^( 2 )以下であることを特徴とする半導体素子用エピタキシャル基板。
[請求項9] 請求項1ないし請求項8のいずれかに記載のエピタキシャル基板であって,
前記第1のIII族窒化物層の凸部の平均間隔が45nm以上140nm以下であることを特徴とする半導体素子用エピタキシャル基板。」

エ そうすると,上記イ及びウから,引用文献1の本文,及び,請求の範囲の記載は,引用文献1に記載された発明に係る「半導体素子用エピタキシャル基板」を,初期層3の表面の状態が,「凸部3aの密度が5×10^(9)/cm^(2)以上5×10^(10)/cm^(2)以下であり,凸部3aの平均間隔が45nm以上140nm以下である」こと,及び,中間層4の表面の状態が,「中間層4は,好ましくは,その成長初期こそ初期層3の表面形状に沿って形成されるものの,成長が進むにつれて徐々にその表面が平坦化されていき,最終的には,10nm以下の表面粗さを有するように形成される」ことで特定していると認められる。

オ 一方,実施例1,実施例2,および比較例1に係るエピタキシャル基板についての,AlN層形成条件,および種々の評価結果を示す図である図4には,「凸部の平均間隔」が,45ないし140nmであること,及び,「凸部の密度」が,5×10^(9)/cm^(2)ないし5×10^(10)/cm^(2)以下であることが記載されており,これは,前記エの,初期層3の表面の状態が,「凸部3aの密度が5×10^(9)/cm^(2)以上5×10^(10)/cm^(2)以下であり,凸部3aの平均間隔が45nm以上140nm以下である」ことに対応した評価結果を示したものであると理解される。
しかしながら,図4には,「前記第2のIII族窒化物層と前記少なくとも1つの第3のIII族窒化物層との界面の表面粗さ」と表示された項目は存在しない。
他方,図4に記載された前記「平均粗さ」の,4ないし12nmという数値範囲は,引用文献1の請求項6に記載された「前記第2のIII族窒化物層と前記少なくとも1つの第3のIII族窒化物層との界面の表面粗さ」で特定される「4nm以上12nm以下」という数値範囲と整合するものである。
さらに,引例1の図4には,前記「平均粗さ」が,それぞれ,8nm,及び,4nmである,材料名「a-2」及び「a-3」の機能層の評価結果である「全転位密度」が,それぞれ,5.0×10^(9)個/cm^(2),及び,5.5×10^(9)個/cm^(2)であることが記載されており,これらの評価結果は,前記「平均粗さ」が,12nmである,材料名「a-1」及び「a-4」の機能層の評価結果である「全転位密度」の,5.7×10^(9)個/cm^(2),及び,5.6×10^(9)個/cm^(2)である値よりも好ましい結果であるといえるから,当該図4の結果は,引例1の前記「中間層4は,好ましくは,・・・10nm以下の表面粗さを有するように形成される」との記載にも整合する。
そうすると,図4に記載された,4ないし12nmである「平均粗さ」は,引用文献1に記載された発明に係る「半導体素子用エピタキシャル基板」の「前記第2のIII族窒化物層と前記少なくとも1つの第3のIII族窒化物層との界面の表面粗さ」に対応した評価結果を示したものであると理解することが自然といえる。

カ すなわち,引用文献1の図4の「平均粗さ」は,「初期層(第1のIII族窒化物層)」の「表面の粗さ」を記載したものであるとは認められない。

キ そして,上記「第3 1」のとおり,引用文献1には,「[0051]また,図3にその様子を模式的に示すように,中間層4は,好ましくは,その成長初期こそ初期層3の表面形状に沿って形成されるものの,成長が進むにつれて徐々にその表面が平坦化されていき,最終的には,10nm以下の表面粗さを有するように形成される。なお,本実施の形態において,表面粗さは,AFM(原子間力顕微鏡)により計測した5μm×5μm領域についての平均粗さｒaで表すものとする。」と記載されていることから,中間層の「成長が進むにつれて徐々にその表面が平坦化され」る前の表面形状にあたる「初期層3の表面形状」は,中間層の「成長が進むにつれて徐々にその表面が平坦化され」た後の,最終的な表面粗さである「10nm以下の表面粗さ」よりも,相当に大きい値であると理解される。

ク しかも,引用文献1の「[0050]初期層3と中間層4との界面I1が三次元的凹凸面として形成されていることにより,初期層3で発生した転位dのほとんどは,図3に示すように,初期層3から中間層4へと伝播する(貫通する)際に,界面I1で屈曲される。より具体的には,界面I1のうち下地基板1に略平行な箇所を伝播する転位d(d0)については中間層4の上方にまで達しうるが,界面I1のうち下地基板1に対して傾斜している箇所を伝播する転位d(d1)は,中間層4の内部において合体消失する。結果として,初期層3を起点とする転位のうち,中間層4を貫通する転位はごく一部となる。」との記載に照らして,引用発明1-aにおける「初期層3と中間層4との界面I1が三次元的凹凸面」の表面の粗さの大きさには,技術的な意義が認められることから,「初期層3と中間層4との界面I1が三次元的凹凸面」の表面粗さが10nmを相当程度超えるものと理解される引用発明1-aにおいて,「AlN初期層の表面の粗さSaを4nm以上8nm以下とする」ような構成とすることは,当業者が適宜なし得た事項とはいえない。
さらに,引用文献1ないし3の記載を参酌しても,引用発明1-aにおいて,「AlN初期層の表面の粗さSaを4nm以上8nm以下」とする動機を見いだすこともできない。

ケ そして,本願発明1は,「AlN初期層の表面の粗さSaを4nm以上8nm以下とする工程」と「GaN層のAlN初期層と反対側の表面の粗さSaを0.6nm以下とする工程」とによって,本願明細書に記載された所定の効果を奏するものと認められる。

コ したがって,引用発明1-aにおいて,相違点1について本願発明1の構成を採用することは,引用文献1ないし3に記載された技術的事項からは,当業者が容易になし得たこととは認められない。
したがって,他の相違点については判断をするまでもなく,本願発明1は,当業者であっても引用発明1-a,及び引用文献1ないし3に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

2 本願発明2について
(1)対比
本願発明2と引用発明1-bとを対比すると,次のことがいえる。

引用発明1-bの「『(111)面の単結晶シリコンウェハーであ』る『下地基板』」,「『AlNからなる層であ』る『初期層(第1のIII族窒化物層)』」,「『初期層の上に形成された,In_(xx)Al_(yy)Ga_(zz)N(ｘｘ+ｙｙ+ｚｚ=1,0≦ｘｘ＜1,0≦ｙｙ＜1,0＜ｚｚ≦1),好ましくは,Al_(yy)Ga_(zz)N(ｙｙ+ｚｚ=1,0≦ｙｙ＜1,0＜ｚｚ≦1)なる組成のIII族窒化物からなる層であ』る『中間層』」,「障壁層」及び「HEMT素子」は,それぞれ,本願発明2の「Si系基板」,「AlN初期層」,「AlN初期層に接しているGaN層を含むバッファ層」,「バリア層」及び「電子デバイス」に相当する。

したがって,本願発明2と引用発明1-bとの間には,次の一致点,相違点があるといえる。

(一致点)
「Si系基板上にAlN初期層をエピタキシャル成長させる工程と,
前記AlN初期層上に前記AlN初期層に接しているGaN層を含むバッファ層をエピタキシャル成長させる工程と,
前記バッファ層上にチャネル層をエピタキシャル成長させる工程と,
前記チャネル層上にバリア層をエピタキシャル成長させる工程と,
電極を形成する工程と
を有する電子デバイスの製造方法。」

(相違点)
(相違点3)「Si系基板上にAlN初期層をエピタキシャル成長させる工程」及び「AlN初期層上にAlN初期層に接しているGaN層を含むバッファ層をエピタキシャル成長させる工程」が,本願発明2では,それぞれ,「AlN初期層の表面の粗さSaを4nm以上8nm以下とする工程」及び「GaN層の前記AlN初期層と反対側の表面の粗さSaを0.6nm以下とする工程」であるのに対し,引用発明1-bでは,このような構成を特定していない点。

(相違点4)本願発明2が,「バリア層上にキャップ層をエピタキシャル成長させる工程」という構成を備えるのに対し,引用発明1-bは,このような構成を備えていない点。

(2)相違点についての判断
相違点3は,相違点1と同じであるから,上記相違点1についてと同じ理由により,本願発明2は,当業者であっても引用発明1-b,引用文献1ないし3に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

・引用文献2を主引例とした検討
1 本願発明1について
(1)対比
本願発明1と引用発明2-aとを対比すると,次のことがいえる。

引用発明2-aの「Si(111)基板」,「『AlN層等のAlN系化合物半導体層であ』る『応力緩和層』」,「『応力緩和層上に』形成される『前記AlGaN層13aの組成はAl_(x)Ga_(1-x)N(0＜ｘ≦1)で表わされ,AlGaN層13bの組成はAl_(y)Ga_(1-y)N(0≦ｙ≦1)で表わされ,AlGaN層13cの組成はAl_(z)Ga_(1-z)N(0≦ｚ＜1)で表わされ,ｘ,ｙ,ｚの間には,「ｘ＞ｙ＞ｚ」の関係が成り立つものである』『AlGaN層13a,AlGaN層13b,及びAlGaN層13cを含むバッファ層13』」,及び「GaN系HEMT(化合物半導体装置)」は,それぞれ,本願発明1の「Si系基板」,「AlN初期層」,「AlN初期層に接しているGaN層を含むバッファ層」,及び「電子デバイス」に相当する。

したがって,本願発明1と引用発明2-aとの間には,次の一致点,相違点があるといえる。

(一致点)
「Si系基板上にAlN初期層をエピタキシャル成長させる工程と,
前記AlN初期層上に前記AlN初期層に接しているGaN層を含むバッファ層をエピタキシャル成長させる工程と,
を有する電子デバイス用エピタキシャル基板の製造方法。」

(相違点)
(相違点5)「Si系基板上にAlN初期層をエピタキシャル成長させる工程」及び「AlN初期層上にAlN初期層に接しているGaN層を含むバッファ層をエピタキシャル成長させる工程」が,本願発明1では,それぞれ,「AlN初期層の表面の粗さSaを4nm以上8nm以下とする工程」及び「GaN層の前記AlN初期層と反対側の表面の粗さSaを0.6nm以下とする工程」であるのに対し,引用発明2-aでは,このような構成を特定していない点。

(相違点6)本願発明1が,「前記バッファ層上にチャネル層をエピタキシャル成長させる工程」,「前記チャネル層上にバリア層をエピタキシャル成長させる工程」,及び「前記バリア層上にキャップ層をエピタキシャル成長させる工程」という構成を備えるのに対し,引用発明2-aは,このような構成を備えていない点。

(2)相違点についての判断
上記相違点5について検討する。

ア 引用発明2-aは,「応力緩和層の上面に,深さが5nm以上の窪みを2×10^(10)cm^(-2)以上の個数密度で形成する工程」を有するものであるが,表面の粗さSaの値は,その定義上,窪みの深さと個数密度からは,一義的に導き出すことはできず,当該窪みの形状(スパイク状の窪み,お椀状の窪み等の形状),窪みの深さのばらつき等の条件によって異なる値を有することが明らかである。
そして,引用文献2には,前記窪みの形状,及び,深さのばらつきの程度等について特段の記載がなく,また,引用文献1,引用文献3の記載,及び技術常識を参酌しても,引用文献2に,応力緩和層の上面における表面の粗さSaが4nm以上8nm以下の範囲に含まれる構成が記載されていると認めることはできない。
さらに,引用文献2の「【0020】なお,個数密度の計数の対象とする窪みを深さが5nm以上の窪み2aとしているのは,深さが5nm未満の窪みの周辺にはほとんど圧縮応力が生じず,引張応力の緩和にほとんど寄与しないからである。また,このような窪み2aの個数密度を2×10^(10)cm^(-2)以上としているのは,個数密度が2×10^(10)cm^(-2)未満であると,圧縮応力が不足して十分に引張応力を緩和することが困難だからである。また,後述するが,本願発明者が行った実験の結果を考慮すると,深さが6nm以上の窪み2aが2×10^(10)cm^(-2)以上の個数密度で形成されていることが好ましく,深さが7nm以上の窪みが8×10^(9)cm^(-2)以上の個数密度で形成されていることがより好ましく,深さが15nm以上の窪みが9×10^(9)cm^(-2)以上の個数密度で形成されていることが更に一層好ましい。また,窪みの深さが決まれば,それに応じて窪みの直径もほぼ決まるが,本願発明者が行った実験の結果を考慮すると,深さが5nm以上の窪みの直径は30nm以上であることが好ましく,80nm以上であることがより好ましい。窪みの直径の上限は,上記の個数密度が確保できれば特に限定されない。なお,窪みが直径に対して深すぎる場合には,その上に形成するバッファ層によって窪みを埋めきれない可能性がある。また,バッファ層の結晶性が乱れる可能性もある。このため,窪みの深さは50nm以下であることが好ましい。」との記載からは,応力緩和層の上面の表面の粗さSaを4nm以上8nm以下とする動機も見いだすこともできない。
しかも,引用発明2-aは,「前記電子走行層の上面を平坦にできれば,バッファ層として,前記窪みに倣う窪みが上面に存在するものを形成してもよく,前記窪みに倣う窪みが上面に存在せず平坦なものを形成してもよい」ものであることに照らして,AlN初期層に接しているGaN層を含むバッファ層の当該GaN層の前記AlN初期層と反対側の表面の粗さSaを0.6nm以下とする動機を見いだすこともできない。

イ そして,本願発明1は,「AlN初期層の表面の粗さSaを4nm以上8nm以下とする工程」と「GaN層のAlN初期層と反対側の表面の粗さSaを0.6nm以下とする工程」とによって,本願明細書に記載された所定の効果を奏するものと認められる。

ウ したがって,引用発明2-aにおいて,相違点5について本願発明1の構成を採用することは,引用文献1ないし3に記載された技術的事項からは,当業者が容易になし得たこととは認められない。
したがって,他の相違点については判断をするまでもなく,本願発明1は,当業者であっても引用発明2-a,及び引用文献1ないし3に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

2 本願発明2について
(1)対比
本願発明2と引用発明2-bとを対比すると,次のことがいえる。

引用発明2-bの「Si(111)基板」,「『AlN層等のAlN系化合物半導体層であ』る『応力緩和層』」,「『応力緩和層上に』形成される『前記AlGaN層13aの組成はAl_(x)Ga_(1-x)N(0＜ｘ≦1)で表わされ,AlGaN層13bの組成はAl_(y)Ga_(1-y)N(0≦ｙ≦1)で表わされ,AlGaN層13cの組成はAl_(z)Ga_(1-z)N(0≦ｚ＜1)で表わされ,ｘ,ｙ,ｚの間には,「ｘ＞ｙ＞ｚ」の関係が成り立つものである』『AlGaN層13a,AlGaN層13b,及びAlGaN層13cを含むバッファ層13』」,及び「GaN系HEMT(化合物半導体装置)」は,それぞれ,本願発明2の「Si系基板」,「AlN初期層」,「AlN初期層に接しているGaN層を含むバッファ層」,及び「電子デバイス」に相当する。

したがって,本願発明2と引用発明2-bとの間には,次の一致点,相違点があるといえる。

(一致点)
「Si系基板上にAlN初期層をエピタキシャル成長させる工程と,
前記AlN初期層上に前記AlN初期層に接しているGaN層を含むバッファ層をエピタキシャル成長させる工程と,
電極を形成する工程と
を有する電子デバイスの製造方法。」

(相違点)
(相違点7)「Si系基板上にAlN初期層をエピタキシャル成長させる工程」及び「AlN初期層上にAlN初期層に接しているGaN層を含むバッファ層をエピタキシャル成長させる工程」が,本願発明2では,それぞれ,「AlN初期層の表面の粗さSaを4nm以上8nm以下とする工程」及び「GaN層の前記AlN初期層と反対側の表面の粗さSaを0.6nm以下とする工程」であるのに対し,引用発明2-bでは,このような構成を特定していない点。

(相違点8)本願発明2が,「前記バッファ層上にチャネル層をエピタキシャル成長させる工程」,「前記チャネル層上にバリア層をエピタキシャル成長させる工程」,及び「前記バリア層上にキャップ層をエピタキシャル成長させる工程」という構成を備えるのに対し,引用発明2-bは,このような構成を備えていない点。

(2)相違点についての判断
相違点7は,相違点5と同じであるから,上記相違点5についてと同じ理由により,本願発明2は,当業者であっても引用発明2-b,及び引用文献1ないし3に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。

第5 原査定の概要及び原査定についての判断
原査定は,請求項1-6について上記引用文献1ないし3に基づいて,当業者が容易に発明できたものであるから,特許法第29条第2項の規定により特許を受けることができないというものである。
しかしながら,平成29年10月3日付け手続補正書により補正された請求項1,2は,それぞれ「AlN初期層の表面の粗さSaを4nm以上8nm以下とする工程」及び「GaN層の前記AlN初期層と反対側の表面の粗さSaを0.6nm以下とする工程」を含むものとなっており,上記のとおり,本願発明1,2は,上記引用文献1ないし3に記載された発明に基づいて,当業者が容易に発明できたものではない。したがって,原査定を維持することはできない。

第6 当審拒絶理由について
1 特許法第36条第6項第1号について
(1)当審では,「本願の発明の詳細な説明に,バッファ層形成前のAlN初期層のSa等が記載されていることで,バッファ層形成後のAlN初期層のSa等が記載されていると認めることもできない。以上から,本願の発明の詳細な説明に,本願の請求項1に記載された発明が記載されているとは認められない。また,請求項1を引用する請求項2ないし4についても同様である。」との拒絶の理由を通知しているが,平成29年10月3日付けの補正において,補正前の請求項1ないし4が削除された結果,この拒絶の理由は解消した。

(2)当審では,「請求項6に記載された発明は,各層を形成する方法を特定しない。したがって,請求項6に記載された発明は,各層を,例えば,貼り合わせ等によって形成する発明を含む。一方,発明の詳細な説明には,各層を形成する工程が,エピタキシャル成長である発明が記載されているだけである。そして,発明の詳細な説明に記載された発明が,各層を,例えば,貼り合わせ等によって形成する発明にまで拡張ないし一般化され,縦方向リーク電流を抑制するという効果を奏するとまでは,出願時の技術常識を考慮しても認められない。したがって,本願の発明の詳細な説明に,本願の請求項6に記載された発明が記載されているとは認められない。」との拒絶の理由を通知しているが,平成29年10月3日付けの補正において,補正後の請求項1,2が,各工程における層の形成を,エピタキシャル成長させることによって行うことが明確となるように補正された結果,この拒絶の理由は解消した。

2 特許法第36条第6項第2号について
当審では,「請求項5の『・・・電子デバイス用エピタキシャル基板の製造方法。』の記載からは,請求項5に係る発明を明確に把握することができない。すなわち,請求項5の『エピタキシャル』によって,どのような技術的事項を特定しようとしているのか明確でない。(請求項5の『エピタキシャル』が,本願の発明の詳細な説明の【0033】-【0035】等において説明されている,本願発明の各工程における層の形成を,『エピタキシャル成長させる』ことによって行うことを特定しようとするものである場合には,そのことが明確となるように補正されたい。)」との拒絶の理由を通知しているが,平成29年10月3日付けの補正において,補正後の請求項1,2が,各工程における層の形成を,エピタキシャル成長させることによって行うことが明確となるように補正された結果,この拒絶の理由は解消した。

第7 むすび
以上のとおり,本願発明1,2は,当業者が引用発明1-aないし2-b,及び引用文献1ないし3に記載された技術的事項に基づいて容易に発明をすることができたものではない。
したがって,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。
 
審決日 2017-11-13 
出願番号 特願2015-2047(P2015-2047)
審決分類 P 1 8・ 537- WY (H01L)
P 1 8・ 121- WY (H01L)
最終処分 成立  
前審関与審査官 桑原 清  
特許庁審判長 鈴木 匡明
特許庁審判官 加藤 浩一
須藤 竜也
発明の名称 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法  
代理人 小林 俊弘  
代理人 小林 俊弘  
代理人 好宮 幹夫  
代理人 好宮 幹夫  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ