ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 G02F |
|---|---|
| 管理番号 | 1345181 |
| 審判番号 | 不服2018-8215 |
| 総通号数 | 228 |
| 発行国 | 日本国特許庁(JP) |
| 公報種別 | 特許審決公報 |
| 発行日 | 2018-12-28 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2018-06-14 |
| 確定日 | 2018-10-30 |
| 事件の表示 | 特願2016-210221「表示装置」拒絶査定不服審判事件〔平成29年 4月13日出願公開、特開2017- 72838、請求項の数(4)〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
第1 手続の経緯 本願は、平成12年12月21日に出願した特願2000-389093号の一部を、平成22年12月23日に新たな特許出願とした特願2010-286790号の一部を、平成24年4月25日に新たな特許出願とした特願2012-99618号の一部を、平成25年9月5日に新たな特許出願とした特願2013-183586号の一部を、平成26年8月25日に新たな特許出願とした特願2014-170054号の一部を、平成27年9月8日に新たな特許出願とした特願2015-176492号の一部を、平成28年10月27日に新たな特許出願としたものであって、 平成29年8月25日付けの拒絶理由通知に対して平成29年10月31日付けで手続補正がなされたが、平成30年3月14日付けで拒絶査定がなされ(謄本送達日 平成30年3月20日)、これに対し、平成30年6月14日に拒絶査定不服審判が請求されたものである。 第2 原査定の概要 原査定の概要は次の通りである。 この出願の請求項1-4に係る発明は、その出願前に日本国内又は外国において、頒布された刊行物である下記の引用文献1及び2に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 引用文献1.特開平6-167722号公報 引用文献2.特開平10-48651号公報 第3 本願発明 本願の請求項1-4に係る発明(以下、「本願発明1」-「本願発明4」という。)は、平成29年10月31日付け手続補正書により補正された特許請求の範囲の請求項1-4に記載された事項により特定される発明であり、本願発明1-4は、次のとおりのものである。 「【請求項1】 第1の半導体層と、 第2の半導体層と、 前記第1の半導体層上方及び第2の半導体層上方のゲート絶縁膜と、 前記ゲート絶縁膜上方の第1の導電層と、 前記ゲート絶縁膜上方の第2の導電層と、 前記第1の導電層上方及び前記第2の導電層上方の第1の絶縁層と、 前記第1の絶縁層上方の第3の導電層と、 前記第1の絶縁層上方の第4の導電層と、 前記第1の絶縁層上方の第5の導電層と、 前記第1の絶縁層上方の第6の導電層と、 前記第5の導電層と電気的に接続されている画素電極と、を有し、 前記第1の半導体層は、チャネル形成領域を有し、 前記第1の導電層は、前記第1の半導体層の前記チャネル形成領域と重なる領域を有し、 前記第3の導電層は、前記第1の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、 前記第3の導電層は、前記第2の導電層と電気的に接続され、 前記第4の導電層は、前記第1の導電層と電気的に接続され、 前記第5の導電層は、前記第1の半導体層のソース領域又はドレイン領域の他方と電気的に接続され、 前記第4の導電層は、前記第2の導電層と交差しており、 前記第6の導電層は、前記第2の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、 前記第6の導電層は、前記第2の導電層と電気的に接続されることを特徴とする表示装置。 【請求項2】 第1の半導体層と、 第2の半導体層と、 前記第1の半導体層上方及び第2の半導体層上方のゲート絶縁膜と、 前記ゲート絶縁膜上方の第1の導電層と、 前記ゲート絶縁膜上方の第2の導電層と、 前記第1の導電層上方及び前記第2の導電層上方の第1の絶縁層と、 前記第1の絶縁層上方の第4の導電層と、 前記第1の絶縁層上方の第5の導電層と、 前記第1の絶縁層上方の第6の導電層と、 前記第5の導電層と電気的に接続されている画素電極と、を有し、 前記第1の半導体層は、チャネル形成領域を有し、 前記第1の導電層は、前記第1の半導体層の前記チャネル形成領域と重なる領域を有し、 前記第3の導電層は、前記第1の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、 前記第3の導電層は、前記第2の導電層と電気的に接続され、 前記第4の導電層は、前記第1の導電層と電気的に接続され、 前記第5の導電層は、前記第1の半導体層のソース領域又はドレイン領域の他方と電気的に接続され、 前記第1の導電層は、前記第1の半導体層の前記チャネル形成領域のチャネル幅方向に沿って延びている領域を有し、 前記第4の導電層は、前記第1の半導体層の前記チャネル形成領域のチャネル長方向に沿って延びている領域を有し、 前記第4の導電層は、前記第2の導電層と交差しており、 前記第6の導電層は、前記第2の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、 前記第6の導電層は、前記第2の導電層と電気的に接続されることを特徴とする表示装置。 【請求項3】 第1の半導体層と、 第2の半導体層と、 前記第1の半導体層上方及び第2の半導体層上方のゲート絶縁膜と、 前記ゲート絶縁膜上方の第1の導電層と、 前記ゲート絶縁膜上方の第2の導電層と、 前記第1の導電層上方及び前記第2の導電層上方の第1の絶縁層と、 前記第1の絶縁層上方の第3の導電層と、 前記第1の絶縁層上方の第4の導電層と、 前記第1の絶縁層上方の第5の導電層と、 前記第1の絶縁層上方の第6の導電層と、 前記第5の導電層と接する領域を有する画素電極と、を有し、 前記第1の半導体層は、チャネル形成領域を有し、 前記第1の導電層は、前記第1の半導体層の前記チャネル形成領域と重なる領域を有し、 前記第3の導電層は、前記第1の半導体層のソース領域又はドレイン領域の一方と接する領域を有し、 前記第3の導電層は、前記第2の導電層と接する領域を有し、 前記第4の導電層は、前記第1の導電層と接する領域を有し、 前記第5の導電層は、前記第1の半導体層のソース領域又はドレイン領域の他方と接する領域を有し、 前記第4の導電層は、前記第2の導電層と交差しており、 前記第6の導電層は、前記第2の半導体層のソース領域又はドレイン領域の一方と接する領域を有し、 前記第6の導電層は、前記第2の導電層と接する領域を有することを特徴とする表示装置。 【請求項4】 第1の半導体層と、 第2の半導体層と、 前記第1の半導体層上方及び第2の半導体層上方のゲート絶縁膜と、 前記ゲート絶縁膜上方の第1の導電層と、 前記ゲート絶縁膜上方の第2の導電層と、 前記第1の導電層上方及び前記第2の導電層上方の第1の絶縁層と、 前記第1の絶縁層上方の第3の導電層と、 前記第1の絶縁層上方の第4の導電層と、 前記第1の絶縁層上方の第5の導電層と、 前記第1の絶縁層上方の第6の導電層と、 前記第5の導電層と接する領域を有する画素電極と、を有し、 前記第1の半導体層は、チャネル形成領域を有し、 前記第1の導電層は、前記第1の半導体層の前記チャネル形成領域と重なる領域を有し、 前記第3の導電層は、前記第1の半導体層のソース領域又はドレイン領域の一方と接する領域を有し、 前記第3の導電層は、前記第2の導電層と接する領域を有し、 前記第4の導電層は、前記第1の導電層と接する領域を有し、 前記第5の導電層は、前記第1の半導体層のソース領域又はドレイン領域の他方と接する領域を有し、 前記第1の導電層は、前記第1の半導体層の前記チャネル形成領域のチャネル幅方向に沿って延びている領域を有し、 前記第4の導電層は、前記第1の半導体層の前記チャネル形成領域のチャネル長方向に沿って延びている領域を有し、 前記第4の導電層は、前記第2の導電層と交差しており、 前記第6の導電層は、前記第2の半導体層のソース領域又はドレイン領域の一方と接する領域を有し、 前記第6の導電層は、前記第2の導電層と接する領域を有することを特徴とする表示装置。」 第4 引用文献、引用発明等 1 引用文献1について 原査定の拒絶の理由で引用された引用文献1(特開平6-167722号公報)には、図面とともに以下の事項が記載されている(下線は当審で付したものである。以下同様。)。 「【請求項1】 絶縁性基板と、 該基板上に相互に交差して設けられた複数のソース配線及び複数のゲート配線と、 隣合う2本のソース配線と隣合う2本のゲート配線とで囲まれる部分に形成された絵素電極と、 該ソース配線と該ゲート配線との交差部近傍に設けられ、絶縁膜を間に介して一方に、該ゲート配線に電気的に接続してゲート電極が形成され、他方に該ゲート電極と自己整合させてチャネルが、他の部分にソース及びドレインが形成されてなる薄膜トランジスタと、 該薄膜トランジスタとは分離して、且つ該絵素電極以外の部分に主として形成され、該ソースと同一材料からなり、該絵素電極に電気的に接続された第1の補助容量電極と、 該第1の補助容量電極に対し、間に絶縁膜を挟んだ状態で対向して補助容量を形成し、該ゲート配線に電気的に接続され、該ソース配線と同一材料からなる第2の補助容量電極とを備えたアクティブマトリクス基板。」 「【0021】 【発明が解決しようとする課題】図24に基づいて説明した従来のアクティブマトリクス基板では、自己整合の手法をもちいているので、ゲート電極205とソース207との重なり部分及びゲート電極205とドレイン208との重なり部分がほとんどなく、寄生容量が生じにくいという利点がある。しかし、補助容量の誘電体層として層間絶縁膜210を利用しているため、誘電体層の膜厚が5000オングストローム程度になり、誘電体層の膜厚が厚いので、補助容量の単位面積当りの容量が小さくなり、必要な容量を確保するためには補助電極電極206の面積を大きくしなければならない。その結果、絵素部分の開口率が低下し、表示画面が暗くなるという問題点がある。」 「【0032】更に、構成上、第1の半導体層に不純物を注入することによって、補助容量を形成する第1の補助容量電極を薄膜トランジスタのソース等と同時に形成し、加えて、第2の補助容量電極をソース配線又はゲート配線と同時に形成している。よって、補助容量を形成する工程を別に必要とせずにアクティブマトリクス基板を製造できる。」 「【0036】このアクティブマトリクス基板は、図1に示すように、ガラス基板1上に画像信号が送られるソース配線8A及びゲート配線10Aが縦横に配線されており、隣合うソース配線8Aと隣合うゲート配線10Aとで囲まれる部分に絵素が形成されている。ソース配線8Aとゲート配線10Aとが交差する部分には、図9(b)に示すようにソース配線8Aにソース2Aが接続され、且つ、図9(c)に示すようにゲート配線10Aに上層ゲート電極6を介して下層ゲート電極4が接続された薄膜トランジスタが形成されている。この薄膜トランジスタのドレイン2Bには、図9(b)に示すように第1の金属配線10Bを介して絵素電極12が接続されている。絵素電極12は、図9(a)に示すように第2の金属配線10Cを介して、その一部がゲート配線10Aの下方に形成されている第1の補助容量電極2Dに接続されている。ゲート配線10Aの下方で、且つ第1の補助容量電極2Dの上方には、図9(a)に示すように、間に第1の絶縁膜3と窒化シリコン膜6とを介してゲート配線10Aに接続された第2の補助容量電極8Bが形成されている。」 「【0044】次に、この様な状態の基板1上に、プラズマCVD装置を用いて膜厚が約1000オングストロームの窒化シリコン膜7を堆積した後に、窒化シリコン膜7にソース2Aとソース配線8Aを接続するためのコンタクトホールを形成する。続いて、Siを1%含むAl膜を約3000オングストロームの膜厚で堆積させ、パターニングして、図7に示すようにソース配線8A及び第2の補助容量電極8Bを形成する。」 「【0045】更に、プラズマCVD装置を用いて膜厚が約4000オングストロームのSiO2膜9を堆積した後に、図8に示すようにSiO2膜9等に、上層ゲート電極6及び第2の補助容量電極8Bとゲート配線10Aとを接続するためのコンタクトホール、ドレイン2Bと金属配線10Bとを接続するためのコンタクトホール、及び第1の補助容量電極2Dと第2の金属配線10Cとを接続するためのコンタクトホールを形成する。続いて、Siを1%含むAl膜を約3000オングストロームの膜厚で堆積させ、パターニングして、図8に示すようにゲート配線10A、第1の金属配線10B及び第2の金属配線10Cを形成する。」 「【0048】以上の工程を経た後、保護膜として窒化シリコン膜、ポリイミド膜等を堆積してアクティブマトリクス基板とし、対向基板と貼り合わせて液晶表示装置を形成する。」 図1  図9  図1及び【0036】の記載から、図1の上方のゲート配線10Aとソース配線8Aとが交差する部分には、ソース配線8Aにソース2Aが接続され、ゲート配線10Aに上層ゲート電極6を介して下層ゲート電極4が接続され、ドレイン2Bには第1の金属配線10Bを介して絵素電極12が接続されている第1薄膜トランジスタが形成され、下方のゲート配線10Aとソース配線8Aとが交差する部分には、ソース配線8Aにソース2Aが接続され、ゲート配線10Aに上層ゲート電極6を介して下層ゲート電極4が接続され、ドレイン2Bには第1の金属配線10Bを介して絵素電極12が接続されている第2薄膜トランジスタが形成されていることが、読み取れる。 図9及び【0045】の記載から、上層ゲート電極6と下層ゲート電極4の上方及びソース配線8A上方のSiO2膜9と、SiO2膜9上方のゲート配線10Aと、SiO2膜9上方の第1の金属配線10Bが見て取れる。 また、図9より、薄膜トランジスタの絶縁膜3の上方にソース配線8Aが設けられていることが見て取れる。 上記引用文献1に記載された事項及び図面の記載を総合すると、引用文献1には、次の発明(以下、「引用発明」という。)が記載されている(括弧内は、認定に用いた引用文献1の記載箇所である。)。 「ソース配線8Aとゲート配線10Aとが交差する部分に設けられ、絶縁膜を間に介して一方に、ゲート配線10Aに電気的に接続して上層ゲート電極6と下層ゲート電極4が形成され、他方に該ゲート電極と自己整合させてチャネルが、他の部分にソース2A及びドレイン2Bが形成され、ソース配線8Aにソース2Aが接続され、ドレイン2Bには第1の金属配線10Bを介して絵素電極12が接続されている第1薄膜トランジスタと、 ソース配線8Aとゲート配線10Aとが交差する部分に設けられ、絶縁膜を間に介して一方に、ゲート配線10Aに電気的に接続して上層ゲート電極6と下層ゲート電極4が形成され、他方に該ゲート電極と自己整合させてチャネルが、他の部分にソース2A及びドレイン2Bが形成され、ソース配線8Aにソース2Aが接続され、ドレイン2Bには第1の金属配線10Bを介して絵素電極12が接続されている第2薄膜トランジスタと(【請求項1】、【0036】、図1)、 上層ゲート電極6と下層ゲート電極4の上方及びソース配線8A上方のSiO2膜9とを備え、 ゲート配線10AはSiO2膜9上方で、 第1の金属配線10BはSiO2膜9上方であり(【0045】、図9)、 ソース配線8Aは薄膜トランジスタの絶縁膜の上方である(図9)、 アクティブマトリクス基板と対向基板と貼り合わせた液晶表示装置(【0048】)。」 2 引用文献2について 原査定の拒絶の理由で引用された引用文献2(特開平10-48651号公報)には、図面とともに以下の事項が記載されている。 「【0028】図5(B)と図5(C)に示すようにこの第2の例の液晶表示装置Bにあっては、一方の基板51上の絶縁膜55内にゲート配線53と直交する方向にゲート配線53と接触しないように分断されたソース配線54が不連続的に形成され、ゲート配線53とソース配線54の接近部分の近傍のゲート配線53上に薄膜トランジスタT2が形成されている。前記のゲート配線53はAlなどの良導電性金属材料からなる基部導電層53Aとその上に形成されたCｒ、Mｏ等の配線用金属材料からなる副導電層53Bとからなる2重構造とされ、ソース配線54も同様に良導電性金属からなる基部導電層54Aとその上に形成された配線用材料からなる副導電層54Bとからなる2重構造とされている。なお、図5(B)に示す断面構造は、図5(C)のA7-A8線に沿う断面である。 【0029】前記の薄膜トランジスタT2は、左右のn+層となる半導体部63、64に挟まれて半導体基部65が設けられ、半導体基部65上に絶縁膜66を介してゲート電極67が形成され、半導体部63、64上にシリサイド層68がそれぞれ形成され、半導体基部65の上部で半導体部63、64に挟まれた部分にチャネル部69が形成されるようになっている。次に、各シリサイド層68上の絶縁膜55には、各々コンタクトホール80が形成され、このコンタクトホール80を介してITOなどの酸化物透明導電材料製のドレイン電極60とソース電極61が各シリサイド層68に接触するように設けられ、ドレイン電極60にはゲート配線53とソース配線54とに囲まれた領域に設けられた酸化物透明導電材料製の画素電極56が接続され、ソース電極61にはソース配線54が接続されている。更に、分断されたソース配線54においてゲート配線53に近い部分の各端部54a上の絶縁膜55には孔(コンタクトホール)81が各々形成されていて、これらのコンタクトホール81を介して設けられた酸化物透明導電材料製の橋絡部72によって分断されたソース配線54が導通されている。」 「【0031】・・・各ゲート配線53とソース配線54はパターニングされた絶縁膜74を介して基板51上あるいは半導体準備膜75上に設けられた状態となる。・・・」 「【0033】次いで、ITOなどの酸化物透明導電材料からなる透明導電層をこれらの上に形成するとともに、パターニングを行って、ソース配線54とゲート配線53に囲まれた領域に画素電極56を形成し、ソース配線54間にコンタクトホール81、81を介してこれらを接続する橋絡部72を形成するとともに、この橋絡部72と半導体部63上のシリサイド層68をコンタクトホール80を介して接続させて透明導電層製のソース電極61を形成し、半導体部64上のシリサイド層68と画素電極56を接続させて透明導電層製のドレイン電極56を形成する。これにより、図5(A)と図5(B)に示す構造の薄膜トランジスタアレイ基板57を得ることができる。」 図5  図5より、ソース配線54は、薄膜トランジスタT2とは別の領域に形成されていることが見て取れる。 そして、絶縁膜74は、ゲート絶縁膜と認められるので、上記記載より、引用文献2には次の技術が記載されている。 「ゲート配線53とソース配線54はゲート絶縁膜74を介して基板51上あるいは半導体準備膜75上に設けられたものであり(【0031】)、 ソース配線54は、薄膜トランジスタT2とは別の領域に(図5)、分断され不連続的に形成され(【0028】)、 薄膜トランジスタT2の半導体部63上にシリサイド層68が形成され、シリサイド層68上の絶縁膜55には、コンタクトホール80が形成され、 分断されたソース配線54において各端部54a上の絶縁膜55には孔(コンタクトホール)81が各々形成され(【0029】)、 透明導電層をこれらの上に形成し、画素電極56を形成し、ソース配線54間にコンタクトホール81、81を介してこれらを接続する橋絡部72を形成するとともに、この橋絡部72と半導体部63上のシリサイド層68をコンタクトホール80を介して接続させること(【0033】)」、即ち、 「薄膜トランジスタT2とは別の領域のゲート絶縁膜74上にソース配線54を設け、絶縁膜55上に透明導電層を設けて画素電極56を形成すると共に、透明導電層を、薄膜トランジスタT2の半導体部63と、ソース配線54に接続する技術。」 第5 対比・判断 1 本願発明1について (1) 対比 本願発明1と引用発明とを対比する。 ア 引用発明の「絶縁膜」、「上層ゲート電極6と下層ゲート電極4」、「ソース配線8A」、「SiO2膜9」、「ゲート配線10A」、「第1の金属配線10B」、「絵素電極12」は、それぞれ、本願発明1の「ゲート絶縁膜」、「第1の導電層」、「第2の導電層」、「第1の絶縁層」、「第4の導電層」、「第5の導電層」、「画素電極」に対応する。 イ 引用発明の「第1薄膜トランジスタ」の「チャネル」、「ソース2A」及び「ドレイン2B」は、本願発明1の「第1の半導体層」に相当する。 ウ 引用発明の「第2薄膜トランジスタ」の「チャネル」、「ソース2A」及び「ドレイン2B」は、本願発明1の「第2の半導体層」に相当する。 エ 引用発明は、「第1薄膜トランジスタ」及び「第2薄膜トランジスタ」において、「絶縁膜を間に介して一方に」「上層ゲート電極6と下層ゲート電極4が形成され」、「他方に」「チャネル」、「ソース2A及びドレイン2Bが形成され」ているので「絶縁膜」は、本願発明1の「前記第1の半導体層上方及び第2の半導体層上方のゲート絶縁膜」に相当する。 オ 上記エを踏まえると、引用発明の「第1薄膜トランジスタ」の「上層ゲート電極6と下層ゲート電極4」は、本願発明1の「前記ゲート絶縁膜上方の第1の導電層」に相当する。 カ 引用発明の「第1薄膜トランジスタ」における「薄膜トランジスタの絶縁膜の上方である」「ソース配線8A」は、本願発明1の「前記ゲート絶縁膜上方の第2の導電層」に相当する。 キ 引用発明の「第1薄膜トランジスタ」における「上層ゲート電極6と下層ゲート電極4の上方及びソース配線8A上方のSiO2膜9」は、本願発明1の「前記第1の導電層上方及び前記第2の導電層上方の第1の絶縁層」に相当する。 ク 引用発明の「第1薄膜トランジスタ」における「SiO2膜9上方」の「ゲート配線10A」は、本願発明1の「前記第1の絶縁層上方の第4の導電層」に相当する。 ケ 引用発明の「第1薄膜トランジスタ」における「SiO2膜9上方」の「第1の金属配線10B」は、本願発明1の「前記第1の絶縁層上方の第5の導電層」に相当する。 コ 引用発明の「第1薄膜トランジスタ」に「第1の金属配線10Bを介して」「接続されている」「絵素電極12」は、本願発明1の「前記第5の導電層と電気的に接続されている画素電極」に相当する。 サ 引用発明の「第1薄膜トランジスタ」の「チャネル」は、本願発明1の「第1の半導体層」の「チャネル形成領域」に相当する。 シ 引用発明の「第1薄膜トランジスタ」において、「該ゲート電極と自己整合させてチャネルが」「形成され」ることは、本願発明1の「前記第1の導電層は、前記第1の半導体層の前記チャネル形成領域と重なる領域を有」することに相当する。 ス 引用発明の「第1薄膜トランジスタ」において、「ゲート配線10Aに電気的に接続して上層ゲート電極6と下層ゲート電極4が形成され」ることは、本願発明1の「前記第4の導電層は、前記第1の導電層と電気的に接続され」ることに相当する。 セ 引用発明の「第1薄膜トランジスタ」において、「ドレイン2Bには第1の金属配線10Bを介して絵素電極12が接続されている」ことは、本願発明1の「前記第5の導電層は、前記第1の半導体層のソース領域又はドレイン領域の他方と電気的に接続され」ることに相当する。 ソ 引用発明の「ソース配線8Aとゲート配線10Aとが交差する」ことは、本願発明1の「前記第4の導電層は、前記第2の導電層と交差して」いることに相当する。 タ 引用発明の「液晶表示装置」は、本願発明1の「表示装置」に相当する。 すると、本願発明1と引用発明1とは、次の(一致点)及び(相違点)を有する。 (一致点) 「第1の半導体層と、 第2の半導体層と、 前記第1の半導体層上方及び第2の半導体層上方のゲート絶縁膜と、 前記ゲート絶縁膜上方の第1の導電層と、 前記ゲート絶縁膜上方の第2の導電層と、 前記第1の導電層上方及び前記第2の導電層上方の第1の絶縁層と、 前記第1の絶縁層上方の第4の導電層と、 前記第1の絶縁層上方の第5の導電層と、 前記第5の導電層と電気的に接続されている画素電極と、を有し、 前記第1の半導体層は、チャネル形成領域を有し、 前記第1の導電層は、前記第1の半導体層の前記チャネル形成領域と重なる領域を有し、 前記第4の導電層は、前記第1の導電層と電気的に接続され、 前記第5の導電層は、前記第1の半導体層のソース領域又はドレイン領域の他方と電気的に接続され、 前記第4の導電層は、前記第2の導電層と交差している、 表示装置。」 (相違点) 本願発明1が、「前記第1の絶縁層上方の第3の導電層と、」「前記第1の絶縁層上方の第6の導電層と、」を有し、「前記第3の導電層は、前記第1の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、前記第3の導電層は、前記第2の導電層と電気的に接続され、」「前記第6の導電層は、前記第2の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、前記第6の導電層は、前記第2の導電層と電気的に接続される」のに対して、引用発明は、「ソース2Aが接続され」た「ソース配線8A」を有するが、そのような特定がない点。 (2)判断 上記相違点について検討する。 引用文献2には、薄膜トランジスタT2とは別の領域のゲート絶縁膜74上にソース配線54を設け、絶縁膜55上に透明導電層を設けて画素電極56を形成すると共に、透明導電層を、薄膜トランジスタT2の半導体部63と、ソース配線54に接続する技術が記載されている(上記「第4 2」)。 しかしながら、引用文献2に「半導体部64上のシリサイド層68と画素電極56を接続させて透明導電層製のドレイン電極56を形成する。」(上記「第4 2 【0033】」)と記載されているように、引用文献2の液晶表示装置Bは、半導体部64上のシリサイド層68に直接、画素電極56を接続させるものであるが、引用発明は「ドレイン2Bには第1の金属配線10Bを介して絵素電極12が接続されて」いるもので、引用発明に、引用文献2記載の上記技術を適用することは、引用発明の「アクティブマトリクス基板」の構造や製造方法を大幅に変更することを伴うことであり、動機付けがない。 また、引用発明は、絵素部分の開口率の低下を問題にしており(上記「第4 1 【0021】」)、引用発明の「薄膜トランジスタの絶縁膜の上方である」「ソース配線8A」に比べると、開口率の低下につながりかねない、引用文献2記載の薄膜トランジスタT2とは別の領域のゲート絶縁膜74上にソース配線54を設け、透明導電層により、薄膜トランジスタT2の半導体部63と、ソース配線54を接続する技術を、引用発明に適用することには阻害要因が存在する。 何れにしても、引用発明に、引用文献2に記載された技術を適用する理由がないので、上記相違点に係る本願発明1の構成は、引用発明、引用文献2に記載された技術に基づいて、当業者が容易に想到し得たことであるとはいえない。 よって、本願発明1は、引用発明、引用文献2に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。 2 本願発明2-4について 本願発明2-4も、上記相違点に係る本願発明1の「前記第1の絶縁層上方の第3の導電層と、」「前記第1の絶縁層上方の第6の導電層と、」を有し、「前記第3の導電層は、前記第1の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、前記第3の導電層は、前記第2の導電層と電気的に接続され、」「前記第6の導電層は、前記第2の半導体層のソース領域又はドレイン領域の一方と電気的に接続され、前記第6の導電層は、前記第2の導電層と電気的に接続される」と同一又は対応する構成を備えるものであるから、本願発明1と同じ理由により、引用発明、引用文献2に記載された技術に基づいて、当業者が容易に発明をすることができたとはいえない。 第6 むすび 以上のとおり、本願発明1-4は、引用発明、引用文献2に記載された技術に基づいて、当業者が容易に発明をすることができたものではない。したがって、原査定の拒絶の理由によっては、本願を拒絶することはできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。 |
| 審決日 | 2018-10-15 |
| 出願番号 | 特願2016-210221(P2016-210221) |
| 審決分類 |
P
1
8・
121-
WY
(G02F)
|
| 最終処分 | 成立 |
| 前審関与審査官 | 田辺 正樹、小野 健二 |
| 特許庁審判長 |
小林 紀史 |
| 特許庁審判官 |
中村 説志 須原 宏光 |
| 発明の名称 | 表示装置 |