拒絶査定不服の審決｜不服2018-4176 - 特許審決データベース

会員機能

ランキング

請求人別審判件数

判例データベース

審決データベース

ポートフォリオ機能

ポートフォリオを新規に作成して保存		追加
既存のポートフォリオに追加保存		追加

この審決の個人情報、企業機密に関する修正依頼をする

PDF	PDFをダウンロード

審決分類	審判査定不服特36条6項1、2号及び3号請求の範囲の記載不備特許、登録しない(前置又は当審拒絶理由) H01L 審判査定不服 2項進歩性特許、登録しない(前置又は当審拒絶理由) H01L
管理番号	1362981
審判番号	不服2018-4176
総通号数	247
発行国	日本国特許庁(JP)
公報種別	特許審決公報
発行日	2020-07-31
種別	拒絶査定不服の審決
審判請求日	2018-03-27
確定日	2020-06-11
事件の表示	特願2016-527010「トレンチゲートを有する電界効果デバイスのための強化されたゲート誘電体」拒絶査定不服審判事件〔平成27年 4月 9日国際公開,WO2015/050615,平成28年 9月15日国内公表,特表2016-528729〕について,次のとおり審決する。
結論	本件審判の請求は,成り立たない。
理由	第1 手続の経緯本願は,2014年(平成26年)7月14日(パリ条約による優先権主張外国庁受理2013年7月17日,アメリカ合衆国)を国際出願日とする出願であって,以降の手続は次のとおりである。平成28年 6月13日:手続補正書平成29年 4月20日:手続補正書平成29年 5月25日:拒絶理由通知(起案日) 平成29年 8月30日:意見書,手続補正書平成29年11月21日:拒絶査定(起案日) 平成30年 3月27日:審判請求,手続補正書平成30年 7月25日:上申書平成30年11月 1日:上申書平成30年12月21日:拒絶理由通知(起案日) 平成31年 3月25日:意見書,手続補正書令和元年 5月 7日:最後の拒絶理由通知(起案日) 令和元年 9月 5日:意見書,手続補正書第2 本願発明令和元年9月5日付けの手続補正書により補正された特許請求の範囲の請求項9には,以下の事項が記載されている。「【請求項9】電界効果デバイスであって, 上面とトレンチを有する本体であって,該トレンチは前記上面から前記本体中に延びており,該トレンチは底部と複数の側壁を有している,本体と, 1回の堆積プロセスで前記複数の側壁に実質的に沿って第1の膜厚まで,かつ前記トレンチの前記底部に沿って第2の膜厚まで堆積されている堆積誘電体層であって,前記堆積誘電体層は,前記トレンチの前記底部上の前記堆積誘電体層の前記第2の膜厚が,前記トレンチの前記複数の側壁上の前記堆積誘電体層の前記第1の膜厚よりも実質的に厚くなるように,前記第2の厚さが前記第1の膜厚の厚さよりも約25%から約100%厚くなるように設けられている,堆積誘電体層と, 前記堆積誘電体層上方に形成されたゲートコンタクトであって,前記堆積誘電体層および前記ゲートコンタクトは前記電界効果デバイスのゲートアセンブリを形成する,ゲートコンタクトと,を備え, 前記本体は炭化ケイ素を含む,電界効果デバイス。」 (以下「本願発明」という。) 第3 拒絶の理由当審の拒絶の理由である,令和元年5月7日付け拒絶理由通知の理由は,概略,次のとおりのものである。 1 この出願の,特許請求の範囲の請求項9に係る発明は,「電界効果デバイス」という「物」の発明であるが,当該請求項9の「1回の蒸着プロセスで前記複数の側壁に実質的に沿って第1の膜厚まで,かつ前記トレンチの前記底部に沿って第2の膜厚まで堆積」との記載は,製造に関して技術的な特徴や条件が付された記載がある場合に該当するため,当該請求項9にはその「物」の製造方法が記載されているといえる。ここで,物の発明に係る特許請求の範囲にその物の製造方法が記載されている場合において,当該特許請求の範囲の記載が特許法第36条第6項第2号にいう「発明が明確であること」という要件に適合するといえるのは,出願時において当該物をその構造又は特性により直接特定することが不可能であるか,又はおよそ実際的でないという事情(以下「不可能・非実際的事情」という)が存在するときに限られると解するのが相当である(最高裁第二小法廷平成27年6月5日平成24年(受)第1204号,平成24年(受)第2658号)ところ,本願明細書等には不可能・非実際的事情について何ら記載がない。そして,請求項9における,前記「1回の蒸着プロセスで前記複数の側壁に実質的に沿って第1の膜厚まで,かつ前記トレンチの前記底部に沿って第2の膜厚まで堆積」が,どのような構造もしくは特性を特定しようとするのか理解することができないので,特許請求の範囲の請求項9の記載を含むこの出願は,特許を受けようとする発明が明確であることを求める,特許法第36条第6項第2号に規定する要件を満たしていない。 2 本願発明は,本願の優先権主張の日前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献1に記載された発明及び引用文献1ないし引用文献5に記載された事項に基づいて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。引用文献1:特開2007-080971号公報引用文献2:特開2000-312003号公報引用文献3:特開2013-125763号公報引用文献4:特開平09-074191号公報引用文献5:特開平04-045533号公報第4 本願の発明の詳細な説明の記載 1 本願の発明の詳細な説明には,以下の事項が記載されている。「【0001】 [政府支援] 本発明は,米国陸軍によって与えられた契約第W911NF-10-2-0038号の下に,政府提供資金を受けてなされたものである。米国政府は本発明に対して権利を有する。 [技術分野] 本開示は,電界効果デバイスのゲート誘電体の性能向上に関する。 [背景] 半導体デバイス,特に高出力用途において高電圧を阻止し大電流を流すように設計されている半導体デバイスは,分子レベルで強力な電気力や電磁界に晒される。さらに,これらのデバイスは,製造中や動作中に高温に晒される場合もある。これらの電気力や電磁界,及び温度は,デバイス内部の様々な層や領域の分子構造だけでなく,これらの様々な層や領域の間にある界面にも損傷を与える可能性がある。このような損傷はデバイス故障をもたらし,次第に性能を低下させていく。誘電体層によってデバイスの本体から分離している金属化されたゲートを用いた電界効果デバイスの場合,誘電体層及び誘電体層と本体との間の界面は特に損傷を受けやすい。したがって,高電圧及び高電流用途において発生する電気力や電磁界に対して,及び,製造時や動作時に伴う損傷を与えるおそれのある温度に対して影響を受けにくい電界効果デバイスのゲート誘電体が必要とされている。 [概要] 本開示は,トレンチ内に形成されたゲートアセンブリを有する炭化ケイ素(SiC)電界効果デバイスに関する。ゲートアセンブリは,トレンチの内面に沿って堆積されている,誘電体層であるゲート誘電体と,ゲート誘電体上方に形成されたゲートコンタクトとを有している。トレンチは,上面から本デバイスの本体内へと延びており,底部を有し,かつ,本体の上面からトレンチの底部へと延びている側壁を有している。トレンチの底部上にある誘電体層の膜厚は,トレンチの側壁上にある誘電体層の膜厚よりも厚いか,またはほぼ等しい。底面上の誘電体層の膜厚は,側壁上の膜厚よりも25%,50%,100%またはそれ以上厚くてもよい。側壁は上面に対して概ね直交してもよいし,また,トレンチが大体V字形になるように,上面と90°未満の角度をなしていてもよい。」「【0003】電界効果デバイスを製造する例示的なプロセスは,本体を有する電界効果デバイスの前段階のものを供給し,エッチングプロセスまたは機械的切削プロセスを用いて,トレンチを本体の上面に形成する。次に,ゲート誘電体用の誘電体層を,熱成長とは対照的に,化学気相成長(chemical ｖaｐｏｒ deｐｏｓiｔiｏn:CVD)や蒸着プロセス等の堆積プロセスを用いて堆積させる。」「【0018】トレンチ20内には,電界効果デバイス10のゲートアセンブリが形成されており,ゲートアセンブリは,特徴的に形成されている誘電体層24とゲートコンタクト26とを有している。誘電体層24は,トレンチ20の側壁と底部に沿って概ね連続して形成されている。ゲートコンタクト26は誘電体層24上に形成されている。誘電体層24は酸化物,例えば二酸化ケイ素(SiO_(2)),酸化アルミニウム(AlO_(2)),酸化マグネシウム(MgO)であってもよい。あるいは,誘電体層24は,誘電酸化物または誘電窒化物,またはその両方,及び,混合された合金の同様の誘電体からなる複数の層で形成されていてもよい。以下に記す例の場合,誘電体層24は酸化物である。ゲートコンタクト26は一般的に厚さが比較的厚く,高濃度にドープされたSiやGe等の半導体,もしくは,アルミニウム(Al),金(Aｕ),銀(Ag)等の金属で形成されている。【0019】ゲートアセンブリがトレンチ内に形成されている他のSiC系電界効果デバイスとは違い,トレンチ20の底部上にある誘電体層24の底部膜厚TBは,トレンチ20の側壁にある誘電体層24の側部膜厚TSよりも厚いか,またはほぼ等しい。例えば,底面上の誘電体層24の膜厚は,側壁上の膜厚よりも25%以上,50%以上,あるいは100%以上も厚くてもよい。図示されているように,トレンチ20の底部は,トレンチ20の側壁にある誘電体層24の側部膜厚TSよりもほぼ100%厚い,つまり2倍の厚さである。」「【0020】従来のSiC電界効果デバイスにおいて,誘電体層は熱成長プロセスを用いて成長させる。トレンチがSiC(0001)Si面内にエッチングされているところに熱成長プロセスを用いると,トレンチの底部((0001)Si面)上での酸化物の成長速度は側壁上と比べて3倍程度遅く,それぞれが集合面である｛11-20｝a面及び｛10-10｝m面となり得る。その結果,側壁上の誘電体層の膜厚は,トレンチの底部上の誘電体層よりもかなり厚くなる。側壁上の誘電体層が厚くなるほど,誘電体層のうちトレンチの側壁上に形成された部分に沿った電界よりも,底部上に形成された部分に沿った電界の方がより強くなってしまう。誘電体層のうちトレンチの底部に沿った部分に沿って生じる電界が強くなるとデバイス故障が引き起こされ,これにより電界効果デバイスの長期信頼性が低減する。【0021】信頼性を高めるために,本開示では,トレンチ20の底部上の誘電体層24の底部膜厚TBが,トレンチ20の側壁上の誘電体層24の側部膜厚TSより厚いか,またはほぼ等しくなるようにする。図1の実施形態に図示されているように,トレンチ20の底部上の誘電体層24の底部膜厚TBは,トレンチ20の側壁上の誘電体層24の側部膜厚TSよりもかなり厚い。誘電体層24をこのように形成する特徴的なプロセスはさらに後に示す。」「【0027】図4のフローチャートを参照して,誘電体層24を,トレンチ20の底部上の誘電体層24の底部膜厚TBがトレンチ20の側壁上の誘電体層24の側部膜厚TSよりも厚いか,またはほぼ等しくなるように形成する例示的なプロセスを示す。このプロセスは,トレンチ20がエッチングされていない状態の本体12を有する,電界効果デバイスの前段階のものに対して実行される。最初に,トレンチ20を本体12の上面に形成するが,ここで上面はSiC(0001)Si面に相当する(工程100)。トレンチ20の形成は,標準的なエッチングプロセスを用いても,ことによると機械的に切削するプロセスを用いてもよい。トレンチ20はソース領域22とチャネル領域18を貫通して,ドリフト領域16内まで伸びる。【0028】トレンチ20を形成したら,堆積プロセスを用いて,誘電体層を,トレンチ20の底部上の誘電体層24の底部膜厚TB及びトレンチ20の側壁上の誘電体層24の側部膜厚TSが所望の高さに到達するまで堆積する(工程102)。CVDプロセスや蒸着プロセス等の堆積プロセスを用いることによって,熱成長プロセスとは対照的に,トレンチ20の底部上の誘電体層24の底部膜厚TB及びトレンチ20の側壁上の誘電体層24の側部膜厚TSが,より制御しやすくなる。熱成長プロセスとは異なり,堆積プロセスを用いると,誘電体層24を,トレンチ20の底部上の誘電体層24の底部膜厚TBがトレンチ20の側壁上の誘電体層24の側部膜厚TSよりも厚いか,またはほぼ等しくなるように形成することが可能になる。SiC系の本体12のトレンチ20内への誘電体層24の形成に熱成長プロセスを用いたとすると,トレンチ20の底部上の誘電体層24の底部膜厚TBは,トレンチ20の側壁上の誘電体層24の側部膜厚TSよりもかなり薄くなってしまい,望ましくない。実施形態に応じて,誘電体層24は二酸化ケイ素(SiO_(2)),酸化アルミニウム(AlO_(2)),または酸化マグネシウム(MgO)であってもよいし,誘電酸化物または誘電窒化物からなる複数の層,もしくは,混合された合金等の同様の誘電体で形成されていてもよい。二酸化ケイ素(SiO_(2))からなる誘電体層24は,SiC系を用いた適用に効果的な組み合わせである。」 2 上記記載から,本願の発明の詳細な説明には,本願発明の誘電体層に関して,以下の技術的事項が記載されていることが認められる。 (1)本願発明は,電界効果デバイスのゲート誘電体の性能向上に関するものであること。(【0001】) (2)従来のSiC電界効果デバイスの誘電体層は,熱成長プロセスを用いて成長させるので,SiC(0001)Si面内にエッチングされているトレンチに熱成長プロセスを用いると,トレンチの底部((0001)Si面)上での酸化物の成長速度は側壁上と比べて3倍程度遅く,それぞれが集合面である｛11-20｝a面及び｛10-10｝m面となり得ることから,側壁上の誘電体層の膜厚は,トレンチの底部上の誘電体層よりもかなり厚くなり,そして,側壁上の誘電体層が厚くなるほど,誘電体層のうちトレンチの側壁上に形成された部分に沿った電界よりも,底部上に形成された部分に沿った電界の方がより強くなってしまうことから,誘電体層のうちトレンチの底部に沿った部分に沿って生じる電界が強くなるとデバイス故障が引き起こされ,これにより電界効果デバイスの長期信頼性が低減してしまうこと。(【0020】) (3)信頼性を高めるために,本願発明では,トレンチ20の底部上の誘電体層24の底部膜厚TBを,トレンチ20の側壁上の誘電体層24の側部膜厚TSより厚いか,またはほぼ等しくなるようにしており,例えば,底面上の誘電体層24の膜厚は,側壁上の膜厚よりも25%以上,50%以上,あるいは100%以上も厚くてもよく,誘電体層24をこのように形成する特徴的なプロセスは,明細書の【0021】より後に示されること。(【0019】,【0021】) (4)誘電体層24を形成する前記(3)に係る特徴的なプロセスは,「トレンチ20の底部上の誘電体層24の底部膜厚TB及びトレンチ20の側壁上の誘電体層24の側部膜厚TSが所望の高さに到達するまで堆積する(工程102)」ことであり,CVDプロセスや蒸着プロセス等の堆積プロセスを用いることによって,熱成長プロセスとは対照的に,トレンチ20の底部上の誘電体層24の底部膜厚TB及びトレンチ20の側壁上の誘電体層24の側部膜厚TSが,より制御しやすくなり,熱成長プロセスとは異なり,堆積プロセスを用いると,誘電体層24を,トレンチ20の底部上の誘電体層24の底部膜厚TBがトレンチ20の側壁上の誘電体層24の側部膜厚TSよりも厚いか,またはほぼ等しくなるように形成することが可能になり,実施形態に応じて,誘電体層24は二酸化ケイ素(SiO_(2)),酸化アルミニウム(AlO_(2)),または酸化マグネシウム(MgO)であってもよいし,誘電酸化物または誘電窒化物からなる複数の層,もしくは,混合された合金等の同様の誘電体で形成されていてもよいこと。(【0028】) 第5 判断 1 願書に添付した特許請求の範囲の記載は,これに基づいて,特許発明の技術的範囲が定められ(特許法第70条第1項),かつ,同法第29条等所定の特許の要件について審査する前提となる特許出願に係る発明の要旨が認定される(最高裁昭和62年(行ツ)第3号平成3年3月8日第二小法廷判決・民集第45巻3号123頁参照)という役割を有しているものである。そして,特許は,物の発明,方法の発明又は物を生産する方法の発明についてされるところ,特許が物の発明についてされている場合には,その特許権の効力は,当該物と構造,特性等が同一である物であれば,その製造方法にかかわらず及ぶこととなる。したがって,物の発明についての特許に係る特許請求の範囲にその物の製造方法が記載されている場合であっても,その特許発明の技術的範囲は,当該製造方法により製造された物と構造,特性等が同一である物として確定されるものと解するのが相当である。(最高裁第二小法廷平成27年6月5日平成24年(受)第1204号,平成24年(受)第2658号) 2 そうすると,「前記複数の側壁に実質的に沿って第1の膜厚まで,かつ前記トレンチの前記底部に沿って第2の膜厚まで堆積されている堆積誘電体層であって,前記堆積誘電体層は,前記トレンチの前記底部上の前記堆積誘電体層の前記第2の膜厚が,前記トレンチの前記複数の側壁上の前記堆積誘電体層の前記第1の膜厚よりも実質的に厚くなるように,前記第2の厚さが前記第1の膜厚の厚さよりも約25%から約100%厚くなるように設けられている,堆積誘電体層」が,「1回の堆積プロセス」で堆積されているという構成要件を含み,上記「物の発明についての特許に係る特許請求の範囲にその物の製造方法が記載されている場合」に該当する本願の請求項9に係る発明の技術的範囲は,当該製造方法により製造された物と構造,特性等が同一である物として確定されることとなる。 3 ところで,特許法第36条第6項第2号によれば,特許請求の範囲の記載は,「発明が明確であること」という要件に適合するものでなければならない。特許制度は,発明を公開した者に独占的な権利である特許権を付与することによって,特許権者についてはその発明を保護し,一方で第三者については特許に係る発明の内容を把握させることにより,その発明の利用を図ることを通じて,発明を奨励し,もって産業の発達に寄与することを目的とするものであるところ(特許法第1条参照),同法第36条第6項第2号が特許請求の範囲の記載において発明の明確性を要求しているのは,この目的を踏まえたものであると解することができる。 4 しかしながら,物の発明についての特許に係る特許請求の範囲において,その製造方法が記載されていると,一般的には,当該製造方法が当該物のどのような構造若しくは特性を表しているのか,又は物の発明であってもその特許発明の技術的範囲を当該製造方法により製造された物に限定しているのかが不明であり,特許請求の範囲等の記載を読む者において,当該発明の内容を明確に理解することができず,権利者がどの範囲において独占権を有するのかについて予測可能性を奪うことになり,適当ではない。 5 そして,本願の発明の詳細な説明の記載を検討すると,上記第4の2のとおり,本願の発明の詳細な説明の記載からは, 側壁上の誘電体層の膜厚が,トレンチの底部上の誘電体層よりもかなり厚い場合には,誘電体層のうちトレンチの側壁上に形成された部分に沿った電界よりも,底部上に形成された部分に沿った電界の方がより強くなり,デバイス故障が引き起こされ,これにより電界効果デバイスの長期信頼性が低減してしまうこと, 信頼性を高めるために,本願発明では,トレンチ20の底部上の誘電体層24の底部膜厚TBを,トレンチ20の側壁上の誘電体層24の側部膜厚TSより厚いか,またはほぼ等しくなるようにしており,例えば,底面上の誘電体層24の膜厚は,側壁上の膜厚よりも25%以上,50%以上,あるいは100%以上も厚くてもよいこと,及び, 誘電体層24を形成する,本願発明の特徴的なプロセスは,「トレンチ20の底部上の誘電体層24の底部膜厚TB及びトレンチ20の側壁上の誘電体層24の側部膜厚TSが所望の高さに到達するまで堆積する(工程102)」ことであり,CVDプロセスや蒸着プロセス等の堆積プロセスを用いることによって,熱成長プロセスとは対照的に,トレンチ20の底部上の誘電体層24の底部膜厚TB及びトレンチ20の側壁上の誘電体層24の側部膜厚TSが,より制御しやすくなり,熱成長プロセスとは異なり,堆積プロセスを用いると,誘電体層24を,トレンチ20の底部上の誘電体層24の底部膜厚TBがトレンチ20の側壁上の誘電体層24の側部膜厚TSよりも厚いか,またはほぼ等しくなるように形成することが可能になることは理解されるが, 請求項9に記載された発明の,「堆積誘電体層」を「1回の堆積プロセス」で堆積させるという構成要件が,堆積誘電体層が複数回の堆積プロセスで堆積された電界効果デバイス,もしくは,堆積誘電体層が1回の堆積プロセスと他のエッチング・熱成長等のプロセスとの組合せからなる複合プロセスで堆積された電界効果デバイスとの間で,どのような構造若しくは特性を表しているのかについて理解することができない。 6 すなわち,発明の詳細な説明の記載を参酌しても,本願発明の「1回の堆積プロセス」という構成要件が,「前記第2の厚さが前記第1の膜厚の厚さよりも約25%から約100%厚く」という,「第2の厚さ」と「第1の膜厚の厚さ」との厚さの比率を限定する以外の,どのような構造,特性等を限定するものであるのか,明確に理解することができない。したがって,請求項9の記載は,明確でなく,権利者がどの範囲において独占権を有するのかについて予測可能性を奪うものであり,第三者の利益を不当に害するといえる。 7 なお,物の発明についての特許に係る特許請求の範囲においては,通常,当該物についてその構造又は特性を明記して直接特定することになるが,その具体的内容,性質等によっては,出願時において当該物の構造又は特性を解析することが技術的に不可能であったり,特許出願の性質上,迅速性等を必要とすることに鑑みて,特定する作業を行うことに著しく過大な経済的支出や時間を要するなど,出願人にこのような特定を要求することがおよそ実際的でない場合もあり得るところであり,そうすると,物の発明についての特許に係る特許請求の範囲にその物の製造方法を記載することを一切認めないとすべきではなく,上記のような事情がある場合には,当該製造方法により製造された物と構造,特性等が同一である物として特許発明の技術的範囲を確定しても,第三者の利益を不当に害することがないというべきであることから,出願時において当該物をその構造又は特性により直接特定することが不可能であるか,又はおよそ実際的でないという事情が存在するときに限り,物の発明についての特許に係る特許請求の範囲にその物の製造方法が記載されていても,当該特許請求の範囲の記載が特許法第36条第6項第2号にいう「発明が明確であること」という要件に適合するものと解されものの,本願の明細書,及び意見書等には,出願時において当該物をその構造又は特性により直接特定することが不可能であるか,又はおよそ実際的でないという事情は記載されていない。 8 当審の令和元年5月7日付けの拒絶理由の通知に対し,請求人は,令和元年9月5日に提出した意見書において,「当業者は,半導体製造プロセスで用いられるプロセスの一つ一つが,完成品としての半導体装置に影響を与えることを容易に理解するものと思料します。例えば,熱成長プロセスにより形成される誘電体層は,堆積プロセスにより形成される誘電体層とは大変異なったものとなります。同様に,複数のプロセスの組み合わせは,しばしば,別々に設けられた複数の層の間にわずかな隙間を発生させたり,中間のエッチング工程によって構造的な変化を生じたりすることがあります。換言すれば,当業者は,層を形成するのに用いられるプロセスの数とタイプが,物理的性質そのものに影響を与えることを容易に理解します。請求項9に記載の電界効果デバイスが有することになる物理的構造は,誘電体層が1回の堆積プロセスによって形成されるという事実によって定義されます。少なくとも以上の理由から,請求項9に係る発明は明確であると思料します。」と主張する。 9 前記主張に基づけば,複数のプロセスの組み合わせで堆積された誘電体層であっても,別々に設けられた複数の層の間に隙間が存在しない場合には,請求項8に記載された発明と構造,特性等が同一である物ということができるとも理解されるから,前記主張によっても,請求項9に係る発明が明確であると認めることはできない。さらに,上記第4の2(4)のとおり,本願の明細書において,本願発明の誘電体層24は,実施形態に応じて,誘電酸化物または誘電窒化物からなる複数の層で形成されていてもよいことが記載されており,請求項9に記載された発明の「堆積誘電体層」は,組成の異なる複数の層で形成されているものを包含するものと理解される。そして,当該組成の異なる複数の層の境界においては,前記複数の層を「1回の堆積プロセス」で堆積したとしても,構造的な変化が必然的に生じることは明らかである。そして,「1回の堆積プロセス」で堆積した,組成の異なる複数の層で形成されている「堆積誘電体層」における前記複数の層の境界における構造的な変化と,複数のプロセスの組み合わせによって堆積した組成の異なる複数の層で形成されている「堆積誘電体層」における前記複数の層の境界における構造的な変化との間に,どのような物理的性質の違いが存在するのか,本願の明細書,及び意見書等の記載,及び技術常識を参酌しても理解することができない。 10 以上のとおりであるから,「1回の堆積プロセス」を構成要件として含む請求項9の記載は不明確である。第6 小括以上のとおり,この出願は,特許請求の範囲の記載が特許法第36条第6項第2号に規定する要件を満たしていない。第7 引用文献の記載及び引用発明 1 引用文献1の記載 (1)引用文献1には,以下の事項が記載されている(下線は,当審で付した。以下同じ。)。「【0043】 (予備実験1) 図1は,予備実験に用いたデバイスの構成を示す断面図である。図1に示すデバイスは,図8に示すトレンチMOSFETを簡略化したものであり,トレンチの片側にだけゲート構造が形成されている。図1に示すデバイスには,n型耐圧層2が設けられていない。図1に示すデバイスにおいて,図8と同様の構成については,同じ符号を付して重複する説明を省略する。【0044】この予備実験1では,(11-20)ジャスト面を主面とするSiC基板1を用いた。この基板1に,トレンチ側壁面の法線を(11-20)面に射影した方向が,＜0001＞から10度おきに傾く方向となるように,異なる面方位のトレンチ側壁面を有するトレンチ6を形成した。そして,トレンチ側壁面に形成された反転MOSチャネルにおけるチャネル移動度を求めた。【0045】次に,図1に示すデバイスの作製手順を説明する。まず,(11-20)ジャスト面(ドナー密度:1×10^(18)cm^(-3)以上)を主面とするn^(+)型4H-SiC基板1を用意した。このn^(+)型4H-SiC基板1の一方の主面(おもて面とする)に,ｐ型ボディー層3(アクセプタ密度:約2×10^(17)cm^(-3))を約2μmの厚さにエピタキシャル成長させ,続いてn^(+)型ソースコンタクト領域4となるn^(+)型半導体層(ドナー密度:1×10^(18)cm^(-3)以上)を約0.3μmの厚さにエピタキシャル成長させた。【0046】次いで,1200℃のウェット雰囲気で30分間の熱酸化を行い,スクリーン酸化膜を形成した後,フォトレジストを用いて所望のマスクパターンを形成した。続いて,n^(+)型エピタキシャル成長層の表面から0.35μmまでの深さに,平均密度が5×10^(19)cm^(-3)のボックスプロファイルとなるように,Alを室温でイオン注入した。【0047】フォトレジストのマスクとスクリーン酸化膜を除去した後,その露出面に再びフォトレジストを塗布し,これをAｒ雰囲気中で約800℃に加熱して炭化し,カーボンキャップとした。この状態で,Aｒ雰囲気中で約1800℃に30分間保持し,注入されたAlを活性化して,ｐ型ボディーコンタクト領域5を形成した。その後,O_(2)雰囲気中で約800℃に1時間保持し,カーボンキャップを除去した。【0048】次いで,Alをスパッタにより成膜し,フォトリソグラフィ工程とウェットエッチング工程を行ってパターンを形成(パターニング)し,プラズマエッチング用Alマスクとした。SF_(6)とO_(2)を反応性ガスとする誘導結合(ICP)プラズマエッチングにより,異方性エッチングを行い,トレンチ6を形成した。このようにして得られた試料群の中から一部の試料について,走査型電子顕微鏡を用いて断面の観察を行ったところ,トレンチ角は80度以上であり,その多くは85度以上であった。【0049】 Alマスクを除去した後,520℃でポリシリコンを約50nmの厚さに堆積した。このポリシリコンを1200℃のウェット雰囲気で完全に熱酸化した。この熱酸化膜を,1250℃のN_(2)O雰囲気(10%N_(2)希釈)で1時間アニールして,ゲート酸化膜7とした。なお,一部の試料については,ポリシリコンを堆積する前に,1200℃のウェット雰囲気で30分間の犠牲酸化を行い,形成された犠牲酸化膜を除去しておいた。」「【0059】 (予備実験1,2の考察) 以上の予備実験結果から,予備実験1,2で行ったような方法によってゲート酸化膜を形成する場合には,トレンチ側壁面を4H-SiCの(1-100)面から＜0001＞方向に傾ける場合の方が,(11-20)面から＜0001＞方向に傾ける場合よりも好ましい。【0060】その理由は,傾きによるチャネル移動度の変化が小さいからである。このように傾きによるチャネル移動度の変化に差があるのは,SiCを構成する各原子から出る結合手の出方が面方位によって変化するが,その変化の様子が,｛1-100｝面から傾ける場合と｛11-20｝面から傾ける場合で異なることに関係していると考えられる。従って,予備実験1,2でのゲート酸化膜形成方法に限らず,多くのゲート酸化膜形成方法を採用した場合でも,本予備実験と同様の傾向が得られると考えられる。【0061】例えば,ゲート酸化膜を形成する際に,シラン系ガスと,O_(2)またはN_(2)O等の混合ガスや,TEOS等の単一原料を用いて,熱CVD(化学気相成長)法やプラズマCVD法によって事前に酸化膜(以下,事前酸化膜とする)を堆積し,その事前酸化膜を予備実験1,2における熱酸化膜のアニール条件(1250℃,N_(2)OとN_(2)の混合ガス雰囲気)と同じ条件でアニールするようにしてもよい。あるいは,事前酸化膜を形成しないで,予備実験1,2における熱酸化膜のアニール条件と同じ条件で長時間保持することにより,直接,SiCの露出面を熱酸化するようにしてもよい。」「【0062】 (実施の形態1) 図3は,本発明の実施の形態1にかかる縦型トレンチMOSFETの構成を示す断面図である。図3に示すように,｛0001｝面を主面とするn^(+)型4H-SiC基板31の一方の主面にn型フィールドストッピング層32,n型耐圧層33,n型電流広がり層34およびｐ型ボディー層35が順次積層されている。ｐ型ボディー層35の上には,n^(+)型ソースコンタクト領域36とこれに隣接してｐ^(+)型ボディーコンタクト領域37が設けられている。【0063】トレンチ38は,n^(+)型ソースコンタクト領域36とｐ型ボディー層35とn型電流広がり層34を貫通してn型耐圧層33に達している。トレンチ38の側壁面および底面はゲート酸化膜39により覆われている。トレンチ38内の,ゲート酸化膜39の内側には,ゲート電極40が埋め込まれている。ゲート電極40の上側は,層間絶縁膜41により覆われている。ソース電極42はn^(+)型ソースコンタクト領域36とｐ^(+)型ボディーコンタクト領域37の両方にオーミック接触している。n^(+)型4H-SiC基板31の他方の主面にはドレイン電極43がオーミック接触している。＜途中省略＞【0067】ただし,ゲート電極40の上面は,n^(+)型ソースコンタクト領域36の下面よりも上で,かつなるべく低い位置にあるとよい。その理由は,ゲートとソース間の静電容量を低減できるからである。また,図3では,ゲート電極40の下端がn型電流広がり層34の上面と下面の間に位置しているが,これに限らず,ゲート電極40の下端は,ｐ型ボディー層35の下面よりも下にあればよい。＜途中省略＞【0069】図3に示すトレンチMOSFETは,上方から見ると,図3の奥行き方向に向かってトレンチ38の面方位等に変化のない,いわゆるストライプセル構造となっている。基板31のオフの影響を避けるために,トレンチ38はオフ方向に平行である。ここで,オフ方向は[11-20]方向であり,図3においては図に対して垂直な方向である。図1に対して横方向が＜1-100＞方向となり,トレンチ側壁面は｛1-100｝面から＜0001＞方向に傾いた面となる。それによって,上述した予備実験1,2で考察した通り,ある範囲内でトレンチ角が変化しても,チャネル移動度が大きく変化しない状況を実現することができる。＜途中省略＞【0073】次に,図3に示すデバイスの作製手順を説明する。まず,(000-1)_(C)8度オフ面と(0001)_(Si)8度オフ面(ドナー密度:1×10^(18)cm^(-3)以上,オフ方向:[11-20]方向)を主面とするn^(+)型4H-SiC基板31を用意する。＜途中省略＞【0080】次いで,予備実験1の場合と同様にしてトレンチ38を形成する。実際に,トレンチ形成後の試料群の中から一部の試料について,走査型電子顕微鏡を用いて断面の観察を行ったところ,予備実験1の場合と同様に,トレンチ角は80度以上であり,その多くは85度以上であった。トレンチ角の平均値を90度に近づけようと試みたところ,一部のトレンチでは,図4に模式的に示すように,トレンチ側壁面が湾曲した形状となり,チャネルが形成される部分のトレンチ角は90度よりも大きいが,トレンチ底部付近のトレンチ角が90度よりも小さくなった。＜途中省略＞【0090】トレンチの形成に続いて,AlまたはSiO_(2)からなるプラズマエッチング用のマスクを除去する。その後,予備実験1の場合と同様にしてゲート酸化膜39を形成する。なお,予備実験1,2の考察において説明したように,実施の形態1においても,ゲート酸化膜39を形成する際の事前酸化膜を,種々の原料を用いて形成してもよいし,種々のCVD法により形成してもよい。あるいは,事前酸化膜を形成しないで,直接,SiCの露出面を熱酸化することによりゲート酸化膜39を形成するようにしてもよい。【0091】また,ゲート酸化膜39は,上述した種々の原料から形成されるものや,種々の方法により形成されるものに限らず,図2に示すように,チャネル移動度が比較的高い領域においてチャネル移動度の面方位依存性が極めて小さい領域が広い,という特性を満たす膜であれば,どのような酸化膜であってもよい。また,酸化膜ではなく,窒化物等の絶縁膜や異種絶縁材料からなる多層膜であってもよい。【0092】ゲート酸化膜39の形成につづいて,例えば高濃度にリンドープしたポリシリコンを堆積する。そして,トレンチ38の外側のポリシリコンをエッチバックして除去することによって,ゲート電極40を形成する。続いて,熱CVD法等によりおもて面の全面にSiO_(2)を堆積して層間絶縁膜41とする。【0093】次いで,おもて面をフォトレジストで被覆し,バッファードフッ酸に浸して裏面の酸化膜を除去する。そして,裏面に例えばNiをスパッタにより成膜する。続いて,おもて面のフォトレジストを除去し,フォトリソグラフィ工程によりソースコンタクトホール形成用のマスクを形成する。そして,バッファードフッ酸により層間絶縁膜41にソースコンタクトホールを形成する。【0094】続いて,おもて面に例えばNiをスパッタにより成膜してパターニングする。その後,裏面およびおもて面に対して同時に,例えばAｒ雰囲気中で1000℃,30分間のアニールを行って,ドレイン電極43およびソース電極42とする。【0095】次いで,フォトリソグラフィ工程によりゲートコンタクトホール形成用のマスクを形成し,バッファードフッ酸によりゲートコンタクトホールを形成する。そして,例えば,おもて面にAlをスパッタにより成膜してパターニングし,Aｒ雰囲気中で450℃,5分間のアニールを行って,ゲート取り出し電極とする。【0096】以上の製造プロセスにおいて,n^(+)型ソースコンタクト領域36を形成する際にイオン注入されたリンの活性化工程と,トレンチ38の形成工程と,ゲート酸化膜39の形成にかかる工程を除いて,その他の工程は,SiまたはSiCのデバイスプロセスとして特殊なものではない。また,トレンチ38の形成工程と,ゲート酸化膜39の形成にかかる工程を除いては,本発明の要旨ではないので,詳細な説明を省略する。」「【0113】なお,実施の形態1では,ゲート直下の絶縁膜を保護していないため,ドレイン破壊よりも前にゲートが破壊してしまい,耐圧は200V程度以下であった。今後提案するように,ゲート下に厚い絶縁膜を形成したり,トレンチをフィールドストッピング層に達するような深さに形成し,ゲートポリシリコンよりも下の領域をSiO_(2)やその他の絶縁膜,または低誘電率膜で埋めれば,ゲート耐圧が向上すると考えられる。このようにすると,同時にゲート-ドレイン間の静電容量も減少するので,実用上,好ましい。」「」 (2)引用発明ア上記(1)からみて,引用文献1には,実施の形態1として,以下の発明が記載されている(以下「引用発明」という。)。「｛0001｝面を主面とするn^(+)型4H-SiC基板31の一方の主面にn型フィールドストッピング層32,n型耐圧層33,n型電流広がり層34およびｐ型ボディー層35を順次積層し,前記ｐ型ボディー層35の上には,n^(+)型ソースコンタクト領域36とこれに隣接してｐ^(+)型ボディーコンタクト領域37を設けた部材であって,前記n^(+)型ソースコンタクト領域36と前記ｐ型ボディー層35と前記n型電流広がり層34を貫通して前記n型耐圧層33に達するように形成した,[11-20]方向であるオフ方向に平行であり,所定のトレンチ角を有するトレンチ38を有している,部材と, 前記トレンチ38の側壁面および底面を覆うゲート酸化膜39であって,当該ゲート酸化膜39は,シラン系ガスと,O_(2)またはN_(2)O等の混合ガスや,TEOS等の単一原料を用いて,熱CVD(化学気相成長)法やプラズマCVD法によって事前に堆積した酸化膜(以下,事前酸化膜とする)を,1250℃,N_(2)OとN_(2)の混合ガス雰囲気でアニールして形成したものであるゲート酸化膜39と, 前記トレンチ38内の,前記ゲート酸化膜39の内側に埋め込まれたゲート電極40であって,その下端は,n型電流広がり層34の上面と下面の間に位置することに限られず,ｐ型ボディー層35の下面よりも下にあればよいゲート電極40と, を備えた縦型トレンチMOSFET。」イさらに,引用文献1には,以下の技術的事項が記載されているものと認められる。実施の形態1では,ゲート直下の絶縁膜を保護していないため,ドレイン破壊よりも前にゲートが破壊してしまい,耐圧は200V程度以下であったが,ゲート下に厚い絶縁膜を形成したり,トレンチをフィールドストッピング層に達するような深さに形成し,ゲートポリシリコンよりも下の領域をSiO_(2)やその他の絶縁膜,または低誘電率膜で埋めれば,ゲート耐圧が向上すると考えられ,さらに,このようにすると,同時にゲート-ドレイン間の静電容量も減少するので,実用上,好ましいこと。(【0113】) 2 引用文献2の記載引用文献2には,以下の事項が記載されている。「【請求項12】 β-SiCの(111)Si面またはα-SiCの(0001)Si面である表面を有する炭化珪素基板と,前記表面に形成された凹部と,少なくとも前記凹部の底面および側面に形成された炭化珪素を酸化した絶縁膜と,前記絶縁膜上に形成されたゲート電極と,を含み,前記底面上に形成された前記絶縁膜の膜厚が,前記側面上に形成された前記絶縁膜の膜厚よりも厚いことを特徴とする絶縁ゲート型半導体素子。【請求項13】凹部の側面と炭化珪素基板の表面とが80度以上120度以下の角度をなす請求項12に記載の絶縁ゲート型半導体素子。【請求項14】絶縁耐圧が400V以上である請求項12に記載の絶縁ゲート型半導体素子。【請求項15】炭化珪素基板が,第1導電型の炭化珪素板上に,第1導電型の層と第2導電型の層とがこの順に積層された多層構造を含む請求項12に記載の絶縁ゲート型半導体素子。【請求項16】凹部の側面と絶縁膜との間にさらにエピタキシャル成長層が形成された請求項12に記載の絶縁ゲート型半導体素子。」「【0001】【発明の属する技術分野】本発明は,炭化珪素基板を用いた絶縁ゲート型半導体素子に関し,特に,いわゆるトレンチ構造を有する縦型の絶縁ゲート型半導体素子に関する。また,本発明は,この絶縁ゲート型半導体素子の製造方法に関する。」「【0006】【発明が解決しようとする課題】炭化珪素は,結晶方位に対して酸化速度が異なる。例えば,α-SiC(0001)Si面は最も酸化速度の遅い面であり,この面が180度回転したα-SiC(000-1)C面は最も酸化速度が速い面である。このため,凹部が形成され,複数の異なる結晶方位に対応する表面を含む基板を酸化処理すると,形成される酸化膜(絶縁膜)の膜厚が異なることになる。酸化膜の膜厚がトレンチ構造内において一様でないと,ゲート電極から印加される電圧に応じて酸化膜内に生じる電界も不均一となる。【0007】炭化珪素基板の表面がα-SiC(0001)Si面である場合には,良好な結晶性を有するエピタキシャル成長層が得られる。しかし,この表面を用いて絶縁ゲート型半導体素子を作製すると,図5に示したように,基板表面106およびトレンチ構造底面109に相対的に薄い酸化膜110が形成され,トレンチ構造壁面111に相対的に厚い酸化膜110が形成される。この状態では,トレンチ構造壁面111のチャンネル部分115上の酸化膜よりもトレンチ構造底面109上の酸化膜に大きな電界が印加されることとなる。このため,絶縁耐圧を確保するために必要な厚さの酸化膜をトレンチ構造底面に形成すると,さらに厚い酸化膜がチャンネル115近傍に形成され,その結果,ゲート電圧に対する素子のレスポンスの効率が悪くなるという問題があった。【0008】その一方,素子のレスポンスを考慮してトレンチ構造壁面111における酸化膜110の膜厚を調整すると,トレンチ構造底面109における酸化膜110が薄くなり,素子の絶縁耐圧が低くなってしまう。」「【0042】図1(e)に示した絶縁ゲート型半導体素子では,トレンチ構造底面9上の酸化膜がトレンチ構造壁面11上の酸化膜よりも厚く形成されている。したがって,チャンネル部分15に効率的にゲート電極12による電界を印加しながら,必要な絶縁耐圧(例えば400V以上)を確保しやすい。なお,ここで,絶縁耐圧とは,素子がoff状態での漏れ電流が100μAになるソース・ドレイン間電圧をいい,上記形態では,ゲート電極とドレイン電極との間の耐圧に実質的に依存する。」「」 3 引用文献3の記載引用文献3には,以下の事項が記載されている。「【実施例1】【0025】図1に示すように,実施例1の製造方法により製造されるMOSFET10は,半導体基板12と,半導体基板12の表面等に形成されている電極,絶縁膜により構成されている。半導体基板12は,SiC基板である。【0026】半導体基板12の上面には,複数のトレンチ20が形成されている。各トレンチ20の内面は,ゲート絶縁膜22によって覆われている。各トレンチ20内には,ゲート電極24が形成されている。ゲート電極24は,ゲート絶縁膜22によって半導体基板12から絶縁されている。ゲート電極24の下側のゲート絶縁膜22は,ゲート電極24の側方のゲート絶縁膜22よりも厚く形成されている。ゲート電極24の一部は,トレンチ20よりも上側に位置している。トレンチ20よりも上側のゲート電極24は,層間絶縁膜26に覆われている。」「」 4 引用文献4の記載引用文献4には,以下の事項が記載されている。「【0037】次に,図7に示すように,例えば1100℃の異方性熱酸化法により5時間程度の熱酸化を行い,エピタキシャル層11の表面にゲート熱酸化膜12を形成する。この熱酸化により溝9の側面9aに位置するエピタキシャル層11aにおいてはその表面に厚さが50nm程度の薄いゲート熱酸化膜12aが形成される。又,溝9の底面9bにおけるエピタキシャル層11bは酸化され酸化膜に変化し厚さが500nm程度の厚いゲート熱酸化膜12bが形成される。さらに,n^(+) ソース領域6上およびｐ型エピタキシャル層3上におけるエピタキシャル層11cは酸化膜に変化し厚さが500nm程度の厚いゲート熱酸化膜12cが形成される。」「」 5 引用文献5の記載 (1)引用文献5には,以下の事項が記載されている。「この発明においては,TEOS(テトラエトキシオキシシラン)等の含珪素有機ガスを用い,これと,通常,O_(2),O_(3),NO_(2)等の酸化性ガス等を混合してガス系とするが,かかる含珪素有機ガスを含有するガス系によれば,凹部の側壁に堆積する膜の膜厚が,同じく水平面の膜厚より小さくなる。」(第4ページ左下欄第5-11行) 「実施例-2 次に実施例-2を説明する。この実施例は本出願の請求項2の発明を具体化したものである。本実施例も,実施例-1と同様の分野に適用することができるものである。本実施例では,バイアスECR-CVD法により穴埋めの平坦化を行うに際し,TEOS+O_(2)のガス系を用いる。装置としては,通常のバイアスECR-CVD装置を用い,そのプラズマ発生室側にO_(2)を流し,プラズマ引き出し窓付近に設けたガスリングよりTEOSを流す。具体的なCVD条件は,以下のとおりとした。使用ガス系:TEOS/O_(2)=20/30SCCM RFバイアス:300W 圧力:7×10^(-4)Tｏｒｒマイクロ波:800W 磁場:875Gaｕｓｓこのようにして凹部の埋め込み平坦化を行った所,凹部の側壁につく膜厚と,水平面につく膜厚比が0.8以下にできた。即ち,第2図に示すとおり,凹部10の垂直方向の膜厚(水平面につく膜厚)を1とすると,水平方向の膜厚(側壁につく膜厚)Aは0.8以下にすることが可能ならしめられた。第3図は,横軸に上記Aをとり,縦軸にアスペクト比をとって,両者の関係を示したものであるが,本実施例によれば,Aを0.8以下とすることができるので,この第3図より,アスペクト比が2.0以上の高アスペクト比の凹部の埋め込みが可能ならしめられることがわかる。＜途中省略＞ TEOS+O_(2)系のガス系を用いると側壁の膜厚が水平面の膜厚より小さくなる理由は,明らかではない。以下のようなことによるものではないかと推定される。 TEOSとO_(2)が反応してできる前駆体は,有機系の側鎖を持った大きな分子で,基板に到着すると,すぐそこに付着する。第4図(a)に模式的に示す如くである。第4図(a)中,M_(1)でこの分子を示す。分子M_(1)は基板1に付着して直ちに膜形成し,第4図(a)中に符号2で示すように水平面で厚く,側壁で薄く成膜する。このようにいわゆる付着係数が1に近いため,ECR-CVDにおける長い平均自由工程を反映した形で膜形成が起こり,第4図(a)のような堆積となる。一方,例えばSiH_(4)+O_(2)系の反応生成物SiO_(ｘ)は,第4図(b)にやはり符号M_(2)で模式的に示す如く表面で多少マイグレートするため,形成された膜2′の膜厚比が1に近くなる。本実施例では,TEOSを用いたが,勿論,TEOSにかえて,これと同様の挙動を示す含珪素有機ガスであるDADBSなどを用いてもよく,また,O_(2)のかわりにO_(3),N_(2)Oなどを用いることもできる。」(第5ページ左下欄第19行-第6ページ左下欄第6行) 「」「」 (2)引用文献5に記載されている技術的事項上記記載から,引用文献5には,以下の技術的事項が記載されているものと認められる。ア TEOS(テトラエトキシオキシシラン)等の含珪素有機ガスを用い,これと,通常,O_(2),O_(3),NO_(2)等の酸化性ガス等を混合してガス系とした含珪素有機ガスを含有するガス系によれば,凹部の側壁に堆積する膜の膜厚が,同じく水平面の膜厚より小さくなること。イ通常のバイアスECR-CVD装置を用い,使用ガス系をTEOS/O_(2)=20/30SCCM,RFバイアスを300W,圧力を7×10^(-4)Tｏｒｒ,マイクロ波を800W,磁場を875Gaｕｓｓとする条件で成膜したところ,凹部の側壁につく膜厚と,水平面につく膜厚比を0.8以下,即ち,凹部10の垂直方向の膜厚(水平面につく膜厚)を1とすると,水平方向の膜厚(側壁につく膜厚)Aは0.8以下にすることが可能であること。ウ第3図は,横軸に上記Aをとり,縦軸にアスペクト比をとって,両者の関係を示したものであり,同図から,実施例-2において,A(側壁deｐｏ/水平deｐｏ)を,0.5以上0.8以下を含む範囲で変化させることができることを見て取ることができる。エ TEOS+O_(2)系のガス系を用いると側壁の膜厚が水平面の膜厚より小さくなる理由は,明らかではないが,TEOSとO_(2)が反応してできる前駆体は,有機系の側鎖を持った大きな分子で,基板に到着すると,すぐそこに付着し,当該分子は基板に付着して直ちに膜形成し,水平面で厚く,側壁で薄く成膜することから,いわゆる付着係数が1に近く,ECR-CVDにおける長い平均自由工程を反映した形で膜形成が起こり,側壁の膜厚が水平面の膜厚より小さくなるような堆積となること。オ一方,例えばSiH_(4)+O_(2)系の反応生成物SiO_(ｘ)は,基板の表面で多少マイグレートするため,形成された膜2の膜厚比が1に近くなること。カ TEOSにかえて,これと同様の挙動を示す含珪素有機ガスであるDADBSなどを用い,また,O_(2)のかわりにO_(3),N_(2)Oなどを用いても,側壁の膜厚が水平面の膜厚より小さくなること。第8 対比本願発明と引用発明を対比すると,以下のとおりとなる。 1 引用発明の「｛0001｝面を主面とするn^(+)型4H-SiC基板31の一方の主面にn型フィールドストッピング層32,n型耐圧層33,n型電流広がり層34およびｐ型ボディー層35を順次積層し,前記ｐ型ボディー層35の上には,n^(+)型ソースコンタクト領域36とこれに隣接してｐ^(+)型ボディーコンタクト領域37を設けた部材」は,本願発明の「本体」に相当する。また,引用発明の「『側壁面および底面』をゲート酸化膜39で覆われた『前記n^(+)型ソースコンタクト領域36と前記ｐ型ボディー層35と前記n型電流広がり層34を貫通して前記n型耐圧層33に達するように形成した,[11-20]方向であるオフ方向に平行であり,所定のトレンチ角を有するトレンチ38』」は,本願発明の「『前記上面から前記本体中に延びており』『底部と複数の側壁を有している』『トレンチ』」に相当する。したがって,引用発明と本願発明とは,「上面とトレンチを有する本体であって,該トレンチは前記上面から前記本体中に延びており,該トレンチは底部と複数の側壁を有している,本体」を備える点で一致する。 2 「酸化膜」は,「誘電体層」の一種である。したがって,引用発明の「前記トレンチ38の側壁面および底面を覆うゲート酸化膜39であって,当該ゲート酸化膜39は,シラン系ガスと,O_(2)またはN_(2)O等の混合ガスや,TEOS等の単一原料を用いて,熱CVD(化学気相成長)法やプラズマCVD法によって事前に堆積した酸化膜(以下,事前酸化膜とする)を,1250℃,N_(2)OとN_(2)の混合ガス雰囲気でアニールして形成したものであるゲート酸化膜39」と,本願発明の「1回の堆積プロセスで前記複数の側壁に実質的に沿って第1の膜厚まで,かつ前記トレンチの前記底部に沿って第2の膜厚まで堆積されている堆積誘電体層であって,前記堆積誘電体層は,前記トレンチの前記底部上の前記堆積誘電体層の前記第2の膜厚が,前記トレンチの前記複数の側壁上の前記堆積誘電体層の前記第1の膜厚よりも実質的に厚くなるように,前記第2の厚さが前記第1の膜厚の厚さよりも約25%から約100%厚くなるように設けられている,堆積誘電体層」とは,後記の点で相違するものの,「堆積プロセスで前記複数の側壁に実質的に沿って第1の膜厚まで,かつ前記トレンチの前記底部に沿って第2の膜厚まで堆積されている堆積誘電体層」である点で一致する。 3 引用発明の「前記トレンチ38内の,前記ゲート酸化膜39の内側に埋め込まれたゲート電極40であって,その下端は,n型電流広がり層34の上面と下面の間に位置することに限られず,ｐ型ボディー層35の下面よりも下にあればよいゲート電極40」,及び「縦型トレンチMOSFET」は,それぞれ,本願発明の「前記堆積誘電体層上方に形成されたゲートコンタクトであって,前記堆積誘電体層および前記ゲートコンタクトは前記電界効果デバイスのゲートアセンブリを形成する,ゲートコンタクト」,及び「電界効果デバイス」に相当する。上記1ないし3から,本願発明と引用発明とは,以下の点で一致し,相違する。＜一致点＞「電界効果デバイスであって, 上面とトレンチを有する本体であって,該トレンチは前記上面から前記本体中に延びており,該トレンチは底部と複数の側壁を有している,本体と, 堆積プロセスで前記複数の側壁に実質的に沿って第1の膜厚まで,かつ前記トレンチの前記底部に沿って第2の膜厚まで堆積されている堆積誘電体層と, 前記堆積誘電体層上方に形成されたゲートコンタクトであって,前記堆積誘電体層および前記ゲートコンタクトは前記電界効果デバイスのゲートアセンブリを形成する,ゲートコンタクトと,を備え, 前記本体は炭化ケイ素を含む,電界効果デバイス。」＜相違点＞本願発明では,堆積誘電体層が,「1回の堆積プロセスで前記複数の側壁に実質的に沿って第1の膜厚まで,かつ前記トレンチの前記底部に沿って第2の膜厚まで堆積されている堆積誘電体層であって,前記堆積誘電体層は,前記トレンチの前記底部上の前記堆積誘電体層の前記第2の膜厚が,前記トレンチの前記複数の側壁上の前記堆積誘電体層の前記第1の膜厚よりも実質的に厚くなるように,前記第2の厚さが前記第1の膜厚の厚さよりも約25%から約100%厚くなるように設けられている」のに対して,引用発明では,堆積プロセスで前記複数の側壁に実質的に沿って第1の膜厚まで,かつ前記トレンチの前記底部に沿って第2の膜厚まで堆積されていることが特定されるにとどまる点。第9 判断 1 上記第5で検討したように,本願発明の「1回の堆積プロセス」で堆積されているという構成要件は不明確であり,当該構成要件によって,本願発明に係る物の発明である「電界効果デバイス」の,どのような構造,特性等を限定するのか明確でない。仮に,請求人の意見書での主張を採用することができたとしても,請求人の主張する「構造的な変化」は,依然として明確でないから,本願発明の「1回の堆積プロセス」という構成要件は,複数のプロセスの組み合わせで,しばしば発生する,別々に設けられた複数の層の間の「わずかな隙間」が,堆積誘電体層の内部に存在することがないという程度の構造,特性等を特定していると解することができるにすぎない。 2 そこで,本願発明の「1回の堆積プロセス」で堆積された堆積誘電体層という構成要件を,内部に「隙間」が存在しない堆積誘電体層という技術的意義を有する限定であると解して,上記相違点について,以下検討をする。 3 上記第7の1(2)イのとおり,引用文献1には,引用発明では,ゲート直下の絶縁膜を保護していないため,ドレイン破壊よりも前にゲートが破壊してしまい,耐圧は200V程度以下であったが,ゲート下に厚い絶縁膜を形成したり,トレンチをフィールドストッピング層に達するような深さに形成し,ゲートポリシリコンよりも下の領域をSiO_(2)やその他の絶縁膜,または低誘電率膜で埋めれば,ゲート耐圧が向上すると考えられ,さらに,このようにすると,同時にゲート-ドレイン間の静電容量も減少するので,実用上,好ましいことが記載されている。そして,上記の引用文献2ないし4の記載に照らして,トレンチの底部上の誘電体層の膜厚が,前記トレンチの複数の側壁上の前記誘電体層の膜厚よりも実質的に厚い縦型トレンチMOSFETの構造は周知であり,引用文献2には,トレンチ構造底面9上の酸化膜がトレンチ構造壁面11上の酸化膜よりも厚く形成することで,チャンネル部分15に効率的にゲート電極12による電界を印加しながら,必要な絶縁耐圧(例えば400V以上)を確保しやすいことが記載されている。してみれば,引用発明において,耐圧の向上,及びゲート-ドレイン間の静電容量の減少を目的として,トレンチの底部上の誘電体層の膜厚を,前記トレンチの複数の側壁上の前記誘電体層の膜厚よりも実質的に厚くすることは当業者が容易になし得たことである。さらに,引用文献1ないし4のいずれにも,誘電体層の内部に,「隙間」を設けることは記載されておらず,そもそも,半導体装置を構成する層の内部に,想定外の「隙間」が存在することで当該半導体装置の特性が劣化することは当業者において自明な事項であるから,引用発明において,トレンチの底部上の誘電体層の膜厚を,前記トレンチの複数の側壁上の前記誘電体層の膜厚よりも実質的に厚くするように誘電体層を堆積するにあたり,内部に「隙間」が存在しないようにすることは当然といえる。そして,本願発明は,「前記第2の厚さが前記第1の膜厚の厚さよりも約25%から約100%厚くなる」ことを特定するが,本願明細書には,「約25%」及び「約100%」という値が臨界的な意義を有することを示す何らの記載もない。むしろ,上記第4の2(3)のとおり,本願明細書の「信頼性を高めるために,本願発明では,トレンチ20の底部上の誘電体層24の底部膜厚TBを,トレンチ20の側壁上の誘電体層24の側部膜厚TSより厚いか,またはほぼ等しくなるようにしており,例えば,底面上の誘電体層24の膜厚は,側壁上の膜厚よりも25%以上,50%以上,あるいは100%以上も厚くてもよく」との記載に照らせば,「100%以上も厚く」した場合も効果を奏することが推認されるから,堆積誘電体層を,「前記第2の厚さが前記第1の膜厚の厚さよりも約25%から約100%厚くなる」ようにすることは,当業者が適宜なし得たことと認められる。 4 なお,仮に,本願発明の「1回の堆積プロセス」で堆積されている堆積誘電体層という構成要件が明確であるとしても,上記第7の5(2)のとおり,引用文献5には,TEOS(テトラエトキシオキシシラン)等の含珪素有機ガスを用い,これと,O_(2),O_(3),NO_(2)等の酸化性ガス等を混合したガス系によれば,凹部の側壁に堆積する膜の膜厚が,同じく水平面の膜厚より小さくなることが記載されており,さらに,引用文献5には,通常のバイアスECR-CVD装置を用い,使用ガス系をTEOS/O_(2) とすることで,側壁deｐｏ/水平deｐｏの値を,0.5以上0.8以下を含む範囲で変化させることができることも示されているから,酸化膜を,シラン系ガスと,O_(2)またはN_(2)O等の混合ガスや,TEOS等の単一原料を用いて,熱CVD(化学気相成長)法やプラズマCVD法によって堆積する引用発明において,引用文献1の【0113】に記載された,「ゲート下に厚い絶縁膜を形成したり,トレンチをフィールドストッピング層に達するような深さに形成し,ゲートポリシリコンよりも下の領域をSiO_(2)やその他の絶縁膜,または低誘電率膜で埋めれば,ゲート耐圧が向上すると考えられる。このようにすると,同時にゲート-ドレイン間の静電容量も減少するので,実用上,好ましい。」との示唆に基づいて,「前記第2の厚さが前記第1の膜厚の厚さよりも約25%から約100%厚くなるよう」に堆積誘電体層を1回の堆積プロセスで堆積すること,すなわち,相違点に係る本願発明の構成を採用することは当業者が容易になし得たことである。そして,当該構成を採用したことによる効果も当業者が予測する範囲内のものと認められる。第10 小括以上のとおり,本願発明は,その優先権主張の日前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献1に記載された発明及び引用文献2ないし5に記載された事項に基づいて,その優先権主張の日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。第11 むすび以上のとおり,この出願は,特許請求の範囲の記載が特許法第36条第6項第2号に規定する要件を満たしていない。さらに,本願発明は,その優先権主張の日前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献1に記載された発明及び引用文献2ないし5に記載された事項に基づいて,その優先権主張の日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。したがって,他の請求項に係る発明について検討するまでもなく,本願は拒絶すべきものである。よって,結論のとおり審決する。
別掲
審理終結日	2019-12-27
結審通知日	2020-01-07
審決日	2020-01-29
出願番号	特願2016-527010(P2016-527010)
審決分類	P 1 8・ 121- WZ (H01L) P 1 8・ 537- WZ (H01L)
最終処分	不成立
前審関与審査官	小川将之
特許庁審判長	辻本泰隆
特許庁審判官	小田浩加藤浩一
発明の名称	トレンチゲートを有する電界効果デバイスのための強化されたゲート誘電体
代理人	名古屋国際特許業務法人

プライバシーポリシーセキュリティーポリシー運営会社概要サービスに関しての問い合わせ